JP2597743B2 - 超電導素子の作製方法 - Google Patents
超電導素子の作製方法Info
- Publication number
- JP2597743B2 JP2597743B2 JP2249547A JP24954790A JP2597743B2 JP 2597743 B2 JP2597743 B2 JP 2597743B2 JP 2249547 A JP2249547 A JP 2249547A JP 24954790 A JP24954790 A JP 24954790A JP 2597743 B2 JP2597743 B2 JP 2597743B2
- Authority
- JP
- Japan
- Prior art keywords
- superconducting
- thin film
- channel
- oxide
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、超電導素子の作製方法に関する。より詳細
には、超電導チャネルに流れる超電導電流をゲート電極
で制御する超電導素子の新規な作製方法に関する。
には、超電導チャネルに流れる超電導電流をゲート電極
で制御する超電導素子の新規な作製方法に関する。
従来の技術 超電導を使用した代表的な素子に、ジョセフソン素子
がある。ジョセフソン素子は、一対の超電導体をトンネ
ル障壁を介して結合した構成であり、高速スイッチング
動作が可能である。しかしながら、ジョセフソン素子は
２端子の素子であり、論理回路を実現するためには複雑
な回路構成になってしまう。
がある。ジョセフソン素子は、一対の超電導体をトンネ
ル障壁を介して結合した構成であり、高速スイッチング
動作が可能である。しかしながら、ジョセフソン素子は
２端子の素子であり、論理回路を実現するためには複雑
な回路構成になってしまう。
一方、超電導を利用した３端子素子としては、超電導
ベーストランジスタ、超電導FET等がある。第２図に、
超電導ベーストランジスタの概念図を示す。第２図の超
電導ベーストランジスタは、超電導体または常電導体で
構成されたエミッタ21、絶縁体で構成されたトンネル障
壁22、超電導体で構成されたベース23、半導体アイソレ
ータ24および常電導体で構成されたコレクタ25を積層し
た構成になっている。この超電導ベーストランジスタ
は、トンネル障壁22を通過した高速電子を利用した低電
力消費、高速動作する素子である。
ベーストランジスタ、超電導FET等がある。第２図に、
超電導ベーストランジスタの概念図を示す。第２図の超
電導ベーストランジスタは、超電導体または常電導体で
構成されたエミッタ21、絶縁体で構成されたトンネル障
壁22、超電導体で構成されたベース23、半導体アイソレ
ータ24および常電導体で構成されたコレクタ25を積層し
た構成になっている。この超電導ベーストランジスタ
は、トンネル障壁22を通過した高速電子を利用した低電
力消費、高速動作する素子である。
第３図に、超電導FETの概念図を示す。第３図の超電
導FETは、超電導体で構成されている超電導ソース電極4
1および超電導ドレイン電極42が、半導体層43上に互い
に近接して配置されている。超電導ソース電極41および
超電導ドレイン電極42の間の部分の半導体層43は、下側
が大きく削られ厚さが薄くなっている。また、半導体層
43の下側表面にはゲート絶縁膜46が形成され、ゲート絶
縁膜46上にゲート電極44が設けられている。
導FETは、超電導体で構成されている超電導ソース電極4
1および超電導ドレイン電極42が、半導体層43上に互い
に近接して配置されている。超電導ソース電極41および
超電導ドレイン電極42の間の部分の半導体層43は、下側
が大きく削られ厚さが薄くなっている。また、半導体層
43の下側表面にはゲート絶縁膜46が形成され、ゲート絶
縁膜46上にゲート電極44が設けられている。
超電導FETは、近接効果で超電導ソース電極41および
超電導ドレイン電極42間の半導体層43を流れる超電導電
流を、ゲート電圧で制御する低電力消費、高速動作する
素子である。
超電導ドレイン電極42間の半導体層43を流れる超電導電
流を、ゲート電圧で制御する低電力消費、高速動作する
素子である。
さらに、ソース電極、ドレイン電極間に超電導体でチ
ャネルを形成し、この超電導チャネルを流れる電流をゲ
ート電極に印加する電圧で制御する３端子の超電導素子
も発表されている。
ャネルを形成し、この超電導チャネルを流れる電流をゲ
ート電極に印加する電圧で制御する３端子の超電導素子
も発表されている。
発明が解決しようとする課題 上記の超電導ベーストランジスタおよび超電導FET
は、いずれも半導体層と超電導体層とが積層された部分
を有する。ところが、近年研究が進んでいる酸化物超電
導体を使用して、半導体層と超電導体層との積層構造を
作製することは困難である。また、この構造が作製でき
ても半導体層と超電導体層の間の界面の制御が難しく、
素子として満足な動作をしなかった。
は、いずれも半導体層と超電導体層とが積層された部分
を有する。ところが、近年研究が進んでいる酸化物超電
導体を使用して、半導体層と超電導体層との積層構造を
作製することは困難である。また、この構造が作製でき
ても半導体層と超電導体層の間の界面の制御が難しく、
素子として満足な動作をしなかった。
また、超電導FETは、近接効果を利用するため、超電
導ソース電極41および超電導ドレイン電極42を、それぞ
れを構成する超電導体のコヒーレンス長の数倍程度以内
に近接させて作製しなければならない。特に酸化物超電
導体は、コヒーレンス長が短いので、酸化物超電導体を
使用した場合には、超電導ソース電極41および超電導ド
レイン電極42間の距離は、数10nm以下にしなければなら
ない。このような微細加工は非常に困難であり、従来の
酸化物超電導体を使用した超電導FETを再現性よく作製
できなかった。
導ソース電極41および超電導ドレイン電極42を、それぞ
れを構成する超電導体のコヒーレンス長の数倍程度以内
に近接させて作製しなければならない。特に酸化物超電
導体は、コヒーレンス長が短いので、酸化物超電導体を
使用した場合には、超電導ソース電極41および超電導ド
レイン電極42間の距離は、数10nm以下にしなければなら
ない。このような微細加工は非常に困難であり、従来の
酸化物超電導体を使用した超電導FETを再現性よく作製
できなかった。
さらに、従来の超電導チャネルを有する超電導素子
は、変調動作は確認されたが、キャリア密度が高いた
め、完全なオン／オフ動作ができなかった。酸化物超電
導体は、キャリア密度が低いので、超電導チャネルに使
用することにより、完全なオン／オフ動作を行う上記の
素子の実現の可能性が期待されている。しかしながら、
超電導チャネルを5nm程度の厚さにしなければならず、
そのような構成を実現することは困難であった。
は、変調動作は確認されたが、キャリア密度が高いた
め、完全なオン／オフ動作ができなかった。酸化物超電
導体は、キャリア密度が低いので、超電導チャネルに使
用することにより、完全なオン／オフ動作を行う上記の
素子の実現の可能性が期待されている。しかしながら、
超電導チャネルを5nm程度の厚さにしなければならず、
そのような構成を実現することは困難であった。
そこで本発明の目的は、上記従来技術の問題点を解決
した、超電導チャネルに流れる超電導電流をゲート電極
で制御する超電導素子の新規な作製方法を提供すること
にある。
した、超電導チャネルに流れる超電導電流をゲート電極
で制御する超電導素子の新規な作製方法を提供すること
にある。
課題を解決するための手段 本発明に従うと、基板上に成膜された酸化物超電導薄
膜に形成された超電導チャネルと、該超電導チャネルの
両端近傍に配置されて該超電導チャネルに電流を流すソ
ース電極およびドレイン電極と、前記超電導チャネル上
に配置されて該超電導チャネルに流れる電流を制御する
ゲート電極を具備し、該ゲート電極が前記超電導チャネ
ルに接する絶縁層および該絶縁層上の金属層を有する超
電導素子を作製する方法において、前記基板上に薄い酸
化物超電導薄膜を成膜し、該酸化物超電導薄膜の超電導
チャネルとなる部分上にゲート電極の絶縁層および金属
層を形成した後、前記酸化物超電導薄膜を構成する酸化
物超電導体の薄膜を再び成長させる工程を含むことを特
徴とする超電導素子の作製方法が提供される。
膜に形成された超電導チャネルと、該超電導チャネルの
両端近傍に配置されて該超電導チャネルに電流を流すソ
ース電極およびドレイン電極と、前記超電導チャネル上
に配置されて該超電導チャネルに流れる電流を制御する
ゲート電極を具備し、該ゲート電極が前記超電導チャネ
ルに接する絶縁層および該絶縁層上の金属層を有する超
電導素子を作製する方法において、前記基板上に薄い酸
化物超電導薄膜を成膜し、該酸化物超電導薄膜の超電導
チャネルとなる部分上にゲート電極の絶縁層および金属
層を形成した後、前記酸化物超電導薄膜を構成する酸化
物超電導体の薄膜を再び成長させる工程を含むことを特
徴とする超電導素子の作製方法が提供される。
作用 本発明の方法は、超電導チャネルに適した厚さの酸化
物超電導薄膜を最初に成膜し、この酸化物超電導薄膜の
超電導チャネルとなる位置にゲート電極の絶縁層および
金属層を形成し、この絶縁層および金属をマスクとし
て、酸化物超電導薄膜をさらに堆積させるところにその
主要な特徴がある。
物超電導薄膜を最初に成膜し、この酸化物超電導薄膜の
超電導チャネルとなる位置にゲート電極の絶縁層および
金属層を形成し、この絶縁層および金属をマスクとし
て、酸化物超電導薄膜をさらに堆積させるところにその
主要な特徴がある。
本発明の方法が対象としている超電導素子は、ソース
電極、ドレイン電極間の超電導チャネルを流れる超電導
電流をゲート電極に印加する電圧で制御する構成であ
る。超電導チャネルは、ゲート電極に印加された電圧で
開閉させるために、ゲート電極により発生される電界の
方向で、厚さが5nm程度でなければならない。本発明の
主眼は、このような極薄の超電導チャネルを実現するこ
とにある。
電極、ドレイン電極間の超電導チャネルを流れる超電導
電流をゲート電極に印加する電圧で制御する構成であ
る。超電導チャネルは、ゲート電極に印加された電圧で
開閉させるために、ゲート電極により発生される電界の
方向で、厚さが5nm程度でなければならない。本発明の
主眼は、このような極薄の超電導チャネルを実現するこ
とにある。
本発明の方法では、最初に基板上に約5nm程度の厚さ
の酸化物超電導薄膜を成膜する。このような極薄の酸化
物超電導薄膜を成膜するには、薄膜の成長速度をおよび
成膜時間を厳密に制御する方法が一般的であり、スパッ
タリング法等を使用する場合はこの方法が好ましい。し
かしながら、酸化物超電導体結晶は、各構成元素がそれ
ぞれ層状に重なった結晶構造であるので、MBE（分子ビ
ームエピタキシ）法で酸化物超電導体の適当な数のユニ
ットセルを積み上げる方法も好ましい。
の酸化物超電導薄膜を成膜する。このような極薄の酸化
物超電導薄膜を成膜するには、薄膜の成長速度をおよび
成膜時間を厳密に制御する方法が一般的であり、スパッ
タリング法等を使用する場合はこの方法が好ましい。し
かしながら、酸化物超電導体結晶は、各構成元素がそれ
ぞれ層状に重なった結晶構造であるので、MBE（分子ビ
ームエピタキシ）法で酸化物超電導体の適当な数のユニ
ットセルを積み上げる方法も好ましい。
上記の極薄の酸化物超電導薄膜は、超電導チャネルと
しては好ましい厚さであるが、ソース領域およびドレイ
ン領域のためには、厚さが不十分である。従って、ソー
ス領域およびドレイン領域の超電導層はさらに厚くしな
ければならない。
しては好ましい厚さであるが、ソース領域およびドレイ
ン領域のためには、厚さが不十分である。従って、ソー
ス領域およびドレイン領域の超電導層はさらに厚くしな
ければならない。
しかしながら、超電導チャネルとなる部分は、そのま
まの厚さを保たなければならない。そのため、本発明の
方法では、超電導チャネル上に配置されるゲート電極の
絶縁層および金属層をマスクとして、酸化物超電導薄膜
を再成長させる。
まの厚さを保たなければならない。そのため、本発明の
方法では、超電導チャネル上に配置されるゲート電極の
絶縁層および金属層をマスクとして、酸化物超電導薄膜
を再成長させる。
本発明の方法に従えば、酸化物超電導薄膜を削って超
電導チャネルを形成する工程が一切存在しない。従っ
て、従来の超電導FETを作製するときに必要な微細加工
技術の制限が緩和される。
電導チャネルを形成する工程が一切存在しない。従っ
て、従来の超電導FETを作製するときに必要な微細加工
技術の制限が緩和される。
本発明の超電導素子において、基板には、MgO、SrTiO
3等の酸化物単結晶基板が使用可能である。これらの基
板上には、配向性の高い結晶からなる酸化物超電導薄膜
を成長させることが可能であるので好ましい。
3等の酸化物単結晶基板が使用可能である。これらの基
板上には、配向性の高い結晶からなる酸化物超電導薄膜
を成長させることが可能であるので好ましい。
また、本発明の超電導素子には、Ｙ−Ba−Cu−Ｏ系酸
化物超電導体、Bi−Sr−Ca−Cu−Ｏ系酸化物超電導体、
Tl−Ba−Ca−Cu−Ｏ系酸化物超電導体等任意の酸化物超
電導体を使用することができる。
化物超電導体、Bi−Sr−Ca−Cu−Ｏ系酸化物超電導体、
Tl−Ba−Ca−Cu−Ｏ系酸化物超電導体等任意の酸化物超
電導体を使用することができる。
以下、本発明を実施例により、さらに詳しく説明する
が、以下の開示は本発明の単なる実施例に過ぎず、本発
明の技術的範囲をなんら制限するものではない。
が、以下の開示は本発明の単なる実施例に過ぎず、本発
明の技術的範囲をなんら制限するものではない。
実施例 第１図を参照して、本発明の方法で超電導素子を作製
する手順を説明する。まず、第１図（ａ）に示すような
基板５の表面に第１図（ｂ）に示すよう約5nm程度の極
薄の酸化物超電導薄膜10をオフアクシススパッタリング
法、反応性蒸着法、MBE法、CVD法等の方法で形成する。
基板５としては、MgO（100）基板、SrTiO3（100）基板
等の絶縁体基板、または表面に絶縁膜を有するSi等の半
導体基板が好ましい。Si基板の場合、表面にはCVD成膜
したMgAl2O4およびスパッタリング法でBaTiO3が積層さ
れていることが好ましい。
する手順を説明する。まず、第１図（ａ）に示すような
基板５の表面に第１図（ｂ）に示すよう約5nm程度の極
薄の酸化物超電導薄膜10をオフアクシススパッタリング
法、反応性蒸着法、MBE法、CVD法等の方法で形成する。
基板５としては、MgO（100）基板、SrTiO3（100）基板
等の絶縁体基板、または表面に絶縁膜を有するSi等の半
導体基板が好ましい。Si基板の場合、表面にはCVD成膜
したMgAl2O4およびスパッタリング法でBaTiO3が積層さ
れていることが好ましい。
酸化物超電導体としては、Ｙ−Ba−Cu−Ｏ系酸化物超
電導体、Bi−Sr−Ca−Cu−Ｏ系酸化物超電導体、Tl−Ba
−Ca−Cu−Ｏ系酸化物超電導体が好ましく、ｃ軸配向の
薄膜とすることが好ましい。これは、ｃ軸配向の酸化物
超電導薄膜は、基板と平行な方向の臨界電流密度が大き
いからである。
電導体、Bi−Sr−Ca−Cu−Ｏ系酸化物超電導体、Tl−Ba
−Ca−Cu−Ｏ系酸化物超電導体が好ましく、ｃ軸配向の
薄膜とすることが好ましい。これは、ｃ軸配向の酸化物
超電導薄膜は、基板と平行な方向の臨界電流密度が大き
いからである。
次に、第１図（ｃ）に示すよう酸化物超電導薄膜10上
に絶縁膜６および金属膜７を積層する。絶縁膜６の厚さ
は約10nm以上のトンネル電流が無視できる厚さにする。
絶縁膜６にはMgO等酸化物超電導薄膜との界面で大きな
準位を作らない絶縁体を用いることが好ましく、機械的
応力の減少の点から、酸化物超電導体と組成の近い絶縁
膜を連続形成することも好ましい。金属膜７にはAuまた
はTi、Ｗ等の高融点金属、これらのシリサイドを用いる
ことが好ましい。この絶縁膜６および金属膜７は酸化物
超電導薄膜10に連続して形成することが望ましい。
に絶縁膜６および金属膜７を積層する。絶縁膜６の厚さ
は約10nm以上のトンネル電流が無視できる厚さにする。
絶縁膜６にはMgO等酸化物超電導薄膜との界面で大きな
準位を作らない絶縁体を用いることが好ましく、機械的
応力の減少の点から、酸化物超電導体と組成の近い絶縁
膜を連続形成することも好ましい。金属膜７にはAuまた
はTi、Ｗ等の高融点金属、これらのシリサイドを用いる
ことが好ましい。この絶縁膜６および金属膜７は酸化物
超電導薄膜10に連続して形成することが望ましい。
この絶縁膜６および金属膜７をゲート電極に加工す
る。まず、第１図（ｄ）に示すようゲート電極の金属層
17以外の部分の金属膜７をエッチングにより除去する。
次に第１図（ｅ）に示すよう絶縁膜６をエッチングし、
ゲート電極の絶縁層16だけを残して除去する。また、必
要に応じてサイドエッチを促進し、絶縁膜の長さを減少
させる。
る。まず、第１図（ｄ）に示すようゲート電極の金属層
17以外の部分の金属膜７をエッチングにより除去する。
次に第１図（ｅ）に示すよう絶縁膜６をエッチングし、
ゲート電極の絶縁層16だけを残して除去する。また、必
要に応じてサイドエッチを促進し、絶縁膜の長さを減少
させる。
このように形成されたゲート電極の絶縁層16および金
属層17を超電導チャネル部分11のマスクとして、第１図
（ｆ）に示すよう酸化物超電導薄膜１を再び成長させ
る。ゲート電極の金属層17上に成長した酸化物超電導薄
膜14は、ゲート電極４の一部となる。
属層17を超電導チャネル部分11のマスクとして、第１図
（ｆ）に示すよう酸化物超電導薄膜１を再び成長させ
る。ゲート電極の金属層17上に成長した酸化物超電導薄
膜14は、ゲート電極４の一部となる。
最後に第１図（ｇ）に示すよう、ゲート電極４の両側
にやはりAu等の金属でソース電極２およびドレイン電極
３を形成して、本発明の超電導素子が完成する。
にやはりAu等の金属でソース電極２およびドレイン電極
３を形成して、本発明の超電導素子が完成する。
本発明の超電導素子を本発明の方法で作製すると、超
電導FETを作製する場合に要求される微細加工技術の制
限が緩和される。また、ソース電極、ドレイン電極の形
成と同時に、必要に応じ配線を形成することができる。
従って、平面の平坦性が改善されるので作製が容易であ
り、素子の性能も安定しており、再現性もよい。
電導FETを作製する場合に要求される微細加工技術の制
限が緩和される。また、ソース電極、ドレイン電極の形
成と同時に、必要に応じ配線を形成することができる。
従って、平面の平坦性が改善されるので作製が容易であ
り、素子の性能も安定しており、再現性もよい。
発明の効果 以上説明したように、本発明の方法に従えば、従来の
ような微細加工技術を必要とせず、安定して超電導素子
を作製することが可能である。
ような微細加工技術を必要とせず、安定して超電導素子
を作製することが可能である。
本発明により、超電導技術の電子デバイスへの応用が
さらに促進される。
さらに促進される。
第１図は、本発明の方法により超電導素子を作製する場
合の工程を示す概略図であり、 第２図は、超電導ベーストランジスタの概略図であり、 第３図は、超電導FETの概略図である。 〔主な参照番号〕 １……超電導層、２……ソース電極、 ３……ドレイン電極、 ４……ゲート電極、５……基板
合の工程を示す概略図であり、 第２図は、超電導ベーストランジスタの概略図であり、 第３図は、超電導FETの概略図である。 〔主な参照番号〕 １……超電導層、２……ソース電極、 ３……ドレイン電極、 ４……ゲート電極、５……基板
Claims (1)
- 【請求項１】基板上に成膜された酸化物超電導薄膜に形
成された超電導チャネルと、該超電導チャネルの両端近
傍に配置されて該超電導チャネルに電流を流すソース電
極およびドレイン電極と、前記超電導チャネル上に配置
されて該超電導チャネルに流れる電流を制御するゲート
電極を具備し、該ゲート電極が前記超電導チャネルに接
する絶縁層および該絶縁層上の金属層を有する超電導素
子を作製する方法において、前記基板上に薄い酸化物超
電導薄膜を成膜し、該酸化物超電導薄膜の超電導チャネ
ルとなる部分上にゲート電極の絶縁層および金属層を形
成した後、前記酸化物超電導薄膜を構成する酸化物超電
導体の薄膜を再び成長させる工程を含むことを特徴とす
る超電導素子の作製方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2249547A JP2597743B2 (ja) | 1990-09-19 | 1990-09-19 | 超電導素子の作製方法 |
| CA002051778A CA2051778C (en) | 1990-09-19 | 1991-09-18 | Method for manufacturing superconducting device having a reduced thickness of oxide superconducting layer and superconducting device manufactured thereby |
| EP91402500A EP0477103B1 (en) | 1990-09-19 | 1991-09-19 | Method for manufacturing superconducting device having a reduced thickness of oxide superconducting layer and superconducting device manufactured thereby |
| DE69128753T DE69128753T2 (de) | 1990-09-19 | 1991-09-19 | Verfahren zur Herstellung einer supraleitenden Einrichtung mit reduzierter Dicke der supraleitenden Schicht und dadurch hergestellte supraleitende Einrichtung |
| US08/194,631 US5446015A (en) | 1990-09-19 | 1994-02-10 | Superconducting device having a reduced thickness of oxide superconducting layer |
| US08/476,582 US5547923A (en) | 1990-09-19 | 1995-06-07 | Method for manufacturing superconducting device having a reduced thickness of oxide superconducting layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2249547A JP2597743B2 (ja) | 1990-09-19 | 1990-09-19 | 超電導素子の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04127587A JPH04127587A (ja) | 1992-04-28 |
| JP2597743B2 true JP2597743B2 (ja) | 1997-04-09 |
Family
ID=17194617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2249547A Expired - Lifetime JP2597743B2 (ja) | 1990-09-19 | 1990-09-19 | 超電導素子の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2597743B2 (ja) |
-
1990
- 1990-09-19 JP JP2249547A patent/JP2597743B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04127587A (ja) | 1992-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5236896A (en) | Superconducting device having an extremely thin superconducting channel formed of oxide superconductor material | |
| EP0484253A2 (en) | Superconducting device having an extremely thin superconducting channel formed of oxide superconductor material and method for manufacturing the same | |
| US5621223A (en) | Superconducting device having a reduced thickness of oxide superconducting layer and method for manufacturing the same | |
| US5446015A (en) | Superconducting device having a reduced thickness of oxide superconducting layer | |
| US5854493A (en) | Superconduting device having an extremely short superconducting channel formed of oxide superconductor material and method for manufacturing the same | |
| JP2597743B2 (ja) | 超電導素子の作製方法 | |
| JP2614940B2 (ja) | 超電導素子および作製方法 | |
| JP2614939B2 (ja) | 超電導素子および作製方法 | |
| JP2597747B2 (ja) | 超電導素子および作製方法 | |
| JP2641976B2 (ja) | 超電導素子および作製方法 | |
| JP2597745B2 (ja) | 超電導素子および作製方法 | |
| JP2641966B2 (ja) | 超電導素子および作製方法 | |
| JP2599498B2 (ja) | 超電導素子および作製方法 | |
| JP2691065B2 (ja) | 超電導素子および作製方法 | |
| JP2738144B2 (ja) | 超電導素子および作製方法 | |
| JP2641975B2 (ja) | 超電導素子および作製方法 | |
| JP2641978B2 (ja) | 超電導素子および作製方法 | |
| JP2599499B2 (ja) | 超電導素子および作製方法 | |
| JP2667289B2 (ja) | 超電導素子および作製方法 | |
| JP2656853B2 (ja) | 超電導素子および作製方法 | |
| JP2641971B2 (ja) | 超電導素子および作製方法 | |
| JP2641969B2 (ja) | 超電導素子および作製方法 | |
| JP2730368B2 (ja) | 超電導電界効果型素子およびその作製方法 | |
| JP2599500B2 (ja) | 超電導素子および作製方法 | |
| JP2647251B2 (ja) | 超電導素子および作製方法 |