JP2597747B2 - 超電導素子および作製方法 - Google Patents
超電導素子および作製方法Info
- Publication number
- JP2597747B2 JP2597747B2 JP2259159A JP25915990A JP2597747B2 JP 2597747 B2 JP2597747 B2 JP 2597747B2 JP 2259159 A JP2259159 A JP 2259159A JP 25915990 A JP25915990 A JP 25915990A JP 2597747 B2 JP2597747 B2 JP 2597747B2
- Authority
- JP
- Japan
- Prior art keywords
- superconducting
- thin film
- gate electrode
- oxide
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000010409 thin film Substances 0.000 claims description 45
- 239000002887 superconductor Substances 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 22
- 239000012212 insulator Substances 0.000 claims description 10
- 239000010408 film Substances 0.000 description 16
- 239000004065 semiconductor Substances 0.000 description 12
- 239000004020 conductor Substances 0.000 description 6
- 239000013078 crystal Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- 229910015901 Bi-Sr-Ca-Cu-O Inorganic materials 0.000 description 2
- 229910002480 Cu-O Inorganic materials 0.000 description 2
- 229910002367 SrTiO Inorganic materials 0.000 description 2
- 229910009203 Y-Ba-Cu-O Inorganic materials 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910020068 MgAl Inorganic materials 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 210000003754 fetus Anatomy 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、超電導素子およびその作製方法に関する。
より詳細には、新規な構成の超電導素子およびその作製
方法に関する。
より詳細には、新規な構成の超電導素子およびその作製
方法に関する。
従来の技術 超電導を使用した代表的な素子に、ジョセフソン素子
がある。ジョセフソン素子は、一対の超電導体をトンネ
ル障壁を介して結合した構成であり、高速スイッチング
動作が可能である。しかしながら、ジョセフソン素子は
2端子の素子であり、論理回路を実現するためには複雑
な回路構成になってしまう。
がある。ジョセフソン素子は、一対の超電導体をトンネ
ル障壁を介して結合した構成であり、高速スイッチング
動作が可能である。しかしながら、ジョセフソン素子は
2端子の素子であり、論理回路を実現するためには複雑
な回路構成になってしまう。
一方、超電導を利用した3端子素子としては、超電導
ベーストランジスタ、超電導FET等がある。第3図に、
超電導ベーストランジスタの概念図を示す。第3図の超
電導ベーストランジスタは、超電導体または常電導体で
構成されたエミッタ21、絶縁体で構成されたトンネル障
壁22、超電導体で構成されたベース23、半導体アイソレ
ータ24および常電導体で構成されたコレクタ25を積層し
た構成になっている。この超電導ベーストランジスタ
は、トンネル障壁22を通過した高速電子を利用した低電
力消費で高速動作する素子である。
ベーストランジスタ、超電導FET等がある。第3図に、
超電導ベーストランジスタの概念図を示す。第3図の超
電導ベーストランジスタは、超電導体または常電導体で
構成されたエミッタ21、絶縁体で構成されたトンネル障
壁22、超電導体で構成されたベース23、半導体アイソレ
ータ24および常電導体で構成されたコレクタ25を積層し
た構成になっている。この超電導ベーストランジスタ
は、トンネル障壁22を通過した高速電子を利用した低電
力消費で高速動作する素子である。
第4図に、超電導FETの概念図を示す。第4図の超電
導FETは、超電導体で構成されている超電導ソース電極4
1および超電導ドレイン電極42が、半導体層43上に互い
に近接して配置されている。超電導ソース電極41および
超電導ドレイン電極42の間の部分の半導体層43は、下側
が大きく削られ厚さが薄くなっている。また、半導体層
43の下側表面にはゲート絶縁膜46が形成され、ゲート絶
縁膜46上にゲート電極44が設けられている。
導FETは、超電導体で構成されている超電導ソース電極4
1および超電導ドレイン電極42が、半導体層43上に互い
に近接して配置されている。超電導ソース電極41および
超電導ドレイン電極42の間の部分の半導体層43は、下側
が大きく削られ厚さが薄くなっている。また、半導体層
43の下側表面にはゲート絶縁膜46が形成され、ゲート絶
縁膜46上にゲート電極44が設けられている。
超電導FETは、近接効果で超電導ソース電極41および
超電導ドレイン電極42間の半導体層43を流れる超電導電
流を、ゲート電圧で制御する低電力消費で高速動作する
素子である。
超電導ドレイン電極42間の半導体層43を流れる超電導電
流を、ゲート電圧で制御する低電力消費で高速動作する
素子である。
さらに、ソース電極、ドレイン電極間に超電導体でチ
ャネルを形成し、この超電導チャネルを流れる電流をゲ
ート電極に印加する電圧で制御する3端子の超電導素子
も発表されている。
ャネルを形成し、この超電導チャネルを流れる電流をゲ
ート電極に印加する電圧で制御する3端子の超電導素子
も発表されている。
発明が解決しようとする課題 上記の超電導ベーストランジスタおよび超電導FET
は、いずれも半導体層と超電導体層とが積層された部分
を有する。ところが、近年研究が進んでいる酸化物超電
導体を使用して、半導体層と超電導体層との積層構造を
作製することは困難である。また、この構造が作製でき
ても半導体層と超電導体層の間の界面の制御が難しく、
素子として満足な動作をしなかった。
は、いずれも半導体層と超電導体層とが積層された部分
を有する。ところが、近年研究が進んでいる酸化物超電
導体を使用して、半導体層と超電導体層との積層構造を
作製することは困難である。また、この構造が作製でき
ても半導体層と超電導体層の間の界面の制御が難しく、
素子として満足な動作をしなかった。
また、超電導FETは、近接効果を利用するため、超電
導ソース電極41および超電導ドレイン電極42を、それぞ
れを構成する超電導体のコヒーレンス長の数倍程度以内
に近接させて作製しなければならない。特に酸化物超電
導体は、コヒーレンス長が短いので、酸化物超電導体を
使用した場合には、超電導ソース電極41および超電導ド
レイン電極42間の距離は、数10nm以下にしなければなら
ない。このような微細加工は非常に困難であり、従来は
酸化物超電導体を使用した超電導FETを再現性よく作製
できなかった。
導ソース電極41および超電導ドレイン電極42を、それぞ
れを構成する超電導体のコヒーレンス長の数倍程度以内
に近接させて作製しなければならない。特に酸化物超電
導体は、コヒーレンス長が短いので、酸化物超電導体を
使用した場合には、超電導ソース電極41および超電導ド
レイン電極42間の距離は、数10nm以下にしなければなら
ない。このような微細加工は非常に困難であり、従来は
酸化物超電導体を使用した超電導FETを再現性よく作製
できなかった。
さらに、従来の超電導チャネルを有する超電導素子
は、変調動作は確認されたが、キャリア密度が高いた
め、完全なオン/オフ動作ができなかった。酸化物超電
導体は、キャリア密度が低いので、超電導チャネルに使
用することにより、完全なオン/オフ動作を行う上記の
素子の実現の可能性が期待されている。しかしながら、
超電導チャネルは5nm程度の厚さにしなければならず、
そのような構成を実現することは困難であった。
は、変調動作は確認されたが、キャリア密度が高いた
め、完全なオン/オフ動作ができなかった。酸化物超電
導体は、キャリア密度が低いので、超電導チャネルに使
用することにより、完全なオン/オフ動作を行う上記の
素子の実現の可能性が期待されている。しかしながら、
超電導チャネルは5nm程度の厚さにしなければならず、
そのような構成を実現することは困難であった。
そこで本発明の目的は、上記従来技術の問題点を解決
した、新規な構成の超電導素子およびその作製方法を提
供することにある。
した、新規な構成の超電導素子およびその作製方法を提
供することにある。
課題を解決するための手段 本発明に従うと、基板上に成膜された酸化物超電導薄
膜に形成された超電導チャネルと、該超電導チャネルの
両端近傍に配置されて該超電導チャネルに電流を流すソ
ース電極およびドレイン電極と、前記超電導チャネル上
に配置されて該超電導チャネルに流れる電流を制御する
ゲート電極を具備する超電導素子において、前記ゲート
電極が前記酸化物超電導薄膜中に埋設されており、絶縁
体層を介して前記超電導チャネル上に配置され、且つ前
記酸化物超電導薄膜と前記絶縁体層および絶縁部材で絶
縁され、前記基板と前記ゲート電極との間に薄い前記超
電導チャネルを具備することを特徴とする超電導素子が
提供される。
膜に形成された超電導チャネルと、該超電導チャネルの
両端近傍に配置されて該超電導チャネルに電流を流すソ
ース電極およびドレイン電極と、前記超電導チャネル上
に配置されて該超電導チャネルに流れる電流を制御する
ゲート電極を具備する超電導素子において、前記ゲート
電極が前記酸化物超電導薄膜中に埋設されており、絶縁
体層を介して前記超電導チャネル上に配置され、且つ前
記酸化物超電導薄膜と前記絶縁体層および絶縁部材で絶
縁され、前記基板と前記ゲート電極との間に薄い前記超
電導チャネルを具備することを特徴とする超電導素子が
提供される。
また、本発明では、上記の超電導素子を作製する方法
として、前記基板上に薄い酸化物超電導薄膜を成膜し、
該酸化物超電導薄膜の超電導チャネルとなる部分上に前
記ゲート電極を形成し、該ゲート電極の側面に絶縁部材
を配置した後、前記酸化物超電導薄膜を構成する酸化物
超電導体の薄膜を再び成長させて前記ゲート電極を埋設
し、該酸化物超電導薄膜表面を平坦にする工程を含むこ
とを特徴とする超電導素子の作製方法が提供される。
として、前記基板上に薄い酸化物超電導薄膜を成膜し、
該酸化物超電導薄膜の超電導チャネルとなる部分上に前
記ゲート電極を形成し、該ゲート電極の側面に絶縁部材
を配置した後、前記酸化物超電導薄膜を構成する酸化物
超電導体の薄膜を再び成長させて前記ゲート電極を埋設
し、該酸化物超電導薄膜表面を平坦にする工程を含むこ
とを特徴とする超電導素子の作製方法が提供される。
作用 本発明の超電導素子は、酸化物超電導体による超電導
チャネルと、超電導チャネルに電流を流すソース電極お
よびドレイン電極と、超電導チャネルを流れる電流を制
御するゲート電極とを具備する。本発明の超電導素子で
は、ゲート電極が、前記酸化物超電導薄膜中に埋設され
ている。
チャネルと、超電導チャネルに電流を流すソース電極お
よびドレイン電極と、超電導チャネルを流れる電流を制
御するゲート電極とを具備する。本発明の超電導素子で
は、ゲート電極が、前記酸化物超電導薄膜中に埋設され
ている。
ゲート電極は、下側に配置された絶縁体層および周囲
に配置された絶縁部材により、酸化物超電導薄膜から絶
縁されている。
に配置された絶縁部材により、酸化物超電導薄膜から絶
縁されている。
また、従来の超電導FETが、超電導近接効果を利用し
て半導体中に超電導電流を流すのに対し、本発明の超電
導素子では、主電流は超電導体中を流れる。従って、従
来の超電導FETを作製するときに必要な微細加工技術の
制限が緩和される。
て半導体中に超電導電流を流すのに対し、本発明の超電
導素子では、主電流は超電導体中を流れる。従って、従
来の超電導FETを作製するときに必要な微細加工技術の
制限が緩和される。
超電導チャネルは、ゲート電極に印加された電圧で開
閉させるために、ゲート電極により発生される電界の方
向で、厚さが5nm程度でなければならない。本発明の主
眼は、このような極薄の超電導チャネルを実現すること
にある。
閉させるために、ゲート電極により発生される電界の方
向で、厚さが5nm程度でなければならない。本発明の主
眼は、このような極薄の超電導チャネルを実現すること
にある。
本発明の方法では、最初に基板上に約5nm程度の厚さ
の酸化物超電導薄膜を成膜する。このような極薄の酸化
物超電導薄膜を成膜するには、薄膜の成長速度をおよび
成膜時間を厳密に制御する方法が一般的であり、スパッ
タリング法等を使用する場合はこの方法が好ましい。し
かしながら、酸化物超電導体結晶は、各構成元素がそれ
ぞれ層状に重なった結晶構造であるので、MBE(分子ビ
ームエピタキシ)法で酸化物超電導体の適当な数のユニ
ットセルを積み上げる方法も好ましい。
の酸化物超電導薄膜を成膜する。このような極薄の酸化
物超電導薄膜を成膜するには、薄膜の成長速度をおよび
成膜時間を厳密に制御する方法が一般的であり、スパッ
タリング法等を使用する場合はこの方法が好ましい。し
かしながら、酸化物超電導体結晶は、各構成元素がそれ
ぞれ層状に重なった結晶構造であるので、MBE(分子ビ
ームエピタキシ)法で酸化物超電導体の適当な数のユニ
ットセルを積み上げる方法も好ましい。
上記の極薄の酸化物超電導薄膜は、超電導チャネルと
しては好ましい厚さであるが、ソース領域およびドレイ
ン領域のためには、厚さが不十分である。従って、ソー
ス領域およびドレイン領域の超電導層はさらに厚くしな
ければならない。超電導チャネル部分を、そのままの厚
さに保ってソース領域およびドレイン領域の超電導層を
厚くするために、本発明の方法では、超電導チャネル上
に形成されたゲート電極をマスクとして、酸化物超電導
薄膜を再成長させる。ゲート電極が酸化物超電導薄膜中
に埋設されるまで、酸化物超電導薄膜を成長させてから
表面を平坦にし、ゲート電極の上部を酸化物超電導薄膜
表面に露出させる。
しては好ましい厚さであるが、ソース領域およびドレイ
ン領域のためには、厚さが不十分である。従って、ソー
ス領域およびドレイン領域の超電導層はさらに厚くしな
ければならない。超電導チャネル部分を、そのままの厚
さに保ってソース領域およびドレイン領域の超電導層を
厚くするために、本発明の方法では、超電導チャネル上
に形成されたゲート電極をマスクとして、酸化物超電導
薄膜を再成長させる。ゲート電極が酸化物超電導薄膜中
に埋設されるまで、酸化物超電導薄膜を成長させてから
表面を平坦にし、ゲート電極の上部を酸化物超電導薄膜
表面に露出させる。
ゲート電極を酸化物超電導薄膜中に埋設してもゲート
電極が酸化物超電導薄膜から絶縁されるよう、ゲート電
極周囲には絶縁部材を配置する。この絶縁部材は、ゲー
ト電極周囲に形成した絶縁体膜を加工することにより配
置することができる。
電極が酸化物超電導薄膜から絶縁されるよう、ゲート電
極周囲には絶縁部材を配置する。この絶縁部材は、ゲー
ト電極周囲に形成した絶縁体膜を加工することにより配
置することができる。
本発明の方法に従えば、酸化物超電導薄膜を微細に加
工する工程が一切存在しない。従って、従来の超電導FE
Tを作製するときには必要な微細加工技術の制限が緩和
される。
工する工程が一切存在しない。従って、従来の超電導FE
Tを作製するときには必要な微細加工技術の制限が緩和
される。
本発明の超電導素子において、基板には、MgO、SrTiO
3等の酸化物単結晶基板が使用可能である。これらの基
板上には、配向性の高い結晶からなる酸化物超電導薄膜
を成長させることが可能であるので好ましい。また、表
面に絶縁層を有する半導体基板を使用することもでき
る。
3等の酸化物単結晶基板が使用可能である。これらの基
板上には、配向性の高い結晶からなる酸化物超電導薄膜
を成長させることが可能であるので好ましい。また、表
面に絶縁層を有する半導体基板を使用することもでき
る。
また、本発明の超電導素子には、Y−Ba−Cu−O系酸
化物超電導体、Bi−Sr−Ca−Cu−O系酸化物超電導体、
Tl−Ba−Ca−Cu−O系酸化物超電導体等任意の酸化物超
電導体を使用することができる。
化物超電導体、Bi−Sr−Ca−Cu−O系酸化物超電導体、
Tl−Ba−Ca−Cu−O系酸化物超電導体等任意の酸化物超
電導体を使用することができる。
以下、本発明を実施例により、さらに詳しく説明する
が、以下の開示は本発明の単なる実施例に過ぎず、本発
明の技術的範囲をなんら制限するものではない。
が、以下の開示は本発明の単なる実施例に過ぎず、本発
明の技術的範囲をなんら制限するものではない。
実施例 第1図に、本発明の超電導素子の断面図を示す。第1
図の超電導素子は、基板5上に成膜され、内部にゲート
電極4が埋設された酸化物超電導薄膜1を有する。酸化
物超電導薄膜1のゲート電極4の下の部分は、厚さ約5n
mの極薄の超電導チャネル10になっている。ゲート電極
4は、絶縁体層6上に配置され、ゲート電極4の周囲に
は絶縁体層51が配置され、酸化物超電導薄膜1からゲー
ト電極4を電気的に絶縁している。
図の超電導素子は、基板5上に成膜され、内部にゲート
電極4が埋設された酸化物超電導薄膜1を有する。酸化
物超電導薄膜1のゲート電極4の下の部分は、厚さ約5n
mの極薄の超電導チャネル10になっている。ゲート電極
4は、絶縁体層6上に配置され、ゲート電極4の周囲に
は絶縁体層51が配置され、酸化物超電導薄膜1からゲー
ト電極4を電気的に絶縁している。
第2図を参照して、本発明の超電導素子を本発明の方
法で作製する手順を説明する。まず、第2図(a)に示
すような基板5の表面に第2図(b)に示すよう約5nm
程度の極薄の酸化物超電導薄膜11をオフアクシススパッ
タリング法、反応性蒸着法、MBE法、CVD法等の方法で形
成する。基板5としては、MgO(100)基板、SrTiO3(10
0)基板等の絶縁体基板、または表面に絶縁膜を有するS
i等の半導体基板が好ましい。このSi基板の表面にはCVD
法で成膜されたMgAl2O4層およびスパッタリング法で成
膜されたBaTiO3層が積層されていることが好ましい。
法で作製する手順を説明する。まず、第2図(a)に示
すような基板5の表面に第2図(b)に示すよう約5nm
程度の極薄の酸化物超電導薄膜11をオフアクシススパッ
タリング法、反応性蒸着法、MBE法、CVD法等の方法で形
成する。基板5としては、MgO(100)基板、SrTiO3(10
0)基板等の絶縁体基板、または表面に絶縁膜を有するS
i等の半導体基板が好ましい。このSi基板の表面にはCVD
法で成膜されたMgAl2O4層およびスパッタリング法で成
膜されたBaTiO3層が積層されていることが好ましい。
酸化物超電導体としては、Y−Ba−Cu−O系酸化物超
電導体、Bi−Sr−Ca−Cu−O系酸化物超電導体、Tl−Ba
−Ca−Cu−O系酸化物超電導体が好ましく、c軸配向の
薄膜とすることが好ましい。これは、c軸配向の酸化物
超電導薄膜は、基板と平行な方向の臨界電流密度が大き
いからである。
電導体、Bi−Sr−Ca−Cu−O系酸化物超電導体、Tl−Ba
−Ca−Cu−O系酸化物超電導体が好ましく、c軸配向の
薄膜とすることが好ましい。これは、c軸配向の酸化物
超電導薄膜は、基板と平行な方向の臨界電流密度が大き
いからである。
次に、第2図(c)に示すよう酸化物超電導薄膜11上
に絶縁膜16を積層する。絶縁膜16の厚さは10nm以上のト
ンネル電流が無視できる厚さにする。絶縁膜16にはMgO
等酸化物超電導薄膜との界面で大きな準位を作らない絶
縁体を用いることが好ましく、機械的応力の減少の点か
ら、酸化物超電導体と組成の近い絶縁膜を連続形成する
ことも好ましい。
に絶縁膜16を積層する。絶縁膜16の厚さは10nm以上のト
ンネル電流が無視できる厚さにする。絶縁膜16にはMgO
等酸化物超電導薄膜との界面で大きな準位を作らない絶
縁体を用いることが好ましく、機械的応力の減少の点か
ら、酸化物超電導体と組成の近い絶縁膜を連続形成する
ことも好ましい。
次いでこの絶縁膜16上に第2図(d)に示すよう、ゲ
ート電極になる常電導体膜17を形成する。常電導体膜17
は、真空蒸着法等任意の方法で形成可能であり、厚さは
約200nmにする。また、材料としてはAuまたはTi、W等
の高融点金属、これらのシリサイドを用いることが好ま
しい。上述のように絶縁膜16および常電導体膜17は酸化
物超電導薄膜11に連続して形成することが望ましい。
ート電極になる常電導体膜17を形成する。常電導体膜17
は、真空蒸着法等任意の方法で形成可能であり、厚さは
約200nmにする。また、材料としてはAuまたはTi、W等
の高融点金属、これらのシリサイドを用いることが好ま
しい。上述のように絶縁膜16および常電導体膜17は酸化
物超電導薄膜11に連続して形成することが望ましい。
第2図(e)に示すよう超電導チャネル10の上側にあ
る常電導体膜17以外の部分をエッチングにより除去し、
ゲート電極4を形成する。次に第2図(f)に示すよう
絶縁膜16をエッチングし、超電導チャネル10の上にゲー
ト電極4の絶縁層6だけが残るように除去する。また、
必要に応じてサイドエッチを促進し、絶縁層6の長さを
減少させる。
る常電導体膜17以外の部分をエッチングにより除去し、
ゲート電極4を形成する。次に第2図(f)に示すよう
絶縁膜16をエッチングし、超電導チャネル10の上にゲー
ト電極4の絶縁層6だけが残るように除去する。また、
必要に応じてサイドエッチを促進し、絶縁層6の長さを
減少させる。
このようにゲート電極4を超電導チャネル部分10上に
形成したら、第2図(g)に示すようゲート電極4の周
囲に絶縁部材51を配置する。絶縁部材51は、絶縁体層を
形成してから、異方性エッチングを行うことにより作製
できる。また、絶縁部材51をゲート電極側面の酸化また
は窒化等により形成してもよい。次に、第2図(h)に
示すよう基板5上に酸化物超電導薄膜1を再び波長さ
せ、ゲート電極4を酸化物超電導薄膜1中に埋設する。
酸化物超電導薄膜1は、約300nm程度の厚さまで成長さ
せる。
形成したら、第2図(g)に示すようゲート電極4の周
囲に絶縁部材51を配置する。絶縁部材51は、絶縁体層を
形成してから、異方性エッチングを行うことにより作製
できる。また、絶縁部材51をゲート電極側面の酸化また
は窒化等により形成してもよい。次に、第2図(h)に
示すよう基板5上に酸化物超電導薄膜1を再び波長さ
せ、ゲート電極4を酸化物超電導薄膜1中に埋設する。
酸化物超電導薄膜1は、約300nm程度の厚さまで成長さ
せる。
次いで、第2図(a)に示すよう、酸化物超電導薄膜
1の表面をエッチングして平坦にするとともに、ゲート
電極4の上面を酸化物超電導薄膜1の表面に露出させ
る。
1の表面をエッチングして平坦にするとともに、ゲート
電極4の上面を酸化物超電導薄膜1の表面に露出させ
る。
最後に第1図(j)に示すよう、酸化物超電導薄膜1
のゲート電極4の両側に、ゲート電極で使用した材料と
同じ材料でソース電極2およびドレイン電極3を形成し
て、、本発明の超電導素子が完成する。
のゲート電極4の両側に、ゲート電極で使用した材料と
同じ材料でソース電極2およびドレイン電極3を形成し
て、、本発明の超電導素子が完成する。
本発明の超電導素子を本発明の方法で作製すると、超
電導FETを作製する場合に要求される微細加工技術の制
限が緩和される。また、表面が平坦にできるので、後に
必要に応じ配線を形成することが容易になる。従って、
作製が容易であり、素子の性能も安定しており、再現性
もよい。
電導FETを作製する場合に要求される微細加工技術の制
限が緩和される。また、表面が平坦にできるので、後に
必要に応じ配線を形成することが容易になる。従って、
作製が容易であり、素子の性能も安定しており、再現性
もよい。
発明の効果 以上説明したように、本発明の超電導素子は、超電導
チャネル中を流れる超電導電流をゲート電圧で制御する
構成となっている。従って、従来の超電導FETのよう
に、超電導近接効果を利用していないので微細加工技術
が不要である。また、超電導体と半導体を積層する必要
もないので、酸化物超電導体を使用して高性能な素子が
作製できる。
チャネル中を流れる超電導電流をゲート電圧で制御する
構成となっている。従って、従来の超電導FETのよう
に、超電導近接効果を利用していないので微細加工技術
が不要である。また、超電導体と半導体を積層する必要
もないので、酸化物超電導体を使用して高性能な素子が
作製できる。
本発明により、超電導技術の電子デバイスへの応用が
さらに促進される。
さらに促進される。
第1図は、本発明の超電導素子の概略図であり、 第2図は、本発明の方法により本発明の超電導素子を作
製する場合の工程を示す概略図であり、 第3図は、超電導ベーストランジスタの概略図であり、 第4図は、超電導FETの概略図である。 〔主な参照番号〕 1……酸化物超電導薄膜、 2……ソース電極、 3……ドレイン電極、 4……ゲート電極、5……基板
製する場合の工程を示す概略図であり、 第3図は、超電導ベーストランジスタの概略図であり、 第4図は、超電導FETの概略図である。 〔主な参照番号〕 1……酸化物超電導薄膜、 2……ソース電極、 3……ドレイン電極、 4……ゲート電極、5……基板
Claims (2)
- 【請求項1】基板上に成膜された酸化物超電導薄膜に形
成された超電導チャネルと、該超電導チャネルの両端近
傍に配置されて該超電導チャネルに電流を流すソース電
極およびドレイン電極と、前記超電導チャネル上に配置
されて該超電導チャネルに流れる電流を制御するゲート
電極を具備する超電導素子において、前記ゲート電極が
前記酸化物超電導薄膜中に埋設されており、絶縁体層を
介して前記超電導チャネル上に配置され、且つ前記酸化
物超電導薄膜と前記絶縁体層および絶縁部材で絶縁さ
れ、前記基板と前記ゲート電極との間に薄い前記超電導
チャネルを具備することを特徴とする超電導素子。 - 【請求項2】請求項1に記載の超電導素子を作製する方
法において、前記基板上に薄い酸化物超電導薄膜を成膜
し、該酸化物超電導薄膜の超電導チャネルとなる部分上
に前記ゲート電極を形成し、該ゲート電極の側面に絶縁
部材を配置した後、前記酸化物超電導薄膜を構成する酸
化物超電導体の薄膜を再び成長させて前記ゲート電極を
埋設し、該酸化物超電導薄膜表面を平坦にする工程を含
むことを特徴とする超電導素子の作製方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2259159A JP2597747B2 (ja) | 1990-09-28 | 1990-09-28 | 超電導素子および作製方法 |
CA002051778A CA2051778C (en) | 1990-09-19 | 1991-09-18 | Method for manufacturing superconducting device having a reduced thickness of oxide superconducting layer and superconducting device manufactured thereby |
DE69128753T DE69128753T2 (de) | 1990-09-19 | 1991-09-19 | Verfahren zur Herstellung einer supraleitenden Einrichtung mit reduzierter Dicke der supraleitenden Schicht und dadurch hergestellte supraleitende Einrichtung |
EP91402500A EP0477103B1 (en) | 1990-09-19 | 1991-09-19 | Method for manufacturing superconducting device having a reduced thickness of oxide superconducting layer and superconducting device manufactured thereby |
US08/194,631 US5446015A (en) | 1990-09-19 | 1994-02-10 | Superconducting device having a reduced thickness of oxide superconducting layer |
US08/476,582 US5547923A (en) | 1990-09-19 | 1995-06-07 | Method for manufacturing superconducting device having a reduced thickness of oxide superconducting layer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2259159A JP2597747B2 (ja) | 1990-09-28 | 1990-09-28 | 超電導素子および作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04137680A JPH04137680A (ja) | 1992-05-12 |
JP2597747B2 true JP2597747B2 (ja) | 1997-04-09 |
Family
ID=17330169
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2259159A Expired - Lifetime JP2597747B2 (ja) | 1990-09-19 | 1990-09-28 | 超電導素子および作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2597747B2 (ja) |
-
1990
- 1990-09-28 JP JP2259159A patent/JP2597747B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH04137680A (ja) | 1992-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5446015A (en) | Superconducting device having a reduced thickness of oxide superconducting layer | |
JP2597747B2 (ja) | 超電導素子および作製方法 | |
JP2597745B2 (ja) | 超電導素子および作製方法 | |
JP2597743B2 (ja) | 超電導素子の作製方法 | |
JP2614940B2 (ja) | 超電導素子および作製方法 | |
JP2614939B2 (ja) | 超電導素子および作製方法 | |
JP2641976B2 (ja) | 超電導素子および作製方法 | |
JP2599498B2 (ja) | 超電導素子および作製方法 | |
JP2738144B2 (ja) | 超電導素子および作製方法 | |
JP2641966B2 (ja) | 超電導素子および作製方法 | |
JP2641978B2 (ja) | 超電導素子および作製方法 | |
JP2691065B2 (ja) | 超電導素子および作製方法 | |
JP2641971B2 (ja) | 超電導素子および作製方法 | |
JP2641969B2 (ja) | 超電導素子および作製方法 | |
JP2599499B2 (ja) | 超電導素子および作製方法 | |
JP2667289B2 (ja) | 超電導素子および作製方法 | |
JP2641970B2 (ja) | 超電導素子および作製方法 | |
JP2641975B2 (ja) | 超電導素子および作製方法 | |
JP2647251B2 (ja) | 超電導素子および作製方法 | |
JP2599500B2 (ja) | 超電導素子および作製方法 | |
JP2656853B2 (ja) | 超電導素子および作製方法 | |
JP2641974B2 (ja) | 超電導素子および作製方法 | |
JP2614941B2 (ja) | 超電導素子および作製方法 | |
JP2641973B2 (ja) | 超電導素子およびその作製方法 | |
JP2641977B2 (ja) | 超電導素子の作製方法 |