JP2597745B2 - 超電導素子および作製方法 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、超電導素子およびその作製方法に関する。
より詳細には、新規な構成の超電導素子およびその作製
方法に関する。

従来の技術 超電導を使用した代表的な素子に、ジョセフソン素子
がある。ジョセフソン素子は、一対の超電導体をトンネ
ル障壁を介して結合した構成であり、高速スイッチング
動作が可能である。しかしながら、ジョセフソン素子は
２端子の素子であり、論理回路を実現するためには複雑
な回路構成になってしまう。

一方、超電導を利用した３端子素子としては、超電導
べーストランジスタ、超電導FET等がある。第３図に、
超電導ベーストランジスタの概念図を示す。第３図の超
電導ベーストランジスタは、超電導体または常電導体で
構成されたエミッタ21、絶縁体で構成されたトンネル障
壁22、超電導体で構成されたベース23、半導体アイソレ
ータ24および常電導体で構成されたコレクタ25を積層し
た構成になっている。この超電導ベーストランジスタ
は、トンネル障壁22を通過した高速電子を利用した低電
力消費、高速動作の素子である。

第４図に、超電導FETの概念図を示す。第４図の超電
導FETは、超電導体で構成されている超電導ソース電極4
1および超電導ドレイン電極42が、半導体層43上に互い
に近接して配置されている。超電導ソース電極41および
超電導ドレイン電極42の間の部分の半導体層43は、下側
が大きく削られ厚さが薄くなっている。また、半導体層
43の下側表面にはゲート絶縁膜46が形成され、ゲート絶
縁膜46上にゲート電極44が設けられている。

超電導FETは、超電導近接効果で超電導ソース電極41
および超電導ドレイン電極42間の半導体層43を流れる超
電導電流を、ゲート電圧で制御する低電力消費、高速動
作の素子である。

さらに、ソース電極、ドレイン電極間に超電導体でチ
ャネルを形成し、この超電導チャネルを流れる電流をゲ
ート電極に印加する電圧で制御する３端子の超電導素子
も発表されている。

発明が解決しようとする課題 上記の超電導ベーストランジスタおよび超電導FET
は、いずれも半導体層と超電導体層とが積層された部分
を有する。ところが、近年研究が進んでいる酸化物超電
導体を使用して、半導体層と超電導体層との積層構造を
作製することは困難である。また、この構造が作製でき
ても半導体層と超電導体層の間の界面の制御が難しく、
素子として満足な動作をしなかった。

また、超電導FETは、超電導近接効果を利用するた
め、超電導ソース電極41および超電導ドレイン電極42
を、それぞれを構成する超電導体のコヒーレンス長の数
倍程度以内に近接させて作製しなければならない。特に
酸化物超電導体は、コヒーレンス長が短いので、酸化物
超電導体を使用した場合には、超電導ソース電極41およ
び超電導ドレイン電極42間の距離は、数10nm以下にしな
ければならない。このような微細加工は非常に困難であ
り、従来は酸化物超電導体を使用した超電導FETを再現
性よく作製できなかった。

さらに、従来の超電導チャネルを有する超電導素子
は、変調動作は確認されたが、キャリア密度が高いた
め、完全なオン／オフ動作ができなかった。酸化物超電
導体は、キャリア密度が低いので、超電導チャネルに使
用することにより、完全なオン／オフ動作を行う上記の
素子の実現の可能性が期待されている。しかしながら、
超電導チャネルは5nm程度の厚さにしなければならず、
そのような構成の実現することは困難であった。

そこで本発明の目的は、上記従来技術の問題点を解決
した、新規な構成の超電導素子およびその作製方法を提
供することにある。

課題を解決するための手段 本発明に従うと、基板上に成膜された酸化物超電導薄
膜に形成された超電導チャネルと、該超電導チャネルの
両端近傍に配置されて該超電導チャネルに電流を流すソ
ース電極およびドレイン電極と、前記超電導チャネル上
に配置されて該超電導チャネルに流れる電流を制御する
ゲート電極を具備する超電導素子において、前記ゲート
電極が絶縁体層を介して前記超電導チャネル上に配置さ
れたSiまたはSiを含む化合物で形成された常電導体層で
構成され、前記ゲート電極が前記酸化物超電導薄膜中に
埋設され、且つ前記ゲート電極の常電導体層が、前記酸
化物超電導薄膜と前記絶縁体層および前記酸化物超電導
薄膜中に拡散したSiにより形成された含Si層で絶縁さ
れ、前記基板と前記ゲート電極との間に薄い前記超電導
チャネルを具備することを特徴とする超電導素子が提供
される。

また、本発明では、上記の超電導素子を作製する方法
として、前記基板上に薄い酸化物超電導薄膜を成膜し、
該酸化物超電導薄膜の超電導チャネルとなる部分上に前
記ゲート電極を形成した後、前記酸化物超電導薄膜を構
成する酸化物超電導体の薄膜を再び成長させて前記ゲー
ト電極を埋設し、該酸化物超電導薄膜表面を平坦にする
工程を含むことを特徴とする超電導素子の作製方法が提
供される。

作用 本発明の超電導素子は、酸化物超電導体による超電導
チャネルと、超電導チャネルに電流を流すソース電極お
よびドレイン電極と、超電導チャネルを流れる電流を制
御するゲート電極とを具備する。本発明の超電導素子で
は、ゲート電極がSiまたはSiを含む化合物で形成された
常電導体層および絶縁体層を有し、前記酸化物超電導薄
膜中に埋設されている。

ゲート電極は、絶縁体層およびゲート電極の常電導体
層から酸化物超電導薄膜中に拡散したSiで形成された含
Si層で、酸化物超電導薄膜から絶縁されている。

また、従来の超電導FETが、超電導近接効果を利用し
て半導体中に超電導電流を流すのに対し、本発明の超電
導素子では、主電流は超電導体中を流れる。従って、従
来の超電導FETを作製するときに必要な微細加工技術の
制限が緩和される。

超電導チャネルは、ゲート電極に印加された電圧で開
閉させるために、ゲート電極により発生される電界の方
向で、厚さが5nm程度でなければならない。本発明の主
眼は、このような極薄の超電導チャネルを実現すること
にある。

本発明の方法では、最初に基板上に約5nm程度の厚さ
の酸化物超電導薄膜を成膜する。このような極薄の酸化
物超電導薄膜を成膜するには、薄膜の成長速度をおよび
成膜時間を厳密に制御する方法が一般的であり、スパッ
タリング法等を使用する場合はこの方法が好ましい。し
かしながら、酸化物超電導体結晶は、各構成元素がそれ
ぞれ層状に重なった結晶構造であるので、MBE（分子ビ
ームエピタキシ）法で酸化物超電導体の適当な数のユニ
ットセルを積み上げる方法も好ましい。

上記の極薄の酸化物超電導薄膜は、超電導チャネルと
しては好ましい厚さであるが、ソース領域およびドレイ
ン領域のためには、厚さが不十分である。従って、ソー
ス領域およびドレイン領域の超電導層はさらに厚くしな
ければならない。超電導チャネル部分を、そのままの厚
さに保ってソース領域およびドレイン領域の超電導層を
厚くするために、本発明の方法では、超電導チャネル上
に形成されたゲート電極をマスクとして、酸化物超電導
薄膜を再成長させる。ゲート電極が酸化物超電導薄膜中
に埋設されるまで、酸化物超電導薄膜を成長させてから
表面を平坦にし、ゲート電極の上部を酸化物超電導薄膜
表面に露出させる。

ゲート電極は、酸化物超電導薄膜中に埋設されるが、
酸化物超電導薄膜の成長中にゲート電極の常電導層から
Siがゲート電極周囲の酸化物超電導薄膜中に拡散して形
成された含Si層により、ゲート電極は絶縁される。酸化
物超電導体は、不純物により、臨界温度が低下したり、
超電導性が失われる。従って、上記の含Si層は、超電導
素子の使用温度では絶縁体として機能し、ゲート電極は
酸化物超電導薄膜から電気的に絶縁される。

本発明の方法に従えば、酸化物超電導薄膜を微細に加
工する工程が一切存在しない。従って、従来の超電導FE
Tを作製するときに必要な微細加工技術の制限が緩和さ
れる。

本発明の超電導素子において、基板には、MgO、SrTiO
₃等の酸化物単結晶基板が使用可能である。これらの基
板上には、配向性の高い結晶からなる酸化物超電導薄膜
を成長させることが可能であるので好ましい。また、表
面に絶縁層を有する半導体基板を使用することもでき
る。

また、本発明の超電導素子には、Ｙ−Ba−Cu−Ｏ系酸
化物超電導体、Bi−Sr−Ca−Cu−Ｏ系酸化物超電導体、
Tl−Ba−Ca−Cu−Ｏ系酸化物超電導体等任意の酸化物超
電導体を使用することができる。

以下、本発明を実施例により、さらに詳しく説明する
が、以下の開示は本発明の単なる実施例に過ぎず、本発
明の技術的範囲をなんら制限するものではない。

実施例 第１図に、本発明の超電導素子の断面図を示す。第１
図の超電導素子は、基板５上に成膜され、内部にゲート
電極４が埋設された酸化物超電導薄膜１を有する。酸化
物超電導薄膜１のゲート電極４の下の部分は、厚さ約5n
mの極薄の超電導チャネル10になっている。ゲート電極
４は、多結晶SiまたはSiを含む化合物からなる常電導層
17と絶縁体層16で構成され、酸化物超電導薄膜１のゲー
ト電極４の周囲の部分は、常電導層17から拡散したSiに
より含Si層51となっている。

含Si層51は、Siが添加（ドープ）された酸化物超電導
体で構成され、臨界温度が酸化物超電導薄膜１の他の部
分よりも大幅に低くなっている。そのため、本発明の超
電導素子の使用温度では、酸化物超電導薄膜１は超電導
状態であるが、含Si層51は超電導性を持たない。従っ
て、ゲート電極４は、酸化物超電導薄膜１から絶縁され
る。

第２図を参照して、本発明の超電導素子を本発明の方
法で作製する手順を説明する。まず、第２図（ａ）に示
すような基板５の表面に第２図（ｂ）に示すよう約5nm
程度の極薄の酸化物超電導薄膜11をオフアクシススパッ
タリング法、反応性蒸着法、MBE法、CVD法等の方法で形
成する。基板５としては、MgO（100）基板、SrTiO₃（10
0）基板、CdNdAlO₄（001）等の絶縁体基板、または表面
に絶縁膜を有するSi等の半導体基板が好ましい。このSi
基板の表面にはCVD法で成膜したMgAl₂O₄およびスパッタ
リング法で成膜されたBaTiO₃が積層されてバッファ層と
なっていることが好ましい。

酸化物超電導体としては、Ｙ−Ba−Cu−Ｏ系酸化物超
電導体、Bi−Sr−Ca−Cu−Ｏ系酸化物超電導体、Tl−Ba
−Ca−Cu−Ｏ系酸化物超電導体が好ましく、ｃ軸配向の
薄膜とすることが好ましい。これは、ｃ軸配向の酸化物
超電導薄膜は、基板と平行な方向の臨界電流密度が大き
いからである。

次に、第２図（ｃ）に示すよう酸化物超電導薄膜11上
に絶縁膜６を積層する。絶縁膜６の厚さは10nm以上にす
る。絶縁膜６にはMgO等酸化物超電導薄膜との界面で大
きな準位を作らない絶縁体を用いることが好ましい。

次いでこの絶縁膜６上に第２図（ｄ）に示すよう、多
結晶Si膜７を形成する。多結晶Si膜７は、真空蒸着法等
任意の方法で形成可能であり、厚さは約200nmにする。
また、多結晶Siに代えて、金属のSi化合物を使用しても
よい。

この絶縁膜６および多結晶Si膜７をゲート電極に加工
する。まず、第１図（ｅ）に示すよう超電導チャネル10
の上側にあるゲート電極となるSi層17以外の部分の多結
晶Si膜７をエッチングにより除去する。次に第１図
（ｆ）に示すよう絶縁膜６をエッチングし、超電導チャ
ネル10の上にゲート電極４の絶縁層16だけが残るように
除去する。

このように絶縁層16およびSi層17からゲート電極４を
超電導チャネル部分10上に形成したら、第１図（ｇ）に
示すよう基板５上に酸化物超電導薄膜１を再び成長さ
せ、ゲート電極４を酸化物超電導薄膜１中に埋設する。
酸化物超電導薄膜１は、約300nm程度の厚さまで成長さ
せる。

酸化物超電導薄膜１のゲート電極４の周囲には、ゲー
ト電極４のSi層17からSiが拡散し、含Si層51を形成す
る。この含Si層51により、ゲート電極４は酸化物超電導
薄膜１から電気的に絶縁される。

次いで、第２図（ｈ）に示すよう、酸化物超電導薄膜
１の表面をレジスト等で平坦化してからエッチングして
平坦にするとともに、ゲート電極４の上面を酸化物超電
導薄膜１の表面に露出させる。

最後に第１図（ｉ）に示すよう、酸化物超電導薄膜１
のゲート電極４の両側に、Au等の金属でソース電極２お
よびドレイン電極３を形成して、本発明の超電導素子が
完成する。

本発明の超電導素子を本発明の方法で作製すると、超
電導FETを作製する場合に要求される微細加工技術の制
限が緩和される。また、表面が平坦にできるので、後に
必要に応じ配線を形成することが容易になる。従って、
作製が容易であり、素子の性能も安定しており、再現性
もよい。

発明の効果 以上説明したように、本発明の超電導素子は、超電導
チャネル中を流れる超電導電流をゲート電圧で制御する
構成となっている。従って、従来の超電導FETのよう
に、超電導近接効果を利用していないので微細加工技術
の制限が緩和される。また、超電導体と半導体を積層す
る必要もないので、酸化物超電導体を使用して高性能な
素子が作製できる。

本発明により、超電導技術の電子デバイスへの応用が
さらに促進される。

【図面の簡単な説明】

第１図は、本発明の超電導素子の概略図であり、 第２図は、本発明の方法により本発明の超電導素子を作
製する場合の工程を示す概略図であり、 第３図は、超電導ベーストランジスタの概略図であり、 第４図は、超電導FETの概略図である。 〔主な参照番号〕 １……酸化物超電導薄膜、 ２……ソース電極、 ３……ドレイン電極、 ４……ゲート電極、５……基板

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】基板上に成膜された酸化物超電導薄膜に形
   成された超電導チャネルと、該超電導チャネルの両端近
   傍に配置されて該超電導チャネルに電流を流すソース電
   極およびドレイン電極と、前記超電導チャネル上に配置
   されて該超電導チャネルに流れる電流を制御するゲート
   電極を具備する超電導素子において、前記ゲート電極が
   絶縁体層を介して前記超電導チャネル上に配置されたSi
   またはSiを含む化合物で形成された常電導体層で構成さ
   れ、前記ゲート電極が前記酸化物超電導薄膜中に埋設さ
   れ、且つ前記ゲート電極の常電導体層が、前記酸化物超
   電導薄膜と前記絶縁体層および前記酸化物超電導薄膜中
   に拡散したSiにより形成された含Si層で絶縁され、前記
   基板と前記ゲート電極との間に薄い前記超電導チャネル
   を具備することを特徴とする超電導素子。
2. 【請求項２】請求項１に記載の超電導素子を作製する方
   法において、前記基板上に薄い酸化物超電導薄膜を成膜
   し、該酸化物超電導薄膜の超電導チャネルとなる部分上
   に前記ゲート電極を形成した後、前記酸化物超電導薄膜
   を構成する酸化物超電導体の薄膜を再び成長させて前記
   ゲート電極を埋設し、該酸化物超電導薄膜表面を平坦に
   する工程を含むことを特徴とする超電導素子の作製方
   法。