JP2641977B2 - 超電導素子の作製方法 - Google Patents
超電導素子の作製方法Info
- Publication number
- JP2641977B2 JP2641977B2 JP2292817A JP29281790A JP2641977B2 JP 2641977 B2 JP2641977 B2 JP 2641977B2 JP 2292817 A JP2292817 A JP 2292817A JP 29281790 A JP29281790 A JP 29281790A JP 2641977 B2 JP2641977 B2 JP 2641977B2
- Authority
- JP
- Japan
- Prior art keywords
- superconducting
- thin film
- oxide
- oxygen
- superconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、超電導素子およびその作製方法に関する。
より詳細には、新規な構成の超電導素子およびその作製
方法に関する。
より詳細には、新規な構成の超電導素子およびその作製
方法に関する。
従来の技術 超電導を利用した代表的な素子に、ジョセフソン素子
がある。ジョセフソン素子は、一対の超電導体をトンネ
ル障壁を介して結合した構成であり、高速スイッチング
動作が可能である。しかしながら、ジョセフソン素子は
２端子の素子であり、論理回路を実現するためには複雑
な回路構成になってしまう。
がある。ジョセフソン素子は、一対の超電導体をトンネ
ル障壁を介して結合した構成であり、高速スイッチング
動作が可能である。しかしながら、ジョセフソン素子は
２端子の素子であり、論理回路を実現するためには複雑
な回路構成になってしまう。
一方、超電導を利用した３端子素子としては、超電導
ベーストランジスタ、超電導FET等がある。第３図に、
超電導ベーストランジスタの概念図を示す。第３図の超
電導ベーストランジスタは、超電導体または常電導体で
構成されたエミッタ21、絶縁体で構成されたトンネル障
壁22、超電導体で構成されたベース23、半導体アイソレ
ータ24および常電導体で構成されたコレクタ25を積層し
た構成になっている。この超電導ベーストランジスタ
は、トンネル障壁22を通過した高速電子を利用した低電
力消費で高速動作を行う素子である。
ベーストランジスタ、超電導FET等がある。第３図に、
超電導ベーストランジスタの概念図を示す。第３図の超
電導ベーストランジスタは、超電導体または常電導体で
構成されたエミッタ21、絶縁体で構成されたトンネル障
壁22、超電導体で構成されたベース23、半導体アイソレ
ータ24および常電導体で構成されたコレクタ25を積層し
た構成になっている。この超電導ベーストランジスタ
は、トンネル障壁22を通過した高速電子を利用した低電
力消費で高速動作を行う素子である。
第４図に、超電導FETの概念図を示す。第４図の超電
導FETは、超電導体で構成されている超電導ソース電極4
1および超電導ドレイン電極42が、半導体層43上に互い
に近接して配置されている。超電導ソース電極41および
超電導ドレイン電極42の間の部分の半導体層43は、下側
が大きく削られ厚さが薄くなっている。また、半導体層
43の下側表面にはゲート絶縁膜46が形成され、ゲート絶
縁膜46上にゲート電極44が設けられている。
導FETは、超電導体で構成されている超電導ソース電極4
1および超電導ドレイン電極42が、半導体層43上に互い
に近接して配置されている。超電導ソース電極41および
超電導ドレイン電極42の間の部分の半導体層43は、下側
が大きく削られ厚さが薄くなっている。また、半導体層
43の下側表面にはゲート絶縁膜46が形成され、ゲート絶
縁膜46上にゲート電極44が設けられている。
超電導FETは、近接効果で超電導ソース電極41および
超電導ドレイン電極42間の半導体層43を流れる超電導電
流を、ゲート電圧で制御する低電力消費で高速動作を行
う素子である。
超電導ドレイン電極42間の半導体層43を流れる超電導電
流を、ゲート電圧で制御する低電力消費で高速動作を行
う素子である。
さらに、ソース電極、ドレイン電極間に超電導体でチ
ャネルを形成し、この超電導チャネルを流れる電流をゲ
ート電極に印加する電圧で制御する３端子の超電導素子
も発表されている。
ャネルを形成し、この超電導チャネルを流れる電流をゲ
ート電極に印加する電圧で制御する３端子の超電導素子
も発表されている。
発明が解決しようとする課題 上記の超電導ベーストランジスタおよび超電導FET
は、いずれも半導体層と超電導体層とが積層された部分
を有する。ところが、近年研究が進んでいる酸化物超電
導体を使用して、半導体層と超電導体層との積層構造を
作製することは困難である。また、この構造が作製でき
ても半導体層と超電導体層との間の界面の制御が難し
く、素子として満足な動作をしなかった。
は、いずれも半導体層と超電導体層とが積層された部分
を有する。ところが、近年研究が進んでいる酸化物超電
導体を使用して、半導体層と超電導体層との積層構造を
作製することは困難である。また、この構造が作製でき
ても半導体層と超電導体層との間の界面の制御が難し
く、素子として満足な動作をしなかった。
また、超電導FETは、近接効果を利用するため、超電
導ソース電極41および超電導ドレイン電極42を、それぞ
れを構成する超電導体のコヒーレント長の数倍程度以内
に近接させて作製しなければならない。特に酸化物超電
導体は、コヒーレント長が短いので、酸化物超電導体を
使用した場合には、超電導ソース電極41および超電導ド
レイン電極42間の距離は、数10nm以下にしなければなら
ない。このような微細加工は非常に困難であり、従来は
酸化物超電導体を使用した超電導FETを再現性よく作製
できなかった。
導ソース電極41および超電導ドレイン電極42を、それぞ
れを構成する超電導体のコヒーレント長の数倍程度以内
に近接させて作製しなければならない。特に酸化物超電
導体は、コヒーレント長が短いので、酸化物超電導体を
使用した場合には、超電導ソース電極41および超電導ド
レイン電極42間の距離は、数10nm以下にしなければなら
ない。このような微細加工は非常に困難であり、従来は
酸化物超電導体を使用した超電導FETを再現性よく作製
できなかった。
さらに、従来の超電導チャネルを有する超電導素子
は、変調動作は確認されたが、キャリア密度が高いた
め、完全なオン／オフ動作ができなかった。酸化物超電
導体は、キャリア密度が低いので、超電導チャネルに使
用することにより、完全なオン／オフ動作を行う上記の
素子の実現の可能性が期待されている。しかしながら、
超電導チャネルを5nm程度の厚さにしなければならず、
そのような構成を実現することは困難であった。
は、変調動作は確認されたが、キャリア密度が高いた
め、完全なオン／オフ動作ができなかった。酸化物超電
導体は、キャリア密度が低いので、超電導チャネルに使
用することにより、完全なオン／オフ動作を行う上記の
素子の実現の可能性が期待されている。しかしながら、
超電導チャネルを5nm程度の厚さにしなければならず、
そのような構成を実現することは困難であった。
そこで本発明の目的は、上記従来技術の問題点を解決
した、新規な構成の超電導素子の作製方法を提供するこ
とにある。
した、新規な構成の超電導素子の作製方法を提供するこ
とにある。
課題を解決するための手段 本発明に従うと、基板上に酸化物超電導体と同じ構成
元素を有し、酸化物超電導体よりも酸素量が少ない酸化
物の薄膜を成膜する工程、この酸化物薄膜上にゲート絶
縁層およびゲート電極の積層構造を作製する工程、ゲー
ト絶縁層をマスクとして酸化物薄膜に酸素イオンを注入
して酸化物超電導体に変化させて前記超電導ソース領域
および前記超電導ドレイン領域を形成する工程、酸化物
薄膜の表面の超電導チャネルとなる部分を除いてエッチ
ングし、超電導チャネルとなる部分の両端の側面を露出
させる工程、およびゲート電極に通電することで酸化物
薄膜を酸素雰囲気中で熱処理して前記露出した側面から
酸素を拡散させて超電導チャネルを形成する工程を含む
ことを特徴とする超電導素子の作製方法が提供される。
元素を有し、酸化物超電導体よりも酸素量が少ない酸化
物の薄膜を成膜する工程、この酸化物薄膜上にゲート絶
縁層およびゲート電極の積層構造を作製する工程、ゲー
ト絶縁層をマスクとして酸化物薄膜に酸素イオンを注入
して酸化物超電導体に変化させて前記超電導ソース領域
および前記超電導ドレイン領域を形成する工程、酸化物
薄膜の表面の超電導チャネルとなる部分を除いてエッチ
ングし、超電導チャネルとなる部分の両端の側面を露出
させる工程、およびゲート電極に通電することで酸化物
薄膜を酸素雰囲気中で熱処理して前記露出した側面から
酸素を拡散させて超電導チャネルを形成する工程を含む
ことを特徴とする超電導素子の作製方法が提供される。
作用 本発明の超電導素子は、酸化物超電導体による超電導
チャネルと、超電導チャネル両端に配置された酸化物超
電導体による超電導ソース領域および超電導ドレイン領
域と、超電導チャネルに電流を流すソース電極およびド
レイン電極と、超電導チャネルを流れる電流を制御する
ゲート電極とを具備する。本発明の超電導素子では、超
電導チャネルが下方に配置されていて超電導チャネルを
構成する酸化物超電導体と同じ構成元素を有し、前記酸
化物超電導体よりも酸素量が少ない酸化物による絶縁領
域により画成されている。
チャネルと、超電導チャネル両端に配置された酸化物超
電導体による超電導ソース領域および超電導ドレイン領
域と、超電導チャネルに電流を流すソース電極およびド
レイン電極と、超電導チャネルを流れる電流を制御する
ゲート電極とを具備する。本発明の超電導素子では、超
電導チャネルが下方に配置されていて超電導チャネルを
構成する酸化物超電導体と同じ構成元素を有し、前記酸
化物超電導体よりも酸素量が少ない酸化物による絶縁領
域により画成されている。
超電導チャネルは、ゲート電極に印加された電圧で開
閉させるために、ゲート電極により発生される電界の方
向で、厚さが5nm程度でなければならない。
閉させるために、ゲート電極により発生される電界の方
向で、厚さが5nm程度でなければならない。
上記の極薄の超電導チャネルを形成するため、酸化物
超電導体と同じ構成元素を有し、酸化物超電導体よりも
酸素量が少ない酸化物の薄膜を成膜し、その薄膜を酸素
雰囲気中で熱処理し、表面から酸素を拡散させて、この
酸化物薄膜の表面に近い部分を超電導体に変える方法が
ある。酸化物超電導体は、結晶中の酸素原子の数が不安
定であり、熱処理等により変化させることが可能であ
る。また、酸化物超電導体は、結晶中の酸素数によりそ
の特性が変化しやすく、特に酸素数が適正な値より小さ
い場合には、臨界温度が大幅に低下したり、超電導性を
失う。
超電導体と同じ構成元素を有し、酸化物超電導体よりも
酸素量が少ない酸化物の薄膜を成膜し、その薄膜を酸素
雰囲気中で熱処理し、表面から酸素を拡散させて、この
酸化物薄膜の表面に近い部分を超電導体に変える方法が
ある。酸化物超電導体は、結晶中の酸素原子の数が不安
定であり、熱処理等により変化させることが可能であ
る。また、酸化物超電導体は、結晶中の酸素数によりそ
の特性が変化しやすく、特に酸素数が適正な値より小さ
い場合には、臨界温度が大幅に低下したり、超電導性を
失う。
上記の方法では、結晶中の酸素数が小さい酸化物超電
導体、実際には、酸化物超電導体と同じ構成元素を有
し、前記酸化物超電導体よりも酸素量が少ない酸化物の
薄膜を形成し、酸素雰囲気中で熱処理して酸素を拡散さ
せて超電導体とする。また、より深い部分まで超電導体
を変えるには、酸素イオンを注入する。この場合、酸素
分圧、処理温度、処理時間、酸素イオンの加速電圧等を
加減することにより、形成する酸化物超電導体を任意の
厚さにすることが可能である。
導体、実際には、酸化物超電導体と同じ構成元素を有
し、前記酸化物超電導体よりも酸素量が少ない酸化物の
薄膜を形成し、酸素雰囲気中で熱処理して酸素を拡散さ
せて超電導体とする。また、より深い部分まで超電導体
を変えるには、酸素イオンを注入する。この場合、酸素
分圧、処理温度、処理時間、酸素イオンの加速電圧等を
加減することにより、形成する酸化物超電導体を任意の
厚さにすることが可能である。
本発明の方法では、さらにその方法を改良し、上記の
熱処理の際の加熱を、ゲート電極を発熱させることによ
り行う。即ち、上記の酸化物薄膜上の適当な位置にゲー
ト絶縁層およびゲート電極を作製し、このゲート電極に
通電して発熱させることにより、酸化物薄膜のゲート電
極直下の部分を局所的に加熱する。本発明の方法によれ
ば、酸化物薄膜の、ゲート電極直下の部分のみが局所的
に加熱され、その部分のみに酸素が拡散されて、酸化物
超電導体となる。従って、超電導チャネルの位置は、自
動的にゲート電極直下に決定する。
熱処理の際の加熱を、ゲート電極を発熱させることによ
り行う。即ち、上記の酸化物薄膜上の適当な位置にゲー
ト絶縁層およびゲート電極を作製し、このゲート電極に
通電して発熱させることにより、酸化物薄膜のゲート電
極直下の部分を局所的に加熱する。本発明の方法によれ
ば、酸化物薄膜の、ゲート電極直下の部分のみが局所的
に加熱され、その部分のみに酸素が拡散されて、酸化物
超電導体となる。従って、超電導チャネルの位置は、自
動的にゲート電極直下に決定する。
本発明の方法では、最初に約200nm程度の厚さの酸化
物超電導体と同じ構成元素を有し、酸化物超電導体より
も酸素量が少ない酸化物の薄膜を成膜する。この酸化物
薄膜は基板上に形成することが好ましく、厚さは、超電
導ソース領域および超電導ドレイン領域に十分な厚さと
する。
物超電導体と同じ構成元素を有し、酸化物超電導体より
も酸素量が少ない酸化物の薄膜を成膜する。この酸化物
薄膜は基板上に形成することが好ましく、厚さは、超電
導ソース領域および超電導ドレイン領域に十分な厚さと
する。
この酸化物薄膜に酸素イオンを注入して、超電導ソー
ス領域および超電導ドレイン領域を形成する。超電導ソ
ース領域および超電導ドレイン領域を形成したら、上記
の熱処理を行い、超電導チャネルを形成する。また、酸
化物超電導体は結晶のｃ軸と垂直な方向の酸素の拡散係
数が大きく、その方向に酸素が動きやすいので、超電導
チャネルとなる部分の結晶のｃ軸に平行な側面が露出す
るよう加工して熱処理することも好ましい。
ス領域および超電導ドレイン領域を形成する。超電導ソ
ース領域および超電導ドレイン領域を形成したら、上記
の熱処理を行い、超電導チャネルを形成する。また、酸
化物超電導体は結晶のｃ軸と垂直な方向の酸素の拡散係
数が大きく、その方向に酸素が動きやすいので、超電導
チャネルとなる部分の結晶のｃ軸に平行な側面が露出す
るよう加工して熱処理することも好ましい。
本発明の超電導素子はMgO（100）基板、SrTiO3（10
0）基板、CdNdAlO4（001）基板等の酸化物単結晶基板上
に作製されていることが好ましい。これらの基板上に
は、配向性の高い結晶からなる上記の酸化物薄膜を成長
させることが可能であるので好ましい。また、表面にMg
Al2O4およびBaTiO3が被覆されているSi基板を使用する
ことも好ましい。
0）基板、CdNdAlO4（001）基板等の酸化物単結晶基板上
に作製されていることが好ましい。これらの基板上に
は、配向性の高い結晶からなる上記の酸化物薄膜を成長
させることが可能であるので好ましい。また、表面にMg
Al2O4およびBaTiO3が被覆されているSi基板を使用する
ことも好ましい。
本発明の超電導素子には、Ｙ−Ba−Cu−Ｏ系酸化物超
電導体、Bi−Sr−Ca−Cu−Ｏ系酸化物超電導体、Tl−Ba
−Ca−Cu−Ｏ系酸化物超電導体等任意の酸化物超電導体
を使用することができる。
電導体、Bi−Sr−Ca−Cu−Ｏ系酸化物超電導体、Tl−Ba
−Ca−Cu−Ｏ系酸化物超電導体等任意の酸化物超電導体
を使用することができる。
以下、本発明を実施例により、さらに詳しく説明する
が、以下の開示は本発明の単なる実施例に過ぎず、本発
明の技術的範囲をなんら制限するものではない。
が、以下の開示は本発明の単なる実施例に過ぎず、本発
明の技術的範囲をなんら制限するものではない。
実施例 第１図に、本発明の超電導素子の断面図を示す。第１
図の超電導素子は、基板５上に成膜された酸化物超電導
体と同じ構成元素を有し、酸化物超電導体よりも酸素量
が少ない低温で絶縁性を示す非超電導性の酸化物の薄膜
１中に形成された超電導チャネル10、超電導ソース領域
12および超電導ドレイン領域13を有する。超電導チャネ
ル10の下側には絶縁領域50があり、超電導チャネル10の
厚さは約5nmである。
図の超電導素子は、基板５上に成膜された酸化物超電導
体と同じ構成元素を有し、酸化物超電導体よりも酸素量
が少ない低温で絶縁性を示す非超電導性の酸化物の薄膜
１中に形成された超電導チャネル10、超電導ソース領域
12および超電導ドレイン領域13を有する。超電導チャネ
ル10の下側には絶縁領域50があり、超電導チャネル10の
厚さは約5nmである。
超電導チャネル10の上にはMgO、SiN等のゲート絶縁層
６を介してゲート電極４が形成されている。超電導チャ
ネル10の両側の部分には、厚さ約200nmの超電導ソース
領域12および超電導ドレイン領域13が形成されている。
超電導ソース領域12および超電導ドレイン領域13の上に
は、それぞれソース電極２およびドレイン電極３が設け
られている。ソース電極２、ドレイン電極３およびゲー
ト電極４は、いずれもAuまたはTi、Ｗ等の高融点金属、
またはこれらのシリサイドで形成されている。
６を介してゲート電極４が形成されている。超電導チャ
ネル10の両側の部分には、厚さ約200nmの超電導ソース
領域12および超電導ドレイン領域13が形成されている。
超電導ソース領域12および超電導ドレイン領域13の上に
は、それぞれソース電極２およびドレイン電極３が設け
られている。ソース電極２、ドレイン電極３およびゲー
ト電極４は、いずれもAuまたはTi、Ｗ等の高融点金属、
またはこれらのシリサイドで形成されている。
第２図を参照して、本発明の超電導素子を本発明の方
法で作製する手順を説明する。まず、第２図（ａ）に示
すような基板５の表面に第２図（ｂ）に示すよう約200n
m程度のY1Ba2Cu3O7-y酸化物薄膜１をオフアクシススパ
ッタリング法で形成する。Y1Ba2Cu3O7-y酸化物は、Y1Ba
2Cu3O7-y酸化物超電導体と比較すると、ｙ＞ｘで絶縁性
を示し、結晶構造等は等しい。オフアクシススパッタリ
ング法で酸化物薄膜１を形成する場合の成膜条件を以下
に示す。
法で作製する手順を説明する。まず、第２図（ａ）に示
すような基板５の表面に第２図（ｂ）に示すよう約200n
m程度のY1Ba2Cu3O7-y酸化物薄膜１をオフアクシススパ
ッタリング法で形成する。Y1Ba2Cu3O7-y酸化物は、Y1Ba
2Cu3O7-y酸化物超電導体と比較すると、ｙ＞ｘで絶縁性
を示し、結晶構造等は等しい。オフアクシススパッタリ
ング法で酸化物薄膜１を形成する場合の成膜条件を以下
に示す。
スパッタリングガス Ar:90％ O2:10％ 圧力 10Pa 基板温度 700℃ 基板５としては、MgO（100）基板、SrTiO3（100）基
板、CdNdAlO4（001）等の絶縁体基板、または表面に絶
縁膜を有するSi等の半導体基板が好ましい。このSi基板
の表面にはCVD法でMgAl2O4膜が形成され、その上にBaTi
O3膜がスパッタリング法で積層されていることが好まし
い。
板、CdNdAlO4（001）等の絶縁体基板、または表面に絶
縁膜を有するSi等の半導体基板が好ましい。このSi基板
の表面にはCVD法でMgAl2O4膜が形成され、その上にBaTi
O3膜がスパッタリング法で積層されていることが好まし
い。
酸化物超電導体としては、Ｙ−Ba−Cu−Ｏ系酸化物超
電導体の他Bi−Sr−Ca−Cu−Ｏ系酸化物超電導体、Tl−
Ba−Ca−Cu−Ｏ系酸化物超電導体が好ましく、ｃ軸配向
の薄膜とすることが好ましい。これは、ｃ軸配向の酸化
物超電導薄膜は、基板と平行な方向の臨界電流密度が大
きいからである。
電導体の他Bi−Sr−Ca−Cu−Ｏ系酸化物超電導体、Tl−
Ba−Ca−Cu−Ｏ系酸化物超電導体が好ましく、ｃ軸配向
の薄膜とすることが好ましい。これは、ｃ軸配向の酸化
物超電導薄膜は、基板と平行な方向の臨界電流密度が大
きいからである。
次に、第２図（ｃ）に示すよう酸化物薄膜１上にMgOS
iN等の絶縁膜16を形成する。絶縁膜16の厚さは約10nm以
上のトンネル電流が無視できる厚さにする。また、絶縁
膜16は、酸化物超電導薄膜との界面で大きな準位を作ら
ない絶縁体を用いることが好ましく、機械的応力の減少
の点から、酸化物超電導体と組成の近い絶縁膜を連続形
成することも好ましい。
iN等の絶縁膜16を形成する。絶縁膜16の厚さは約10nm以
上のトンネル電流が無視できる厚さにする。また、絶縁
膜16は、酸化物超電導薄膜との界面で大きな準位を作ら
ない絶縁体を用いることが好ましく、機械的応力の減少
の点から、酸化物超電導体と組成の近い絶縁膜を連続形
成することも好ましい。
絶縁膜16上に第２図（ｄ）に示すようゲート電極用の
金属膜14を積層する。上述のようにこの金属膜14は、Au
またはTi、Ｗ等の高融点金属、またはこれらのシリサイ
ドで形成する。金属膜14および絶縁膜16を反応性イオン
エッチング、Arイオンミリング等でエッチングし、第２
図（ｅ）に示すようゲート電極４および絶縁層６を形成
する。絶縁膜16をエッチングする場合には、必要に応じ
てサイドエッチを促進し、絶縁層６の長さを減少させ
る。
金属膜14を積層する。上述のようにこの金属膜14は、Au
またはTi、Ｗ等の高融点金属、またはこれらのシリサイ
ドで形成する。金属膜14および絶縁膜16を反応性イオン
エッチング、Arイオンミリング等でエッチングし、第２
図（ｅ）に示すようゲート電極４および絶縁層６を形成
する。絶縁膜16をエッチングする場合には、必要に応じ
てサイドエッチを促進し、絶縁層６の長さを減少させ
る。
ゲート電極４および絶縁層６を形成したら、第２図
（ｆ）に示すよう酸化物薄膜１に酸素イオンを注入し、
超電導ソース領域12および超電導ドレイン領域13を形成
する。酸素イオンの注入条件を以下に示す。
（ｆ）に示すよう酸化物薄膜１に酸素イオンを注入し、
超電導ソース領域12および超電導ドレイン領域13を形成
する。酸素イオンの注入条件を以下に示す。
加速電圧 40kV ドーズ量 １×1015〜１×1016個/cm2 超電導ソース領域12および超電導ドレイン領域13を形
成したら、第２図（ｇ）に示すようArイオンミリング等
で異方性エッチングを行い、酸化物超電導体の超電導ソ
ース領域12および超電導ドレイン領域13上をエッチング
して、酸化物薄膜１のゲート絶縁層６の下の部分11の側
面を露出させる。次いで、酸素雰囲気中で、ゲート電極
４に通電して発熱させ、酸化物薄膜１のゲート絶縁層６
の下の部分11に酸素を拡散させて第２図（ｈ）に示すよ
う超電導チャネル10を形成する。この場合、必要に応じ
て酸化物薄膜１全体も加熱する。熱処理条件を以下に示
す。
成したら、第２図（ｇ）に示すようArイオンミリング等
で異方性エッチングを行い、酸化物超電導体の超電導ソ
ース領域12および超電導ドレイン領域13上をエッチング
して、酸化物薄膜１のゲート絶縁層６の下の部分11の側
面を露出させる。次いで、酸素雰囲気中で、ゲート電極
４に通電して発熱させ、酸化物薄膜１のゲート絶縁層６
の下の部分11に酸素を拡散させて第２図（ｈ）に示すよ
う超電導チャネル10を形成する。この場合、必要に応じ
て酸化物薄膜１全体も加熱する。熱処理条件を以下に示
す。
加熱温度 350℃ 酸素分圧 １×104Pa 保持時間 １時間 最後に第２図（ｉ）に示すようゲート電極４と同様の
材料を用いて、超電導ソース領域12および超電導ドレイ
ン領域13それぞれの上にソース電極２およびドレイン電
極３を形成して、本発明の超電導素子が完成する。
材料を用いて、超電導ソース領域12および超電導ドレイ
ン領域13それぞれの上にソース電極２およびドレイン電
極３を形成して、本発明の超電導素子が完成する。
本発明の超電導素子を本発明の方法で作製すると、超
電導FETを作製する場合に要求される微細加工技術の制
限が緩和される。また、従って、作製が容易であり、素
子の性能も安定しており、再現性もよい。
電導FETを作製する場合に要求される微細加工技術の制
限が緩和される。また、従って、作製が容易であり、素
子の性能も安定しており、再現性もよい。
発明の効果 以上説明したように、本発明の超電導素子は、超電導
チャネル中を流れる超電導電流をゲート電圧で制御する
構成となっている。従って、従来の超電導FETのよう
に、超電導近接効果を利用していないので、微細加工技
術が不要である。すなわち、本発明の超電導素子では、
超電導近接効果が生じる距離（酸化物超電導体の場合は
数10nm以下）に近接させて配置した一対の超電導体電極
を作製する微細加工技術が不要である。また、ジョセフ
ソン素子を作製するときに必要な、極薄のトンネル障壁
層を超電導体層間に配置する工程も不要である。さら
に、超電導体と半導体を積層する必要もないので、酸化
物超電導体を使用して高性能な素子が作製できる。
チャネル中を流れる超電導電流をゲート電圧で制御する
構成となっている。従って、従来の超電導FETのよう
に、超電導近接効果を利用していないので、微細加工技
術が不要である。すなわち、本発明の超電導素子では、
超電導近接効果が生じる距離（酸化物超電導体の場合は
数10nm以下）に近接させて配置した一対の超電導体電極
を作製する微細加工技術が不要である。また、ジョセフ
ソン素子を作製するときに必要な、極薄のトンネル障壁
層を超電導体層間に配置する工程も不要である。さら
に、超電導体と半導体を積層する必要もないので、酸化
物超電導体を使用して高性能な素子が作製できる。
本発明の超電導素子で、最も制度が要求される加工
は、超電導チャネル、ゲート絶縁層の作製、配置である
が、本発明の方法によれば、ゲート電極の下にゲート絶
縁層および超電導チャネルが自動的に配置されるセルフ
アライン効果が利用できるので、微細加工は必要ない。
また、超電導チャネルは、酸素拡散で酸素を供給して形
成するため、制御性よく作製することが可能である。
は、超電導チャネル、ゲート絶縁層の作製、配置である
が、本発明の方法によれば、ゲート電極の下にゲート絶
縁層および超電導チャネルが自動的に配置されるセルフ
アライン効果が利用できるので、微細加工は必要ない。
また、超電導チャネルは、酸素拡散で酸素を供給して形
成するため、制御性よく作製することが可能である。
本発明により、超電導技術の電子デバイスへの応用が
さらに促進される。
さらに促進される。
第１図は、本発明の超電導素子の概略図であり、 第２図は、本発明の方法により本発明の超電導素子を作
製する場合の工程を示す概略図であり、 第３図は、超電導ベーストランジスタの概略図であり、 第４図は、超電導FETの概略図である。 〔主な参照番号〕 １……酸化物薄膜、 ２……ソース電極、 ３……ドレイン電極、 ４……ゲート電極、５……基板
製する場合の工程を示す概略図であり、 第３図は、超電導ベーストランジスタの概略図であり、 第４図は、超電導FETの概略図である。 〔主な参照番号〕 １……酸化物薄膜、 ２……ソース電極、 ３……ドレイン電極、 ４……ゲート電極、５……基板
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−281481（ＪＰ，Ａ) 特開 平１−170080（ＪＰ，Ａ) 特開 平２−234479（ＪＰ，Ａ) 特開 昭64−28876（ＪＰ，Ａ) 特開 平２−72685（ＪＰ，Ａ) 特開 昭64−65886（ＪＰ，Ａ)
Claims (2)
- 【請求項１】基板上に酸化物超電導体と同じ構成元素を
有し、酸化物超電導体よりも酸素量が少ない酸化物の薄
膜を成膜する工程、この酸化物薄膜上にゲート絶縁層お
よびゲート電極の積層構造を作製する工程、ゲート絶縁
層をマスクとして酸化物薄膜に酸素イオンを注入して酸
化物超電導体に変化させて前記超電導ソース領域および
前記超電導ドレイン領域を形成する工程、酸化物薄膜の
表面の超電導チャネルとなる部分を除いてエッチング
し、超電導チャネルとなる部分の両端の側面を露出させ
る工程、およびゲート電極に通電することで酸化物薄膜
を酸素雰囲気中で熱処理して前記露出した側面から酸素
を拡散させて超電導チャネルを形成する工程を含むこと
を特徴とする超電導素子の作製方法。 - 【請求項２】超電導ソース領域および超電導ドレイン領
域を、超電導チャネルよりも厚く形成することを特徴と
する請求項１に記載の超電導素子の作製方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2292817A JP2641977B2 (ja) | 1990-10-30 | 1990-10-30 | 超電導素子の作製方法 |
| CA002054470A CA2054470C (en) | 1990-10-30 | 1991-10-29 | Method for manufacturing superconducting device having a reduced thickness of oxide superconducting layer and superconducting device manufactured thereby |
| DE69125456T DE69125456T2 (de) | 1990-10-30 | 1991-10-30 | Verfahren zur Herstellung einer supraleitenden Einrichtung mit reduzierter Dicke der supraleitenden Schicht und dadurch erzeugte supraleitende Einrichtung |
| EP91402917A EP0488837B1 (en) | 1990-10-30 | 1991-10-30 | Method for manufacturing superconducting device having a reduced thickness of oxide superconducting layer and superconducting device manufactured thereby |
| US08/551,366 US5714767A (en) | 1990-10-30 | 1995-11-01 | Method for manufacturing superconducting device having a reduced thickness of oxide superconducting layer and superconducting device manufactured thereby |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2292817A JP2641977B2 (ja) | 1990-10-30 | 1990-10-30 | 超電導素子の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04165682A JPH04165682A (ja) | 1992-06-11 |
| JP2641977B2 true JP2641977B2 (ja) | 1997-08-20 |
Family
ID=17786735
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2292817A Expired - Lifetime JP2641977B2 (ja) | 1990-10-30 | 1990-10-30 | 超電導素子の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2641977B2 (ja) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2641447B2 (ja) * | 1987-05-13 | 1997-08-13 | 株式会社日立製作所 | 超電導スイツチング素子 |
| JPS6428876A (en) * | 1987-07-23 | 1989-01-31 | Matsushita Electric Ind Co Ltd | Manufacture of superconducting 3-terminal element |
| JPS6465886A (en) * | 1987-09-07 | 1989-03-13 | Sumitomo Electric Industries | Manufacture of high-tenperature superconducting device |
| JPH01170080A (ja) * | 1987-12-25 | 1989-07-05 | Furukawa Electric Co Ltd:The | 超電導ｆｅｔ素子 |
| JPH0272685A (ja) * | 1988-09-07 | 1990-03-12 | Fujitsu Ltd | 超伝導弱結合部の形成方法 |
| JP2973423B2 (ja) * | 1989-03-07 | 1999-11-08 | 日本電気株式会社 | 超伝導素子とその製造方法 |
-
1990
- 1990-10-30 JP JP2292817A patent/JP2641977B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04165682A (ja) | 1992-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5717222A (en) | Superconducting device having an extremely thin superconducting channel formed of oxide superconductor material and method for manufacturing the same | |
| JP2641977B2 (ja) | 超電導素子の作製方法 | |
| US5714767A (en) | Method for manufacturing superconducting device having a reduced thickness of oxide superconducting layer and superconducting device manufactured thereby | |
| JP2641973B2 (ja) | 超電導素子およびその作製方法 | |
| JP2641974B2 (ja) | 超電導素子および作製方法 | |
| JP2641978B2 (ja) | 超電導素子および作製方法 | |
| JP2641971B2 (ja) | 超電導素子および作製方法 | |
| JP2667289B2 (ja) | 超電導素子および作製方法 | |
| JP2641970B2 (ja) | 超電導素子および作製方法 | |
| JP2691065B2 (ja) | 超電導素子および作製方法 | |
| JP2738144B2 (ja) | 超電導素子および作製方法 | |
| JP2641969B2 (ja) | 超電導素子および作製方法 | |
| JP2599500B2 (ja) | 超電導素子および作製方法 | |
| JP2597745B2 (ja) | 超電導素子および作製方法 | |
| JP2597747B2 (ja) | 超電導素子および作製方法 | |
| JP2656853B2 (ja) | 超電導素子および作製方法 | |
| JP2599498B2 (ja) | 超電導素子および作製方法 | |
| JP2614939B2 (ja) | 超電導素子および作製方法 | |
| JP2641966B2 (ja) | 超電導素子および作製方法 | |
| JPH04192381A (ja) | ジョセフソン接合素子 | |
| JP2647251B2 (ja) | 超電導素子および作製方法 | |
| JP2641975B2 (ja) | 超電導素子および作製方法 | |
| JP2614941B2 (ja) | 超電導素子および作製方法 | |
| JP2641976B2 (ja) | 超電導素子および作製方法 | |
| JP2597743B2 (ja) | 超電導素子の作製方法 |