JP2641974B2 - 超電導素子および作製方法 - Google Patents
超電導素子および作製方法Info
- Publication number
- JP2641974B2 JP2641974B2 JP2257861A JP25786190A JP2641974B2 JP 2641974 B2 JP2641974 B2 JP 2641974B2 JP 2257861 A JP2257861 A JP 2257861A JP 25786190 A JP25786190 A JP 25786190A JP 2641974 B2 JP2641974 B2 JP 2641974B2
- Authority
- JP
- Japan
- Prior art keywords
- superconducting
- oxide
- channel
- region
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、超電導素子およびその作製方法に関する。
より詳細には、新規な構成の超電導素子およびその作製
方法に関する。
より詳細には、新規な構成の超電導素子およびその作製
方法に関する。
従来の技術 超電導を利用した代表的な素子に、ジョセフソン素子
がある。ジョセフソン素子は、一対の超電導体をトンネ
ル障壁を介して結合した構成であり、高速スイッチング
動作が可能である。しかしながら、ジョセフソン素子は
２端子の素子であり、論理回路を実現するためには複雑
な回路構成になってしまう。
がある。ジョセフソン素子は、一対の超電導体をトンネ
ル障壁を介して結合した構成であり、高速スイッチング
動作が可能である。しかしながら、ジョセフソン素子は
２端子の素子であり、論理回路を実現するためには複雑
な回路構成になってしまう。
一方、超電導を利用した３端子素子としては、超電導
ベーストランジスタ、超電導FET等がある。第３図に、
超電導ベーストランジスタの概念図を示す。第３図の超
電導ベーストランジスタは、超電導体または常電導体で
構成されたエミッタ21、絶縁体で構成されたトンネル障
壁22、超電導体で構成されたベース23、半導体アイソレ
ータ24および常電導体で構成されたコネクタ25を積層し
た構成になっている。この超電導ベーストランジスタ
は、トンネル障壁22を通過した高速電子を利用した低電
力消費で高速動作を行う素子である。
ベーストランジスタ、超電導FET等がある。第３図に、
超電導ベーストランジスタの概念図を示す。第３図の超
電導ベーストランジスタは、超電導体または常電導体で
構成されたエミッタ21、絶縁体で構成されたトンネル障
壁22、超電導体で構成されたベース23、半導体アイソレ
ータ24および常電導体で構成されたコネクタ25を積層し
た構成になっている。この超電導ベーストランジスタ
は、トンネル障壁22を通過した高速電子を利用した低電
力消費で高速動作を行う素子である。
第４図に、超電導FETの概念図を示す。第４図の超電
導FETは、超電導体で構成されている超電導ソース電極4
1および超電導ドレイン電極42が、半導体層43上に互い
に近接して配置されている。超電導ソース電極41および
超電導ドレイン電極42の間の部分の半導体層43は、下側
が大きく削られ厚さが薄くなっている。また、半導体層
43の下側表面にはゲート絶縁膜46が形成され、ゲート絶
縁膜46上にゲート電極44が設けられている。
導FETは、超電導体で構成されている超電導ソース電極4
1および超電導ドレイン電極42が、半導体層43上に互い
に近接して配置されている。超電導ソース電極41および
超電導ドレイン電極42の間の部分の半導体層43は、下側
が大きく削られ厚さが薄くなっている。また、半導体層
43の下側表面にはゲート絶縁膜46が形成され、ゲート絶
縁膜46上にゲート電極44が設けられている。
超電導FETは、近接効果で超電導ソース電極41および
超電導ドレイン電極42間の半導体層43を流れる超電導電
流を、ゲート電圧で制御する低電圧消費で高速動作を行
う素子である。
超電導ドレイン電極42間の半導体層43を流れる超電導電
流を、ゲート電圧で制御する低電圧消費で高速動作を行
う素子である。
さらに、ソース電極、ドレイン電極間に超電導体でチ
ャネルを形成し、この超電導チャネルを流れる電流をゲ
ート電極に印加する電圧で制御する３端子の超電導素子
も発表されている。
ャネルを形成し、この超電導チャネルを流れる電流をゲ
ート電極に印加する電圧で制御する３端子の超電導素子
も発表されている。
発明が解決しようとする課題 上記の超電導ベーストランジスタおよび超電導FET
は、いずれも半導体層と超電導体層とが積層された部分
を有する。ところが、近年研究が進んでいる酸化物超電
導体を使用して、半導体層と超電導体層との積層構造を
作製することは困難である。また、この構造が作製でき
ても半導体層と超電導体層の間の界面の制御が難しく、
素子として満足な動作をしなかった。
は、いずれも半導体層と超電導体層とが積層された部分
を有する。ところが、近年研究が進んでいる酸化物超電
導体を使用して、半導体層と超電導体層との積層構造を
作製することは困難である。また、この構造が作製でき
ても半導体層と超電導体層の間の界面の制御が難しく、
素子として満足な動作をしなかった。
また、超電導FETは、近接効果を利用するため、超電
導ソース電極41および超電導ドレイン電極42を、それぞ
れを構成する超電導体のコヒーレンス長の数倍程度以内
に近接させて作製しなければならない。特に酸化物超電
導体は、コヒーレンス長が短いので、酸化物超電導体を
使用した場合には、超電導ソース電極41および超電導ド
レイン電極42間の距離は、数10nm以下にしなければなら
ない。このような微細加工は非常に困難であり、従来は
酸化物超電導体を使用した超電導FETを再現性よく作製
できなかった。
導ソース電極41および超電導ドレイン電極42を、それぞ
れを構成する超電導体のコヒーレンス長の数倍程度以内
に近接させて作製しなければならない。特に酸化物超電
導体は、コヒーレンス長が短いので、酸化物超電導体を
使用した場合には、超電導ソース電極41および超電導ド
レイン電極42間の距離は、数10nm以下にしなければなら
ない。このような微細加工は非常に困難であり、従来は
酸化物超電導体を使用した超電導FETを再現性よく作製
できなかった。
さらに、従来の超電導チャネルを有する超電導素子
は、変調動作は確認されたが、キャリア密度が高いた
め、完全なオン／オフ動作ができなかった。酸化物超電
導体は、キャリア密度が低いので、超電導チャネルに使
用することにより、完全なオン／オフ動作を行う上記の
素子の実現の可能性が期待されている。しかしながら、
超電導チャネルを5nm程度の厚さにしなければならず、
そのような構成を実現することは困難であった。
は、変調動作は確認されたが、キャリア密度が高いた
め、完全なオン／オフ動作ができなかった。酸化物超電
導体は、キャリア密度が低いので、超電導チャネルに使
用することにより、完全なオン／オフ動作を行う上記の
素子の実現の可能性が期待されている。しかしながら、
超電導チャネルを5nm程度の厚さにしなければならず、
そのような構成を実現することは困難であった。
そこで本発明の目的は、上記従来技術の問題点を解決
した、新規な構成の超電導素子およびその作製方法を提
供することにある。
した、新規な構成の超電導素子およびその作製方法を提
供することにある。
課題を解決するための手段 本発明に従うと、基板上に成膜された酸化物超電導薄
膜に形成された超電導チャネルと、超電導チャネルの両
側に配置され、酸化物超電導体で形成された超電導ソー
ス領域および超電導ドレイン領域と、超電導ソース領域
および超電導ドレイン領域上にそれぞれ配置されて該超
電導チャネルに電流を流すソース電極およびドレイン電
極と、前記超電導チャネル上に配置されて該超電導チャ
ネルに流れる電流を制御するゲート電極を具備する超電
導素子において、前記超電導ソース領域および超電導ド
レイン領域が、前記酸化物超電導体と等しい構成元素を
有し結晶中の酸素量が少なく超電導性を示さない酸化物
で形成された緩やかに隆起した上面を有する非超電導領
域で互いに分離され、前記超電導チャネルと前記超電導
ソース領域との間および前記超電導チャネルと前記超電
導ドレイン領域との間の上面に側壁が前記酸化物超電導
体の結晶のｃ軸と平行になっている溝を有し、この溝の
中にソース電極およびドレイン電極の少なくとも一部が
配置され、前記超電導チャネルが前記非超電導領域上に
配置されていることを特徴とする超電導素子が提供され
る。
膜に形成された超電導チャネルと、超電導チャネルの両
側に配置され、酸化物超電導体で形成された超電導ソー
ス領域および超電導ドレイン領域と、超電導ソース領域
および超電導ドレイン領域上にそれぞれ配置されて該超
電導チャネルに電流を流すソース電極およびドレイン電
極と、前記超電導チャネル上に配置されて該超電導チャ
ネルに流れる電流を制御するゲート電極を具備する超電
導素子において、前記超電導ソース領域および超電導ド
レイン領域が、前記酸化物超電導体と等しい構成元素を
有し結晶中の酸素量が少なく超電導性を示さない酸化物
で形成された緩やかに隆起した上面を有する非超電導領
域で互いに分離され、前記超電導チャネルと前記超電導
ソース領域との間および前記超電導チャネルと前記超電
導ドレイン領域との間の上面に側壁が前記酸化物超電導
体の結晶のｃ軸と平行になっている溝を有し、この溝の
中にソース電極およびドレイン電極の少なくとも一部が
配置され、前記超電導チャネルが前記非超電導領域上に
配置されていることを特徴とする超電導素子が提供され
る。
また本発明においては、上記超電導素子を作製する方
法として、基板上に前記酸化物超電導体と同じ構成元素
を有し、前記酸化物超電導体よりも酸素量が少ない酸化
物の薄膜を成膜する工程、この酸化物薄膜の表面にゲー
ト絶縁層およびゲート電極の積層構造を作製し、同時に
この酸化物薄膜の表面のソース電極およびドレイン電極
が配置される位置に同時に同様の積層構造を作製する工
程、これらの積層構造をマスクとして酸化物薄膜の表面
をエッチングし、側壁が前記酸化物の結晶のｃ軸と平行
になっている溝を形成する工程、ゲート絶縁層およびゲ
ート電極の積層構造以外の前記積層構造を除去し、ゲー
ト電極をマスクとして酸化物薄膜に酸素イオンを注入し
てその下の部分を酸化物超電導体に変化させて前記超電
導ソース領域および前記超電導ドレイン領域を形成する
工程およびこの酸化物薄膜を酸素雰囲気中で熱処理して
前記溝から酸素を拡散させて超電導チャネルを形成する
工程を含むことを特徴とする方法が提供される。
法として、基板上に前記酸化物超電導体と同じ構成元素
を有し、前記酸化物超電導体よりも酸素量が少ない酸化
物の薄膜を成膜する工程、この酸化物薄膜の表面にゲー
ト絶縁層およびゲート電極の積層構造を作製し、同時に
この酸化物薄膜の表面のソース電極およびドレイン電極
が配置される位置に同時に同様の積層構造を作製する工
程、これらの積層構造をマスクとして酸化物薄膜の表面
をエッチングし、側壁が前記酸化物の結晶のｃ軸と平行
になっている溝を形成する工程、ゲート絶縁層およびゲ
ート電極の積層構造以外の前記積層構造を除去し、ゲー
ト電極をマスクとして酸化物薄膜に酸素イオンを注入し
てその下の部分を酸化物超電導体に変化させて前記超電
導ソース領域および前記超電導ドレイン領域を形成する
工程およびこの酸化物薄膜を酸素雰囲気中で熱処理して
前記溝から酸素を拡散させて超電導チャネルを形成する
工程を含むことを特徴とする方法が提供される。
作用 本発明の超電導素子は、酸化物超電導体による超電導
チャネルと、超電導チャネルに電流を流すソース電極お
よびドレイン電極と、超電導チャネルを流れる電流を制
御するゲート電極とを具備する。本発明の超電導素子で
は、各電極は必ずしも超電導電極である必要がない。
チャネルと、超電導チャネルに電流を流すソース電極お
よびドレイン電極と、超電導チャネルを流れる電流を制
御するゲート電極とを具備する。本発明の超電導素子で
は、各電極は必ずしも超電導電極である必要がない。
また、従来の超電導FETが、超電導近接効果を利用し
て半導体中に超電導電流を流すのに対し、本発明の超電
導素子では、主電流は超電導体中を流れる。従って、従
来の超電導FETを作製するときに必要な微細加工技術の
制限が緩和される。
て半導体中に超電導電流を流すのに対し、本発明の超電
導素子では、主電流は超電導体中を流れる。従って、従
来の超電導FETを作製するときに必要な微細加工技術の
制限が緩和される。
超電導チャネルは、ゲート電極に印加された電圧で開
閉させるために、ゲート電極により発生される電界の方
向で、厚さが5nm程度でなければならない。本発明の主
眼は、このような極薄の超電導チャネルを実現すること
にある。
閉させるために、ゲート電極により発生される電界の方
向で、厚さが5nm程度でなければならない。本発明の主
眼は、このような極薄の超電導チャネルを実現すること
にある。
本発明の方法では、最初に約300nm程度の厚さの酸化
物超電導体と同じ構成元素を有し、酸化物超電導体より
も酸素量が少ない酸化物の薄膜を成膜する。この酸化物
薄膜は基板上に形成することが好ましく、厚さは、超電
導ソース領域および超電導ドレイン領域に十分な厚さと
する。
物超電導体と同じ構成元素を有し、酸化物超電導体より
も酸素量が少ない酸化物の薄膜を成膜する。この酸化物
薄膜は基板上に形成することが好ましく、厚さは、超電
導ソース領域および超電導ドレイン領域に十分な厚さと
する。
この酸化物薄膜に酸素イオンを注入して、超電導ソー
ス領域および超電導ドレイン領域を形成する。また、こ
の酸化物薄膜を酸素雰囲気中で熱処理し、表面から酸素
を拡散させて超電導チャネルを形成する。酸化物超電導
体は、結晶中の酸素原子の数が不安定であり、熱処理等
により変化させることが可能である。また、酸化物超電
導体は、結晶中の酸素数によりその特性が変化しやす
く、特に酸素数が適正な値より小さい場合には、臨界温
度が大幅に低下したり、超電導性を失う。
ス領域および超電導ドレイン領域を形成する。また、こ
の酸化物薄膜を酸素雰囲気中で熱処理し、表面から酸素
を拡散させて超電導チャネルを形成する。酸化物超電導
体は、結晶中の酸素原子の数が不安定であり、熱処理等
により変化させることが可能である。また、酸化物超電
導体は、結晶中の酸素数によりその特性が変化しやす
く、特に酸素数が適正な値より小さい場合には、臨界温
度が大幅に低下したり、超電導性を失う。
従って、本発明の方法では、結晶中の酸素数が小さい
酸化物超電導体、実際には、酸化物超電導体と同じ構成
元素を有し、前記酸化物超電導体よりも酸素量が少ない
酸化物の薄膜を形成し、この薄膜の超電導領域となる部
分に酸素イオンを注入したり、酸素雰囲気中で熱処理し
て酸素を拡散させて超電導体とする。酸素イオンの加速
電圧や酸素分圧、処理温度、処理時間等を加減すること
により、形成する酸化物超電導体を任意の厚さにするこ
とが可能である。また、酸化物超電導体は結晶のｃ軸と
垂直な方向に酸素が動きやすいので、酸化物薄膜の酸素
を拡散する部分に結晶のｃ軸に平行な溝を形成し、熱処
理することも好ましい。
酸化物超電導体、実際には、酸化物超電導体と同じ構成
元素を有し、前記酸化物超電導体よりも酸素量が少ない
酸化物の薄膜を形成し、この薄膜の超電導領域となる部
分に酸素イオンを注入したり、酸素雰囲気中で熱処理し
て酸素を拡散させて超電導体とする。酸素イオンの加速
電圧や酸素分圧、処理温度、処理時間等を加減すること
により、形成する酸化物超電導体を任意の厚さにするこ
とが可能である。また、酸化物超電導体は結晶のｃ軸と
垂直な方向に酸素が動きやすいので、酸化物薄膜の酸素
を拡散する部分に結晶のｃ軸に平行な溝を形成し、熱処
理することも好ましい。
本発明の超電導素子では、超電導ソース領域および超
電導ドレイン領域の厚さは約200nm、超電導チャネルの
厚さは約5nmにしなければならない。従って、本発明の
方法では、上記の酸化物薄膜を約200nmの厚さに形成
し、超電導ソース領域および超電導ドレイン領域とする
部分には酸素を注入する。また、超電導チャネルの部分
は5nmと非常に薄いので、熱処理により酸素を拡散させ
て超電導体とする。
電導ドレイン領域の厚さは約200nm、超電導チャネルの
厚さは約5nmにしなければならない。従って、本発明の
方法では、上記の酸化物薄膜を約200nmの厚さに形成
し、超電導ソース領域および超電導ドレイン領域とする
部分には酸素を注入する。また、超電導チャネルの部分
は5nmと非常に薄いので、熱処理により酸素を拡散させ
て超電導体とする。
本発明の超電導素子はMgO、SrTiO3、CdNdAlO4等の酸
化物単結晶基板上に作製されていることが好ましい。こ
れらの基板上には、配向性の高い結晶からなる上記の酸
化物薄膜を成長させることが可能であるので好ましい。
また、表面にMgAl2O4、BaTiO3等が被覆されているSi基
板等の半導体基板を使用することも好ましい。
化物単結晶基板上に作製されていることが好ましい。こ
れらの基板上には、配向性の高い結晶からなる上記の酸
化物薄膜を成長させることが可能であるので好ましい。
また、表面にMgAl2O4、BaTiO3等が被覆されているSi基
板等の半導体基板を使用することも好ましい。
本発明の超電導素子には、Ｙ−Ba−Cu−Ｏ系酸化物超
電導体、Bi−Sr−Ca−Cu−Ｏ系酸化物超電導体、Tl−Ba
−Ca−Cu−Ｏ系酸化物超電導体等任意の酸化物超電導体
を使用することができる。
電導体、Bi−Sr−Ca−Cu−Ｏ系酸化物超電導体、Tl−Ba
−Ca−Cu−Ｏ系酸化物超電導体等任意の酸化物超電導体
を使用することができる。
以下、本発明を実施例により、さらに詳しく説明する
が、以下の開示は本発明の単なる実施例に過ぎず、本発
明の技術的範囲をなんら制限するものではない。
が、以下の開示は本発明の単なる実施例に過ぎず、本発
明の技術的範囲をなんら制限するものではない。
実施例 第１図に、本発明の超電導素子の断面図を示す。第１
図の超電導素子は、基板５上に成膜された酸化物超電導
体と同じ構成元素を有し、酸化物超電導体よりも酸素量
が少ない絶縁体酸化物の薄膜11中に形成された超電導チ
ャネル10、超電導ソース領域12および超電導ドレイン領
域13を有する。超電導チャネル10の下側には絶縁領域50
があり、超電導チャネル10の厚さは約5nmである。
図の超電導素子は、基板５上に成膜された酸化物超電導
体と同じ構成元素を有し、酸化物超電導体よりも酸素量
が少ない絶縁体酸化物の薄膜11中に形成された超電導チ
ャネル10、超電導ソース領域12および超電導ドレイン領
域13を有する。超電導チャネル10の下側には絶縁領域50
があり、超電導チャネル10の厚さは約5nmである。
超電導チャネル10の上にはSiN等の絶縁層６を介して
ゲート電極４が形成されている。超電導チャネル10の両
側の部分には、厚さ約200nmの超電導ソース領域12およ
び超電導ドレイン領域13が形成されている。超電導ソー
ス領域12および超電導ドレイン領域13の上には、それぞ
れソース電極２およびドレイン電極３が設けられてい
る。ソース電極２、ドレイン電極３およびゲート電極４
は、いずれもAuまたはTi、Ｗ等の高融点金属、またはこ
れらのシリサイドで形成されている。
ゲート電極４が形成されている。超電導チャネル10の両
側の部分には、厚さ約200nmの超電導ソース領域12およ
び超電導ドレイン領域13が形成されている。超電導ソー
ス領域12および超電導ドレイン領域13の上には、それぞ
れソース電極２およびドレイン電極３が設けられてい
る。ソース電極２、ドレイン電極３およびゲート電極４
は、いずれもAuまたはTi、Ｗ等の高融点金属、またはこ
れらのシリサイドで形成されている。
第２図を参照して、本発明の超電導素子を本発明の方
法で作製する手順を説明する。まず、第２図（ａ）に示
すような基板５の表面に第２図（ｂ）に示すよう約200n
m程度のY1Ba2Cu3O7-y酸化物薄膜11をオフアクシススパ
ッタリング法で形成する。Y1Ba2Cu3O7-y酸化物は、Y1Ba
2Cu3O7-x酸化物超電導体と比較すると、ｙ＞ｘで低温で
絶縁性を示す。オフアクシススパッタリング法で酸化物
薄膜11を形成する場合の成膜条件を以下に示す。
法で作製する手順を説明する。まず、第２図（ａ）に示
すような基板５の表面に第２図（ｂ）に示すよう約200n
m程度のY1Ba2Cu3O7-y酸化物薄膜11をオフアクシススパ
ッタリング法で形成する。Y1Ba2Cu3O7-y酸化物は、Y1Ba
2Cu3O7-x酸化物超電導体と比較すると、ｙ＞ｘで低温で
絶縁性を示す。オフアクシススパッタリング法で酸化物
薄膜11を形成する場合の成膜条件を以下に示す。
スパッタリングガス Ar:90％ O2:10％ 圧力 10Pa 基板温度 700℃ 基板５としては、MgO（100）基板、SrTiO3（100）基
板、CdNdAlO4（001）等の絶縁体基板、または表面に絶
縁膜を有するSi等の半導体基板が好ましい。このSi基板
の表面にはMgAl2O4、BaTiO3等をスパッタリング法で積
層されていることが好ましい。
板、CdNdAlO4（001）等の絶縁体基板、または表面に絶
縁膜を有するSi等の半導体基板が好ましい。このSi基板
の表面にはMgAl2O4、BaTiO3等をスパッタリング法で積
層されていることが好ましい。
酸化物超電導体としては、Ｙ−Ba−Cu−Ｏ系酸化物超
電導体の他Bi−Sr−Ca−Cu−Ｏ系酸化物超電導体、Tl−
Ba−Ca−Cu−Ｏ系酸化物超電導体が好ましく、ｃ軸配向
の薄膜とすることが好ましい。これは、ｃ軸配向の酸化
物超電導薄膜は、基板と平行な方向の臨界電流密度が大
きいからである。
電導体の他Bi−Sr−Ca−Cu−Ｏ系酸化物超電導体、Tl−
Ba−Ca−Cu−Ｏ系酸化物超電導体が好ましく、ｃ軸配向
の薄膜とすることが好ましい。これは、ｃ軸配向の酸化
物超電導薄膜は、基板と平行な方向の臨界電流密度が大
きいからである。
次に、第２図（ｃ）に示すよう酸化物薄膜11上にSiN
等の絶縁膜16を形成する。絶縁膜16の厚さは約10nm以上
のトンネル電流が無視できる厚さにする。また、絶縁膜
16は、酸化物超電導薄膜との界面で大きな準位を作らな
い絶縁体を用いることが好ましく、機械的応力の減少の
点から、酸化物超電導体と組成の近い絶縁膜を連続形成
することも好ましい。
等の絶縁膜16を形成する。絶縁膜16の厚さは約10nm以上
のトンネル電流が無視できる厚さにする。また、絶縁膜
16は、酸化物超電導薄膜との界面で大きな準位を作らな
い絶縁体を用いることが好ましく、機械的応力の減少の
点から、酸化物超電導体と組成の近い絶縁膜を連続形成
することも好ましい。
絶縁膜16上に第２図（ｄ）に示すようゲート電極用の
金属膜17を積層する。上述のようにこの金属膜17は、Au
またはTi、Ｗ等の高融点金属、またはこれらのシリサイ
ドで形成する。金属膜17上に第２図（ｅ）に示すようフ
ォトレジスト膜91、92、93でゲート電極のパターンを形
成する。金属膜17および絶縁膜16をエッチングし、第２
図（ｆ）に示すようゲート電極４および絶縁層６を形成
する。絶縁膜16をエッチングする場合には、必要に応じ
てサイドエッチを促進し、絶縁層６の長さを減少させ
る。
金属膜17を積層する。上述のようにこの金属膜17は、Au
またはTi、Ｗ等の高融点金属、またはこれらのシリサイ
ドで形成する。金属膜17上に第２図（ｅ）に示すようフ
ォトレジスト膜91、92、93でゲート電極のパターンを形
成する。金属膜17および絶縁膜16をエッチングし、第２
図（ｆ）に示すようゲート電極４および絶縁層６を形成
する。絶縁膜16をエッチングする場合には、必要に応じ
てサイドエッチを促進し、絶縁層６の長さを減少させ
る。
ゲート電極４および絶縁層６を形成したら、第２図
（ｇ）に示すようArイオンミリング等で異方性エッチン
グを行い、酸化物薄膜11の露出している部分に深さ５〜
10nmの溝14、15を形成する。ゲート電極４および絶縁層
６以外の金属膜および絶縁膜を除去し、第２図（ｈ）に
示すよう酸化物薄膜11に酸素イオンを注入し、超電導ソ
ース領域12および超電導ドレイン領域13を形成する。酸
素イオンの注入条件を以下に示す。
（ｇ）に示すようArイオンミリング等で異方性エッチン
グを行い、酸化物薄膜11の露出している部分に深さ５〜
10nmの溝14、15を形成する。ゲート電極４および絶縁層
６以外の金属膜および絶縁膜を除去し、第２図（ｈ）に
示すよう酸化物薄膜11に酸素イオンを注入し、超電導ソ
ース領域12および超電導ドレイン領域13を形成する。酸
素イオンの注入条件を以下に示す。
加速電圧 40kV 注入量（ドーズ量） １×1015〜１×1016個/cm2 超電導ソース領域12および超電導ドレイン領域13を形
成したら、第２図（ｉ）に示すようゲート電極４と同様
の材料を用いて、超電導ソース領域12および超電導ドレ
イン領域13それぞれの上にソース電極２およびドレイン
電極３を形成する。フォトレジスト膜92上にもソース電
極２、ドレイン電極３と同じ材料の膜17が形成される
が、フォトレジスト膜92と同時に除去する。
成したら、第２図（ｉ）に示すようゲート電極４と同様
の材料を用いて、超電導ソース領域12および超電導ドレ
イン領域13それぞれの上にソース電極２およびドレイン
電極３を形成する。フォトレジスト膜92上にもソース電
極２、ドレイン電極３と同じ材料の膜17が形成される
が、フォトレジスト膜92と同時に除去する。
そして、最後に熱処理を行って、ソース電極２、ドレ
イン電極３と絶縁膜６との隙間から酸素を酸化物薄膜内
部に拡散させて第２図（ｊ）に示すよう超電導チャネル
10を形成する。熱処理条件を以下に示す。
イン電極３と絶縁膜６との隙間から酸素を酸化物薄膜内
部に拡散させて第２図（ｊ）に示すよう超電導チャネル
10を形成する。熱処理条件を以下に示す。
基板温度 350℃ 酸素分圧 １×104Pa 保持時間 １時間 超電導チャネル10の下側は絶縁領域50となる。
本発明の超電導素子を本発明の方法で作製すると、超
電導FETを作製する場合に要求される微細加工技術の制
限が緩和される。また、表面が平坦にできるので、後に
必要に応じ配線を形成することが容易になる。従って、
作製が容易であり、素子の性能も安定しており、再現性
もよい。
電導FETを作製する場合に要求される微細加工技術の制
限が緩和される。また、表面が平坦にできるので、後に
必要に応じ配線を形成することが容易になる。従って、
作製が容易であり、素子の性能も安定しており、再現性
もよい。
発明の効果 以上説明したように、本発明の超電導素子は、超電導
チャネル中を流れる超電導電流をゲート電圧で制御する
構成となっている。従って、従来の超電導FETのよう
に、超電導近接効果を利用していないので微細加工技術
が不要である。また、超電導体と半導体を積層する必要
もないので、酸化物超電導体を使用して高性能な素子が
作製できる。
チャネル中を流れる超電導電流をゲート電圧で制御する
構成となっている。従って、従来の超電導FETのよう
に、超電導近接効果を利用していないので微細加工技術
が不要である。また、超電導体と半導体を積層する必要
もないので、酸化物超電導体を使用して高性能な素子が
作製できる。
本発明により、超電導技術の電子デバイスへの応用が
さらに促進される。
さらに促進される。
第１図は、本発明の超電導素子の概略図であり、 第２図は、本発明の方法により本発明の超電導素子を作
製する場合の工程を示す概略図であり、 第３図は、超電導ベーストランジスタの概略図であり、 第４図は、超電導FETの概略図である。 〔主な参照番号〕 ２……ソース電極、 ３……ドレイン電極、 ４……ゲート電極、５……基板
製する場合の工程を示す概略図であり、 第３図は、超電導ベーストランジスタの概略図であり、 第４図は、超電導FETの概略図である。 〔主な参照番号〕 ２……ソース電極、 ３……ドレイン電極、 ４……ゲート電極、５……基板
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−281481（ＪＰ，Ａ) 特開 平１−170080（ＪＰ，Ａ) 特開 平２−234479（ＪＰ，Ａ) 特開 昭64−28876（ＪＰ，Ａ) 特開 平２−72685（ＪＰ，Ａ) 特開 昭64−65886（ＪＰ，Ａ)
Claims (3)
- 【請求項１】基板上に成膜された酸化物超電導薄膜に形
成された超電導チャネルと、超電導チャネルの両側に配
置され、酸化物超電導体で形成された超電導ソース領域
および超電導ドレイン領域と、超電導ソース領域および
超電導ドレイン領域上にそれぞれ配置されて該超電導チ
ャネルに電流を流すソース電極およびドレイン電極と、
前記超電導チャネル上に配置されて該超電導チャネルに
流れる電流を制御するゲート電極を具備する超電導素子
において、前記超電導ソース領域および超電導ドレイン
領域が、前記酸化物超電導体と等しい構成元素を有し結
晶中の酸素量が少なく超電導性を示さない酸化物で形成
された緩やかに隆起した上面を有する非超電導領域で互
いに分離され、前記超電導チャネルと前記超電導ソース
領域との間および前記超電導チャネルと前記超電導ドレ
イン領域との間の上面に側壁が前記酸化物超電導体の結
晶のｃ軸と平行になっている溝を有し、この溝の中にソ
ース電極およびドレイン電極の少なくとも一部が配置さ
れ、前記超電導チャネルが前記非超電導領域上に配置さ
れていることを特徴とする超電導素子。 - 【請求項２】超電導ソース領域および超電導ドレイン領
域が、超電導チャネルよりも厚いことを特徴とする請求
項１に記載の超電導素子。 - 【請求項３】基板上に前記酸化物超電導体と同じ構成元
素を有し、前記酸化物超電導体よりも酸素量が少ない酸
化物の薄膜を成膜する工程、この酸化物薄膜の表面にゲ
ート絶縁層およびゲート電極の積層構造を作製し、同時
にこの酸化物薄膜の表面のソース電極およびドレイン電
極が配置される位置に同時に同様の積層構造を作製する
工程、これらの積層構造をマスクとして酸化物薄膜の表
面をエッチングし、側壁が前記酸化物の結晶のｃ軸と平
行になっている溝を形成する工程、ゲート絶縁層および
ゲート電極の積層構造以外の前記積層構造を除去し、ゲ
ート電極をマスクとして酸化物薄膜に酸素イオンを注入
してその下の部分を酸化物超電導体に変化させて前記超
電導ソース領域および前記超電導ドレイン領域を形成す
る工程およびこの酸化物薄膜を酸素雰囲気中で熱処理し
て前記溝から酸素を拡散させて超電導チャネルを形成す
る工程を含むことを特徴とする請求項１または２に記載
の超電導素子の作製方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2257861A JP2641974B2 (ja) | 1990-09-27 | 1990-09-27 | 超電導素子および作製方法 |
| DE69127418T DE69127418T2 (de) | 1990-09-27 | 1991-09-27 | Herstellungsverfahren eines supraleitenden Bauelements mit extrem dünnem supraleitenden Kanal aus supraleitendem Oxidmaterial |
| CA002052380A CA2052380C (en) | 1990-09-27 | 1991-09-27 | Superconducting device having an extremely thin superconducting channel formed of oxide superconductor material and method for manufacturing the same |
| EP91402594A EP0478464B1 (en) | 1990-09-27 | 1991-09-27 | Method for manufacturing a superconducting device having an extremely thin superconducting channel formed of oxide superconductor material |
| US08/652,846 US5717222A (en) | 1990-09-27 | 1996-05-23 | Superconducting device having an extremely thin superconducting channel formed of oxide superconductor material and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2257861A JP2641974B2 (ja) | 1990-09-27 | 1990-09-27 | 超電導素子および作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04134887A JPH04134887A (ja) | 1992-05-08 |
| JP2641974B2 true JP2641974B2 (ja) | 1997-08-20 |
Family
ID=17312193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2257861A Expired - Lifetime JP2641974B2 (ja) | 1990-09-27 | 1990-09-27 | 超電導素子および作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2641974B2 (ja) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2641447B2 (ja) * | 1987-05-13 | 1997-08-13 | 株式会社日立製作所 | 超電導スイツチング素子 |
| JPS6428876A (en) * | 1987-07-23 | 1989-01-31 | Matsushita Electric Ind Co Ltd | Manufacture of superconducting 3-terminal element |
| JPS6465886A (en) * | 1987-09-07 | 1989-03-13 | Sumitomo Electric Industries | Manufacture of high-tenperature superconducting device |
| JPH01170080A (ja) * | 1987-12-25 | 1989-07-05 | Furukawa Electric Co Ltd:The | 超電導ｆｅｔ素子 |
| JPH0272685A (ja) * | 1988-09-07 | 1990-03-12 | Fujitsu Ltd | 超伝導弱結合部の形成方法 |
| JP2973423B2 (ja) * | 1989-03-07 | 1999-11-08 | 日本電気株式会社 | 超伝導素子とその製造方法 |
-
1990
- 1990-09-27 JP JP2257861A patent/JP2641974B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04134887A (ja) | 1992-05-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5717222A (en) | Superconducting device having an extremely thin superconducting channel formed of oxide superconductor material and method for manufacturing the same | |
| JP2641974B2 (ja) | 超電導素子および作製方法 | |
| JP2641973B2 (ja) | 超電導素子およびその作製方法 | |
| JP2641977B2 (ja) | 超電導素子の作製方法 | |
| JP2691065B2 (ja) | 超電導素子および作製方法 | |
| JP2641971B2 (ja) | 超電導素子および作製方法 | |
| US5773843A (en) | Metal electrode for superconducting current path formed of oxide superconductor material and superconducting device utilizing thereof | |
| JP2641975B2 (ja) | 超電導素子および作製方法 | |
| JP2667289B2 (ja) | 超電導素子および作製方法 | |
| JP2597745B2 (ja) | 超電導素子および作製方法 | |
| JP2641978B2 (ja) | 超電導素子および作製方法 | |
| JP2738144B2 (ja) | 超電導素子および作製方法 | |
| JP2641966B2 (ja) | 超電導素子および作製方法 | |
| JP2599500B2 (ja) | 超電導素子および作製方法 | |
| JP2597747B2 (ja) | 超電導素子および作製方法 | |
| JP2614939B2 (ja) | 超電導素子および作製方法 | |
| JP2641970B2 (ja) | 超電導素子および作製方法 | |
| JP2599498B2 (ja) | 超電導素子および作製方法 | |
| JP2641976B2 (ja) | 超電導素子および作製方法 | |
| JP2597743B2 (ja) | 超電導素子の作製方法 | |
| JP2656853B2 (ja) | 超電導素子および作製方法 | |
| JP2647251B2 (ja) | 超電導素子および作製方法 | |
| JP2515930B2 (ja) | 超電導素子 | |
| JP2614940B2 (ja) | 超電導素子および作製方法 | |
| JPH01135081A (ja) | 超伝導体素子の製造方法 |