JP2641976B2 - 超電導素子および作製方法 - Google Patents
超電導素子および作製方法Info
- Publication number
- JP2641976B2 JP2641976B2 JP2287830A JP28783090A JP2641976B2 JP 2641976 B2 JP2641976 B2 JP 2641976B2 JP 2287830 A JP2287830 A JP 2287830A JP 28783090 A JP28783090 A JP 28783090A JP 2641976 B2 JP2641976 B2 JP 2641976B2
- Authority
- JP
- Japan
- Prior art keywords
- superconducting
- oxide
- thin film
- channel
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、超電導素子およびその作製方法に関する。
より詳細には、新規な構成の超電導素子およびその作製
方法に関する。
より詳細には、新規な構成の超電導素子およびその作製
方法に関する。
従来の技術 超電導を使用した代表的な素子に、ジョセフソン素子
がある。ジョセフソン素子は、一対の超電導体をトンネ
ル障壁を介して結合した構成であり、高速スイッチング
動作が可能である。しかしながら、ジョセフソン素子は
２端子の素子であり、論理回路を実現するためには複雑
な回路構成になってしまう。
がある。ジョセフソン素子は、一対の超電導体をトンネ
ル障壁を介して結合した構成であり、高速スイッチング
動作が可能である。しかしながら、ジョセフソン素子は
２端子の素子であり、論理回路を実現するためには複雑
な回路構成になってしまう。
一方、超電導を利用した３端子素子としては、超電導
ベーストランジスタ、超電導FET等がある。第３図に、
超電導ベーストランジスタの概念図を示す。第３図の超
電導ベーストランジスタは、超電導体または常電導体で
構成されたエミッタ21、絶縁体で構成されたトンネル障
壁22、超電導体で構成されたベース23、半導体アイソレ
ータ24および常電導体で構成されたコレクタ25を積層し
た構成になっている。この超電導ベーストランジスタ
は、トンネル障壁22を通過した高速電子を利用した低電
力消費で高速動作する素子である。
ベーストランジスタ、超電導FET等がある。第３図に、
超電導ベーストランジスタの概念図を示す。第３図の超
電導ベーストランジスタは、超電導体または常電導体で
構成されたエミッタ21、絶縁体で構成されたトンネル障
壁22、超電導体で構成されたベース23、半導体アイソレ
ータ24および常電導体で構成されたコレクタ25を積層し
た構成になっている。この超電導ベーストランジスタ
は、トンネル障壁22を通過した高速電子を利用した低電
力消費で高速動作する素子である。
第４図に、超電導FETの概念図を示す。第４図の超電
導FETは、超電導体で構成されている超電導ソース電極4
1および超電導ドレイン電極42が、半導体層43上に互い
に近接して配置されている。超電導ソース電極41および
超電導ドレイン電極42の間の部分の半導体層43は、下側
が大きく削られ厚さが薄くなっている。また、半導体層
43の下側表面にはゲート絶縁膜46が形成され、ゲート絶
縁膜46上にゲート電極44が設けられている。
導FETは、超電導体で構成されている超電導ソース電極4
1および超電導ドレイン電極42が、半導体層43上に互い
に近接して配置されている。超電導ソース電極41および
超電導ドレイン電極42の間の部分の半導体層43は、下側
が大きく削られ厚さが薄くなっている。また、半導体層
43の下側表面にはゲート絶縁膜46が形成され、ゲート絶
縁膜46上にゲート電極44が設けられている。
超電導FETは、近接効果で、超電導ソース電極41およ
び超電導ドレイン電極42間の半導体層43を流れる超電導
電流を、ゲート電圧で制御する低電力消費で高速動作す
る素子である。
び超電導ドレイン電極42間の半導体層43を流れる超電導
電流を、ゲート電圧で制御する低電力消費で高速動作す
る素子である。
さらに、ソース電極、ドレイン電極間に超電導体でチ
ャネルを形成し、この超電導チャネルを流れる電流をゲ
ート電極に印加する電圧で制御する３端子の超電導素子
も発表されている。
ャネルを形成し、この超電導チャネルを流れる電流をゲ
ート電極に印加する電圧で制御する３端子の超電導素子
も発表されている。
発明が解決しようとする課題 上記の超電導ベーストランジスタおよび超電導FET
は、いずれも半導体層と超電導体層とが積層された部分
を有する。ところが、近年研究が進んでいる酸化物超電
導体を使用して、半導体層と超電導体層との積層構造を
作製することは困難である。また、この構造が作製でき
ても半導体層と超電導体層の間の界面の制御が難しく、
素子として満足な動作をしなかった。
は、いずれも半導体層と超電導体層とが積層された部分
を有する。ところが、近年研究が進んでいる酸化物超電
導体を使用して、半導体層と超電導体層との積層構造を
作製することは困難である。また、この構造が作製でき
ても半導体層と超電導体層の間の界面の制御が難しく、
素子として満足な動作をしなかった。
また、超電導FETは、近接効果を利用するため、超電
導ソース電極41および超電導ドレイン電極42を、それぞ
れを構成する超電導体のコヒーレンス長の数倍程度以内
に近接させて作製しなければならない。特に酸化物超電
導体は、コヒーレンス長が短いので、酸化物超電導体を
使用した場合には、超電導ソース電極41および超電導ド
レイン電極42間の距離は、数10nm以下にしなければなら
ない。このような微細加工は非常に困難であり、従来は
酸化物超電導体を使用した超電導FETを再現性よく作製
できなかった。
導ソース電極41および超電導ドレイン電極42を、それぞ
れを構成する超電導体のコヒーレンス長の数倍程度以内
に近接させて作製しなければならない。特に酸化物超電
導体は、コヒーレンス長が短いので、酸化物超電導体を
使用した場合には、超電導ソース電極41および超電導ド
レイン電極42間の距離は、数10nm以下にしなければなら
ない。このような微細加工は非常に困難であり、従来は
酸化物超電導体を使用した超電導FETを再現性よく作製
できなかった。
さらに、従来の超電導チャネルを有する超電導素子
は、変調動作は確認されたが、キャリア密度が高いた
め、完全なオン／オフ動作ができなかった。酸化物超電
導体は、キャリア密度が低いので、超電導チャネルに使
用することにより、完全なオン／オフ動作を行う上記の
素子の実現の可能性が期待されている。しかしながら、
超電導チャネルを5nm以下の厚さにしなければならず、
そのような構成を実現することは困難であった。
は、変調動作は確認されたが、キャリア密度が高いた
め、完全なオン／オフ動作ができなかった。酸化物超電
導体は、キャリア密度が低いので、超電導チャネルに使
用することにより、完全なオン／オフ動作を行う上記の
素子の実現の可能性が期待されている。しかしながら、
超電導チャネルを5nm以下の厚さにしなければならず、
そのような構成を実現することは困難であった。
そこで本発明の目的は、上記従来技術の問題点を解決
した、新規な構成の超電導素子およびその作製方法を提
供することにある。
した、新規な構成の超電導素子およびその作製方法を提
供することにある。
課題を解決するための手段 本発明に従うと、基板上に成膜された酸化物超電導薄
膜で形成された超電導チャネルと、該超電導チャネルの
両側に配置され、前記超電導チャネルを構成する酸化物
超電導体で構成された酸化物超電導薄膜による超電導ソ
ース領域および超電導ドレイン領域と、前記超電導ソー
ス領域および超電導ドレイン領域上にそれぞれ配置さ
れ、前記超電導チャネルに流れる電流を供給するソース
電極およびドレイン電極と、前記超電導チャネル上に絶
縁層を介して配置されて該超電導チャネルに流れる電流
を制御するゲート電極とを具備する超電導素子におい
て、前記超電導チャネルの酸化物超電導薄膜が、ｃ軸配
向の酸化物超電導体結晶で構成され、前記超電導ソース
領域および超電導ドレイン領域の酸化物超電導薄膜が、
ａ軸配向の酸化物超電導体結晶で構成され、前記超電導
チャネルが前記超電導ソース領域および前記超電導ドレ
イン領域に直接接していることを特徴とする超電導素子
が提供される。
膜で形成された超電導チャネルと、該超電導チャネルの
両側に配置され、前記超電導チャネルを構成する酸化物
超電導体で構成された酸化物超電導薄膜による超電導ソ
ース領域および超電導ドレイン領域と、前記超電導ソー
ス領域および超電導ドレイン領域上にそれぞれ配置さ
れ、前記超電導チャネルに流れる電流を供給するソース
電極およびドレイン電極と、前記超電導チャネル上に絶
縁層を介して配置されて該超電導チャネルに流れる電流
を制御するゲート電極とを具備する超電導素子におい
て、前記超電導チャネルの酸化物超電導薄膜が、ｃ軸配
向の酸化物超電導体結晶で構成され、前記超電導ソース
領域および超電導ドレイン領域の酸化物超電導薄膜が、
ａ軸配向の酸化物超電導体結晶で構成され、前記超電導
チャネルが前記超電導ソース領域および前記超電導ドレ
イン領域に直接接していることを特徴とする超電導素子
が提供される。
また、本発明では、上記の超電導素子を作製する方法
として、前記基板上の前記超電導チャネルの酸化物超電
導薄膜が成膜される位置に、前記酸化物超電導体の結晶
性を乱す物質の層を形成した後、基板上にａ軸配向の酸
化物超電導体結晶で構成された酸化物超電導薄膜を形成
し、前記物質の層および前記ａ軸配向の酸化物超電導体
結晶で構成された酸化物超電導薄膜の前記物質の層上の
部分を除去して前記超電導ソース領域および超電導ドレ
イン領域を形成し、前記超電導ソース領域および超電導
ドレイン領域を形成した基板上に薄いｃ軸配向の酸化物
超電導薄膜を成膜し、該ｃ軸配向の酸化物超電導薄膜の
超電導チャネルとなる部分上に前記ゲート電極を形成す
る工程を含むことを特徴とする超電導素子の作製方法が
提供される。
として、前記基板上の前記超電導チャネルの酸化物超電
導薄膜が成膜される位置に、前記酸化物超電導体の結晶
性を乱す物質の層を形成した後、基板上にａ軸配向の酸
化物超電導体結晶で構成された酸化物超電導薄膜を形成
し、前記物質の層および前記ａ軸配向の酸化物超電導体
結晶で構成された酸化物超電導薄膜の前記物質の層上の
部分を除去して前記超電導ソース領域および超電導ドレ
イン領域を形成し、前記超電導ソース領域および超電導
ドレイン領域を形成した基板上に薄いｃ軸配向の酸化物
超電導薄膜を成膜し、該ｃ軸配向の酸化物超電導薄膜の
超電導チャネルとなる部分上に前記ゲート電極を形成す
る工程を含むことを特徴とする超電導素子の作製方法が
提供される。
作用 本発明の超電導素子は、ｃ軸配向の酸化物超電導薄膜
による超電導チャネルと、超電導チャネルの両側に配置
されたａ軸配向の酸化物超電導薄膜による超電導ソース
領域および超電導ドレイン領域と、超電導チャネルを流
れる電流を制御するゲート電極とを具備する。本発明の
超電導素子では、超電導チャネルと超電導ソース領域お
よび超電導ドレイン領域とで結晶方向が異なる酸化物超
電導体の薄膜を使用している。
による超電導チャネルと、超電導チャネルの両側に配置
されたａ軸配向の酸化物超電導薄膜による超電導ソース
領域および超電導ドレイン領域と、超電導チャネルを流
れる電流を制御するゲート電極とを具備する。本発明の
超電導素子では、超電導チャネルと超電導ソース領域お
よび超電導ドレイン領域とで結晶方向が異なる酸化物超
電導体の薄膜を使用している。
従来の超電導FETが、超電導近接効果を利用して半導
体中に超電導電流を流すのに対し、本発明の超電導素子
では、主電流は超電導体中を流れる。従って、従来の超
電導FETを作製するときに必要な微細加工技術の制限が
緩和される。
体中に超電導電流を流すのに対し、本発明の超電導素子
では、主電流は超電導体中を流れる。従って、従来の超
電導FETを作製するときに必要な微細加工技術の制限が
緩和される。
超電導チャネルは、ゲート電極に印加された電圧で開
閉させるために、ゲート電極により発生される電界の方
向で、厚さが5nm程度でなければならない。本発明によ
り、このような極薄の超電導チャネルを実現される。
閉させるために、ゲート電極により発生される電界の方
向で、厚さが5nm程度でなければならない。本発明によ
り、このような極薄の超電導チャネルを実現される。
酸化物超電導体は、一般に結晶方向により超電導特性
が異なり、特に臨界電流密度は結晶のｃ軸に垂直な方向
が大きい。この結果、従来のソース電極、ドレイン電極
の構造では、極薄の超電導チャネルに均一に電流を流す
ことは難しい。本発明の超電導素子では、超電導ソース
領域および超電導ドレイン領域では主電流が基板に垂直
な方向に流れ、超電導チャネルでは基板に平行な方向に
流れる。即ち、本発明の超電導素子は、超電導ソース領
域、超電導ドレイン領域および超電導チャネルのいずれ
もが酸化物超電導体の臨界電流密度の大きい方向に主電
流が流れるように構成されている。
が異なり、特に臨界電流密度は結晶のｃ軸に垂直な方向
が大きい。この結果、従来のソース電極、ドレイン電極
の構造では、極薄の超電導チャネルに均一に電流を流す
ことは難しい。本発明の超電導素子では、超電導ソース
領域および超電導ドレイン領域では主電流が基板に垂直
な方向に流れ、超電導チャネルでは基板に平行な方向に
流れる。即ち、本発明の超電導素子は、超電導ソース領
域、超電導ドレイン領域および超電導チャネルのいずれ
もが酸化物超電導体の臨界電流密度の大きい方向に主電
流が流れるように構成されている。
本発明の方法では、最初に基板上の超電導チャネルの
酸化物超電導薄膜が成膜される位置に、SiO2等酸化物超
電導体の結晶性を乱す物質の層を形成する。この物質の
層は、約200〜300nmの厚さにする。
酸化物超電導薄膜が成膜される位置に、SiO2等酸化物超
電導体の結晶性を乱す物質の層を形成する。この物質の
層は、約200〜300nmの厚さにする。
次いで、この物質の層上を含んだ基板上にａ軸配向の
酸化物超電導体結晶で構成された酸化物超電導薄膜を成
膜する。このａ軸配向の酸化物超電導薄膜は、上記の物
質の層とほぼ等しい厚さに形成する。成膜方法はオフア
クシススパッタリング法が好ましく、基板温度を約650
℃以下とすることによりａ軸配向の酸化物超電導薄膜が
成膜できる。この酸化物超電導薄膜の上記物質の層上の
部分は、結晶性が乱れて超電導性を失った非超電導層と
なる。
酸化物超電導体結晶で構成された酸化物超電導薄膜を成
膜する。このａ軸配向の酸化物超電導薄膜は、上記の物
質の層とほぼ等しい厚さに形成する。成膜方法はオフア
クシススパッタリング法が好ましく、基板温度を約650
℃以下とすることによりａ軸配向の酸化物超電導薄膜が
成膜できる。この酸化物超電導薄膜の上記物質の層上の
部分は、結晶性が乱れて超電導性を失った非超電導層と
なる。
この非超電導層および上記の物質の層を除去し、上記
のａ軸配向の酸化物超電導薄膜を２分割して超電導ソー
ス領域および超電導ドレイン領域を形成する。このよう
に、超電導ソース領域および超電導ドレイン領域を形成
した基板上に約5nm程度の厚さのｃ軸配向の酸化物超電
導薄膜を成膜する。このような極薄の酸化物超電導薄膜
を成膜するには、薄膜の成長速度をおよび成膜時間を厳
密に制御する方法が一般的であり、スパッタリング法等
を使用する場合はこの方法が好ましい。しかしながら、
酸化物超電導体結晶は、各構成元素がそれぞれ層状に重
なった結晶構造であるので、MBE（分子ビームエピタキ
シ）法で酸化物超電導体の適当な数のユニットセルを積
み上げる方法も好ましい。また、ｃ軸配向の酸化物超電
導薄膜は、成膜時の基板温度を約700℃とすることによ
り形成することが可能である。
のａ軸配向の酸化物超電導薄膜を２分割して超電導ソー
ス領域および超電導ドレイン領域を形成する。このよう
に、超電導ソース領域および超電導ドレイン領域を形成
した基板上に約5nm程度の厚さのｃ軸配向の酸化物超電
導薄膜を成膜する。このような極薄の酸化物超電導薄膜
を成膜するには、薄膜の成長速度をおよび成膜時間を厳
密に制御する方法が一般的であり、スパッタリング法等
を使用する場合はこの方法が好ましい。しかしながら、
酸化物超電導体結晶は、各構成元素がそれぞれ層状に重
なった結晶構造であるので、MBE（分子ビームエピタキ
シ）法で酸化物超電導体の適当な数のユニットセルを積
み上げる方法も好ましい。また、ｃ軸配向の酸化物超電
導薄膜は、成膜時の基板温度を約700℃とすることによ
り形成することが可能である。
このｃ軸配向の酸化物超電導薄膜で形成された超電導
チャネル上にゲート電極を、超電導ソース領域上および
超電導ドレイン領域上にそれぞれソース電極およびドレ
イン電極を形成して本発明の超電導素子は完成する。
チャネル上にゲート電極を、超電導ソース領域上および
超電導ドレイン領域上にそれぞれソース電極およびドレ
イン電極を形成して本発明の超電導素子は完成する。
本発明の方法に従って本発明の超電導素子を作製する
場合、酸化物超電導薄膜を微細に加工する工程が一切存
在しない。従って、従工技術の制限が緩和される。
場合、酸化物超電導薄膜を微細に加工する工程が一切存
在しない。従って、従工技術の制限が緩和される。
本発明の超電導素子において、基板には、MgO、SrTiO
3等の酸化物単結晶基板が使用可能である。これらの基
板上には、配向性の高い結晶からなる酸化物超電導薄膜
を成長させることが可能であるので好ましい。また、表
面に絶縁層を有する半導体基板を使用することもでき
る。
3等の酸化物単結晶基板が使用可能である。これらの基
板上には、配向性の高い結晶からなる酸化物超電導薄膜
を成長させることが可能であるので好ましい。また、表
面に絶縁層を有する半導体基板を使用することもでき
る。
また、本発明の超電導素子には、Ｙ−Ba−Cu−Ｏ系酸
化物超電導体、Br−Sr−Ca−Cu−Ｏ系酸化物超電導体、
Tl−Ba−Ca−Cu−Ｏ系酸化物超電導体等任意の酸化物超
電導体を使用することができる。
化物超電導体、Br−Sr−Ca−Cu−Ｏ系酸化物超電導体、
Tl−Ba−Ca−Cu−Ｏ系酸化物超電導体等任意の酸化物超
電導体を使用することができる。
以下、本発明を実施例により、さらに詳しく説明する
が、以下の開示は本発明の単なる実施例に過ぎず、本発
明の技術的範囲をなんら制限するものではない。
が、以下の開示は本発明の単なる実施例に過ぎず、本発
明の技術的範囲をなんら制限するものではない。
実施例 第１図に、本発明の超電導素子の断面図を示す。第１
図の超電導素子は、基板５上に成膜されたｃ軸配向の酸
化物超電導薄膜11による超電導チャネル10と、ａ軸配向
の酸化物超電導薄膜で構成された超電導ソース領域12お
よび超電導ドレイン領域13とを具備する。超電導チャネ
ル10は厚さ約5nmの極薄のｃ軸配向の酸化物超電導薄膜
で構成され、超電導ソース領域12および超電導ドレイン
領域13は、厚さ約200nmのａ軸配向の酸化物超電導薄膜
で構成されている。
図の超電導素子は、基板５上に成膜されたｃ軸配向の酸
化物超電導薄膜11による超電導チャネル10と、ａ軸配向
の酸化物超電導薄膜で構成された超電導ソース領域12お
よび超電導ドレイン領域13とを具備する。超電導チャネ
ル10は厚さ約5nmの極薄のｃ軸配向の酸化物超電導薄膜
で構成され、超電導ソース領域12および超電導ドレイン
領域13は、厚さ約200nmのａ軸配向の酸化物超電導薄膜
で構成されている。
超電導チャネル10上には、絶縁層６を介してゲート電
極４が配置され、超電導ソース領域12上および超電導ド
レイン領域13上にはそれぞれソース電極２およびドレイ
ン電極３が配置されている。
極４が配置され、超電導ソース領域12上および超電導ド
レイン領域13上にはそれぞれソース電極２およびドレイ
ン電極３が配置されている。
第２図を参照して、本発明の超電導素子を本発明の方
法で作製する手順を説明する。まず、第２図（ａ）に示
すような基板５の表面の中央部に第２図（ｂ）に示すよ
う約200nm以上の厚さのSiO2層50を形成する。次に、第
２図（ｃ）に示すよう基板５上に、ａ軸配向の酸化物超
電導薄膜15をやはり厚さ約200nm以上に成長させる。成
膜方法としては、オフアクシススパッタリング法が好ま
しい。成膜条件を以下に示す。
法で作製する手順を説明する。まず、第２図（ａ）に示
すような基板５の表面の中央部に第２図（ｂ）に示すよ
う約200nm以上の厚さのSiO2層50を形成する。次に、第
２図（ｃ）に示すよう基板５上に、ａ軸配向の酸化物超
電導薄膜15をやはり厚さ約200nm以上に成長させる。成
膜方法としては、オフアクシススパッタリング法が好ま
しい。成膜条件を以下に示す。
スパッタリングガス Ar:90％ O2:10％ 圧 力 10 Pa 基板温度 640℃ 基板５としては、MgO（100）基板、CdNdAlO4（001）
基板等の絶縁体基板、または表面に絶縁膜を有するSi等
の半導体基板が好ましい。このSi基板の表面にはCVD法
でMgAl2O4層が形成され、その上にスパッタリング法でB
aTiO3が積層されていることが好ましい。
基板等の絶縁体基板、または表面に絶縁膜を有するSi等
の半導体基板が好ましい。このSi基板の表面にはCVD法
でMgAl2O4層が形成され、その上にスパッタリング法でB
aTiO3が積層されていることが好ましい。
酸化物超電導体としては、Ｙ−Ba−Cu−Ｏ系酸化物超
電導体、Br−Sr−Ca−Cu−Ｏ系酸化物超電導体、Tl−Ba
−Ca−Cu−Ｏ系酸化物超電導体が好ましい。
電導体、Br−Sr−Ca−Cu−Ｏ系酸化物超電導体、Tl−Ba
−Ca−Cu−Ｏ系酸化物超電導体が好ましい。
このａ軸配向の酸化物超電導薄膜15のSiO2層50上の部
分は、結晶性が乱れて非超電導層51となる。次いで、非
超電導層51およびSiO2層50を第２図（ｄ）に示すようAr
イオンエッチング法等のドライエッチング法で除去し、
超電導ソース領域12および超電導ドレイン領域13を形成
する。この際、結晶性の違いによるエッチング速度の差
を利用してもよい。
分は、結晶性が乱れて非超電導層51となる。次いで、非
超電導層51およびSiO2層50を第２図（ｄ）に示すようAr
イオンエッチング法等のドライエッチング法で除去し、
超電導ソース領域12および超電導ドレイン領域13を形成
する。この際、結晶性の違いによるエッチング速度の差
を利用してもよい。
超電導ソース領域12および超電導ドレイン領域13を形
成した基板５上に、第２図（ｅ）に示すよう約5nm程度
の極薄のｃ軸配向の酸化物超電導薄膜11をオフアクシス
スパッタリング法、反応性蒸着法、MBE法、CVD法等の方
法で形成する。オフアクシススパッタリング法で酸化物
超電導薄膜11を形成する場合の成膜条件を以下に示す。
成した基板５上に、第２図（ｅ）に示すよう約5nm程度
の極薄のｃ軸配向の酸化物超電導薄膜11をオフアクシス
スパッタリング法、反応性蒸着法、MBE法、CVD法等の方
法で形成する。オフアクシススパッタリング法で酸化物
超電導薄膜11を形成する場合の成膜条件を以下に示す。
スパッタリングガス Ar:90％ O2:10％ 圧 力 10 Pa 基板温度 700℃ 次に、第２図（ｆ）に示すよう酸化物超電導薄膜11上
に絶縁膜16およびゲート電極になる常電導体膜17を積層
する。絶縁膜16の厚さは約10nm以上のトンネル電流が無
視できる厚さにする。絶縁膜16にはSiN、MgO等酸化物超
電導薄膜との界面で大きな準位を作らない絶縁体を用い
ることが好ましい。また、常電導体膜17は、真空蒸着法
等任意の方法で形成可能であり、厚さは約200nmにす
る。材料としてはAuまたはTi、Ｗ等の高融点金属、これ
らのシリサイドを用いることが好ましい。絶縁膜16およ
び常電導体膜17は機械的応力の減少の点から、酸化物超
電導薄膜11に連続して形成することが望ましい。
に絶縁膜16およびゲート電極になる常電導体膜17を積層
する。絶縁膜16の厚さは約10nm以上のトンネル電流が無
視できる厚さにする。絶縁膜16にはSiN、MgO等酸化物超
電導薄膜との界面で大きな準位を作らない絶縁体を用い
ることが好ましい。また、常電導体膜17は、真空蒸着法
等任意の方法で形成可能であり、厚さは約200nmにす
る。材料としてはAuまたはTi、Ｗ等の高融点金属、これ
らのシリサイドを用いることが好ましい。絶縁膜16およ
び常電導体膜17は機械的応力の減少の点から、酸化物超
電導薄膜11に連続して形成することが望ましい。
第２図（ｇ）に示すよう常電導体膜17および絶縁膜16
をArイオンミリング、反応性イオンエッチング等の方法
でエッチングし、ゲート電極４および絶縁層６を形成す
る。このとき、サイドエッチを促進し、絶縁層６の長さ
を減少させる。
をArイオンミリング、反応性イオンエッチング等の方法
でエッチングし、ゲート電極４および絶縁層６を形成す
る。このとき、サイドエッチを促進し、絶縁層６の長さ
を減少させる。
最後に第２図（ｈ）に示すよう、超電導ソース領域12
および超電導ドレイン領域13上の酸化物超電導薄膜11を
除去し、超電導ソース領域12および超電導ドレイン領域
13上にそれぞれゲート電極４と同じ材料でソース電極２
およびドレイン電極３を形成して本発明の超電導素子が
完成する。
および超電導ドレイン領域13上の酸化物超電導薄膜11を
除去し、超電導ソース領域12および超電導ドレイン領域
13上にそれぞれゲート電極４と同じ材料でソース電極２
およびドレイン電極３を形成して本発明の超電導素子が
完成する。
本発明の超電導素子を本発明の方法で作製すると、超
電導FETを作製する場合に要求される微細加工技術の制
限が緩和される。また、超電導チャネルに均一に電流を
流すことができるので素子の性能を向上させることがで
きる。従って、作製が容易であり、素子の性能も安定し
ており、再現性もよい。
電導FETを作製する場合に要求される微細加工技術の制
限が緩和される。また、超電導チャネルに均一に電流を
流すことができるので素子の性能を向上させることがで
きる。従って、作製が容易であり、素子の性能も安定し
ており、再現性もよい。
発明の効果 以上説明したように、本発明の超電導素子は、超電導
チャネル中を流れる超電導電流をゲート電圧で制御する
構成となっている。従って、従来の超電導FETのよう
に、超電導近接効果を利用していないので微細加工技術
が不要である。また、超電導体と半導体を積層する必要
もないので、酸化物超電導体を使用して高性能な素子が
作製できる。
チャネル中を流れる超電導電流をゲート電圧で制御する
構成となっている。従って、従来の超電導FETのよう
に、超電導近接効果を利用していないので微細加工技術
が不要である。また、超電導体と半導体を積層する必要
もないので、酸化物超電導体を使用して高性能な素子が
作製できる。
本発明により、超電導技術の電子デバイスへの応用が
さらに促進される。
さらに促進される。
第１図は、本発明の超電導素子の概略図であり、 第２図は、本発明の方法により本発明の超電導素子を作
製する場合の工程を示す概略図であり、 第３図は、超電導ベーストランジスタの概略図であり、 第４図は、超電導FETの概略図である。 〔主な参照番号〕 ２……ソース電極、 ３……ドレイン電極、 ４……ゲート電極、５……基板
製する場合の工程を示す概略図であり、 第３図は、超電導ベーストランジスタの概略図であり、 第４図は、超電導FETの概略図である。 〔主な参照番号〕 ２……ソース電極、 ３……ドレイン電極、 ４……ゲート電極、５……基板
Claims (2)
- 【請求項１】基板上に成膜された酸化物超電導薄膜で形
成された超電導チャネルと、該超電導チャネルの両側に
配置され、前記超電導チャネルを構成する酸化物超電導
体で構成された酸化物超電導薄膜による超電導ソース領
域および超電導ドレイン領域と、前記超電導ソース領域
および超電導ドレイン領域上にそれぞれ配置され、前記
超電導チャネルに流れる電流を供給するソース電極およ
びドレイン電極と、前記超電導チャネル上に絶縁層を介
して配置されて該超電導チャネルに流れる電流を制御す
るゲート電極とを具備する超電導素子において、前記超
電導チャネルの酸化物超電導薄膜が、ｃ軸配向の酸化物
超電導体結晶で構成され、前記超電導ソース領域および
超電導ドレイン領域の酸化物超電導薄膜が、ａ軸配向の
酸化物超電導体結晶で構成され、前記超電導チャネルが
前記超電導ソース領域および前記超電導ドレイン領域に
直接接していることを特徴とする超電導素子。 - 【請求項２】請求項１に記載の超電導素子を作製する方
法において、前記基板上の前記超電導チャネルの酸化物
超電導薄膜が成膜される位置に、前記酸化物超電導体の
結晶性を乱す物質の層を形成した後、前記基板上にａ軸
配向の酸化物超電導体結晶で構成された酸化物超電導薄
膜を形成し、前記物質の層および前記ａ軸配向の酸化物
超電導体結晶で構成された酸化物超電導薄膜の前記物質
の層上の部分を除去して前記超電導ソース領域および超
電導ドレイン領域を形成し、前記超電導ソース領域およ
び超電導ドレイン領域を形成した基板上に薄いｃ軸配向
の酸化物超電導薄膜を成膜し、該ｃ軸配向の酸化物超電
導薄膜の超電導チャネルとなる部分上に前記ゲート電極
を形成する工程を含むことを特徴とする超電導素子の作
製方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2287830A JP2641976B2 (ja) | 1990-10-25 | 1990-10-25 | 超電導素子および作製方法 |
| EP91402677A EP0480814B1 (en) | 1990-10-08 | 1991-10-08 | Superconducting device having an extremely thin superconducting channel formed of oxide superconductor material and method for manufacturing the same |
| CA002052970A CA2052970C (en) | 1990-10-08 | 1991-10-08 | Superconducting device having an extremely thin superconducting channel formed of oxide superconductor material and method for manufacturing the same |
| DE69119022T DE69119022T2 (de) | 1990-10-08 | 1991-10-08 | Supraleitende Einrichtung mit ultradünnem Kanal aus oxydisch supraleitendem Material und Verfahren zu deren Herstellung |
| US07/771,986 US5236896A (en) | 1990-10-08 | 1991-10-08 | Superconducting device having an extremely thin superconducting channel formed of oxide superconductor material |
| US08/053,401 US5322526A (en) | 1990-10-08 | 1993-04-28 | Method for manufacturing a superconducting device having an extremely thin superconducting channel formed of oxide superconductor material |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2287830A JP2641976B2 (ja) | 1990-10-25 | 1990-10-25 | 超電導素子および作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04162577A JPH04162577A (ja) | 1992-06-08 |
| JP2641976B2 true JP2641976B2 (ja) | 1997-08-20 |
Family
ID=17722318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2287830A Expired - Lifetime JP2641976B2 (ja) | 1990-10-08 | 1990-10-25 | 超電導素子および作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2641976B2 (ja) |
-
1990
- 1990-10-25 JP JP2287830A patent/JP2641976B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04162577A (ja) | 1992-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5322526A (en) | Method for manufacturing a superconducting device having an extremely thin superconducting channel formed of oxide superconductor material | |
| US5434127A (en) | Method for manufacturing superconducting device having a reduced thickness of oxide superconducting layer | |
| US5416072A (en) | Superconducting device having an thin superconducting channel formed of oxide superconducting material | |
| US5621223A (en) | Superconducting device having a reduced thickness of oxide superconducting layer and method for manufacturing the same | |
| US5446015A (en) | Superconducting device having a reduced thickness of oxide superconducting layer | |
| EP0484232B1 (en) | Superconducting device having an extremely short superconducting channel formed of oxide superconductor material and method for manufacturing the same | |
| JP2641976B2 (ja) | 超電導素子および作製方法 | |
| JP2614940B2 (ja) | 超電導素子および作製方法 | |
| JP2614939B2 (ja) | 超電導素子および作製方法 | |
| JP2599498B2 (ja) | 超電導素子および作製方法 | |
| JP2597743B2 (ja) | 超電導素子の作製方法 | |
| JP2597747B2 (ja) | 超電導素子および作製方法 | |
| JP2738144B2 (ja) | 超電導素子および作製方法 | |
| JP2641975B2 (ja) | 超電導素子および作製方法 | |
| JP2599499B2 (ja) | 超電導素子および作製方法 | |
| JP2641966B2 (ja) | 超電導素子および作製方法 | |
| JP2691065B2 (ja) | 超電導素子および作製方法 | |
| JP2667289B2 (ja) | 超電導素子および作製方法 | |
| JP2597745B2 (ja) | 超電導素子および作製方法 | |
| JP2647251B2 (ja) | 超電導素子および作製方法 | |
| JP2599500B2 (ja) | 超電導素子および作製方法 | |
| JP2641978B2 (ja) | 超電導素子および作製方法 | |
| JP2641971B2 (ja) | 超電導素子および作製方法 | |
| JP2730368B2 (ja) | 超電導電界効果型素子およびその作製方法 | |
| JP2614941B2 (ja) | 超電導素子および作製方法 |