JP2599499B2 - 超電導素子および作製方法 - Google Patents

超電導素子および作製方法

Info

Publication number
JP2599499B2
JP2599499B2 JP2294289A JP29428990A JP2599499B2 JP 2599499 B2 JP2599499 B2 JP 2599499B2 JP 2294289 A JP2294289 A JP 2294289A JP 29428990 A JP29428990 A JP 29428990A JP 2599499 B2 JP2599499 B2 JP 2599499B2
Authority
JP
Japan
Prior art keywords
superconducting
oxide
channel
thin film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2294289A
Other languages
English (en)
Other versions
JPH04167572A (ja
Inventor
孝夫 中村
博史 稲田
道朝 飯山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2294289A priority Critical patent/JP2599499B2/ja
Priority to CA002054644A priority patent/CA2054644C/en
Priority to DE69118106T priority patent/DE69118106T2/de
Priority to EP91402934A priority patent/EP0484251B1/en
Publication of JPH04167572A publication Critical patent/JPH04167572A/ja
Priority to US08/242,074 priority patent/US5471069A/en
Priority to US08/518,493 priority patent/US5637555A/en
Application granted granted Critical
Publication of JP2599499B2 publication Critical patent/JP2599499B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、超電導素子およびその作製方法に関する。
より詳細には、新規な構成の超電導素子およびその作製
方法に関する。
従来の技術 超電導を使用した代表的な素子に、ジョセフソン素子
がある。ジョセフソン素子は、一対の超電導体をトンネ
ル障壁を介して結合した構成であり、高速スイッチング
動作が可能である。しかしながら、ジョセフソン素子は
2端子の素子であり、論理回路を実現するためには複雑
な回路構成になってしまう。
一方、超電導を利用した3端子素子としては、超電導
ベーストランジスタ、超電導FET等がある。第3図に、
超電導ベーストランジスタの概念図を示す。第3図の超
電導ベーストランジスタは、超電導体または常電導体で
構成されたエミッチ21、絶縁体で構成されたトンネル障
壁22、超電導体で構成されたベース23、半導体アイソレ
ータ24および常電導体で構成されたコレクタ25を積層し
た構成になっている。この超電導ベーストランジスタ
は、トンネル障壁22を通過した高速電子を利用した低電
力消費で高速動作する素子である。
第4図に、超電導FETの概念図を示す。第4図の超電
導FETは、超電導体で構成されている超電導ソース電極4
1および超電導ドレイン電極42が、半導体層43上に互い
に近接して配置されている。超電導ソース電極41および
超電導ドレイン電極42の間の部分の半導体層43は、下側
が大きく削られ厚さが薄くなっている。また、半導体層
43の下側表面にはゲート絶縁膜46が形成され、ゲート絶
縁膜46上にゲート電極44が設けられている。
超電導FETは、近接効果で超電導ソース電極41および
超電導ドレイン電極42間の半導体層43を流れる超電導電
流を、ゲート電圧で制御する低電力消費で高速動作する
素子である。
さらに、ソース電極、ドレイン電極間に超電導体でチ
ャネルを形成し、この超電導チャネルを流れる電流をゲ
ート電極に印加する電圧で制御する3端子の超電導素子
も発表されている。
発明が解決しようとする課題 上記の超電導ベーストランジスタおよび超電導FET
は、いずれも半導体層と超電導体層とが積層された部分
を有する。ところが、近年研究が進んでいる酸化物超電
導体を使用して、半導体層と超電導体層との積層構造を
作製することは困難である。また、この構造が作製でき
ても半導体層と超電導体層の間の界面の制御が難しく、
素子として満足な動作をしなかった。
また、超電導FETは、近接効果を利用するため、超電
導ソース電極41および超電導ドレイン電極42を、それぞ
れを構成する超電導体のコヒーレンス長の数倍程度以内
に近接させて作製しなければならない。特に酸化物超電
導体は、コヒーレンス長が短いので、酸化物超電導体を
使用した場合には、超電導ソース電極41および超電導ド
レイン電極42間の距離は、数10nm以下にしなければなら
ない。このような微細加工は非常に困難であり、従来は
酸化物超電導体を使用した超電導FETを再現性よく作製
できなかった。
さらに、従来の超電導チャネルを有する超電導素子
は、変調動作は確認されたが、キャリア密度が高いた
め、完全なオン/オフ動作ができなかった。酸化物超電
導体は、キャリア密度が低いので、超電導チャネルに使
用することにより、完全なオン/オフ動作を行う上記の
素子の実現の可能性が期待されている。しかしながら、
超電導チャネルを5nm以下の厚さにしなければならず、
そのような構成を実現することは困難であった。
一方、上記超電導素子の高速なオン/オフ動作を実現
するためには、超電導チャネルのゲート長を短縮するこ
とが必要である。超電導チャネルのゲート長を短縮する
ためには、ゲート電極の形状を超電導チャネルの電流が
流れる方向に薄く(約100nm以下に)しなければなら
い。酸化物超電導体上に、微細加工で上記寸法のゲート
電極を再現性よく形成することはやはり困難である。
そこで本発明の目的は、上記従来技術の問題点を解決
した、新規な構成の超電導素子およびその作製方法を提
供することにある。
課題を解決するための手段 本発明に従うと、基板上に成膜された酸化物超電導薄
膜で形成された超電導チャネルと、該超電導チャネルの
両端近傍に配置され、前記超電導チャネルを構成する酸
化物超電導体で構成された酸化物超電導薄膜による超電
導ソース電極および超電導ドレイン電極と、前記超電導
チャネル上にゲート絶縁層を介して配置され、該超電導
チャネルに流れる電流を制御し、且つ前記超電導チャネ
ルを構成する酸化物超電導体で構成された超電導ゲート
電極とを具備する超電導素子において、前記超電導チャ
ネル上に凝集により電気的接合が得られる絶縁体膜を具
備し、前記超電導ソース電極および超電導ドレイン電極
が、該凝集により電気的接合が得られる絶縁体膜上に配
置され、該凝集により前記超電導チャネルとの間で電気
的接合を実現されており、前記超電導チャネルの酸化物
超電導薄膜が、c軸配向の酸化物超電導体結晶で構成さ
れ、前記超電導ソース電極、超電導ドレイン電極および
超電導ゲート電極の酸化物超電導薄膜が、a軸配向の酸
化物超電導体結晶で構成されていることを特徴とする超
電導素子が提供される。
また、本発明では、上記の超電導素子を作製する方法
として、前記基板上に薄いc軸配向の酸化物超電導薄膜
を成膜し、該c軸配向の酸化物超電導薄膜の上に凝集に
より電気的接合が得られる絶縁体膜を形成し、該絶縁体
膜上にa軸配向の酸化物超電導薄膜を前記c軸配向の酸
化物超電導薄膜との間で電気的接合が実現するよう形成
する工程を含むことを特徴とする超電導素子の作製方法
が提供される。
作用 本発明の超電導素子は、c軸配向の酸化物超電導薄膜
による超電導チャネルと、超電導チャネルの両端上方に
配置されたa軸配向の酸化物超電導薄膜による超電導ソ
ース電極および超電導ドレイン電極と、超電導チャネル
を流れる電流を制御するゲート電極とを具備する。本発
明の超電導素子では、超電導チャネルと超電導ソース電
極および超電導ドレイン電極とで結晶方向が異なる酸化
物超電導体の薄膜を使用している。
また、超電導チャネルと超電導ソース電極および超電
導ドレイン電極との間には、MgO等凝集により電気的接
合が実現する絶縁体膜が配置されている。超電導チャネ
ルと超電導ソース電極および超電導ドレイン電極との間
の電気的な接合は、上記の絶縁体の凝集により成立して
いる。
従来の超電導FETが、超電導近接効果を利用して半導
体中に超電導電流を流すのに対し、本発明の超電導素子
では、主電流は超電導体中を流れる。従って、従来の超
電導FETを作製するときに必要な微細加工技術の制限が
緩和される。
超電導チャネルは、ゲート電極に印加された電圧で開
閉させるために、ゲート電極により発生される電界の方
向で、厚さが5nm以下でなければならない。本発明の超
電導素子の超電導チャネルは厚さが5nm以下であるが、
本発明を方法ではこの極薄の超電導チャネルを微細加工
技術を使用しないで実現している。
本発明の超電導素子では、上記の超電導チャネル上に
極薄のゲート電極が絶縁層を介して配置されている。本
発明の超電導素子は、この極薄のゲート電極により、超
電導チャネルのゲート長が短く構成され、オン/オフ動
作が高速になっている。
酸化物超電導体は、一般に結晶方向により超電導特性
が異なり、特に臨界電流密度は結晶のc軸に垂直な方向
が大きい。この結果、従来のソース電極、ドレイン電極
の構造では、極薄の超電導チャネルに均一に電流を流す
ことは難しい。本発明の超電導素子では、超電導ソース
電極および超電導ドレイン電極では主電流が基板に垂直
な方向に流れ、超電導チャネルでは基板に平行な方向に
流れる。即ち、本発明の超電導素子は、超電導ソース電
極、超電導ドレイン電極および超電導チャネルのいずれ
もが酸化物超電導体の臨界電流密度の大きい方向に主電
流が流れるように構成されている。
本発明の方法では、最初に基板上に約5nm以下の厚さ
のc軸配向の酸化物超電導薄膜を成膜する。このような
極薄の酸化物超電導薄膜を成膜するには、薄膜の成長速
度をおよび成膜時間を厳密に制御する方法が一般的であ
り、スパッタリング法等を使用する場合はこの方法が好
ましい。しかしながら、酸化物超電導体結晶は、各構成
元素がそれぞれ層状に重なった結晶構造であるので、MB
E(分子ビームエピタキシ)法で適当な数の酸化物超電
導体のユニットセルを積み上げる方法も好ましい。ま
た、c軸配向の酸化物超電導薄膜は、成膜時の基板温度
を約700℃とすることにより形成することが可能であ
る。
一方、本発明の超電導素子では、上記のc軸配向の酸
化物超電導薄膜上に、凝集により電気的接合が実現する
絶縁体の膜を形成する。超電導ソース電極および超電導
ドレイン電極は、上記の絶縁体膜上に形成され、絶縁体
の凝集により超電導チャネルとの電気的接合を成立させ
ている。
また、本発明の超電導素子では、超電導ソース電極お
よび超電導ドレイン電極はa軸配向の酸化物超電導薄膜
で構成しなければならない。a軸配向の酸化物超電導薄
膜は、成膜時の基板温度を約650℃以下とすることによ
り形成可能である。
本発明の方法に従って本発明の超電導素子を作製する
場合、酸化物超電導薄膜を微細に加工する工程が一切存
在しない。従って、従工技術の制限が緩和される。
本発明の超電導素子において、基板には、MgO、SrTiO
3等の酸化物単結晶基板が使用可能である。これらの基
板上には、配向性の高い結晶からなる酸化物超電導薄膜
を成長させることが可能であるので好ましい。また、表
面に絶縁層を有する半導体基板を使用することもでき
る。
また、本発明の超電導素子には、Y−Ba−Cu−O系酸
化物超電導体、Bi−Sr−Ca−Cu−O系酸化物超電導体、
Tl−Ba−Ca−Cu−O系酸化物超電導体等任意の酸化物超
電導体を使用することができる。
以下、本発明を実施例により、さらに詳しく説明する
が、以下の開示は本発明の単なる実施例に過ぎず、本発
明の技術的範囲をなんら制限するものではない。
実施例 第1図に、本発明の超電導素子の断面図を示す。第1
図の超電導素子は、基板5上に成膜された酸化物超電導
薄膜による超電導チャネル1を具備する。超電導チャネ
ル1上には、絶縁膜6が形成され、絶縁膜6の両端上に
超電導ソース電極2および超電導ドレイン電極3を具備
する。絶縁膜6の中央上には、絶縁層7に囲まれた超電
導ゲート電極4が配置されている。
基板5は、MgO(100)基板、SrTiO3(100)基板また
はCdNdAlO4(001)等の絶縁体基板である。超電導チャ
ネル1は厚さ約5nmの極薄のc軸配向の酸化物超電導薄
膜で構成され、超電導ソース電極2および超電導ドレイ
ン電極3は、厚さ約200nmのa軸配向の酸化物超電導薄
膜で構成されている。超電導ゲート電極4は、超電導チ
ャネル1と平行な方向の厚さが約100nm以下のやはりa
軸配向の酸化物超電導薄膜で構成されている。超電導ゲ
ート電極4の周囲の絶縁層7は、トンネル効果が無視し
得る厚さ約10nm以上のMgO、SiN等の層で構成されてい
る。
絶縁膜6は、厚さ約10nm以下のMgO膜であり、超電導
ソース電極2および超電導ドレイン電極3の下の部分は
MgOが凝集して、それぞれ超電導ソース電極2および超
電導ドレイン電極3と超電導チャネル1との間の電気的
接合が成立している。
第2図を参照して、本発明の超電導素子を本発明の方
法で作製する手順を説明する。まず、第2図(a)に示
すような基板5の表面に第2図(b)に示すよう約5nm
以下の極薄のc軸配向の酸化物超電導膜をオフアクシス
スパッタリング法、反応性蒸着法、MBE法、CVD法等の方
法で形成し、超電導チャネル1を作製する。オフアクシ
ススパッタリング法で酸化物超電導薄膜を形成する場合
の成膜条件を以下に示す。
スパッタリングガス Ar:90% O2:10% 圧力 10Pa 基板温度 700℃ 基板5としては、上述のようにMgO(100)基板、SrTi
O2(100)基板、CdNdAlO4(001)等の絶縁体基板、また
は表面に絶縁膜を有するSi等の半導体基板が好ましい。
このSi基板の表面にはCVD法でMgAl2O4層が形成され、そ
の上にスパッタリング法でBaTiO3が積層されていること
が好ましい。
酸化物超電導体としては、Y−Ba−Cu−O系酸化物超
電導体、Bi−Sr−Ca−Cu−O系酸化物超電導体、Tl−Ba
−Ca−Cu−O系酸化物超電導体が好ましい。
次に、第2図(c)に示すよう超電導チャネル1上に
絶縁膜6を積層する。絶縁膜6の厚さは約10nm以下にす
る。絶縁膜6にはMgO等凝集により電気的接合が成立す
る絶縁体を用いることが好ましい。
次いでこの絶縁膜6の右半分上に第2図(d)に示す
よう、例えばMo等の昇華型のレジスト膜8を真空蒸着法
等で形成する。
第2図(e)に示すよう絶縁膜6のレジスト膜8に覆
われていない部分に、a軸配向の約200nmの厚さの酸化
物超電導薄膜を成膜して、超電導ソース電極2を形成す
る。超電導ソース電極2は、オフアクシススパッタリン
グ法、反応性蒸着法、MBE法、CVD法等の方法で基板温度
を約650℃以下として形成する。オフアクシススパッタ
リング法で超電導ソース電極2を形成する場合の成膜条
件を以下に示す。
スパッタリングガス Ar:90% O2:10% 圧力 10Pa 基板温度 640℃ 絶縁膜6の超電導ソース電極2の下側の部分には、Mg
Oが凝集し、超電導ソース電極2と超電導チャネル1と
が電気的に接合されるようにする。昇華型のレジスト膜
は成膜中に昇華し、絶縁膜6の右側が露出する。
次に第2図(f)に示すよう、超電導ソース電極2お
よび絶縁膜6上に連続して、MgO、SiN等の絶縁膜70を形
成する。絶縁膜70はゲート絶縁層になるので、厚さは約
10nm以上のトンネル電流が無視できる厚さとする。
このように絶縁膜70を形成したら、第2図(g)に示
すよう絶縁膜70上に酸化物超電導薄膜14を形成する。酸
化物超電導薄膜14は、a軸配向で厚さ約100nm以下とす
る。成膜方法は、超電導ソース電極2と等しいオフアク
シススパッタリング法で、基板温度を約650℃以下にす
る。
次に、反応性イオンエッチング、Arイオンミリング等
の方法で、第2図(h)に示すよう酸化物超電導薄膜14
および絶縁膜70を異方性エッチングして、超電導ソース
電極2の側面に隣接する絶縁層70および超電導ゲート電
極を形成する。絶縁膜6の右側部分は再び露出するよう
エッチングする。
このようにエッチングしたら、第2図(i)に示すよ
う絶縁膜72を超電導ソース電極2上、絶縁膜71上、超電
導ゲート電極4上および絶縁膜6の露出部分上に連続し
て形成する。絶縁膜72は、絶縁膜71と等しい絶縁体を用
いる。この絶縁膜72をやはり、反応性イオンエッチン
グ、Arイオンミリング等の方法で異方性エッチングし、
第2図(j)に示すよう超電導ゲート電極4の周囲のゲ
ート絶縁層7を形成する。絶縁膜6の右側部分は、また
露出するようエッチングする。
次に、第2図(k)に示すよう超電導ソース電極2
上、絶縁膜7上、超電導ゲート電極4上および絶縁膜6
の露出部分上に連続して、酸化物超電導薄膜13を成膜す
る。酸化物超電導薄膜13は、a軸配向で厚さ約200nmと
する。成膜方法は、超電導ソース電極2、超電導ゲート
電極4と等しいオフアクシススパッタリング法で、基板
温度を約650℃以下にする。酸化物超電導薄膜13と絶縁
膜6との界面部分にはMgOが凝集し、酸化物超電導薄膜1
3と超電導チャネル1とが電気的に接合されるようにす
る。
酸化物超電導薄膜13上にフォトレジスタを表面が平ら
になるよう被覆し、第2図(l)に示すよう、超電導ゲ
ート電極4が表面に露出するまでArイオンエッチング等
で平坦にして本発明の超電導素子が完成する。
本発明の超電導素子を本発明の方法で作製すると、超
電導FETを作製する場合に要求される微細加工技術の制
限が緩和される。また、超電導チャネルに均一に電流を
流すことができるので素子の性能を向上させることがで
きる。従って、作製が容易であり、素子の性能も安定し
ており、再現性もよい。さらにゲート電極を薄く構成で
きるので高速動作が可能である。
発明の効果 以上説明したように、本発明の超電導素子は、超電導
チャネル中を流れる超電導電流をゲート電圧で制御する
構成となっている。従って、従来の超電導FETのよう
に、超電導近接効果を利用していないので微細加工技術
が不要である。また、超電導体と半導体を積層する必要
もないので、酸化物超電導体を使用して高性能な素子が
作製できる。
さらに、本発明の超電導素子は、極薄のゲート電極に
より、超電導チャネルのゲート長が短く構成されている
ので、オン/オフ動作が高速である。
本発明により、超電導技術の電子デバイスへの応用が
さらに促進される。
【図面の簡単な説明】
第1図は、本発明の超電導素子の概略図であり、 第2図は、本発明の方法により本発明の超電導素子を作
製する場合の工程を示す概略図であり、 第3図は、超電導ベーストランジスタの概略図であり、 第4図は、超電導FETの概略図である。 〔主な参照番号〕 1……超電導チャネル、 2……超電導ソース電極、 3……超電導ドレイン電極、 4……超電導ゲート電極、 5……基板

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】基板上に成膜された酸化物超電導薄膜で形
    成された超電導チャネルと、該超電導チャネルの両端近
    傍に配置され、前記超電導チャネルを構成する酸化物超
    電導体で構成された酸化物超電導薄膜による超電導ソー
    ス電極および超電導ドレイン電極と、前記超電導チャネ
    ル上にゲート絶縁層を介して配置され、該超電導チャネ
    ルに流れる電流を制御し、且つ前記超電導チャネルを構
    成する酸化物超電導体で構成された超電導ゲート電極と
    を具備する超電導素子において、前記超電導チャネル上
    に凝集により電気的接合が得られる絶縁体膜を具備し、
    前記超電導ソース電極および超電導ドレイン電極が、該
    凝集により電気的接合が得られる絶縁体膜上に配置さ
    れ、該凝集により前記超電導チャネルとの間で電気的接
    合を実現されており、前記超電導チャネルの酸化物超電
    導薄膜が、c軸配向の酸化物超電導体結晶で構成され、
    前記超電導ソース電極、超電導ドレイン電極および超電
    導ゲート電極の酸化物超電導薄膜が、a軸配向の酸化物
    超電導体結晶で構成されていることを特徴とする超電導
    素子。
  2. 【請求項2】請求項1に記載の超電導素子を作製する方
    法において、前記基板上に薄いc軸配向の酸化物超電導
    薄膜を成膜し、該c軸配向の酸化物超電導薄膜の上に凝
    集により電気的接合が得られる絶縁体膜を形成し、該絶
    縁体膜上にa軸配向の酸化物超電導薄膜を前記c軸配向
    の酸化物超電導薄膜との間で電気的接合が実現するよう
    形成する工程を含むことを特徴とする超電導素子の作製
    方法。
JP2294289A 1990-10-31 1990-10-31 超電導素子および作製方法 Expired - Lifetime JP2599499B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2294289A JP2599499B2 (ja) 1990-10-31 1990-10-31 超電導素子および作製方法
CA002054644A CA2054644C (en) 1990-10-31 1991-10-31 Superconducting device having an extremely short superconducting channel formed of extremely thin oxide superconductor film and method for manufacturing same
DE69118106T DE69118106T2 (de) 1990-10-31 1991-10-31 Aus extrem dünnem supraleitendem Oxydfilm gebildete supraleitende Einrichtung mit extrem kurzem Kanal und Verfahren zu dessen Herstellung
EP91402934A EP0484251B1 (en) 1990-10-31 1991-10-31 Superconducting device having an extremely short superconducting channel formed of extremely thin oxide superconductor film and method for manufacturing the same
US08/242,074 US5471069A (en) 1990-10-31 1994-05-13 Superconducting device having an extremely short superconducting channel formed of extremely thin oxide superconductor film
US08/518,493 US5637555A (en) 1990-10-31 1995-08-23 Method for manufacturing a three-terminal superconducting device having an extremely short superconducting channel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2294289A JP2599499B2 (ja) 1990-10-31 1990-10-31 超電導素子および作製方法

Publications (2)

Publication Number Publication Date
JPH04167572A JPH04167572A (ja) 1992-06-15
JP2599499B2 true JP2599499B2 (ja) 1997-04-09

Family

ID=17805774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2294289A Expired - Lifetime JP2599499B2 (ja) 1990-10-31 1990-10-31 超電導素子および作製方法

Country Status (1)

Country Link
JP (1) JP2599499B2 (ja)

Also Published As

Publication number Publication date
JPH04167572A (ja) 1992-06-15

Similar Documents

Publication Publication Date Title
US5434127A (en) Method for manufacturing superconducting device having a reduced thickness of oxide superconducting layer
US5466664A (en) Method for manufacturing a superconducting device having a thin superconducting channel formed of oxide superconductor material
US5739084A (en) Method for manufacturing a superconducting device having a reduced thickness of oxide superconducting layer
US5446015A (en) Superconducting device having a reduced thickness of oxide superconducting layer
US5854493A (en) Superconduting device having an extremely short superconducting channel formed of oxide superconductor material and method for manufacturing the same
JP2599499B2 (ja) 超電導素子および作製方法
JP2641976B2 (ja) 超電導素子および作製方法
JP2614939B2 (ja) 超電導素子および作製方法
JP2614940B2 (ja) 超電導素子および作製方法
JP2599498B2 (ja) 超電導素子および作製方法
JP2597743B2 (ja) 超電導素子の作製方法
JP2597747B2 (ja) 超電導素子および作製方法
JP2738144B2 (ja) 超電導素子および作製方法
JP2641978B2 (ja) 超電導素子および作製方法
JP2597745B2 (ja) 超電導素子および作製方法
JP2691065B2 (ja) 超電導素子および作製方法
JP2641966B2 (ja) 超電導素子および作製方法
JP2641975B2 (ja) 超電導素子および作製方法
JP2667289B2 (ja) 超電導素子および作製方法
JP2599500B2 (ja) 超電導素子および作製方法
JP2647251B2 (ja) 超電導素子および作製方法
JP2641971B2 (ja) 超電導素子および作製方法
JP2614941B2 (ja) 超電導素子および作製方法
JPH04168780A (ja) 超電導素子
JPH0249481A (ja) 酸化物系ジョセフソン接合装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees