JP2599498B2 - 超電導素子および作製方法 - Google Patents

超電導素子および作製方法

Info

Publication number
JP2599498B2
JP2599498B2 JP2259157A JP25915790A JP2599498B2 JP 2599498 B2 JP2599498 B2 JP 2599498B2 JP 2259157 A JP2259157 A JP 2259157A JP 25915790 A JP25915790 A JP 25915790A JP 2599498 B2 JP2599498 B2 JP 2599498B2
Authority
JP
Japan
Prior art keywords
superconducting
thin film
channel
oxide
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2259157A
Other languages
English (en)
Other versions
JPH04137679A (ja
Inventor
孝夫 中村
博史 稲田
道朝 飯山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2259157A priority Critical patent/JP2599498B2/ja
Priority to US07/766,184 priority patent/US5407903A/en
Priority to DE69115209T priority patent/DE69115209T2/de
Priority to EP91402595A priority patent/EP0478465B1/en
Priority to CA002052508A priority patent/CA2052508C/en
Publication of JPH04137679A publication Critical patent/JPH04137679A/ja
Priority to US08/280,123 priority patent/US5434127A/en
Application granted granted Critical
Publication of JP2599498B2 publication Critical patent/JP2599498B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、超電導素子およびその作製方法に関する。
より詳細には、新規な構成の超電導素子およびその作製
方法に関する。
従来の技術 超電導を使用した代表的な素子に、ジョセフソン素子
がある。ジョセフソン素子は、一対の超電導体をトンネ
ル障壁を介して結合した構成であり、高速スイッチング
動作が可能である。しかしながら、ジョセフソン素子は
2端子の素子であり、論理回路を実現するためには複雑
な回路構成になってしまう。
一方、超電導を利用した3端子素子としては、超電導
ベーストランジスタ、超電導FET等がある。第3図に、
超電導ベーストランジスタの概念図を示す。第3図の超
電導ベーストランジスタは、超電導体または常電導体で
構成されたエミッタ21、絶縁体で構成されたトンネル障
壁22、超電導体で構成されたベース23、半導体アイソレ
ータ24および常電導体で構成されたコレクタ25を積層し
た構成になっている。この超電導ベーストランジスタ
は、トンネル障壁22を通過した高速電子を利用した低電
力消費で高速動作する素子である。
第4図に、超電導FETの概念図を示す。第4図の超電
導FETは、超電導体で構成されている超電導ソース電極4
1および超電導ドレイン電極42が、半導体層43上に互い
に近接して配置されている。超電導ソース電極41および
超電導ドレイン電極42の間の部分の半導体層43は、下側
が大きく削られ厚さが薄くなっている。また、半導体層
43の下側表面にはゲート絶縁膜46が形成され、ゲート絶
縁膜46上にゲート電極44が設けられている。
超電導FETは、近接効果で超電導ソース電極41および
超電導ドレイン電極42間の半導体層43を流れる超電導電
流を、ゲート電圧で制御する低電力消費で高速動作する
素子である。
さらに、ソース電極、ドレイン電極間に超電導体でチ
ャネルを形成し、この超電導チャネルを流れる電流をゲ
ート電極に印加する電圧で制御する3端子の超電導素子
も発表されている。
発明が解決しようとする課題 上記の超電導ベーストランジスタおよび超電導FET
は、いずれも半導体層と超電導体層とが積層された部分
を有する。ところが、近年研究が進んでいる酸化物超電
導体を使用して、半導体層と超電導体層との積層構造を
作製することは困難である。また、この構造が作製でき
ても半導体層と超電導体層の間の界面の制御が難しく、
素子として満足な動作をしなかった。
また、超電導FETは、近接効果を利用するため、超電
導ソース電極41および超電導ドレイン電極42を、それぞ
れを構成する超電導体のコヒーレンス長の数倍程度以内
に近接させて作製しなければならない。特に酸化物超電
導体は、コヒーレンス長が短いので、酸化物超電導体を
使用した場合には、超電導ソース電極41および超電導ド
レイン電極42間の距離は、数10nm以下にしなければなら
ない。このような微細加工は非常に困難であり、従来は
酸化物超電導体を使用した超電導FETを再現性よく作製
できなかった。
さらに、従来の超電導チャネルを有する超電導素子
は、変調動作は確認されたが、キャリア密度が高いた
め、完全なオン/オフ動作ができなかった。酸化物超電
導体は、キャリア密度が低いので、超電導チャネルに使
用することにより、完全なオン/オフ動作を行う上記の
素子の実現の可能性が期待されている。しかしながら、
超電導チャネルを5nm以下の厚さにしなければならず、
そのような構成を実現することは困難であった。
そこで本発明の目的は、上記従来技術の問題点を解決
した、新規な構成の超電導素子およびその作製方法を提
供することにある。
課題を解決するための手段 本発明に従うと、基板上に成膜された酸化物超電導薄
膜で形成された超電導チャネルと、該超電導チャネルの
両側に配置され、前記超電導チャネルを構成する酸化物
超電導体で構成された酸化物超電導薄膜による超電導ソ
ース領域および超電導ドレイン領域と、前記超電導チャ
ネル上に配置されて該超電導チャネルに流れる電流を制
御するゲート電極とを具備する超電導素子において、前
記超電導チャネルの酸化物超電導薄膜が、c軸配向の酸
化物超電導体結晶で構成され、前記超電導ソース領域お
よび超電導ドレイン領域の酸化物超電導薄膜が、a軸配
向の酸化物超電導体結晶で構成されていることを特徴と
する超電導素子が提供される。
また、本発明では、上記の超電導素子を作製する方法
として、前記基板上に薄いc軸配向の酸化物超電導薄膜
を成膜し、該c軸配向の酸化物超電導薄膜の超電導チャ
ネルとなる部分上に前記ゲート電極を形成し、前記c軸
配向の酸化物超電導薄膜を超電導チャネルに加工し、該
超電導チャネルの両側にそれぞれa軸配向の酸化物超電
導体の薄膜を成長させて前記超電導ソース領域および超
電導ドレイン領域を形成する工程を含むことを特徴とす
る超電導素子の作製方法が提供される。
作用 本発明の超電導素子は、c軸配向の酸化物超電導薄膜
による超電導チャネルと、超電導チャネルの両側に配置
されたa軸配向の酸化物超電導薄膜による超電導ソース
領域および超電導ドレイン領域と、超電導チャネルを流
れる電流を制御するゲート電極とを具備する。本発明の
超電導素子では、超電導チャネルと超電導ソース領域お
よび超電導ドレイン領域とで結晶方向が異なる酸化物超
電導体の薄膜を使用している。
従来の超電導FETが、超電導近接効果を利用して半導
体中に超電導電流を流すのに対し、本発明の超電導素子
では、主電流は超電導体中を流れる。従って、従来の超
電導FETを作製するときに必要な微細加工技術の制限が
緩和される。
超電導チャネルは、ゲート電極に印加された電圧で開
閉させるために、ゲート電極により発生される電界の方
向で、厚さが5nm程度でなければならない。本発明によ
り、このような薄膜の超電導チャネルを実現される。
酸化物超電導体は、一般に結晶方向により超電導特性
が異なり、特に臨界電流密度は結晶のc軸に垂直な方向
が大きい。この結果、従来のソース電極、ドレイン電極
の構造では、極薄の超電導チャネルに均一に電流を流す
ことは難しい。本発明の超電導素子では、超電導ソース
領域および超電導ドレイン領域では主電流が基板に垂直
な方向に流れ、、超電導チャネルでは基板に平行な方向
に流れる。即ち、本発明の超電導素子は、超電導ソース
領域、超電導ドレイン領域および超電導チャネルのいず
れもが酸化物超電導体の臨界電流密度の大きい方向に主
電流が流れるように構成されている。
本発明の方法では、最初に基板上に約5nm程度の厚さ
のc軸配向の酸化物超電導薄膜を成膜する。このような
薄膜の酸化物超電導薄膜を成膜するには、薄膜の成長速
度をおよび成膜時間を厳密に制御する方法が一般的であ
り、スパッタリング法等を使用する場合にはこの方法が
好ましい。しかしながら、酸化物超電導体結晶は、各構
成元素がそれぞれ層状に重なった結晶構造であるので、
MBE(分子ビームエピタキシ)法で酸化物超電導体の適
当な数のユニットセルを積み上げる方法も好ましい。ま
た、c軸配向の酸化物超電導薄膜は、成膜時の基板温度
を約700℃とすることにより形成することが可能であ
る。
一方、本発明の超電導素子では超電導ソース領域およ
び超電導ドレイン領域はa軸配向の酸化物超電導薄膜で
構成しなければならない。従って、本発明の方法では、
上記のc軸配向の酸化物超電導薄膜を超電導チャネルに
加工し、この超電導チャネルの両側にa軸配向の酸化物
超電導薄膜を成膜する。a軸配向の酸化物超電導薄膜
は、成膜時の基板温度を約650℃以下とすることにより
形成可能である。
本発明の超電導素子は、超電導チャネルと超電導ソー
ス領域および超電導ドレイン領域との間に常電導層を有
することが好ましい。この常電導層は、超電導ソース領
域および超電導ドレイン領域を形成する際に、超電導チ
ャネルの酸化物超電導体から酸素が抜けることを防止す
る効果を有する。また、この常電導層により超電導チャ
ネルのc軸配向の酸化物超電導薄膜と超電導ソース領域
および超電導ドレイン領域のa軸配向の酸化物超電導薄
膜とが互いに干渉せず、どちらも配向性、結晶性のよい
薄膜となる。
上記の常電導層には、Au、Pt等酸化物超電導体と反応
性の低い金属を使用することが好ましく、厚さは、いさ
ゆるしみ出しにより超電導電流が超電導チャネルと超電
導ソース領域および超電導ドレイン領域との間に流れる
程度でなければならない。
本発明の方法に従って本発明の超電導素子を作製する
場合、酸化物超電導薄膜を微細に加工する工程が一切存
在しない。従って、従工技術の制限が緩和される。
本発明の超電導素子において、基板には、MgO、SrTiO
3等の酸化物単結晶基板が使用可能である。これらの基
板上には、配向性の高い結晶からなる酸化物超電導薄膜
を成長させることが可能であるので好ましい。また、表
面に絶縁層を有する半導体基板を使用することもでき
る。
また、本発明の超電導素子には、Y−Ba−Cu−O系酸
化物超電導体、Bi−Sr−Ca−Cu−O系酸化物超電導体、
Tl−Ba−Ca−Cu−O系酸化物超電導体等任意の酸化物超
電導体を使用することができる。
以下、本発明を実施例により、さらに詳しく説明する
が、以下の開示は本発明の単なる実施例に過ぎず、本発
明の技術的範囲をなんら制限するものではない。
実施例 第1図は、本発明の超電導素子の断面図を示す。第1
図の超電導素子は、基板5上に成膜された酸化物超電導
薄膜による超電導チャネル10、超電導ソース領域2およ
び超電導ドレイン領域3を具備する。超電導チャネル10
は厚さ5nmの薄膜のc軸配向の酸化物超電導薄膜で構成
され、超電導ソース領域2および超電導ドレイン領域3
は、厚さ約200nmのa軸配向の酸化物超電導薄膜で構成
されている。
超電導チャネル10と超電導ソース領域2および超電導
ドレイン領域3との間にはそれぞれAuの常電導体層14お
よび15が配置されている。常電導体層14および15の厚さ
は、500nm以下であり、いわゆるしみ出しにより超電導
チャネル10と超電導ソース領域2および超電導ドレイン
領域3との間に超電導電流が流れる。
超電導チャネル10上には、絶縁層6を介してゲート電
極4が配置されている。
第2図を参照して、本発明の超電導素子を本発明の方
法で作製する手順を説明する。まず、第2図(a)に示
すような基板5の表面に第2図(b)に示すよう約5nm
程度の極薄のc軸配向の酸化物超電導薄膜11をオフアク
シススパッタリング法、反応性蒸着法、MBE法、CVD法等
の方法で形成する。オフアクシススパッタリング法で酸
化物薄膜11を形成する場合の成膜条件を以下に示す。
スパッタリングガス Ar:90% O2:10% 圧 力 10Pa 基板温度 700℃ 基板5としては、MgO(100)基板、SrTiO3(100)基
板等の絶縁体基板、または表面に絶縁膜を有するSi等の
半導体基板が好ましい。このSi基板の表面にはCVD法でM
gAl2O4層が形成され、その上にスパッタリング法でBaTi
O3が積層されていることが好ましい。
酸化物超電導体としては、Y−Ba−Cu−O系酸化物超
電導体、Bi−Sr−Ca−Cu−O系酸化物超電導体、Tl−Ba
−Ca−Cu−O系酸化物超電導体が好ましい。
次に、第2図(c)に示すように酸化物超電導薄膜11
上に絶縁膜16を積層する。絶縁膜16の厚さは約10nm以上
のトンネル電流が無視できる厚さにする。絶縁膜16には
SiN、MgO等酸化物超電導薄膜との界面で大きな単位を作
らない絶縁体を用いることが好ましく、機械的応力の減
少の点から、酸化物超電導体と組成の近い絶縁膜を連続
形成することも好ましい。
次いでこの絶縁膜16上に第2図(d)に示すよう、ゲ
ート電極になる常電導体膜17および耐熱マスク膜9を形
成する。常電導体膜17は、真空蒸着法等任意の方法で形
成可能であり、厚さは約200nmにする。また、材料とし
てはAuまたはTi、W等の高融点金属、これらのシリサイ
ドを用いることが好ましい。上述のような絶縁膜16およ
び常電導体膜17は酸化物超電導薄膜11に連続して形成す
ることが望ましい。
耐熱マスク膜9には、例えばMo等の高融点金属が使用
でき、真空蒸着法等で形成することが可能である。
第2図(e)に示すよう耐熱マスク9を超電導チャネ
ルとなる部分の上側の部分91を残してエッチングにより
除去し、ゲート電極パターンを形成する。次に第2図
(f)に示すよう常電導体膜17、絶縁膜16および酸化物
超電導薄膜11をエッチングして、超電ゲート電極4、絶
縁層6および超電導チャネル10を形成する。このとき、
サイドエッチを促進し、ゲート電極4、絶縁層6の長さ
を減少させる。
このようにゲート電極4、絶縁層6、超電導チャネル
10を形成したら、第2図(g)に示すよう超電導チャネ
ル10の両端にAuにより常電導体層14、15を形成する。常
電導体層14、15は、Au膜を形成してそのAu膜に対して異
方性エッチングを施すことにより作製できる。次に、第
2図(h)に示すよう基板5上の超電導チャネル10の両
側にa軸配向の酸化物超電導薄膜で超電導ソース領域2
および超電導ドレイン領域3をオフアクシススパッタリ
ング法、反応性蒸着法、MBE法、CVD法等の方法で形成す
る。オフアクシススパッタリング法で超電導ソース領域
2および超電動ドレイン領域3を形成する場合の成膜条
件を以下に示す。
スパッタリングガス Ar:90% Or:10% 圧 力 10Pa 基板温度 640℃ 同時に、耐熱マスク91上にもa軸方向の酸化物超電導
薄膜19が成長するが、第2図(i)に示すよう耐熱マス
ク91としてMoを使用すれば成膜中に昇華して本発明の超
電導素子が完成する。また、耐熱マスク91に耐熱レジス
トでなく絶縁膜を使用してゲート電極4上に残したまま
でもよい。
本発明の超電導素子を本発明の方法で作製すると、超
電導FETを作製する場合に要求される微細加工技術の制
限が緩和される。また、超電導チャネルに均一に電流を
流すことができるので素子の性能を向上させることがで
きる。従って、作製が容易であり、素子の性能も安定し
ており、再現性もよい。
発明の効果 以上説明したように、本発明の超電導素子は、超電導
チャネル中を流れる超電導電流をゲート電圧で制御する
構成となっている。従って、従来の超電導FETのよう
に、超電導近接効果を利用していないので微細加工技術
が不要である。また、超電導体と半導体を積層する必要
もないので、酸化物超電導体を使用して高性能な素子が
作製できる。
本発明により、超電導技術の電子デバイスへの応用が
さらに促進される。
【図面の簡単な説明】
第1図は、本発明の超電導素子の概略図であり、 第2図は、本発明の方法により本発明の超電導素子を作
製する場合の工程を示す概略図であり、 第3図は、超電導ベーストランジスタの概略図であり、 第4図は、超電導FETの概略図である。 〔主な参照番号〕 2……超電導ソース領域、 3……超電導ドレイン領域、 4……ゲート電極、5……基板

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】基板上に成膜された酸化物超電導薄膜で形
    成された超電導チャネルと、該超電導チャネルの両側に
    配置され、前記超電導チャネルを構成する酸化物超電導
    体で構成された酸化物超電導薄膜による超電導ソース領
    域および超電導ドレイン領域と、前記超電導チャネル上
    に配置されて該超電導チャネルに流れる電流を制御する
    ゲート電極とを具備する超電導素子において、前記超電
    導チャネルの酸化物超電導薄膜が、c軸配向の酸化物超
    電導体結晶で構成され、前記超電導ソース領域および超
    電導ドレイン領域の酸化物超電導薄膜が、a軸配向の酸
    化物超電導体結晶で構成されていることを特徴とする超
    電導素子。
  2. 【請求項2】請求項1に記載の超電導素子を作製する方
    法において、前記基板上に薄いc軸配向の酸化物超電導
    薄膜を成膜し、該c軸配向の酸化物超電導薄膜の超電導
    チャネルとなる部分上に前記ゲート電極を形成し、前記
    c軸配向の酸化物超電導薄膜を超電導チャネルに加工
    し、該超電導チャネルの両側にそれぞれa軸配向の酸化
    物超電導体の薄膜を成長させて前記超電導ソース領域お
    よび超電導ドレイン領域を形成する工程を含むことを特
    徴とする超電導素子の作製方法。
JP2259157A 1990-09-28 1990-09-28 超電導素子および作製方法 Expired - Lifetime JP2599498B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2259157A JP2599498B2 (ja) 1990-09-28 1990-09-28 超電導素子および作製方法
US07/766,184 US5407903A (en) 1990-09-28 1991-09-27 Superconducting device having a reduced thickness of oxide superconducting layer
DE69115209T DE69115209T2 (de) 1990-09-28 1991-09-27 Verfahren zur Herstellung eines Supraleitungsbauelements mit reduzierter Dicke der supraleitenden Oxidschicht und dadurch hergestelltes Supraleitungsbauelement.
EP91402595A EP0478465B1 (en) 1990-09-28 1991-09-27 Method for manufacturing superconducting device having a reduced thickness of oxide superconducting layer and superconducting device manufactured thereby
CA002052508A CA2052508C (en) 1990-09-28 1991-09-30 Method for manufacturing superconducting device having a reduced thickness of oxide superconducting layer and superconducting device manufactured thereby
US08/280,123 US5434127A (en) 1990-09-28 1994-07-25 Method for manufacturing superconducting device having a reduced thickness of oxide superconducting layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2259157A JP2599498B2 (ja) 1990-09-28 1990-09-28 超電導素子および作製方法

Publications (2)

Publication Number Publication Date
JPH04137679A JPH04137679A (ja) 1992-05-12
JP2599498B2 true JP2599498B2 (ja) 1997-04-09

Family

ID=17330140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2259157A Expired - Lifetime JP2599498B2 (ja) 1990-09-28 1990-09-28 超電導素子および作製方法

Country Status (1)

Country Link
JP (1) JP2599498B2 (ja)

Also Published As

Publication number Publication date
JPH04137679A (ja) 1992-05-12

Similar Documents

Publication Publication Date Title
US5434127A (en) Method for manufacturing superconducting device having a reduced thickness of oxide superconducting layer
US5416072A (en) Superconducting device having an thin superconducting channel formed of oxide superconducting material
US5547923A (en) Method for manufacturing superconducting device having a reduced thickness of oxide superconducting layer
JP2599498B2 (ja) 超電導素子および作製方法
JP2641976B2 (ja) 超電導素子および作製方法
JP2667289B2 (ja) 超電導素子および作製方法
JP2614939B2 (ja) 超電導素子および作製方法
JP2691065B2 (ja) 超電導素子および作製方法
JP2614940B2 (ja) 超電導素子および作製方法
JP2597747B2 (ja) 超電導素子および作製方法
JP2597743B2 (ja) 超電導素子の作製方法
JP2599499B2 (ja) 超電導素子および作製方法
JP2641975B2 (ja) 超電導素子および作製方法
JP2647251B2 (ja) 超電導素子および作製方法
JP2599500B2 (ja) 超電導素子および作製方法
JP2738144B2 (ja) 超電導素子および作製方法
JP2641978B2 (ja) 超電導素子および作製方法
JP2597745B2 (ja) 超電導素子および作製方法
JP2680949B2 (ja) 超電導電界効果型素子の作製方法
JP2641966B2 (ja) 超電導素子および作製方法
JP2641971B2 (ja) 超電導素子および作製方法
JP2656853B2 (ja) 超電導素子および作製方法
JP2641974B2 (ja) 超電導素子および作製方法
JP2730368B2 (ja) 超電導電界効果型素子およびその作製方法
JP2641973B2 (ja) 超電導素子およびその作製方法