JPS60245149A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS60245149A
JPS60245149A JP10102884A JP10102884A JPS60245149A JP S60245149 A JPS60245149 A JP S60245149A JP 10102884 A JP10102884 A JP 10102884A JP 10102884 A JP10102884 A JP 10102884A JP S60245149 A JPS60245149 A JP S60245149A
Authority
JP
Japan
Prior art keywords
film
metal
contact
semiconductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10102884A
Other languages
English (en)
Inventor
Juichi Edamatsu
枝松 壽一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP10102884A priority Critical patent/JPS60245149A/ja
Publication of JPS60245149A publication Critical patent/JPS60245149A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体集積回路1.特に高密度半導体集積回
路におけるコンタクトの製造方法に関するものである。
従来例の構成とその問題点 近年、半導体集積回路の集積度は急速に上昇している。
それを支えているものの−っは微細構造形成技術である
。この微細構造形成技術により、半導体集積回路を構成
する半導体装置は微細化の一途をたどっている。MO8
型トランジスタの微細化の目安となるスケーリング則に
よると、MO8型トランジスタの大きさを1/に倍にす
るには、不純物濃度をに倍、各領域の厚さを17に倍、
供給電圧を17に倍にすればよいとされている。しかし
ながら、実際の問題としては、たとえは、フィールド部
の酸化膜を薄くすると、その部分での寄生容量が増加す
るため動作速度の低下をまねくことになシ、−律なスケ
ーリングは行なえない。
この結果、水平方向の微細化が急速に行なわれているの
に比較して、厚さ方向の寸法の縮小はゆるやかである。
したがって、層間絶縁膜を通してのコンタクト形成は、
コンタクト開口部の寸法に対する層間絶縁膜の厚さく以
下、アスペクト比という)が大きいものがめられるよう
になってきている。微細構造形成のために方向性の強い
エツチング方法によりコンタクト開口を行々ったものに
対して、従来の方法でコンタクト形成を行なうと。
第1図に示したように、金属配線3が、絶縁物被膜20
角の部分で段切れがおこり、良好なコンタクトが得られ
ない。但し、1はシリコン基板である。
このため、第2図に示すように、絶縁物被膜2の開口を
いわゆるテーパーエツチング法により行なうことにより
上記の問題を解決する方法が提案されている。しかし、
この方法においては、良好なコンタクト形成は容易であ
るが、コンタクト部分の段差は絶縁物被膜2の厚さだけ
残っており。
さらに上層に微細構造を形成する場合にこの段差が障害
となり、別途平坦化の工程を必要とする。
また、第3図に示すように、コンタクト開口部の近くに
、他の構造たとえばゲート電極9が存在する場合、コン
タクト上部の開口部の広がりのため金属配線3とゲート
電極9を絶縁している層間絶縁膜2の厚さが薄くなり、
耐圧不良などの原因となる。このため、テーパーエツチ
ング法を実施する場合、コンタクト部と他の構造との距
離を小さくするのが困難である。
ところで、本発明者は、コンタクト部に半導体基板を構
成する成分を選択的に堆積し、コンタクト開口部を埋め
込むという観点から、高アスペクト比のコンタクトにお
いても、良好なコンタクトを実現でき、同時にコンタク
ト部の表面の平坦化もあわせて実現できる方法を見出し
た。
発明の目的 本発明は以−Lの様な問題を解決すべく、高アスペクト
比のコンタクト形成において、断線のない良好なコンタ
クトを実現するとともに、コンタクト開口部と他の電極
などの構造との高密度化の障6、、−1 害のないコンタクト形成方法提供し、あわせて、コンタ
クト部の表面の平坦化も実現することを目的とする。
発明の構成 本発明は、コンタクトを形成すべき構造に対し第1の金
属あるいは半導体被膜を堆積し、半導体基板を構成する
成分のうち少なくとも1つを含む雰囲気により、前記半
導体基板と前記第1の金属あるいは半導体被膜の界面部
に、前記雰囲気中の成分を選択的に成長させることによ
り、高アスペクト比のコンタクト部における配線の段切
れのない良好なコンタクトを実現し、かつ、コンタクト
部の表面の平坦化も可能とするものである。
実施例の説明 以下本発明の一実施例について、図面を参照しながら説
明する。第4図(a)〜(0は本発明の一実施例におけ
るコンタクト形成方法の工程を断面により示すものであ
る。第4図(&)において、1はシリコン基板、2は絶
縁物被膜であり、両者は第1図の構成に含まれるものと
同じものである。第4図6/8.・ (a)の絶縁物被膜2にはコンタクト開口部が周知の方
法により形成されている。次に、第4図(b)に示すよ
うに第1の金属あるいは半導体被膜4を蒸着などの方法
により堆積する。このようにして形成した第1の金属あ
るいは半導体被膜4は、コンタクト開口部の側面には堆
積されないこともあるが、本発明の方法においては問題
とならない。
次に、以−Fの構造を形成した後、シリコン基板1を構
成する成分を含む雰囲気として四塩化ケイ素を含む雰囲
気中におくと、四塩化ケイ素の成分であるシリコンが、
第1の金属あるいは半導体被膜4に溶解する。ここで、
第1の金属あるいは半導体被膜4の材料としては、シリ
コンの溶解度が高いものを選択しておく必要がある。さ
て、第1の金属あるいは半導体被膜4に溶解したシリコ
ンは、絶縁物被膜2との界面では成長しないが、コンタ
クト部に堆積された第1の金属あるいは半導体被膜8と
シリコン基板1が接する界面において成長し、シリコン
の成長層5が形成される。コンタクト部に堆積された第
1の金属あるいは半導体被膜8中のシリコン濃度は前述
した成長現象により低下し、前記雰囲気中から前記コン
タクト部に堆積された第1の金属あるいは半導体被膜8
中にさらにシリコンが溶解する。
以−Lの機構により成長層6の厚みが増加する。
これを第4図(Q)に示す。
以−Eの工程により、成長層5の厚さを絶縁物被膜2の
厚さと同程度になるまで成長を行なうことができ、その
結果、第1の金属あるいは半導体被膜40表面はコンタ
クト部においても平坦となる(d)。
次に、第4図(e)に示すように、第2の金属被膜11
を堆積する。第2の金属被膜11は前記第1の金属ある
いは半導体被膜4とあわせて、これらの層を配線層とし
て使用する場合の電気伝導度を高めるために形成するも
のであり、抵抗率の小さ寿金属たとえばアルミニウムな
どを選択することが望ましい。第1の金属あるいは半導
体被膜4の電気伝導度が十分低いとみなされる用途にお
いては、第2の金属被膜11を設ける必要が々いのは言
う寸でもない。
次に、周知のホトリソグラフィーとエツチング技術によ
り、前記第1の金属あるいは半導体被膜4および第2の
金属被膜11に対し所望の配線ノくターンを形成する(
第4図(f))。第1の金属あるいは半導体被膜4だけ
で配線を形成した例を第7図に示す。
以−Eに述べた本発明によれば、コンタクト部の穴は垂
直に開口しても良好なコンタクトが得られ従来例に述べ
たようなコンタクト開口部の近傍の構造との絶縁不良の
問題をおこさず、微小領域において高アスペクト比のコ
ンタクトを形成することが可能である。また、コンタク
ト部の平坦性も実現できるので、コンタクト部の上層に
微細構造を形成するのが容易である。
本発明によるコンタクト形成方法は、・絶縁物被膜2が
一層からなる場合でなく、多層からなる場合に対しても
有効に適用することができる。
絶縁物被膜2が多層からなる場合には、コンタクト穴の
形成のだめのエツチングにおいて、各絶縁物被膜のエッ
チレートが異なり、オーバーハングを生じる場合が多い
。第5図にその様子を示す。
第6図に、層間絶縁膜が、絶縁物被膜2.第2の絶縁物
被膜6.および、第3の絶縁物被膜7の3層から構成さ
れている場合に1本発明のコンタクト形成法を適用した
実施例を示す。絶縁物被膜2のエッチレートが非常に大
きく、第2の絶縁物被膜6のオーバーハングが生じてい
る場合を示している。従来の方法によるコンタクト形成
方法によると第5図に示したように、コンタクト部に堆
積された金属配線12と金属配線3との段切れが非常に
おこりやすく、良好なコンタクトを実現するのは困難で
ある。しかし、本発明によるコンタクト形成方法により
、成長層6を第6図に示すように形成し、コンタクト部
に成長層5を選択的に成長させることにより、第1の金
属あるいは半導体被膜4と、半導体基板1との電気的接
続が得られ5また、コンタクト部の表面の平坦性も、第
6図と比較すると、前記成長層5を形成したことによる
改善がなされている。
1o 、 発明の効果 以−Eの様に本発明は、第1の金属あるいは半導体被膜
を堆積し、半導体基板を構成する成分を少なくとも1つ
含む雰囲気により、半導体基板と第1の金属あるいは半
導体被膜の界面のみに、前記雰囲気を構成する成分を選
択的に成長させ、コンタクト開口部を成長層により埋め
込むことにより微小領域において良好なコンタクトを得
ることができ、かつ、コンタクト部の平坦化の効果も得
られる優れたコンタクトを実現できるものである。
【図面の簡単な説明】
第1図は従来の方法により形成されたコンタクトの断面
図、第2図はテーパーエツチング法により形成されたコ
ンタクトの従来の断面図、第3図はMOSトランジスタ
のケート近傍にテーパーエツチング法により形成された
コンタクトの従来の断面図、第4図(IL)〜(f)は
本発明によるコンタクト形成方法の工程を示す断面図、
第6図は従来の方法により、多層の層間絶縁膜に対して
コンタクトを形成した断面図、第6図は第5図の構造に
対し、本発明の方法によりコンタクトを形成した断面図
、第7図は第1の金属あるいは半導体被膜のみで配線を
行なったコンタクトの断面図である。 1 ・シリコン基板、2・・・・・絶縁物被膜、3・・
・・金属配線、4・・・・・第1の金属あるいは半導体
被膜、6・・・・成長層、6・・・・・・第2の絶縁物
被膜、7・・・・第3の絶縁物被膜、8・・・コンタク
ト部に堆積された第1の金属あるいは半導体被膜、9・
・・・・・ゲート電極、10・・・・・・ゲート絶縁膜
、11・・・・第2の金属被膜、12・・・・・・コン
タクト部に堆積された金属あるいは半導体被膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名@1
図 2 第2図 第3図 @4図

Claims (2)

    【特許請求の範囲】
  1. (1)半導体基板表面に被着された絶縁物被膜と、前記
    絶縁物被膜に形成された開口部を含む構造に対し、金属
    あるいは半導体被膜を堆積する工程と、前記半導体基板
    を構成する成分を少なくとも1つ含む雰囲気により、前
    記半導体基板が前記金属あるいは半導体被膜と抜する界
    面のみに、前記雰囲気を構成する成分の少々くとも1つ
    を選択的に成長させ、前記開口部に埋め込む工程からな
    ることを特徴とする半導体装置の製造方法。
  2. (2)金属被膜を開口部の埋め込み工程の後に堆積させ
    ることを特徴とする特許請求の範囲第1項に記載の半導
    体装置の製造方法。 @)半導体基板がシリコンからなり、金属あるいは半導
    体被膜が、金、スズ、ゲルマニウム、チタニウム、パラ
    ジウム、白金のうち少なくとも1つを含むことを特徴と
    する特許請求の範囲第1項に2 、一 記載の半導体装置の製造方法。
JP10102884A 1984-05-18 1984-05-18 半導体装置の製造方法 Pending JPS60245149A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10102884A JPS60245149A (ja) 1984-05-18 1984-05-18 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10102884A JPS60245149A (ja) 1984-05-18 1984-05-18 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS60245149A true JPS60245149A (ja) 1985-12-04

Family

ID=14289725

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10102884A Pending JPS60245149A (ja) 1984-05-18 1984-05-18 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS60245149A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6284537A (ja) * 1985-10-08 1987-04-18 Nec Corp 半導体装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5834916A (ja) * 1981-08-25 1983-03-01 Toshiba Corp 半導体装置の製造方法
JPS5972131A (ja) * 1982-10-19 1984-04-24 Toshiba Corp 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5834916A (ja) * 1981-08-25 1983-03-01 Toshiba Corp 半導体装置の製造方法
JPS5972131A (ja) * 1982-10-19 1984-04-24 Toshiba Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6284537A (ja) * 1985-10-08 1987-04-18 Nec Corp 半導体装置

Similar Documents

Publication Publication Date Title
JPH0360055A (ja) 集積回路の製造方法
JPS63258021A (ja) 接続孔の形成方法
JP2684978B2 (ja) 半導体装置
JPS60245149A (ja) 半導体装置の製造方法
JPS6292470A (ja) 半導体装置
JPH04137562A (ja) 半導体装置
JPS60262443A (ja) 多層配線の形成方法
JPS63299142A (ja) 多層配線構造を有する半導体装置の製造方法
JPH04113655A (ja) 半導体装置およびその製造方法
JPH04123458A (ja) 半導体装置の製造方法
JP2570992B2 (ja) 半導体集積回路装置の製造方法
JPH01186657A (ja) 半導体装置の製造方法
JP2709200B2 (ja) 半導体装置の製造方法
JPH01140645A (ja) 半導体集積回路装置の製造方法
JP2738358B2 (ja) 半導体装置の製造方法
JPH1145936A (ja) 半導体装置およびその製造方法
JPH05166941A (ja) 半導体セルフアライン・コンタクト構造および製造方法
JPS59189657A (ja) 半導体装置の製造方法
JPS6149439A (ja) 半導体装置の製造方法
JPH06244187A (ja) 半導体装置の製造方法
JPH03276763A (ja) 半導体装置
JPH0298960A (ja) 半導体装置の製造方法
JPH0992719A (ja) 半導体装置の製造方法
JPH10189726A (ja) 半導体装置の製造方法
JPH0584666B2 (ja)