JPS59189657A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS59189657A
JPS59189657A JP6506083A JP6506083A JPS59189657A JP S59189657 A JPS59189657 A JP S59189657A JP 6506083 A JP6506083 A JP 6506083A JP 6506083 A JP6506083 A JP 6506083A JP S59189657 A JPS59189657 A JP S59189657A
Authority
JP
Japan
Prior art keywords
aluminum
film
silicon
layer
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6506083A
Other languages
English (en)
Inventor
Seiji Ueda
誠二 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electronics Corp
Priority to JP6506083A priority Critical patent/JPS59189657A/ja
Publication of JPS59189657A publication Critical patent/JPS59189657A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体集積回路装置の集積度の向上や配線抵抗
の減小を図るためのアルミニウム多層配線に関し、その
製造工程を改善し、製造歩留シや素子の信頼性向上を図
った新規な半導体装置の製造方法に関するものである。
従来例の構成とその問題点 近年、半導体集積回路装置の集積度の向上を図るため、
素子寸法の縮小と共に配線の多層化が活発に進められて
いる。MO8集積回路装置では、基板に形成した拡散層
、多結晶シリコン、アルミニウムなどが配線に用いられ
ている。素子の微細化に伴い、多結晶シリコンにかわり
、低抵抗の高融点金属が使われる傾向にあるが、実用上
多くの問題がある。このため、従来から用いられている
アルミニウムを見直し、これを多層構造化した、いわゆ
る、多層アルミニウム配線が注目されている。たとえば
、ゲートアレイなどの半導体集積回路装置では2〜3層
のアルミニウム配線が用いられている。しかし、アルミ
ニウムの多層配線は微細化や製造歩留り、素子の信頼性
に関して、多くの問題がある。
従来から実施されているアルミニウムの二層配線につい
て、製造工程断面図を用いて説明する。
第1図aはP型シリコン基板1の主面に二酸化硅素膜2
を形成し、この上に第1層アルミニウム3を蒸着し、写
真食刻法によシ、配線パターンの形成を行う。次に、第
1図bVC示すように層間絶縁膜4を堆積する。この層
間絶縁膜は気相成長法により形成した二酸化硅素又はリ
ン硅酸ガラス、プラズマ成長したシリコンナイトライド
膜などが一般的に用いられている。次に第1図Cの如く
、この層間絶縁膜4に、下層の第1層アルミニウム3と
上層の第2層アルミニウムとの接続部6を、与真食刻法
によシ開孔する。これはプラズマ・エツチング技術によ
シ層間絶縁膜4のみを選択的エツチングする。次に第1
図dの如く、この上に第2層アルミニウム6を堆積し、
写真食刻法によシ所定形状のパターン形成した後、水素
雰囲気などで、400〜450’Cで熱処理する。この
後、保護膜了を堆積する。3層以上の多層アルミニウム
配線についても同様な工程の繰り返しである。
このような従来方法では、第1層と第2層アルミニウム
の接触不良が発生しやすく、この原因は第1層アルミニ
ウム表面に生じたアルミニウム酸化物が残存しているこ
とである。これを除くため、第2層アルミニウム蒸着を
スパッタ方式で行い、蒸着前に逆スパッターによるスパ
ッタエッテヲ行ない、表面のアルミニウム酸化物を除き
、連続してアルミニウムを蒸着する方法が用いられてい
る。
゛しかし、このような従来方法では次のような問題があ
る。すなわち、第1に、MOS集積回路装置では、この
逆スハソターエッテによI)、MOS )ランジスタの
閾値の変動が生じ、これはアニール処理により完全には
回復しない。このためMOSトランジスタのゲート上部
で接続することは、影響が大き〈実施できない。第2に
、この接続部は第1層アルミニウムが平坦な部分上に設
ける必要があシ、下地が多層配線となシ、段差が大きく
なると、この接続のための面積が集積度向上の障害とな
る。第3に、傾斜部に開孔すると、逆スパツタ・エッチ
が均一にされず、傾斜部では接触抵抗が大きくなるから
である。
以上のように従来方法ではMOSトランジスタの閾値変
動や配線密度の向上が容易にできないという大きな問題
がある。
売切の目的 本発明はこのような従来のアルミニウムの多層配線の製
造方法の欠点を除くためになされたものてあり、多層の
アルミニウムの接続を容易に行い、素子の信頼性の向上
を図り、多層アルミニウム配線密度の向上を可能にする
半導体装置の製造方法を提供するものである。
発明の構成 本発明は2層のアルミニウム間の接続において、MOS
トランジスタの閾値変動などの素子の信頼性低下の防止
、製造歩留りと配線密度の向上を可能にするため、逆ス
パツタ・エッチを行うことなく、第1層アルミニウムに
、シリコンを連続してスパッタ蒸着し、第2層アルミニ
ウムとの間にシリコン膜を介して蒸着することにより、
接触抵抗を大きくすることなく、容易に接続できる条件
を児い出した。この2層のアルミニウム間に蒸着したシ
リコン膜を100八から600人にすれば、熱処理によ
り合金化し、接続部のシリコンはほぼ全て、アルミニウ
ム中へ移動し、接触抵抗の増大は発生しない。
本発明は前述の如く、第1層アルミニウム上にシリコン
を蒸着し、これを介して第2層アルミニウムを接続する
ことにより、素子の信頼性、製造歩留りと配線密度の向
上を図るものである。
実施例の説−明 次に本発明にかかる実施例について説明する。
第2図はMOS集積回路装置に適用した場合の、アルミ
ニウム2層配線の部分のみを、説明を容易にするために
示した断面図である。1はP型シリコン基板、2は二酸
化硅素膜、3は第1層アルミニウム配線、4は層間絶縁
膜、6は第2層アルミニウム、7は保護膜を示す。8は
スパッタ蒸着によシ堆積したシリコン膜であシ、第2層
アルミニウムのパターン形成後、熱処理により合金化す
ることにより、接続部のシリコンはアルミニウム中に移
動し、シリコン層はなぐなシ、この部分以外のシリコン
膜は一部、第1層アルミニウム中に移動し、一部は残る
02層のアルミニウムの接触抵抗は増大しない。
次に本実施例の製造工程を第3図に工8順断面図を用い
て示す。
第3図aに示す如く、P型シリコン基板1の主面に二酸
化硅素膜2を形成し、この上に第1層アルミニウム膜3
.シリコン膜8を連続してスパッタ蒸着する。シリコン
膜は100〜600Aとし、アルミニウム表面を酸化さ
れないように、同一真空中で連続してスパッタ蒸着する
。シリコン膜はリンを含んだものでも同様な効果がある
。次に、第3図すの如く、フォトレジスト9をマスクと
して、写真食刻法によシ、シリコン膜8.第1層アルミ
ニウム膜3を連続してエツチングする。次に7オトレジ
スト9を除去した後、第3図Cの如く、層間絶縁膜4を
堆積する。この層間絶縁膜4はプラズマ気相成長法によ
シ成長したチソ化硅素膜0.5μmと、リン硅酸ガラス
0.6μmの二層からなる。次に第3図dの如く、写真
食刻法により、接続部6を開孔する。層間絶縁膜4のみ
を選択的にエツチングし、シリコン膜8は残す。シリコ
ン膜8と層間絶縁膜4のエツチング選択比を考慮すると
、経験上シリコン膜厚400〜600八とした条件が、
均一にシリコン膜を残すために適当であった。次に第3
図eの如く、第2層アルミニウム6を蒸着し、写真食刻
法によりパターン形成する。アルミニウム蒸着の過程で
は逆スパツタエッチによるシ)ノごン膜80表面酸化膜
除去は不要である。第1層アルミニウム3と第2層アル
ミニウム6は、シリコン膜8を介して接触している。次
に45℃のN2−H2混合ガス雰囲気で熱処理し、合金
化すると、シリコン粒子は第1層及び第2層アルミニウ
ム中に移動し、シリコン膜厚は減少する。第1層アルミ
ニウム上のシリコン膜は一部残シ、アルミニウムと層間
絶縁膜4の接触によって生じる歪を軽減する。第1層と
第2層アルミニウムの接続部では、シリコン粒子が、両
層へ移動し、シリコン層はなくなる。そして、最終的に
は、この上に保護膜7を堆積して、第2図示構造にする
本実施例に係る第1層及び第2層アルミニウム膜が、他
の成分、例えば銅やシリコンなどとの合金膜であっても
、第1ノーアルミニウム合金上に、連続してシリコン膜
をスパッタ蒸着することにより同様な効果が得られる。
但し、シリコン・アルミニウム合金ではシリコン含有量
に応じて、シリコン膜厚最適値が異なる。
発明の効果 本発明による製造方法では、第1層アルミニウム上に、
シリコン膜を蒸着することによシ、アルミニウムの酸化
を防止できるため、第2層アルミニウム蒸着前に逆スパ
ツタエッチが不要となる〇従−)で、MoSトランジス
タの閾値は安定化し、素子の信頼性向上が図れた。また
、第1層アルミニウムの傾斜部分でも、開孔し、接続で
きるため、配線密度の向上が図れた。また、アルミニウ
ム膜と層間絶縁膜の間にシリコン膜が薄く残るため、接
触面で生じる歪を軽減する効果も得鳴れた。このような
効果は、アルミニウム合金膜についても認められた。
【図面の簡単な説明】
第1図a −dは従来の2層アルミニウム配線を有する
半導体装置の製造工程j臆断面図、第2図は本発明の実
施例にかかる半導体装置の断面図、第3図a % eは
その製造工程順断面図である。 1・・・・・半導体基板、2・・・・・二酸化硅素膜、
3・・・・・・第1層アルミニウム、4・・・・層間絶
縁膜、5・・・・・接続部、6・・・・・・第2層アル
ミニウム、7・・・・・・保護膜、8・・・・・・シリ
コン膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 3 第3図

Claims (2)

    【特許請求の範囲】
  1. (1)第1層アルミニウム膜上に、シリコン膜を堆積し
    、これらを写真食刻法によシバターン形成する工程と、
    この上に層間絶膜を形成し、これを開孔する工程と、第
    2層アルミニウム膜を蒸着し、写真食刻法によりパター
    ン形成する工程と、これを熱処理によりアルミニウム・
    シリコン合金全形成する工程を有する半導体装置の製造
    方法。
  2. (2)第1層及び第2層アルミニウムが、アルミニウム
    合金からなる特許請求の範囲第1項如記載の半導体装置
    の製造方法。
JP6506083A 1983-04-13 1983-04-13 半導体装置の製造方法 Pending JPS59189657A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6506083A JPS59189657A (ja) 1983-04-13 1983-04-13 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6506083A JPS59189657A (ja) 1983-04-13 1983-04-13 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS59189657A true JPS59189657A (ja) 1984-10-27

Family

ID=13276025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6506083A Pending JPS59189657A (ja) 1983-04-13 1983-04-13 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS59189657A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6196751A (ja) * 1984-10-17 1986-05-15 Nec Corp 半導体装置
US5204285A (en) * 1989-12-01 1993-04-20 Matsushita Electronics Corporation Method for patterning a metal layer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6196751A (ja) * 1984-10-17 1986-05-15 Nec Corp 半導体装置
US5204285A (en) * 1989-12-01 1993-04-20 Matsushita Electronics Corporation Method for patterning a metal layer

Similar Documents

Publication Publication Date Title
JP2544396B2 (ja) 半導体集積回路装置の製造方法
US4824803A (en) Multilayer metallization method for integrated circuits
US5529954A (en) Method of diffusing a metal through a silver electrode to form a protective film on the surface of the electrode
JPH05206135A (ja) 半導体装置の製造方法
JPH01202841A (ja) 半導体集積回路装置及びその製造方法
JPH0618213B2 (ja) 半導体装置の製造方法
JPS62113421A (ja) 半導体装置の製造方法
JPS59189657A (ja) 半導体装置の製造方法
JPH01255250A (ja) 多層配線形成方法
JPH0418760A (ja) 半導体装置
JP2554347B2 (ja) 半導体集積回路装置及びその製造方法
JP2747217B2 (ja) 半導体装置の製造方法
JP2772050B2 (ja) 多層配線構造体およびその製造方法
JPH02260535A (ja) 半導体装置の製造方法
JPH04296041A (ja) 半導体装置及びその製造方法
JP2950620B2 (ja) 半導体装置
JP3510943B2 (ja) 半導体装置の製造方法
JPH01270333A (ja) 半導体装置の製造方法
JPH0441510B2 (ja)
JPH03131032A (ja) 半導体装置およびその製造方法
JPH06244187A (ja) 半導体装置の製造方法
JPS62291948A (ja) 金属薄膜配線およびその製造方法
JPS6349901B2 (ja)
JPS6149440A (ja) 多層配線形成方法
JPH05283408A (ja) 半導体装置の製造方法