JPH0418760A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH0418760A
JPH0418760A JP3989889A JP3989889A JPH0418760A JP H0418760 A JPH0418760 A JP H0418760A JP 3989889 A JP3989889 A JP 3989889A JP 3989889 A JP3989889 A JP 3989889A JP H0418760 A JPH0418760 A JP H0418760A
Authority
JP
Japan
Prior art keywords
barrier metal
thin
electrode wiring
films
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3989889A
Other languages
English (en)
Inventor
Takahisa Inada
稲田 貴久
Masabumi Kubota
正文 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP3989889A priority Critical patent/JPH0418760A/ja
Publication of JPH0418760A publication Critical patent/JPH0418760A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業−1−の利用分野 本発明は、半導体装置に関するものであり、特に電極配
線構造に関するものである。
従来の技術 半導体装置の電極配線形成工程においては、電極配線材
料の選択が重要な要素となっている。特に、近年におい
ては、LSIの高集積化、高速化に伴い設計ルールはサ
ブミクロン領域に入り、様々な問題が生じてきた。
その一つがSi析出によるコンタクト抵抗の増大である
。第2図に示すように、Sl基板1上の層間絶縁膜2を
選択エツチングすることによって、コンタクトホール3
を開口した後、Al−3I4を直接堆積し電極配線を形
成すると、コンタクトホール3にSi5が析出してしま
う。析出するSlの粒径は1μmを超すものさえあるた
め、サブミクロンルールによるLSIにおいては大きな
問題となる。この解決のため、最近では、第3図に示す
ように、バリヤー−メタル6とAl−5i7の積層構造
を用いるようになってきた。この構造によれば、バリヤ
ー・メタル6としてTiNやTiWなどの高融点金属加
合物を用いると、Sl析出物8は生じないため、コンタ
クト抵抗は増大しない。また、高融点金属シリサイドを
用いた場合には、バリヤー・メタル6とA1−5i7の
間にSi析出物8が生じてしまうこともあるが、S1基
板1とのコンタクトはバリヤーeメタル6が受は持つう
えにバリヤー・メタル6とAl−817間の接触面積が
広いため、コンタクト抵抗の増大を低減することができ
る。
他の問題としては、Al−3i配線のストレスマイグレ
ーションとエレクトロマイグレーンヨンカ挙ケられる。
これらの現象は、AI原子が粒界に沿って移動し、粒界
にボイドを形成、成長し、さらには断線を起こすという
ものである。この解決策として、Al−5+配線に替え
てAl−5i−Cu配線を用いるようになってきている
発明が解決しようとする課題 しかし、従来の技術によると、Al−5t−Cu配線の
エツチング後の水洗工程において腐食が生じ、断線しや
す(、また、ストレスマイグレーション及びエレクトロ
マイグレーションの防止も不十分なため、歩留まりが低
く、寿命も短いため、信頼性上問題となっている。
本発明は、」二連の問題点に鑑みてなされたものであり
、電極配線におけるストレスマイグレーション、エレク
トロマイグレーション及び断線を阻止し、電極配線の歩
留り、信頼性の向上を提供することを目r自とする。
課題を解決するための手段 本発明は、電極配線として、バリヤー・メタルものであ
る。
作用 本発明によると、」1記の構成により、電極配線形成り
が、バリヤー拳メタル薄刀莫で」1下をはさまれたAl
系合金薄膜を複数回積層したものからなるため、粒界て
のAI原子の拡散や、水洗による腐食の発生が、バリヤ
ー・メタル薄膜ではさまれたAl系合金薄膜の限られた
範囲内でくい止められる。その結果、電極配線材料の断
面の大面積にわたるボイドの発生や腐食を防止でき、ま
た、ボイド発生部においてもその上下のバリヤー争メタ
ル層がつながっているため、断線を防止することも可能
である。このように、本発明によると、ストレスマイグ
レーションやエレクトロマイグレーションや腐食に対し
て効果があるだけでなく、Al系合金薄膜と81基板の
間にはバリヤー・メタルが存在するため、従来問題とな
ってきたS1析出物によるコンタクト抵抗増大の低減に
対しても効果がある。
実施例 第1図(a)〜(b)は、本発明の実施例の工程順の断
面図である。まず、第1図(a)に示すように、半導体
基板1の上に熱酸化法あるいは気相成長法により層間絶
縁膜2を形成し、フォトレジストマスクを用いた選択エ
ツチングによりコンタクトホール3を開口する。そして
、ホトレジストマスクを除去し、コンタクトホール3部
のS+基板1上の自然酸化膜をウェットエツチングによ
り除去した後、第1図(b)に示すようにバリヤー−メ
タルきして、TiN9をスパッタリング法で堆積する。
TiN9の膜厚としては、薄すぎるとバリヤー効果がな
くなるので+00nm程度堆積すると良い。このTiN
9のかわりに、TIWやMoS IX’i  ws l
 xなどのシリサイドを用いても同様の効果が得られる
。また、バリヤー・メタルを単層膜ではなく、その下に
5部m程度のTiを堆積させた積層構造(例えばTIN
/Ti)にするとコンタクト抵抗は低くなり、S1基板
1との密着性も良くなる。
次に、A1系合金薄膜としてAl−5j−CulOを2
50nrfl程度スパッタリング法により堆積する。そ
して次に第2層めのバリヤー・メタルとしてTINII
を1100n程度スパッタリング法により堆積する。続
いて、第2層めのAl系合金薄膜としてAl−3l−C
1l+2を2500m程度、第3層めのバリヤー・メタ
ルとしてのTiN13を1100n程度、第3層めめA
l系合金薄膜としてA1−3t−Cu14を250nm
程度、第4層めのバリヤー−メタルとして、TiN15
を1100n程度スパッタリング法を用いて順次堆積(
積層)する。ここで、第2層め以降のバリヤー−メタル
きして、TINのかわりにTie、Mo5t、 、WS
Ix及びこれらの下にT1を堆積した積層膜を用いても
良い。
最後に、フォトレジスト16をマスクに用いて、TiN
9からTlNl5までの積層膜をエツチングし、フォト
レジスト16を除去し、第1図(C)に示すように電極
配線形成を完了する。なお、本実施例では、A1系合金
薄膜としてAl−5t−Cuを用いたが、A I −5
i1Al−Sj−Pd、  や純A1を用いても、同様
の効果が得られる。
発明の効果 本発明によると、電極配線材料が、Al系合金薄膜で形
成されているのではなく、バリヤー・メタル薄膜ではさ
まれ(区切られ)た複数の積層で形成されているため、
粒界でのAI原子の拡散、ボイドの形成会成長及び腐食
が広範囲に広がらず、ある領域内でくい止められた。ま
た、ボイドや腐食が生じても、バリヤー・メタルがつな
がっているため断線は起こらなかった。その結果、スト
レスマイグレーション及びエレクトロマイグレーション
が低減でき、電極配線の歩留りと信頼性の向」二が可能
となった。
【図面の簡単な説明】
第1図は、本発明の実施例にかかる電極配線形成方法の
工程順を示す断面図、第2図と第3図は、従来の技術に
よる電極形成後のコンタクト部の断面構造図である。 1・・・・S1基板、2・・・・層間絶縁膜、3・・・
・コンタクトホール、4・・・・Al−5i、5・・・
・Si析出物、6・・・・バリヤー・メタル、7・・・
・Al−3t、  8・・・・S1析出物、9 ・・・
4iN11Q−−−・Al−5l−Cu111=4+N
。 12−・・−AI−5t−Cu、  +3・−・・Ti
N、  +4−AI−Si−Cu、  15・・・TI
N、+6・・・・フォトレジスト。 呼 βS;曲−出卿 /、Si基仄

Claims (1)

    【特許請求の範囲】
  1.  半導体基板上に、バリヤー・メタル(高融点金属化合
    物及びシリサイド)薄膜とを交互に複数回積層堆積した
    電極配線を有することを特徴とする半導体装置。
JP3989889A 1989-02-20 1989-02-20 半導体装置 Pending JPH0418760A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3989889A JPH0418760A (ja) 1989-02-20 1989-02-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3989889A JPH0418760A (ja) 1989-02-20 1989-02-20 半導体装置

Publications (1)

Publication Number Publication Date
JPH0418760A true JPH0418760A (ja) 1992-01-22

Family

ID=12565782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3989889A Pending JPH0418760A (ja) 1989-02-20 1989-02-20 半導体装置

Country Status (1)

Country Link
JP (1) JPH0418760A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5648686A (en) * 1994-07-27 1997-07-15 Kabushiki Kaisha Toshiba Connecting electrode portion in semiconductor device
US5670823A (en) * 1992-06-15 1997-09-23 Kruger; James B. Integrated circuit barrier structure
KR100360740B1 (ko) * 1998-11-10 2002-11-13 인터내셔널 비지네스 머신즈 코포레이션 집적 회로용 상호 접속체 및 그 제조 방법
KR100560292B1 (ko) * 1998-12-29 2006-06-15 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성 방법
CN106158612A (zh) * 2015-04-14 2016-11-23 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5670823A (en) * 1992-06-15 1997-09-23 Kruger; James B. Integrated circuit barrier structure
US5648686A (en) * 1994-07-27 1997-07-15 Kabushiki Kaisha Toshiba Connecting electrode portion in semiconductor device
KR100360740B1 (ko) * 1998-11-10 2002-11-13 인터내셔널 비지네스 머신즈 코포레이션 집적 회로용 상호 접속체 및 그 제조 방법
KR100560292B1 (ko) * 1998-12-29 2006-06-15 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성 방법
CN106158612A (zh) * 2015-04-14 2016-11-23 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Similar Documents

Publication Publication Date Title
US4937652A (en) Semiconductor device and method of manufacturing the same
US7132726B2 (en) Integrated semiconductor circuit having a logic and power metallization without intermetal dielectric
JPH02341A (ja) 半導体装置及びその製造方法
JP3296708B2 (ja) 金属導電体用多層Al合金構造
JP2511892B2 (ja) 多層薄膜配線及びその形成方法
JPH02137230A (ja) 集積回路装置
JPH0418760A (ja) 半導体装置
US5700721A (en) Structure and method for metallization of semiconductor devices
JPH03274732A (ja) 半導体集積回路装置
JP2000114370A (ja) 半導体装置
JPS63174336A (ja) 多層配線間のコンタクトにおける鉱散バリヤ層の形成方法
JPH0448854B2 (ja)
JPH0334545A (ja) 半導体装置の製造方法
JPH07183377A (ja) 半導体装置
JPH05343401A (ja) 半導体装置
JPH0417338A (ja) 半導体装置
JPS59189657A (ja) 半導体装置の製造方法
JPH02125431A (ja) 半導体装置
JPH0695516B2 (ja) 半導体装置
JP2000323477A (ja) 半導体装置の配線構造
JPH05243229A (ja) 半導体集積回路装置
JP2897313B2 (ja) 配線形成法
JPH02271628A (ja) 半導体装置
JPS62291948A (ja) 金属薄膜配線およびその製造方法
JPH02301143A (ja) 配線層の形成方法