JP3296708B2 - 金属導電体用多層Ａｌ合金構造 - Google Patents
金属導電体用多層Ａｌ合金構造Info
- Publication number
- JP3296708B2 JP3296708B2 JP33625595A JP33625595A JP3296708B2 JP 3296708 B2 JP3296708 B2 JP 3296708B2 JP 33625595 A JP33625595 A JP 33625595A JP 33625595 A JP33625595 A JP 33625595A JP 3296708 B2 JP3296708 B2 JP 3296708B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- element layer
- alloy
- barrier
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910000838 Al alloy Inorganic materials 0.000 title claims description 8
- 229910052751 metal Inorganic materials 0.000 title description 14
- 239000002184 metal Substances 0.000 title description 14
- 239000004020 conductor Substances 0.000 title description 9
- 229910045601 alloy Inorganic materials 0.000 claims description 26
- 239000000956 alloy Substances 0.000 claims description 26
- 230000004888 barrier function Effects 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 10
- 239000003870 refractory metal Substances 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 229910052802 copper Inorganic materials 0.000 claims description 7
- 239000006104 solid solution Substances 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 5
- 229910001092 metal group alloy Inorganic materials 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 3
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 239000002131 composite material Substances 0.000 claims description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims 2
- 238000004519 manufacturing process Methods 0.000 claims 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 10
- 239000010936 titanium Substances 0.000 description 10
- 230000008021 deposition Effects 0.000 description 7
- 238000001465 metallisation Methods 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 230000005012 migration Effects 0.000 description 5
- 238000013508 migration Methods 0.000 description 5
- 229910018182 Al—Cu Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000002244 precipitate Substances 0.000 description 4
- 238000001459 lithography Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910018138 Al-Y Inorganic materials 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 241000219492 Quercus Species 0.000 description 1
- 229910018540 Si C Inorganic materials 0.000 description 1
- 229910018594 Si-Cu Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910008465 Si—Cu Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- -1 aluminum-silicon-copper Chemical compound 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000003079 width control Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4827—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04026—Bonding areas specifically adapted for layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01021—Scandium [Sc]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】本発明の背景 本発明は集積回路（ＩＣ）用のメタライゼーション、よ
り具体的にはＳｉＩＣ用のＡｌを基本としたメタライゼ
ーションに係る。
り具体的にはＳｉＩＣ用のＡｌを基本としたメタライゼ
ーションに係る。
【０００２】ＩＣ中で、金属層はデバイス能動領域への
電気的接触を作るために用いられる。（たとえば、ＩＣ
の同じ高さにあるデバイス間のランナとして、あるいは
異なる高さにあるデバイス間の経路として）両方の場合
において、本質的に垂直な側壁を有する経路又は窓は、
下の層（たとえばデバイスの半導体能動領域又はメタラ
イゼーションの第１層の“金属１”と一般に呼ばれるも
の）の一部を露出するために、上の誘電体層中に、開け
られる。上の金属層からの金属プラグ（たとえば、デバ
イスコンタクトの場合の“金属１”又は相互接続の場合
に“金属２”と一般的に呼ばれるもの）は、開孔又は窓
を通して延び、金属層と半導体間（デバイスコンタク
ト）又は２つの金属層間（相互接続）の、電気的接続を
作る。簡単にするために、以下では、両方の場合の電気
的接続（金属と半導体、金属と金属）を、相互接続と呼
ぶことにする。
電気的接触を作るために用いられる。（たとえば、ＩＣ
の同じ高さにあるデバイス間のランナとして、あるいは
異なる高さにあるデバイス間の経路として）両方の場合
において、本質的に垂直な側壁を有する経路又は窓は、
下の層（たとえばデバイスの半導体能動領域又はメタラ
イゼーションの第１層の“金属１”と一般に呼ばれるも
の）の一部を露出するために、上の誘電体層中に、開け
られる。上の金属層からの金属プラグ（たとえば、デバ
イスコンタクトの場合の“金属１”又は相互接続の場合
に“金属２”と一般的に呼ばれるもの）は、開孔又は窓
を通して延び、金属層と半導体間（デバイスコンタク
ト）又は２つの金属層間（相互接続）の、電気的接続を
作る。簡単にするために、以下では、両方の場合の電気
的接続（金属と半導体、金属と金属）を、相互接続と呼
ぶことにする。
【０００３】ＳｉＩＣにおいて、アルミニウム合金はそ
のような金属層用に、最も一般的に用いられている材料
である。典型的な場合、これらのＡｌを基本とする層
は、スパッタリングのような単一工程堆積により、単一
材料として、堆積させる。デバイスの能動領域への窓又
はコンタクトにおいて、典型的なメタライゼーション構
造は、順に堆積させたチタン（Ｔｉ）、チタン窒化物
（ＴｉＮ）及び必要に応じてもう１つのＴｉ層と、それ
に続くアルミニウム−シリコン（Ａｌ−Ｓｉ）又はアル
ミニウム−シリコン−銅（Ａｌ−Ｓｉ−Ｃｕ）合金のい
ずれか（両方ではない）を含む。構造はＳｉの移動及び
接合のスパイク形成を防止するよう、設計されている。
すなわち、Ａｌ合金中の固溶限界を満すＳｉ量を有する
Ａｌ−Ｓｉを基本とした合金は、デバイスを含むＳｉ基
体からＡｌ合金中へのＳｉの移動を防止するために用い
られ、一方Ｔｉ及びＴｉＮ層はＳｉ基体中へＡｌスパイ
クが浸入するのを防止する金属相互接続間の障壁層とし
て働く。
のような金属層用に、最も一般的に用いられている材料
である。典型的な場合、これらのＡｌを基本とする層
は、スパッタリングのような単一工程堆積により、単一
材料として、堆積させる。デバイスの能動領域への窓又
はコンタクトにおいて、典型的なメタライゼーション構
造は、順に堆積させたチタン（Ｔｉ）、チタン窒化物
（ＴｉＮ）及び必要に応じてもう１つのＴｉ層と、それ
に続くアルミニウム−シリコン（Ａｌ−Ｓｉ）又はアル
ミニウム−シリコン−銅（Ａｌ−Ｓｉ−Ｃｕ）合金のい
ずれか（両方ではない）を含む。構造はＳｉの移動及び
接合のスパイク形成を防止するよう、設計されている。
すなわち、Ａｌ合金中の固溶限界を満すＳｉ量を有する
Ａｌ−Ｓｉを基本とした合金は、デバイスを含むＳｉ基
体からＡｌ合金中へのＳｉの移動を防止するために用い
られ、一方Ｔｉ及びＴｉＮ層はＳｉ基体中へＡｌスパイ
クが浸入するのを防止する金属相互接続間の障壁層とし
て働く。
【０００４】そのようなＳｉを含むＡｌ合金を使用する
ことにより、溶解度の条件は満足するが、従来の装置
（例えばクラスタトール）中で、典型的な温度（たとえ
ば２００−４００℃）において、Ｔｉ／ＴｉＮ又はＴｉ
／ＴｉＮ／Ｔｉ上にＡｌ−Ｓｉ又はＡｌ−Ｓｉ−Ｃｕを
堆積させると、Ａｌ層中にＳｉの析出物を生じる。Ｓｉ
の析出反応はＡｌ層の自由表面で最も顕著で、堆積工程
中又は堆積温度からウエハを冷却した直後に起る。その
反応はＴｉを基本とする合金又は化合物層を含むメタラ
イゼーションにおいて、最も顕著である。このＳｉ析出
はＡｌ合金層自由表面の荒さを増し、その後のリソグラ
フィ工程（パターン形成）において、プロセス上の問題
を発生させる。すなわち、ステッパの焦点をよく合わせ
ることができず、印刷が悪く、線幅制御も悪くなる。更
に、自由表面におけるＳｉ析出物は、Ａｌを基本とした
相互接続が、誘電体のような不活性化層で封じられた
時、応力により誘発される空孔発生の核生成位置とし
て、働く可能性がある。従って、Ｓｉ析出物は表面荒れ
を通して、リソグラフィプロセスを劣化させ、応力によ
り誘発される空孔を通して、相互接続の信頼性を下るた
め、問題である。
ことにより、溶解度の条件は満足するが、従来の装置
（例えばクラスタトール）中で、典型的な温度（たとえ
ば２００−４００℃）において、Ｔｉ／ＴｉＮ又はＴｉ
／ＴｉＮ／Ｔｉ上にＡｌ−Ｓｉ又はＡｌ−Ｓｉ−Ｃｕを
堆積させると、Ａｌ層中にＳｉの析出物を生じる。Ｓｉ
の析出反応はＡｌ層の自由表面で最も顕著で、堆積工程
中又は堆積温度からウエハを冷却した直後に起る。その
反応はＴｉを基本とする合金又は化合物層を含むメタラ
イゼーションにおいて、最も顕著である。このＳｉ析出
はＡｌ合金層自由表面の荒さを増し、その後のリソグラ
フィ工程（パターン形成）において、プロセス上の問題
を発生させる。すなわち、ステッパの焦点をよく合わせ
ることができず、印刷が悪く、線幅制御も悪くなる。更
に、自由表面におけるＳｉ析出物は、Ａｌを基本とした
相互接続が、誘電体のような不活性化層で封じられた
時、応力により誘発される空孔発生の核生成位置とし
て、働く可能性がある。従って、Ｓｉ析出物は表面荒れ
を通して、リソグラフィプロセスを劣化させ、応力によ
り誘発される空孔を通して、相互接続の信頼性を下るた
め、問題である。
【０００５】本発明の要約 これらの問題及びその他の問題は、本発明の一視点に従
って、対処される。その場合、ＩＣは異なる組成のＡｌ
を基本とする材料の要素層から成る層として堆積させた
Ａｌを基本とする層を含む。
って、対処される。その場合、ＩＣは異なる組成のＡｌ
を基本とする材料の要素層から成る層として堆積させた
Ａｌを基本とする層を含む。
【０００６】ＳｉＩＣの一実施例において、第１の要素
層はＡｌ−Ｓｉを基本とする合金を含み、それは第１の
要素層中への本質的なＳｉの移動を防止し、第１の上の
第２の要素層は、析出により誘発される問題を軽減する
ため、本質的にＳｉを含まないＡｌを基本とする合金を
含む。
層はＡｌ−Ｓｉを基本とする合金を含み、それは第１の
要素層中への本質的なＳｉの移動を防止し、第１の上の
第２の要素層は、析出により誘発される問題を軽減する
ため、本質的にＳｉを含まないＡｌを基本とする合金を
含む。
【０００７】好ましい実施例において、エレクトロマイ
グレーション特性を改善するため、第２の要素層はＡｌ
を基本とする層の厚さの全体の、主要部分を占める。
グレーション特性を改善するため、第２の要素層はＡｌ
を基本とする層の厚さの全体の、主要部分を占める。
【０００８】詳細な記述 図面を参照すると、ＩＣの一部（１０）は基本（１２）
上に配置された導電層（３０）を含む。基体（１２）は
層（３０）の下の任意の領域を、概略的に表わすことを
意図しており、従って、例えば基体（１２）は中にデバ
イス領域が形成されている半導体基体（たとえば基板又
は基板上に配置されたエピタキシャル層）を含んでよ
い。具体的には基体（１２）はＳｉ単結晶基板を含んで
よい。あるいは、基体（１２）はＩＣ中の他の導電体か
ら、導電体（３０）を分離する絶縁層を、含んでよい。
加えて、示されているＩＣの一部（１０）は導電体（３
０）が相互接続として働くであろう窓又は開孔中に、配
置してもよく、あるいは導電体（３０）がランナとして
働くＩＣのフィールド中に配置してもよい。
上に配置された導電層（３０）を含む。基体（１２）は
層（３０）の下の任意の領域を、概略的に表わすことを
意図しており、従って、例えば基体（１２）は中にデバ
イス領域が形成されている半導体基体（たとえば基板又
は基板上に配置されたエピタキシャル層）を含んでよ
い。具体的には基体（１２）はＳｉ単結晶基板を含んで
よい。あるいは、基体（１２）はＩＣ中の他の導電体か
ら、導電体（３０）を分離する絶縁層を、含んでよい。
加えて、示されているＩＣの一部（１０）は導電体（３
０）が相互接続として働くであろう窓又は開孔中に、配
置してもよく、あるいは導電体（３０）がランナとして
働くＩＣのフィールド中に配置してもよい。
【０００９】本発明の一態様に従うと、導電体（３０）
は第１及び第２の要素層（１６）及び（２０）を含む。
これらの要素層は、異なるＡｌを基本とする合金を含
む。好ましい実施例において、第１の要素層（１６）は
第１の障壁層（１４）により、基体（１２）から分離さ
れている。別の実施例において、要素層それ自身もま
た、必要に応じて設ける第２の障壁層（１８）により、
分離してもよい。
は第１及び第２の要素層（１６）及び（２０）を含む。
これらの要素層は、異なるＡｌを基本とする合金を含
む。好ましい実施例において、第１の要素層（１６）は
第１の障壁層（１４）により、基体（１２）から分離さ
れている。別の実施例において、要素層それ自身もま
た、必要に応じて設ける第２の障壁層（１８）により、
分離してもよい。
【００１０】基体（１２）がＳｉのような移動性の材料
を含む半導体から形成すると、それはプロセス中、導電
体（３０）中に移動する。この場合、第１の要素層（１
６）は合金中のＳｉの固溶限界を満すよう十分なＳｉを
含むＡｌを基本とする合金を含む。たとえば、第１の要
素層（１６）は固溶限界を満す量のＳｉを有するＡｌ−
Ｓｉ−Ｃｕ合金を含む。
を含む半導体から形成すると、それはプロセス中、導電
体（３０）中に移動する。この場合、第１の要素層（１
６）は合金中のＳｉの固溶限界を満すよう十分なＳｉを
含むＡｌを基本とする合金を含む。たとえば、第１の要
素層（１６）は固溶限界を満す量のＳｉを有するＡｌ−
Ｓｉ−Ｃｕ合金を含む。
【００１１】しかし、先に述べたように、Ａｌを基本と
する合金中にＳｉが存在すると、合金の表面上にＳｉの
析出が生じ、リソグラフィの問題を伴う。この問題を軽
減するため、第２の要素層（２０）は異なるＡｌを基本
とする合金を含み、重要なことは、本質的にＳｉを含ま
ない（すなわち移動性の材料を含まない）ことである。
加えて、第２の要素層（２０）の合金は、良好なエレク
トロマイグレーション特性をもつことが、望ましい。た
とえば、第２の要素層（２０）は本質的にＳｉを含まな
いＡｌ−Ｃｕ合金を含む。Ａｌ−Ｃｕ合金のエレクトロ
マイグレーション特性が向上したことの利点を更に活か
すためには、第２の要素層（２０）は導電体（３０）の
厚さの主要部分を含むことが、望ましい。これらの特性
はＴｉ、ＴｉＮまたは両方で、要素層（２０）を被覆す
ることにより、更に改善される可能性がある。
する合金中にＳｉが存在すると、合金の表面上にＳｉの
析出が生じ、リソグラフィの問題を伴う。この問題を軽
減するため、第２の要素層（２０）は異なるＡｌを基本
とする合金を含み、重要なことは、本質的にＳｉを含ま
ない（すなわち移動性の材料を含まない）ことである。
加えて、第２の要素層（２０）の合金は、良好なエレク
トロマイグレーション特性をもつことが、望ましい。た
とえば、第２の要素層（２０）は本質的にＳｉを含まな
いＡｌ−Ｃｕ合金を含む。Ａｌ−Ｃｕ合金のエレクトロ
マイグレーション特性が向上したことの利点を更に活か
すためには、第２の要素層（２０）は導電体（３０）の
厚さの主要部分を含むことが、望ましい。これらの特性
はＴｉ、ＴｉＮまたは両方で、要素層（２０）を被覆す
ることにより、更に改善される可能性がある。
【００１２】一般に、ＳｉＩＣ用に適したＡｌを基本と
した合金は第１の要素層（１６）用にはＡｌ−Ｓｉ−
Ｘ、第２の要素層（２０）用にはＡｌ−Ｙを含む。ここ
で、Ｘ又はＹには、Ｃｕ、Ｓｃ、Ｇｅ、Ｐｄ、Ｎｂ、Ｍ
ｇ、Ｈｆ又はそれらの組合せが含まれ、Ｙは本質的にＳ
ｉを含まない。一般に、Ａｌ−Ｃｕ及びＡｌ−Ｓｉ−Ｃ
ｕ合金の組成は、重量にして約０．０５−５．０％のＣ
ｕと、重量にして約０．０５−５．０％のＳｉを含み、
第１の要素層中のＳｉの量は、合金中のＳｉの固溶限界
を満す。典型的な場合、合金は同じ条件で、重量にして
０．５−２．０％のＣｕ及び０．５−１．５％のＳｉを
含む。
した合金は第１の要素層（１６）用にはＡｌ−Ｓｉ−
Ｘ、第２の要素層（２０）用にはＡｌ−Ｙを含む。ここ
で、Ｘ又はＹには、Ｃｕ、Ｓｃ、Ｇｅ、Ｐｄ、Ｎｂ、Ｍ
ｇ、Ｈｆ又はそれらの組合せが含まれ、Ｙは本質的にＳ
ｉを含まない。一般に、Ａｌ−Ｃｕ及びＡｌ−Ｓｉ−Ｃ
ｕ合金の組成は、重量にして約０．０５−５．０％のＣ
ｕと、重量にして約０．０５−５．０％のＳｉを含み、
第１の要素層中のＳｉの量は、合金中のＳｉの固溶限界
を満す。典型的な場合、合金は同じ条件で、重量にして
０．５−２．０％のＣｕ及び０．５−１．５％のＳｉを
含む。
【００１３】同様に、障壁層（１４）及び（１８）は
（用いる時は）典型的な場合、耐熱性金属（たとえばＴ
ｉ）、耐熱性金属窒化物（たとえばＴｉＮ）又は耐熱性
金属合金（たとえばＴｉＷ）又はそれらの組合せ（例え
ばＴｉ／ＴｉＮ多数層）を含み、それらの作製方法とと
もに、当業者には良く知られている。
（用いる時は）典型的な場合、耐熱性金属（たとえばＴ
ｉ）、耐熱性金属窒化物（たとえばＴｉＮ）又は耐熱性
金属合金（たとえばＴｉＷ）又はそれらの組合せ（例え
ばＴｉ／ＴｉＮ多数層）を含み、それらの作製方法とと
もに、当業者には良く知られている。
【００１４】以下の実施例の記述において、すべての金
属層はスパッタリングにより堆積させると仮定するが、
本発明はこの技術には限定されない。（たとえば蒸着も
適当である可能性がある。）加えて、プロセスは現在の
技術のクラスターツール又は個々の堆積室を有する機械
で行うのが便利である。ウエハ全体での堆積の均一性を
改善するために、スパッタリングは平板ターゲットを用
いて行うのが好ましい。
属層はスパッタリングにより堆積させると仮定するが、
本発明はこの技術には限定されない。（たとえば蒸着も
適当である可能性がある。）加えて、プロセスは現在の
技術のクラスターツール又は個々の堆積室を有する機械
で行うのが便利である。ウエハ全体での堆積の均一性を
改善するために、スパッタリングは平板ターゲットを用
いて行うのが好ましい。
【００１５】この例では、デバイス領域（能動又は受動
又は両方）を含むＳｉＩＣウエハを含む基体（１２）を
用いた、第１の工程において、Ｔｉ／ＴｉＮ合成障壁層
（１４）を周知のプロセスを用い、ウエハの主表面上に
堆積させた。次に、３０００Åの厚さの第１の要素層
（１６）を、重量にして約０．７５％のＳｉと重量にし
て約０．５０％のＣｕ、残りがＡｌであるＡｌ−Ｓｉ−
Ｃｕ合金をスパッタすることにより、形成した。次の工
程は、要素層（１６）の上に直接（この場合、必要に応
じて設ける障壁層は省かれている）、３０００Å厚のＡ
ｌ−Ｃｕ要素層（２０）を、スパッタ堆積させることを
含んだ。要素層（２０）は０．５％のＣｕを含み、残り
はＡｌであった。それは合金中に意図的にはＳｉを含ま
せていない。上述のように、要素層は同じ厚さをもつ必
要はなく、ほとんどの場合、第２の要素層が第１のもの
より厚いことが望ましい。適当な厚さは、第１の要素層
の場合、１５００−３０００Å、第２の場合３０００−
６０００Åである。第１の要素層中のＳｉの量は、要素
層の質量と体積の関数である。従って、当業者は、固溶
限界の条件を満すために、第１の要素層（１６）の寸法
を、調整するであろう。
又は両方）を含むＳｉＩＣウエハを含む基体（１２）を
用いた、第１の工程において、Ｔｉ／ＴｉＮ合成障壁層
（１４）を周知のプロセスを用い、ウエハの主表面上に
堆積させた。次に、３０００Åの厚さの第１の要素層
（１６）を、重量にして約０．７５％のＳｉと重量にし
て約０．５０％のＣｕ、残りがＡｌであるＡｌ−Ｓｉ−
Ｃｕ合金をスパッタすることにより、形成した。次の工
程は、要素層（１６）の上に直接（この場合、必要に応
じて設ける障壁層は省かれている）、３０００Å厚のＡ
ｌ−Ｃｕ要素層（２０）を、スパッタ堆積させることを
含んだ。要素層（２０）は０．５％のＣｕを含み、残り
はＡｌであった。それは合金中に意図的にはＳｉを含ま
せていない。上述のように、要素層は同じ厚さをもつ必
要はなく、ほとんどの場合、第２の要素層が第１のもの
より厚いことが望ましい。適当な厚さは、第１の要素層
の場合、１５００−３０００Å、第２の場合３０００−
６０００Åである。第１の要素層中のＳｉの量は、要素
層の質量と体積の関数である。従って、当業者は、固溶
限界の条件を満すために、第１の要素層（１６）の寸法
を、調整するであろう。
【００１６】両方の要素層のスパッタ堆積は、９ｋＷの
パワー、２ｍTorrの圧力、３００℃のウエハ温度で行っ
た。しかし、これらのプロセスパラメータの適当な範囲
は、約１−２０ｋＷ、約１−２１ｍTorr及び約２００−
４００℃である。
パワー、２ｍTorrの圧力、３００℃のウエハ温度で行っ
た。しかし、これらのプロセスパラメータの適当な範囲
は、約１−２０ｋＷ、約１−２１ｍTorr及び約２００−
４００℃である。
【００１７】上で述べた構成は本発明の原理の応用を示
すために考えられる多くの可能な具体例を単に示すため
であることを、理解すべきである。当業者には、本発明
の精神及び視野を離れることなく、これらの原理に従
い、多くの他の構成が、考えられるであろう。
すために考えられる多くの可能な具体例を単に示すため
であることを、理解すべきである。当業者には、本発明
の精神及び視野を離れることなく、これらの原理に従
い、多くの他の構成が、考えられるであろう。
【００１８】要約すると、本発明の要素層の視点によ
り、１つにはＡｌ−Ｓｉ−Ｃｕ第１要素層によるＳｉ移
動によって生じる問題の制御が、もう１つにはＡｌ−Ｃ
ｕ第２要素層によるＳｉの析出によって生じる問題の制
御が、可能になる。この組合せにより、応力によって誘
発される移動効果が減り（従って信頼性が増し）、Ｓｉ
析出によりリソグラフィの問題が減り、Ａｌ−Ｃｕ合金
の特性によるエレクトロマイグレーション特性が向上す
る。もちろん、接合におけるスパイク形成（ＡｌがＳｉ
ウエハ中に浸入する）は、良質の第１の障壁層（１４）
により、最もよく対処される。
り、１つにはＡｌ−Ｓｉ−Ｃｕ第１要素層によるＳｉ移
動によって生じる問題の制御が、もう１つにはＡｌ−Ｃ
ｕ第２要素層によるＳｉの析出によって生じる問題の制
御が、可能になる。この組合せにより、応力によって誘
発される移動効果が減り（従って信頼性が増し）、Ｓｉ
析出によりリソグラフィの問題が減り、Ａｌ−Ｃｕ合金
の特性によるエレクトロマイグレーション特性が向上す
る。もちろん、接合におけるスパイク形成（ＡｌがＳｉ
ウエハ中に浸入する）は、良質の第１の障壁層（１４）
により、最もよく対処される。
【図１】本発明の一実施例に従うＳｉＩＣのメタライゼ
ーションの概略断面図である。
ーションの概略断面図である。
１０ ＩＣの一部 １２ 基体 １４ 障壁層 １６ 要素層 １８ 障壁層 ２０ 要素層 ３０ 導電層、層、導電体
───────────────────────────────────────────────────── フロントページの続き (72)発明者 チェリル アン ボーリンガー アメリカ合衆国 32836 フロリダ，オ ーランド，ダイヤモンド コーヴ サー クル 8367 (72)発明者 エドワード アラン デイン アメリカ合衆国 34769 フロリダ，セ イント クラウド，ミシシッピー アヴ ェニュー 328 (72)発明者 サイレッシュ マンシン マーチャント アメリカ合衆国 32835 フロリダ，オ ーランド，ヴァインランド オークス ブウルヴァード 8214 (72)発明者 アラン クマー ナンダ アメリカ合衆国 78733 テキサス，オ ースチン，カラカス ドライヴ 9400 (72)発明者 プラディップ クマー ロイ アメリカ合衆国 32819 フロリダ，オ ーランド，ヒデン アイヴェイ コート 7706 (72)発明者 クレタス ウォルター ウィルキンス, ジュニヤ アメリカ合衆国 32836 フロリダ，オ ーランド，カンバリー サークル 9719 審査官 大嶋 洋一 (56)参考文献 特開 昭63−44762（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/822 H01L 21/3205 H01L 27/04
Claims (10)
- 【請求項１】 Ｓｉ基体（１２）を準備する工程と、 第１の障壁層（１４）を少なくとも前記基体の一部上に
堆積する工程と、 第１の要素層（１６）を前記第１の障壁層上に堆積する
工程であって、前記第１の要素層はＡｌとＳｉを含み、
そこに含まれるＳｉの量がＳｉの固溶限界を満たしてい
る合金として堆積されている工程と、 第２の障壁層（１８）を前記第１の要素層上に堆積する
工程と、 第２の要素層（２０）を前記第２の障壁層上に堆積する
工程であって、前記第２の要素層が本質的にＳｉを含ま
ないＡｌの合金として堆積されている工程とを含み、 前記第１の障壁層、前記第１の要素層、前記第２の障壁
層および前記第２の要素層が導電性層を形成し、かつ前
記第２の要素層が前記導電性層の厚みの主要部分である
ことを特徴とするＡｌを基本とする層（３０）を含む集
積回路の作製方法。 - 【請求項２】 前記第２の要素層は、ＡｌおよびＣｕを
含む合金として堆積される請求項１に記載の方法。 - 【請求項３】 前記第１の要素層は、ＡｌおよびＳｉ、
またはＡｌ，ＣｕおよびＳｉを含む合金として堆積され
る請求項２に記載の方法。 - 【請求項４】 前記第１および第２の障壁層（１４，１
８）は、耐熱性金属、耐熱性金属窒化物、および耐熱性
金属合金、またはその組み合わせを含む群から選択され
た材料からなる、請求項２に記載の方法。 - 【請求項５】 前記第１および第２の障壁層は、Ｔｉ，
ＴｉＮおよびＴｉＷ、またはその組み合わせを含む群か
ら選択された材料として堆積される請求項４に記載の方
法。 - 【請求項６】 集積回路のデバイスが中に形成されるＳ
ｉ半導体基体（１２）と、 前記回路中の電気的接続を作るためのＡｌを基本とする
層（３０）とを含む集積回路において、 前記Ａｌを基本とする層（３０）は、異なる組成のＡｌ
を基本とする材料の要素層の合成層であって、ここで、
前記要素層は第１および第２の要素層（１６、２０）を
含み、前記第１の要素層（１６）は、その中のＳｉの量
がＳｉの固溶限界を満たす、ＡｌとＳｉの合金からな
り、前記第２の要素層（２０）は、本質的にＳｉを含ま
ないＡｌの合金からなり、 前記第１の障壁層、前記第１の要素層、前記第２の障壁
層および前記第２の要素層は導電性層を形成し、前記第
２の要素層が前記導電性層の厚さの主要部分であり、 さらに前記基体（１２）の一部と前記第１の要素層（１
６）の間に位置する第１の障壁層（１４）と、 前記第１および第２の要素層（１６，２０）の間に位置
する第２の障壁層（１８）を含むことを特徴とする集積
回路。 - 【請求項７】 前記第２の要素層（２０）が、Ａｌおよ
びＣｕの合金からなる、請求項６に記載の集積回路。 - 【請求項８】 前記第１の要素層が、ＡｌおよびＳｉ、
またはＡｌ，ＣｕおよびＳｉを含む合金からなる、請求
項７に記載の集積回路。 - 【請求項９】 前記第１および第２の障壁層（１４，１
８）は、耐熱性金属、耐熱性金属窒化物、および耐熱性
金属合金、またはその組み合わせを含む群から選択され
た材料からなる、請求項７に記載の集積回路。 - 【請求項１０】 前記第１および第２の障壁層は、Ｔ
ｉ，ＴｉＮおよびＴｉＷ、またはその組み合わせを含む
群から選択された材料からなる、請求項９に記載の集積
回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/365,652 US5561083A (en) | 1994-12-29 | 1994-12-29 | Method of making multilayered Al-alloy structure for metal conductors |
| US08/365652 | 1994-12-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08236707A JPH08236707A (ja) | 1996-09-13 |
| JP3296708B2 true JP3296708B2 (ja) | 2002-07-02 |
Family
ID=23439761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33625595A Expired - Fee Related JP3296708B2 (ja) | 1994-12-29 | 1995-12-25 | 金属導電体用多層Ａｌ合金構造 |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US5561083A (ja) |
| EP (1) | EP0720231A3 (ja) |
| JP (1) | JP3296708B2 (ja) |
| KR (1) | KR960026410A (ja) |
| SG (1) | SG34348A1 (ja) |
| TW (1) | TW298675B (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW520072U (en) * | 1991-07-08 | 2003-02-01 | Samsung Electronics Co Ltd | A semiconductor device having a multi-layer metal contact |
| JP3744980B2 (ja) * | 1995-07-27 | 2006-02-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| SG55246A1 (en) * | 1995-12-29 | 1998-12-21 | Ibm | Aluminum alloy for the damascene process for on-chip wiring applications |
| US5663108A (en) * | 1996-06-13 | 1997-09-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Optimized metal pillar via process |
| JPH1027797A (ja) * | 1996-07-10 | 1998-01-27 | Oki Electric Ind Co Ltd | Ａｌ／Ｔｉ積層配線およびその形成方法 |
| KR100415095B1 (ko) * | 1996-11-27 | 2004-03-31 | 주식회사 하이닉스반도체 | 반도체소자의제조방법 |
| US5943601A (en) * | 1997-04-30 | 1999-08-24 | International Business Machines Corporation | Process for fabricating a metallization structure |
| DE19734434C1 (de) * | 1997-08-08 | 1998-12-10 | Siemens Ag | Halbleiterkörper mit Rückseitenmetallisierung und Verfahren zu deren Herstellung |
| JP3500308B2 (ja) | 1997-08-13 | 2004-02-23 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 集積回路 |
| US6255688B1 (en) * | 1997-11-21 | 2001-07-03 | Agere Systems Guardian Corp. | Capacitor having aluminum alloy bottom plate |
| US6380627B1 (en) * | 1998-06-26 | 2002-04-30 | The Regents Of The University Of California | Low resistance barrier layer for isolating, adhering, and passivating copper metal in semiconductor fabrication |
| US6100195A (en) | 1998-12-28 | 2000-08-08 | Chartered Semiconductor Manu. Ltd. | Passivation of copper interconnect surfaces with a passivating metal layer |
| US6320265B1 (en) * | 1999-04-12 | 2001-11-20 | Lucent Technologies Inc. | Semiconductor device with high-temperature ohmic contact and method of forming the same |
| US7230316B2 (en) | 2002-12-27 | 2007-06-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having transferred integrated circuit |
| US7538401B2 (en) * | 2005-05-03 | 2009-05-26 | Rosemount Aerospace Inc. | Transducer for use in harsh environments |
| US20070013014A1 (en) * | 2005-05-03 | 2007-01-18 | Shuwen Guo | High temperature resistant solid state pressure sensor |
| US7628309B1 (en) | 2005-05-03 | 2009-12-08 | Rosemount Aerospace Inc. | Transient liquid phase eutectic bonding |
| US7400042B2 (en) * | 2005-05-03 | 2008-07-15 | Rosemount Aerospace Inc. | Substrate with adhesive bonding metallization with diffusion barrier |
| DE102016101801B4 (de) * | 2016-02-02 | 2021-01-14 | Infineon Technologies Ag | Lastanschluss eines leistungshalbleiterbauelements, leistungshalbleitermodul damit und herstellungsverfahren dafür |
| KR20190001445U (ko) | 2017-12-08 | 2019-06-18 | 최재양 | 삽입식 샤워기 홀더 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55132056A (en) * | 1979-04-03 | 1980-10-14 | Toshiba Corp | Semiconductor device |
| US4373966A (en) * | 1981-04-30 | 1983-02-15 | International Business Machines Corporation | Forming Schottky barrier diodes by depositing aluminum silicon and copper or binary alloys thereof and alloy-sintering |
| US4517225A (en) * | 1983-05-02 | 1985-05-14 | Signetics Corporation | Method for manufacturing an electrical interconnection by selective tungsten deposition |
| US4673623A (en) * | 1985-05-06 | 1987-06-16 | The Board Of Trustees Of The Leland Stanford Junior University | Layered and homogeneous films of aluminum and aluminum/silicon with titanium and tungsten for multilevel interconnects |
| US4910580A (en) * | 1987-08-27 | 1990-03-20 | Siemens Aktiengesellschaft | Method for manufacturing a low-impedance, planar metallization composed of aluminum or of an aluminum alloy |
| US4987562A (en) * | 1987-08-28 | 1991-01-22 | Fujitsu Limited | Semiconductor layer structure having an aluminum-silicon alloy layer |
| JPH01185948A (ja) * | 1988-01-21 | 1989-07-25 | Seiko Epson Corp | 半導体装置 |
| KR920005701B1 (ko) * | 1989-07-20 | 1992-07-13 | 현대전자산업 주식회사 | 반도체 집적회로 내의 소자 연결용 금속배선층 및 그 제조방법 |
| JPH04363024A (ja) * | 1990-11-30 | 1992-12-15 | Toshiba Corp | 半導体装置の製造方法 |
| US5345108A (en) * | 1991-02-26 | 1994-09-06 | Nec Corporation | Semiconductor device having multi-layer electrode wiring |
| DE4200809C2 (de) * | 1991-03-20 | 1996-12-12 | Samsung Electronics Co Ltd | Verfahren zur Bildung einer metallischen Verdrahtungsschicht in einem Halbleiterbauelement |
| KR940004256B1 (en) * | 1991-04-09 | 1994-05-19 | Samsung Electronics Co Ltd | Making method of semiconductor device |
| TW520072U (en) * | 1991-07-08 | 2003-02-01 | Samsung Electronics Co Ltd | A semiconductor device having a multi-layer metal contact |
| FR2678818B1 (fr) * | 1991-07-11 | 1995-07-13 | Olivier Ets Georges | Dispositif arrache-fils pour semelle de suceur d'aspirateur. |
| KR960010056B1 (ko) * | 1992-12-10 | 1996-07-25 | 삼성전자 주식회사 | 반도체장치 및 그 제조 방법 |
| US5427666A (en) * | 1993-09-09 | 1995-06-27 | Applied Materials, Inc. | Method for in-situ cleaning a Ti target in a Ti + TiN coating process |
| US5360995A (en) * | 1993-09-14 | 1994-11-01 | Texas Instruments Incorporated | Buffered capped interconnect for a semiconductor device |
| US5444022A (en) * | 1993-12-29 | 1995-08-22 | Intel Corporation | Method of fabricating an interconnection structure for an integrated circuit |
| US5523259A (en) * | 1994-12-05 | 1996-06-04 | At&T Corp. | Method of forming metal layers formed as a composite of sub-layers using Ti texture control layer |
-
1994
- 1994-12-29 US US08/365,652 patent/US5561083A/en not_active Expired - Lifetime
-
1995
- 1995-12-11 EP EP95308963A patent/EP0720231A3/en not_active Withdrawn
- 1995-12-25 JP JP33625595A patent/JP3296708B2/ja not_active Expired - Fee Related
- 1995-12-28 KR KR1019950060927A patent/KR960026410A/ko not_active Application Discontinuation
- 1995-12-28 SG SG1995002386A patent/SG34348A1/en unknown
-
1996
- 1996-03-26 TW TW085103603A patent/TW298675B/zh not_active IP Right Cessation
- 1996-06-26 US US08/668,310 patent/US5641994A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| SG34348A1 (en) | 1996-12-06 |
| KR960026410A (ko) | 1996-07-22 |
| EP0720231A2 (en) | 1996-07-03 |
| US5561083A (en) | 1996-10-01 |
| US5641994A (en) | 1997-06-24 |
| EP0720231A3 (en) | 1996-12-11 |
| TW298675B (ja) | 1997-02-21 |
| JPH08236707A (ja) | 1996-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3296708B2 (ja) | 金属導電体用多層Ａｌ合金構造 | |
| US5895265A (en) | Semiconductor device having cap-metal layer | |
| JPH08512435A (ja) | 高周波反応性スパッタリングされたタリウム、タングステンおよび金を備えたマイクロ回路用配線のための耐エレクトロマイグレーション金属被覆構造体 | |
| US4680612A (en) | Integrated semiconductor circuit including a tantalum silicide diffusion barrier | |
| JPH02222148A (ja) | 半導体装置 | |
| KR900007147B1 (ko) | 반도체장치 및 그의 제조방법 | |
| JP2951636B2 (ja) | メタライゼーション構造を製造する方法 | |
| JP2850393B2 (ja) | アルミニウム配線及びその製造方法 | |
| US6312830B1 (en) | Method and an apparatus for forming an under bump metallization structure | |
| JPS62240739A (ja) | 半導体配線材料用ｂ、ｃ、ｎ含有アルミニウム合金 | |
| US4680854A (en) | Forming low resistivity hillock free conductors in VLSI devices | |
| JPH0799303A (ja) | シリコン半導体デバイスの多層状金属被覆系 | |
| EP0307272A2 (en) | Aluminum alloy semiconductor interconnections having high purity titanium or niobium barrier layer | |
| NL194710C (nl) | Werkwijze voor het vervaardigen van een halfgeleiderinrichting. | |
| JP3368629B2 (ja) | 半導体装置 | |
| US5565380A (en) | Semiconductor device and process for production thereof | |
| JPS62240734A (ja) | 半導体配線材料用ｃ含有アルミニウム合金 | |
| JPS62240735A (ja) | 半導体配線材料用ｎ含有アルミニウム合金 | |
| JPH0448854B2 (ja) | ||
| JPH0418760A (ja) | 半導体装置 | |
| JPH05109656A (ja) | 非晶質窒化チタン膜を用いた金属配線形成方法 | |
| JPH0479146B2 (ja) | ||
| JP3346794B2 (ja) | 半導体装置及びその形成方法 | |
| KR940002766B1 (ko) | 평탄한 금속 배선의 형성 방법 | |
| JPH0695516B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020304 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080412 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090412 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090412 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100412 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100412 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110412 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120412 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130412 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130412 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140412 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |