JPH02222148A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH02222148A
JPH02222148A JP1042846A JP4284689A JPH02222148A JP H02222148 A JPH02222148 A JP H02222148A JP 1042846 A JP1042846 A JP 1042846A JP 4284689 A JP4284689 A JP 4284689A JP H02222148 A JPH02222148 A JP H02222148A
Authority
JP
Japan
Prior art keywords
layer
wiring
silicide
alloy
wiring layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1042846A
Other languages
English (en)
Inventor
Takahisa Yamaha
隆久 山葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP1042846A priority Critical patent/JPH02222148A/ja
Priority to US07/482,566 priority patent/US5036382A/en
Publication of JPH02222148A publication Critical patent/JPH02222148A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204Conductive materials
    • H01L23/53209Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226Via connections in a multilevel interconnection structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野j この発明は、集積回路装置等の半導体装置に関し、特に
シリサイド及びAn又はAl合金の積層からなる配線構
造の改良に関するものである。
[発明の概要] この発明は、シリサイド層にA文又はAl合金層を積層
して成る配線層において、A文又はA交合金層にシリサ
イド又は高融点金属層を積層したことにより低抵抗で信
頼性の高い配線を実現したものである。
[従来の技術J 従来、集積回路装置等の多層配線構造としては、第2図
に示すものが知られている。
第2図において、10はシリコン等からなる半導体基板
であり、その表面の一部には導電型決定不純物を含む不
純物ドープ領域12が形成されてぃる。
基板10の表面には、不純物ドープ領域12の一部に対
応したコンタクト孔を有する5i02等の下地絶縁膜1
4が形成されると共に、この下地絶縁膜14 J:には
、シリサイド層16及びAn又はAl合金層18を順次
に積層して成る第1配線層W1が形成され、第1配線層
W1は、下地絶縁膜14のコンタクト孔を介して不純物
ドープ領域12の一部にオーミック接触している。
下地絶縁膜14、−J:には、第1配線層W1の−・部
に対応したコンタクト孔を有するPSG (リンケイ酸
カラス)等の層間絶縁膜22が第1配線層W1をおおう
ように形成さると共に、居間絶縁膜22上には、A文又
はA文合金等の第2配線層W2が形成され、第2配線層
W2は、層間絶縁膜22のコンタクト孔を介して第1配
線層W1の一部にオーミンク接触している。
配線層W1又はW2を形成するだめのAM金合金しては
、A文にSi、Cu、Ti等の金属のうちの1又は複数
のものを混入したものが通常用いられる。
AM又はAf1合金層18の下層としてシリサイド層1
Bを設けたのは、不純物ドープ領域12に対するコンタ
ク]・抵抗を低減するためである。すなわち、AM又は
Af1合金層18に固溶度量−ににSiが含まれている
場合、配線形成後に導電性を向上させるためにあるいは
その他の目的で例えば350℃−・550℃で熱処理を
行なうと、コンタクト部に過剰シリコン塊S2.S3が
析出し、コンタクト抵抗を増大させてしまう。そこで、
シリサイド層16を設けておくと、過剰シリコン塊52
S3はシリサイド層16とAM又はAJI合金層18と
の境界部に形成されるようになり、A文又はA交合金層
18はシリサイド層16を介して低抵抗で不純物ドープ
領域12と電気接続されるようになる。
[発明が解決しようとする課題] 」−記した従来技術によると、配線形成後の熱処理工程
では、S2,33等の過剰シリコン塊の他にも、Sl、
34等の大きな過剰シリコン塊がA、Q−又はAJI合
金層18中に析出することが判明した。これは、シリサ
イド層lB中の過剰シリコンに起因するものである。
Sl、34等の過剰シリコン塊が第2配線層W2とのコ
ンタクト部に析出すると、層間コンタクト抵抗が増大し
たり、層間コンタクトがとれなかったりする不都合があ
る。また、Sl、34等の過剰シリコン塊が第1配線層
W1の延長途中に析出すると、実効的な配線断面積が減
少するため配線抵抗が増大したり、電流密度が増大する
ためエレクトロマイグレーション剛性が劣化したりする
不都合がある。
この発明の目的は、上記のような不都合をなくし、低抵
抗で高信頼な配線を実現することにある。
[課題を解決するための手段] この発明による半導体装置は、絶縁膜上に順次に積層さ
れたシリサイド層、AM又はA!;L合金層及びシリサ
イド又は高融点金属層の3層で配線層を構成したことを
特徴とするものである。シリサイドとしては、WS i
x  、Mo S ix等を用いることができ、高融点
金属としては、T i 、 W 。
Ti −W合金等を用いることができる。
また、このような3層構造の配線層は、多層配線構造に
おいて、上下の配線層のうち下層配線層として用いるこ
ともできる。
[作 用] この発明の構成によると、3層構造の配線層の延長途中
においてAM又は、Al合金層中に過剰シリコンが析出
してもAn又はA!;L合金層上のシリサイド又は高融
点金属層はAn又はA文合金層下のシリサイド層と共に
そのまま配線の用をなすので、AM又はAl合金層上に
シリサイド又は高融点金属層を設けない場合に比べて配
線抵抗を小さくできると共にエレクトロマイグレーショ
ン剛性を向上させることができ、しかもAll又は、A
l合金層の表面からの突起(ヒロック)発生を抑えるこ
ともできる。従って、低抵抗で信頼性の高い配線を実現
することができる。
また、」1記したように3層構造の配線層を上下の配線
層のうちの下層配線層として用いると、」ニ下の配線層
のコンタクト部ではA文又はA文合金層中に過剰シリコ
ンが析出してもAn又はAM合金層上にはシリサイド又
は高融点金属層か存在するため層間コンタクトをふさぐ
ことがなく、しかもj二層配線層はシリサイド又は高融
点金属層とオーミック接触するので、安定した層間コン
タクトをとることができると共にコンタクト抵抗の増大
を回避することができる。また、AM又はAJI合金層
はシリサイド又は高融点金属層でおおわれるため表面に
A文203膜が形成されず、このことによってもコンタ
クト抵抗の増大を防止することができる。
[実施例] 第1図は、この発明の一実施例による多層配線構造を示
すもので、第2図におけると同様の部分には同様の符号
を付して詳細な説明を省略する。
第1図に示す多層配線構造が第2図のものと異なる点は
、AJI又はAl合金層18上にシリサイド層20(こ
れは高融点金属層でもよい)を形成して第1配線層Wl
 を3層構造としたことである。
このような3層構造を得るには、下地絶縁膜14及びそ
のコンタクト孔をおおって例えばモリブデンシリサイド
をスパッタ法で被着した後順次にAM又はAM金合金び
シリサイドをスパッタ法で被着し、この後シリサイドー
A文又はAl合金シリサイドの積層を周知のホトリソグ
ラフィ技術により所望の配線パターンに従ってパターニ
ングすればよい。そして、3層構造の第1配線層W1を
形成した後は、層間絶縁膜22の形成、層間絶縁膜22
のコンタクト孔の形成、第2配線層W2の形成等の処理
を順次行なう。この結果、第2配線層W2は、居間絶縁
膜22のコンタクト孔を介してシリサイド層20とオー
ミック接触するようになる。
この後、従来例に関して前述したように導電性向上等の
目的で熱処理を行なうと、S1〜85等の過剰シリコン
塊がA4Qt又はA4Q、合金層18中に析出すること
があるが、このような析出はAJlj又はAl合金層1
8内に限られ、シリサイド層20と第2配線層W2との
コンタクト部には影響を及ぼさない。従って、第1及び
第2配線層間のコンタクト抵抗は第2図の場合に比べて
低減されると共に、第1配線層の配線抵抗も第2図の場
合に比べてシリサイド層20による抵抗減少に対応して
低減される。さらに、シリサイド層20でAn又は、A
l合金層18をおおったことでヒロック抑制効果及びエ
レクトロマイグレーション耐性向上効果も得られる。
なお、上記実施例では、2層配線構造において下層配線
層にこの発明を適用したが、この発明は、これに限らず
、3M以」二の多層配線構造において、2層目以上の配
線にも適用可能である。
[発明の効果] 以上のように、この発明によれば、配線層をシリサイド
−、Al又はAsL合金−シリサイド又は高融点金属の
3R構造としたので、低抵抗で信頼性の高い配線を実現
できる効果が得られるものである。
その」二、多層配線構造において、」1下の配線層のう
ちの下層配線層としてこの発明の3層構造の配線層を用
いると、層間コンタクト抵抗を低減できる付加的効果も
ある。
【図面の簡単な説明】
第1図は、この発明の一実施例による多層配線構造を示
す基板断面図、 第2図は、従来の多層配線構造の一例を示す基板断面図
である。 10・・・半導体基板、12・・・不純物ドープ領域、
14・・・下地絶縁膜、16・・・シリサイド層、18
・・・A文又はAl合金層、20・・・シリサイド層、
22・・・層間絶縁膜、W+・・・第1配線層、W2・
・・第2配線層、81〜S5・・・過剰シリコン塊。

Claims (1)

  1. 【特許請求の範囲】 1、絶縁膜上に順次に積層されたシリサイド層、Al又
    はAl合金層及びシリサイド又は高融点金属層を含む配
    線層をそなえたことを特徴とする半導体装置。 2、多層配線構造を有する半導体装置において、該多層
    配線構造は、 (a)第1の絶縁膜と、 (b)この第1の絶縁膜上に順次に積層されたシリサイ
    ド層、Al又はAl合金層及びシリサイド又は高融点金
    属層を含む第1の配線層と、 (c)この第1の配線層をおおって形成され、該第1の
    配線層の一部に対応したコンタクト孔を有する第2の絶
    縁膜と、 (d)この第2の絶縁膜上に形成され、前記コンタクト
    孔を介して前記第1の配線層の一部にオーミック接触す
    る第2の配線層と をそなえていることを特徴とする半導体装置。
JP1042846A 1989-02-22 1989-02-22 半導体装置 Pending JPH02222148A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP1042846A JPH02222148A (ja) 1989-02-22 1989-02-22 半導体装置
US07/482,566 US5036382A (en) 1989-02-22 1990-02-21 Semiconductor device having a multi-level wiring structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1042846A JPH02222148A (ja) 1989-02-22 1989-02-22 半導体装置

Publications (1)

Publication Number Publication Date
JPH02222148A true JPH02222148A (ja) 1990-09-04

Family

ID=12647366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1042846A Pending JPH02222148A (ja) 1989-02-22 1989-02-22 半導体装置

Country Status (2)

Country Link
US (1) US5036382A (ja)
JP (1) JPH02222148A (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04226054A (ja) * 1990-03-02 1992-08-14 Toshiba Corp 多層配線構造を有する半導体装置及びその製造方法
WO1992006498A1 (en) * 1990-09-28 1992-04-16 Seiko Epson Corporation Semiconductor device
KR0123185B1 (ko) * 1991-09-30 1997-11-26 다니이 아끼오 알루미늄배선 및 그 형성방법
JP2946978B2 (ja) * 1991-11-29 1999-09-13 ソニー株式会社 配線形成方法
IT1252056B (it) * 1991-11-22 1995-05-29 St Microelectronics Srl Procedimento per la realizzazione di contatti metallici ad alta stabilita' in un circuito integrato ad uno o piu' livelli di metallizzazione
US6051490A (en) * 1991-11-29 2000-04-18 Sony Corporation Method of forming wirings
JPH05198525A (ja) * 1992-01-21 1993-08-06 Sony Corp 配線構造及び配線の形成方法
US5403781A (en) * 1992-07-17 1995-04-04 Yamaha Corporation Method of forming multilayered wiring
JP2894165B2 (ja) * 1993-07-24 1999-05-24 ヤマハ株式会社 半導体装置
US6597067B1 (en) * 1994-02-28 2003-07-22 International Business Machines Corporation Self-aligned, lateral diffusion barrier in metal lines to eliminate electromigration
JP2953340B2 (ja) * 1995-03-29 1999-09-27 ヤマハ株式会社 配線形成法
US5539255A (en) * 1995-09-07 1996-07-23 International Business Machines Corporation Semiconductor structure having self-aligned interconnection metallization formed from a single layer of metal
US5844318A (en) 1997-02-18 1998-12-01 Micron Technology, Inc. Aluminum film for semiconductive devices
US5911113A (en) * 1997-03-18 1999-06-08 Applied Materials, Inc. Silicon-doped titanium wetting layer for aluminum plug
US5902131A (en) * 1997-05-09 1999-05-11 Ramtron International Corporation Dual-level metalization method for integrated circuit ferroelectric devices
US5969423A (en) * 1997-07-15 1999-10-19 Micron Technology, Inc. Aluminum-containing films derived from using hydrogen and oxygen gas in sputter deposition
US6222271B1 (en) * 1997-07-15 2001-04-24 Micron Technology, Inc. Method of using hydrogen gas in sputter deposition of aluminum-containing films and aluminum-containing films derived therefrom
JP2001508244A (ja) * 1997-11-10 2001-06-19 マイクロチップ テクノロジー インコーポレイテッド オーム接触およびバイア開口部のための低温金属充填領域
JPH11154701A (ja) * 1997-11-21 1999-06-08 Mitsubishi Electric Corp 半導体装置
KR100249047B1 (ko) * 1997-12-12 2000-03-15 윤종용 반도체 소자 및 그 제조 방법
US6242299B1 (en) 1999-04-01 2001-06-05 Ramtron International Corporation Barrier layer to protect a ferroelectric capacitor after contact has been made to the capacitor electrode
US7687917B2 (en) * 2002-05-08 2010-03-30 Nec Electronics Corporation Single damascene structure semiconductor device having silicon-diffused metal wiring layer
WO2004051726A1 (ja) * 2002-11-29 2004-06-17 Nec Corporation 半導体装置およびその製造方法
US8723654B2 (en) 2010-07-09 2014-05-13 Cypress Semiconductor Corporation Interrupt generation and acknowledgment for RFID
US9846664B2 (en) 2010-07-09 2017-12-19 Cypress Semiconductor Corporation RFID interface and interrupt
US9092582B2 (en) 2010-07-09 2015-07-28 Cypress Semiconductor Corporation Low power, low pin count interface for an RFID transponder

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6289343A (ja) * 1985-10-16 1987-04-23 Hitachi Ltd アルミニウム配線の構造
JPS62190850A (ja) * 1986-02-18 1987-08-21 Matsushita Electronics Corp 半導体装置
JPH01280335A (ja) * 1988-05-02 1989-11-10 Hitachi Ltd 半導体集積回路装置及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3614547A (en) * 1970-03-16 1971-10-19 Gen Electric Tungsten barrier electrical connection
US4843453A (en) * 1985-05-10 1989-06-27 Texas Instruments Incorporated Metal contacts and interconnections for VLSI devices
US4782380A (en) * 1987-01-22 1988-11-01 Advanced Micro Devices, Inc. Multilayer interconnection for integrated circuit structure having two or more conductive metal layers
US4824803A (en) * 1987-06-22 1989-04-25 Standard Microsystems Corporation Multilayer metallization method for integrated circuits
US4910580A (en) * 1987-08-27 1990-03-20 Siemens Aktiengesellschaft Method for manufacturing a low-impedance, planar metallization composed of aluminum or of an aluminum alloy

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6289343A (ja) * 1985-10-16 1987-04-23 Hitachi Ltd アルミニウム配線の構造
JPS62190850A (ja) * 1986-02-18 1987-08-21 Matsushita Electronics Corp 半導体装置
JPH01280335A (ja) * 1988-05-02 1989-11-10 Hitachi Ltd 半導体集積回路装置及びその製造方法

Also Published As

Publication number Publication date
US5036382A (en) 1991-07-30

Similar Documents

Publication Publication Date Title
JPH02222148A (ja) 半導体装置
JP3482779B2 (ja) 半導体装置およびその製造方法
JPS6419763A (en) Improved integrated circuit structure and method of forming improved integrated circuit structure
JPH0760852B2 (ja) 銅合金導電プラグ形成方法及び装置
JP3296708B2 (ja) 金属導電体用多層Al合金構造
US5266519A (en) Method for forming a metal conductor in semiconductor device
JP3104534B2 (ja) 半導体装置とその製法
JP3111466B2 (ja) メッキ配線層を備えた半導体装置の製造方法
JPH03274732A (ja) 半導体集積回路装置
JPH0417338A (ja) 半導体装置
JPH0418760A (ja) 半導体装置
JP2897313B2 (ja) 配線形成法
JPH0479146B2 (ja)
JP2893794B2 (ja) 半導体装置
JP3035945B2 (ja) 半導体装置
JP2001102383A (ja) 半導体装置及びその製造方法
JPS63147346A (ja) 半導体集積回路装置
JPS61120442A (ja) 半導体装置
JPH04162531A (ja) 半導体装置の製造方法
JP2945010B2 (ja) 半導体装置
JP3393455B2 (ja) 半導体装置及び半導体装置の製造方法
JPH0245958A (ja) 半導体装置及びその製造方法
JPH0334545A (ja) 半導体装置の製造方法
JP2947800B2 (ja) 半導体装置
JPH02271628A (ja) 半導体装置