JP2001102383A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2001102383A JP2001102383A JP2000238692A JP2000238692A JP2001102383A JP 2001102383 A JP2001102383 A JP 2001102383A JP 2000238692 A JP2000238692 A JP 2000238692A JP 2000238692 A JP2000238692 A JP 2000238692A JP 2001102383 A JP2001102383 A JP 2001102383A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- connection hole
- semiconductor device
- insulating film
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 高融点金属層たるメッキ配線層の採用によっ
て、信頼性の高い配線構造を有する半導体装置及びその
製造方法を提供すること。 【解決手段】 接続孔２３、３０を介して下層表面に接
続する導電性下地膜２１，２２、２８、２９と、上記接
続孔の内部に形成された高融点金属からなる埋込み層２
３、３０と、上記接続孔の上方開口部において上記埋込
み層と接続している高融点金属からなるメッキ配線層２
４、３１とを設けた。
て、信頼性の高い配線構造を有する半導体装置及びその
製造方法を提供すること。 【解決手段】 接続孔２３、３０を介して下層表面に接
続する導電性下地膜２１，２２、２８、２９と、上記接
続孔の内部に形成された高融点金属からなる埋込み層２
３、３０と、上記接続孔の上方開口部において上記埋込
み層と接続している高融点金属からなるメッキ配線層２
４、３１とを設けた。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置及びその製造
方法に関し、特に、メッキ配線層を用いた配線構造の形
成技術に関する。
方法に関し、特に、メッキ配線層を用いた配線構造の形
成技術に関する。
【０００２】
【従来の技術】従来よりＡｌ配線材料を用いた半導体構
造としては、図５に示すものがある。
造としては、図５に示すものがある。
【０００３】同図の如く、シリコン基板１の表面側に
は、不純物拡散された半導体拡散領域たるソース領域２
ａ，ドレイン領域２ｂ及びゲート絶縁膜２ｃと、ゲート
絶縁膜２ｃの上面側のゲート電極部２ｄと、その側部の
サイドウォール２ｅ，２ｆと、各領域の接続面たるＴｉ
Ｓｉ2層３ａ，３ｂ，３ｃと、局所酸化膜（ＬＯＣＯ
Ｓ）４とが形成されている。この配線構造は、シリコン
基板１の上面側に堆積された第１の層間絶縁膜５と、そ
の接続孔６の底面で下層に接続する拡散反応防止膜たる
ＴｉＮ層７と、その上面側に堆積されてこれらの接続孔
６の内部を埋める埋め込み層たるタングステン電極層８
と、タングステン電極層８の上面側に堆積された配線層
たるＡｌ−Ｓｉ−Ｃｕ合金層９と、その上面側に堆積さ
れた第２の層間絶縁膜１０と、その接続孔１１の底面で
下層たるＡｌ−Ｓｉ−Ｃｕ合金層９に接続する拡散反応
防止膜たるＴｉＮ１２と、この上面側に被着されて接続
孔１１を埋める埋め込み層たるタングステン電極層１３
と、そのタングステン電極層１３の上面側に被着された
配線層たるＡｌ−Ｓｉ−Ｃｕ合金層１４と、この上面側
に堆積された表面保護膜たるシリコン酸化膜１５とで構
成されている。
は、不純物拡散された半導体拡散領域たるソース領域２
ａ，ドレイン領域２ｂ及びゲート絶縁膜２ｃと、ゲート
絶縁膜２ｃの上面側のゲート電極部２ｄと、その側部の
サイドウォール２ｅ，２ｆと、各領域の接続面たるＴｉ
Ｓｉ2層３ａ，３ｂ，３ｃと、局所酸化膜（ＬＯＣＯ
Ｓ）４とが形成されている。この配線構造は、シリコン
基板１の上面側に堆積された第１の層間絶縁膜５と、そ
の接続孔６の底面で下層に接続する拡散反応防止膜たる
ＴｉＮ層７と、その上面側に堆積されてこれらの接続孔
６の内部を埋める埋め込み層たるタングステン電極層８
と、タングステン電極層８の上面側に堆積された配線層
たるＡｌ−Ｓｉ−Ｃｕ合金層９と、その上面側に堆積さ
れた第２の層間絶縁膜１０と、その接続孔１１の底面で
下層たるＡｌ−Ｓｉ−Ｃｕ合金層９に接続する拡散反応
防止膜たるＴｉＮ１２と、この上面側に被着されて接続
孔１１を埋める埋め込み層たるタングステン電極層１３
と、そのタングステン電極層１３の上面側に被着された
配線層たるＡｌ−Ｓｉ−Ｃｕ合金層１４と、この上面側
に堆積された表面保護膜たるシリコン酸化膜１５とで構
成されている。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
半導体装置においては、以下の問題点を有している。
半導体装置においては、以下の問題点を有している。
【０００５】 Ａｌ配線層を使用した場合には、配線
層たるＡｌ−Ｓｉ−Ｃｕ合金層９，１４と下地との密着
性を向上するため、４００〜５００℃でのアニールを必
要とする。しかし、このような熱処理を行うと、Ａｌ−
Ｓｉ−Ｃｕ合金は低融点金属であるので、Ｓｉが拡散し
て、析出物１６が発生し、接続抵抗の増大やバラツキが
生じる。また、後工程における加熱・冷却のサイクルに
よりＡｌ−Ｓｉ−Ｃｕ合金層１４の端部のようにヒルロ
ック１７が発生して、層間でのリーク電流が発生する。
層たるＡｌ−Ｓｉ−Ｃｕ合金層９，１４と下地との密着
性を向上するため、４００〜５００℃でのアニールを必
要とする。しかし、このような熱処理を行うと、Ａｌ−
Ｓｉ−Ｃｕ合金は低融点金属であるので、Ｓｉが拡散し
て、析出物１６が発生し、接続抵抗の増大やバラツキが
生じる。また、後工程における加熱・冷却のサイクルに
よりＡｌ−Ｓｉ−Ｃｕ合金層１４の端部のようにヒルロ
ック１７が発生して、層間でのリーク電流が発生する。
【０００６】 配線構造の信頼性を向上するために、
層間絶縁膜の平坦化技術や保護膜形成技術が適用される
が、多くの場合それらめ技術には加熱処理を伴う。例え
ば、外界からのイオンや水分の汚染により、Ａｌ−Ｓｉ
−Ｃｕ合金層１４の端部のように腐食部１８が発生する
ので、配線層の上面側には保護膜としてＳｉ3Ｎ4層を使
用して外界からの汚染をブロッキングする場合がある。
しかし、Ａｌ−Ｓｉ−Ｃｕ合金層１４は低融点金属であ
ることから、高温熱処理を行えず、このためＳｉ3Ｎ4層
の内部にＨ2が残留して圧縮応力を生じる。その応力に
より、Ａｌ−Ｓｉ−Ｃｕ合金層１４には強い引張応力が
残留するので、ノッチ１９やクラック２０が発生し易
い。さらには、ストレスマイグレーションによる断線も
発生し易い。このような熱処理に対する工程上の制約
は、半導体装置の信頼性の向上に支障となっている。
層間絶縁膜の平坦化技術や保護膜形成技術が適用される
が、多くの場合それらめ技術には加熱処理を伴う。例え
ば、外界からのイオンや水分の汚染により、Ａｌ−Ｓｉ
−Ｃｕ合金層１４の端部のように腐食部１８が発生する
ので、配線層の上面側には保護膜としてＳｉ3Ｎ4層を使
用して外界からの汚染をブロッキングする場合がある。
しかし、Ａｌ−Ｓｉ−Ｃｕ合金層１４は低融点金属であ
ることから、高温熱処理を行えず、このためＳｉ3Ｎ4層
の内部にＨ2が残留して圧縮応力を生じる。その応力に
より、Ａｌ−Ｓｉ−Ｃｕ合金層１４には強い引張応力が
残留するので、ノッチ１９やクラック２０が発生し易
い。さらには、ストレスマイグレーションによる断線も
発生し易い。このような熱処理に対する工程上の制約
は、半導体装置の信頼性の向上に支障となっている。
【０００７】 Ａｌ−Ｓｉ−Ｃｕ合金層９とタングス
テン電極層８とは４５０℃以上で拡散反応を生じ、接続
孔６での接続抵抗が上昇し、さらには拡散領域への突き
抜けが生じる。
テン電極層８とは４５０℃以上で拡散反応を生じ、接続
孔６での接続抵抗が上昇し、さらには拡散領域への突き
抜けが生じる。
【０００８】以上の問題に鑑み、本発明の課題は高融点
金属層たるメッキ配線層の採用によって、カバレッジを
向上させると共に熱的安定化を図り、配線抵抗及び接続
抵抗を低抵抗化すると共に耐エレクトロマイグレーショ
ン性，耐ストレスマイグレーション性及び耐腐食性を高
め、信頼性の高い配線構造を有する半導体装置及びその
製造方法を提供するものである。
金属層たるメッキ配線層の採用によって、カバレッジを
向上させると共に熱的安定化を図り、配線抵抗及び接続
抵抗を低抵抗化すると共に耐エレクトロマイグレーショ
ン性，耐ストレスマイグレーション性及び耐腐食性を高
め、信頼性の高い配線構造を有する半導体装置及びその
製造方法を提供するものである。
【０００９】
【課題を解決するための手段】上記の課題を解決するた
めに、層間絶縁膜を介して下層と電気的接続する配線構
造を備えた半導体装置において、本発明が講じた手段
は、半導体基板の上面側に堆積された層間絶縁膜上に被
着されており、その接続孔を介して下層表面に接続する
導電性下地層と、接続孔の内部の導電性下地層の表面上
に堆積して接続孔内部を埋める高融点金属層たる埋め込
み層と、埋め込み層の表面上及び接続孔外部の導電性下
地層の表面上に被着された高融点金属層たるメッキ配線
層とを有するものである。
めに、層間絶縁膜を介して下層と電気的接続する配線構
造を備えた半導体装置において、本発明が講じた手段
は、半導体基板の上面側に堆積された層間絶縁膜上に被
着されており、その接続孔を介して下層表面に接続する
導電性下地層と、接続孔の内部の導電性下地層の表面上
に堆積して接続孔内部を埋める高融点金属層たる埋め込
み層と、埋め込み層の表面上及び接続孔外部の導電性下
地層の表面上に被着された高融点金属層たるメッキ配線
層とを有するものである。
【００１０】このような半導体装置の製造方法は、半導
体基板の上面側に層間絶縁膜を堆積し、その層間絶縁膜
に接続孔を孔開けして下層表面を窓開けした後に、接続
孔の内面及び層間絶縁膜の表面側に導電性下地層を被着
して、この上面側に高融点金属層たる埋め込み層を堆積
して接続孔を埋めた後に、埋め込み層の表面側をエッチ
バックして接続孔の内部のみに埋め込み層を残し、次
に、埋め込み層の上面側に配線パターン領域を窓開けし
た第１のマスクを覆い、次に、第１のマスクの窓開け部
の埋め込み層及び導電性下地層の上面側にメッキにより
高融点金属層たるメッキ配線層を被着し、次に、第１の
マスクを除去し、しかる後に、メッキ配線層を第２のマ
スクとして導電性下地層を除去するものである。
体基板の上面側に層間絶縁膜を堆積し、その層間絶縁膜
に接続孔を孔開けして下層表面を窓開けした後に、接続
孔の内面及び層間絶縁膜の表面側に導電性下地層を被着
して、この上面側に高融点金属層たる埋め込み層を堆積
して接続孔を埋めた後に、埋め込み層の表面側をエッチ
バックして接続孔の内部のみに埋め込み層を残し、次
に、埋め込み層の上面側に配線パターン領域を窓開けし
た第１のマスクを覆い、次に、第１のマスクの窓開け部
の埋め込み層及び導電性下地層の上面側にメッキにより
高融点金属層たるメッキ配線層を被着し、次に、第１の
マスクを除去し、しかる後に、メッキ配線層を第２のマ
スクとして導電性下地層を除去するものである。
【００１１】または、埋め込み層が接続孔の内部の導電
性下地層の表面上に堆積して接続孔内部を埋めると共
に、接続孔外部の導電性下地層の表面上にも堆積してい
るものであり、このような半導体装置の製造方法は、前
述の製造方法における埋め込み層の表面側をエッチバッ
クする工程において、埋め込み層を接続孔の内部及びそ
の外部の導電性下地層の表面上に残すものである。
性下地層の表面上に堆積して接続孔内部を埋めると共
に、接続孔外部の導電性下地層の表面上にも堆積してい
るものであり、このような半導体装置の製造方法は、前
述の製造方法における埋め込み層の表面側をエッチバッ
クする工程において、埋め込み層を接続孔の内部及びそ
の外部の導電性下地層の表面上に残すものである。
【００１２】また、以上の半導体装置において、埋め込
み層がタングステンからなることが効果的である。
み層がタングステンからなることが効果的である。
【００１３】さらに、メッキ配線層がＡｕ，Ｃｕまたは
それらの合金からなることが望ましい。
それらの合金からなることが望ましい。
【００１４】そして、導電性下地層が拡散反応防止層を
少なくとも有していることが好ましい。
少なくとも有していることが好ましい。
【００１５】また、上記の層間絶縁膜が、少なくともＳ
ｉ3Ｎ4層を有していることが望ましく、さらにはリフロ
ーされたボロン・リンガラス層またはリンガラス層を有
していることがより望ましい。
ｉ3Ｎ4層を有していることが望ましく、さらにはリフロ
ーされたボロン・リンガラス層またはリンガラス層を有
していることがより望ましい。
【００１６】
【作用】層間絶縁膜の表面上にその接続孔を介して下層
に接続する導電性下地層を被着して、この接続孔内部に
埋め込み層を形成し、その上面側にメッキ配線層を形成
すると、接続孔の上方開口部ではメッキ配線層と埋め込
み層が接続し、一方、接続孔の外部ではメッキ配線層と
導電性下地層が接続し、しかもメッキ配線層はメッキに
より被着されているので、カバレッジが良好で、密着性
も高いメッキ配線層を実現できる。また、埋め込み層及
びメッキ配線層にはいずれも、Ａｌより融点が高い高融
点金属を使用しているため、後工程において熱処理を行
っても、配線層からの析出物またはヒルロック等は発生
しないので、信頼性が高い配線構造を実項できる。すな
わち、熱処理に対する工程上の制約条件がない。それ
故、熱処理を必要とする汚染防止技術や層間絶縁膜の平
坦化技術を採用でき、より信頼性の高い半導体装置を実
現できる。
に接続する導電性下地層を被着して、この接続孔内部に
埋め込み層を形成し、その上面側にメッキ配線層を形成
すると、接続孔の上方開口部ではメッキ配線層と埋め込
み層が接続し、一方、接続孔の外部ではメッキ配線層と
導電性下地層が接続し、しかもメッキ配線層はメッキに
より被着されているので、カバレッジが良好で、密着性
も高いメッキ配線層を実現できる。また、埋め込み層及
びメッキ配線層にはいずれも、Ａｌより融点が高い高融
点金属を使用しているため、後工程において熱処理を行
っても、配線層からの析出物またはヒルロック等は発生
しないので、信頼性が高い配線構造を実項できる。すな
わち、熱処理に対する工程上の制約条件がない。それ
故、熱処理を必要とする汚染防止技術や層間絶縁膜の平
坦化技術を採用でき、より信頼性の高い半導体装置を実
現できる。
【００１７】このような半導体装置の製造方法におい
て、埋め込み層を接続孔にＣＶＤ法により堆積する工程
を有しているので、埋め込み層は接続孔の内部を高いカ
バレージで埋めるため、その接続抵抗は低い。また埋め
込み層の表面側をエッチバックする工程を有しているの
で、その表面は平坦化されており、メッキ配線層は容易
に密着性良く被着することができる。しかも、エッチバ
ックによる埋め込み層の除去深さを浅くして、埋め込み
層を接続孔の内部及び接続孔外部の下地金属層の上面側
に残し、埋め込み層の表面上にメッキ配綿層を被着した
構造においても、同様の作用を得ることができる。よっ
て、エッチバックによる埋め込み層の除去深さの制御に
余裕が生じ、より実用的になると共に、配線構造をメッ
キ配線層の単層とした構造またはメッキ配線層の下面に
埋め込み層を有する複層構造のいずれをも形成でき、層
材料の性質に応じた配線層構造を実現できる。
て、埋め込み層を接続孔にＣＶＤ法により堆積する工程
を有しているので、埋め込み層は接続孔の内部を高いカ
バレージで埋めるため、その接続抵抗は低い。また埋め
込み層の表面側をエッチバックする工程を有しているの
で、その表面は平坦化されており、メッキ配線層は容易
に密着性良く被着することができる。しかも、エッチバ
ックによる埋め込み層の除去深さを浅くして、埋め込み
層を接続孔の内部及び接続孔外部の下地金属層の上面側
に残し、埋め込み層の表面上にメッキ配綿層を被着した
構造においても、同様の作用を得ることができる。よっ
て、エッチバックによる埋め込み層の除去深さの制御に
余裕が生じ、より実用的になると共に、配線構造をメッ
キ配線層の単層とした構造またはメッキ配線層の下面に
埋め込み層を有する複層構造のいずれをも形成でき、層
材料の性質に応じた配線層構造を実現できる。
【００１８】上記の半導体装置の配線構造において、埋
め込み層にタングステンを用いると、その融点は３４１
０℃であるので熱安定性が高く、また接続孔の内部に高
くカバレージできて接続抵抗は低下し、さらに硬度は５
〜８であるのでエッチバックによる加工が容易にでき
る。
め込み層にタングステンを用いると、その融点は３４１
０℃であるので熱安定性が高く、また接続孔の内部に高
くカバレージできて接続抵抗は低下し、さらに硬度は５
〜８であるのでエッチバックによる加工が容易にでき
る。
【００１９】また、メッキ配線層にＡｕ，Ｃｕまたはそ
れらの合金を用いると、Ａｕ（融点は１０６３℃）また
はＣｕ（融点は１０８３℃）はＡｌ（融点は６６０℃）
に比較して融点が高い（高融点金属）ので熱安定性が高
く、また比抵抗が低いので配線抵抗を低下でき、さらに
化学的に安定であるので外界から不純物が侵入しても腐
食が発生しにくい。
れらの合金を用いると、Ａｕ（融点は１０６３℃）また
はＣｕ（融点は１０８３℃）はＡｌ（融点は６６０℃）
に比較して融点が高い（高融点金属）ので熱安定性が高
く、また比抵抗が低いので配線抵抗を低下でき、さらに
化学的に安定であるので外界から不純物が侵入しても腐
食が発生しにくい。
【００２０】そして、導電性下地層が拡散反応防止層を
有しているので、金属の拡散による合金化反応を防止で
き、経時的な接続抵抗の増加を防止できる。
有しているので、金属の拡散による合金化反応を防止で
き、経時的な接続抵抗の増加を防止できる。
【００２１】
【実施例】次に、本発明の実施例について説明する。
【００２２】＜第１実施例＞本発明の第１実施例に係る
半導体装置の断面図である図１を参照して以下に説明す
る。
半導体装置の断面図である図１を参照して以下に説明す
る。
【００２３】同図に示す如く、シリコン基板１の表面側
には、従来の半導体装置と同様に、ソース領域２ａ，ド
レイン領域２ｂ及びゲート絶縁膜２ｃと、ゲート絶縁膜
２ｃの上面側のゲート電極部２ｄと、その側部のサイド
ウォール２ｅ，２ｆと、各領域の接続面たるＴｉＳｉ2
層３ａ，３ｂ，３ｃと、局所酸化膜（ＬＯＣＯＳ）４と
が形成されている。この配線構造は、シリコン基板１の
上面側に堆積された第１の層間絶縁膜たるシリコン酸化
膜５と、この酸化膜５に被着されており、その接続孔６
を介して下層に接続している拡散反応防止膜（導電性下
地層）たるＴｉＮ層２１と、この表面に被着されている
導電性下地層たるＰｔ層２２と、これらの接続孔６の内
部を埋める埋め込み層たるタングステン電極層２３と、
この上面側でＰｔ層２２及びタングステン電極層２３の
表面上に被着されたメッキ配線層たるメッキＡｕ膜２４
と、この上面側に形成されたＳｉ3Ｎ4層２５と、その上
面側に堆積された第２の層間絶縁膜たるボロン・リンガ
ラス（ＢＰＳＧ）層２６と、このボロン・リンガラス層
２６に被着され、その接続孔２７を介して下層たるメッ
キＡｕ膜２４に接続するＴｉＮ層２８と、この表面上に
被着されているＰｔ層２９と、この接続孔２７を埋める
タングステン電極層３０と、Ｐｔ層２９及びタングステ
ン電極層３０の表面上に被着されたメッキＡｕ膜３１
と、この上面側に堆積された表面保護膜たるリンガラス
（ＰＳＧ）層３２とで構成されている。
には、従来の半導体装置と同様に、ソース領域２ａ，ド
レイン領域２ｂ及びゲート絶縁膜２ｃと、ゲート絶縁膜
２ｃの上面側のゲート電極部２ｄと、その側部のサイド
ウォール２ｅ，２ｆと、各領域の接続面たるＴｉＳｉ2
層３ａ，３ｂ，３ｃと、局所酸化膜（ＬＯＣＯＳ）４と
が形成されている。この配線構造は、シリコン基板１の
上面側に堆積された第１の層間絶縁膜たるシリコン酸化
膜５と、この酸化膜５に被着されており、その接続孔６
を介して下層に接続している拡散反応防止膜（導電性下
地層）たるＴｉＮ層２１と、この表面に被着されている
導電性下地層たるＰｔ層２２と、これらの接続孔６の内
部を埋める埋め込み層たるタングステン電極層２３と、
この上面側でＰｔ層２２及びタングステン電極層２３の
表面上に被着されたメッキ配線層たるメッキＡｕ膜２４
と、この上面側に形成されたＳｉ3Ｎ4層２５と、その上
面側に堆積された第２の層間絶縁膜たるボロン・リンガ
ラス（ＢＰＳＧ）層２６と、このボロン・リンガラス層
２６に被着され、その接続孔２７を介して下層たるメッ
キＡｕ膜２４に接続するＴｉＮ層２８と、この表面上に
被着されているＰｔ層２９と、この接続孔２７を埋める
タングステン電極層３０と、Ｐｔ層２９及びタングステ
ン電極層３０の表面上に被着されたメッキＡｕ膜３１
と、この上面側に堆積された表面保護膜たるリンガラス
（ＰＳＧ）層３２とで構成されている。
【００２４】かかる構成の配線構造において、Ｓｉ3Ｎ4
層２５を得るまでのプロセスは、まず、図２（Ａ）に示
すごとく、前述のシリコン基板１の上面側にプラズマＣ
ＶＤ法により第１の層間絶縁膜たるシリコン酸化膜５を
堆積した後、接続部を形成すべき領域に複数の接続孔６
を開孔する。次に、図２（Ｂ）に示す如く、この上面側
にスパッタ法により、厚さ約１０００Åの拡散反応防止
層（導電性下地層）たるＴｉＮ層２１及び厚さ約１００
０Åの導電性下地層たるＰｔ層２２を順次被着する。こ
の状態でＴｉＮ層２１は接続孔６の底面で下層と接続し
ている。次に、図２（Ｃ）の如く、Ｐｔ層２２の表面上
に、ＷＦ6ガスを用いたＣＶＤ法により埋め込み層たる
タングステン電極層２３を被着して接続孔内部を埋め
る。次に、図２（Ｄ）に示す如く、タングステン電極層
２３の表面をＳＦ6＋Ｏ2によるエッチバック法により除
去し、接続孔６の外部のＰｔ層２２を露出するまで平坦
化して、接続孔６の内部のみにタングステン電極層２３
を残し、タングステン電極層２３を形成する。次に、図
２（Ｅ）に示す如く、この上面側に配線パターン領域を
窓開けしたフォトレジスト層３３でマスキングした状態
で、Ｐｔ層２２を電極としてシアン化金カリウムの酸性
浴中で電解メッキを行い、フォトレジスト層３３の窓開
け部に厚さ約８０００Åのメッキ配線層たるメッキＡｕ
膜２４を被着する。次に、フォトレジスト層３３を除去
した後、メッキＡｕ膜２４をマスクとして、Ｐｔ層２２
及びＴｉＮ層２１をＡｒ+によるイオンミリング法によ
り除去して、図２（Ｆ）の如く、配線パターンを形成す
る。しかる後に、図２（Ｇ）の如く、この上面側に外界
からの汚染のブロッキング層として、またメッキＡｕ膜
２４とこの上面側に堆積さるべき層との密着性改良層と
してＳｉＨ4＋ＮＨ3によるプラズマＣＶＤ法によりＳｉ
3Ｎ4層２５を被着する。このようにして、第１実施例に
係る半導体装置が形成される。
層２５を得るまでのプロセスは、まず、図２（Ａ）に示
すごとく、前述のシリコン基板１の上面側にプラズマＣ
ＶＤ法により第１の層間絶縁膜たるシリコン酸化膜５を
堆積した後、接続部を形成すべき領域に複数の接続孔６
を開孔する。次に、図２（Ｂ）に示す如く、この上面側
にスパッタ法により、厚さ約１０００Åの拡散反応防止
層（導電性下地層）たるＴｉＮ層２１及び厚さ約１００
０Åの導電性下地層たるＰｔ層２２を順次被着する。こ
の状態でＴｉＮ層２１は接続孔６の底面で下層と接続し
ている。次に、図２（Ｃ）の如く、Ｐｔ層２２の表面上
に、ＷＦ6ガスを用いたＣＶＤ法により埋め込み層たる
タングステン電極層２３を被着して接続孔内部を埋め
る。次に、図２（Ｄ）に示す如く、タングステン電極層
２３の表面をＳＦ6＋Ｏ2によるエッチバック法により除
去し、接続孔６の外部のＰｔ層２２を露出するまで平坦
化して、接続孔６の内部のみにタングステン電極層２３
を残し、タングステン電極層２３を形成する。次に、図
２（Ｅ）に示す如く、この上面側に配線パターン領域を
窓開けしたフォトレジスト層３３でマスキングした状態
で、Ｐｔ層２２を電極としてシアン化金カリウムの酸性
浴中で電解メッキを行い、フォトレジスト層３３の窓開
け部に厚さ約８０００Åのメッキ配線層たるメッキＡｕ
膜２４を被着する。次に、フォトレジスト層３３を除去
した後、メッキＡｕ膜２４をマスクとして、Ｐｔ層２２
及びＴｉＮ層２１をＡｒ+によるイオンミリング法によ
り除去して、図２（Ｆ）の如く、配線パターンを形成す
る。しかる後に、図２（Ｇ）の如く、この上面側に外界
からの汚染のブロッキング層として、またメッキＡｕ膜
２４とこの上面側に堆積さるべき層との密着性改良層と
してＳｉＨ4＋ＮＨ3によるプラズマＣＶＤ法によりＳｉ
3Ｎ4層２５を被着する。このようにして、第１実施例に
係る半導体装置が形成される。
【００２５】上述の第１実施例において、メッキＡｕ層
２４は接続孔６の上方開口部でタングステン電極層２３
に被着し、また接続孔６の外部ではＰｔ層２２の表面上
にメッキにより被着されているので密着性は高い。さら
に、タングステン電極層２３はＣＶＤ法により接続孔６
の内部を高いカバレージで埋めており、タングステン電
極層２３の表面側をエッチバックにより平坦化した後
に、メッキＡｕ層２４を被着しているのでカバレージが
高く、接続抵抗が砥い。よって、アニールによる密着性
の向上操作を行うことなく密着性が高く、接続抵抗が低
い配線構造を実現できる。
２４は接続孔６の上方開口部でタングステン電極層２３
に被着し、また接続孔６の外部ではＰｔ層２２の表面上
にメッキにより被着されているので密着性は高い。さら
に、タングステン電極層２３はＣＶＤ法により接続孔６
の内部を高いカバレージで埋めており、タングステン電
極層２３の表面側をエッチバックにより平坦化した後
に、メッキＡｕ層２４を被着しているのでカバレージが
高く、接続抵抗が砥い。よって、アニールによる密着性
の向上操作を行うことなく密着性が高く、接続抵抗が低
い配線構造を実現できる。
【００２６】また、埋め込み層に使用したタングステン
の融点は３４１０℃であり、またメッキ配線層に使用し
たＡｕの融点は１０６３℃であり、いずれもＡｌ（融点
は６６０℃）より融点の高い金属（本願における高融点
金属）を使用しているので、後の工程において熱処理を
行ってもメッキ配線層には支障がない。それ故、層間絶
縁膜の平坦化のためにボロン・リンガラス層２６を堆積
して高温リフローによる平坦化を行っても、また、外界
からの汚染防止策として保護膜にＳｉ3Ｎ4層２５を形成
して熱処理を行っても、さらに、ＳＯＧ法（塗布法）に
よってリンガラス層３２を表面保護膜として形成しベー
キング（リフロー）を行っても、メッキ配線層には支障
がない。よって、熱処理を必要とする平坦化技術や外界
からの汚染防止技術を適用して、より信頼性の高い配線
構造を備えた半導体装置を実現できる。しかも、ボロン
・リンガラス層２６を用いで層間絶縁膜を厚手化して
も、高アスペクト比の接続孔２７にはタングステン電極
層３０を介して配線されているので、接続抵抗を低く維
持したまま低寄生容量の配線構造を実現できる。
の融点は３４１０℃であり、またメッキ配線層に使用し
たＡｕの融点は１０６３℃であり、いずれもＡｌ（融点
は６６０℃）より融点の高い金属（本願における高融点
金属）を使用しているので、後の工程において熱処理を
行ってもメッキ配線層には支障がない。それ故、層間絶
縁膜の平坦化のためにボロン・リンガラス層２６を堆積
して高温リフローによる平坦化を行っても、また、外界
からの汚染防止策として保護膜にＳｉ3Ｎ4層２５を形成
して熱処理を行っても、さらに、ＳＯＧ法（塗布法）に
よってリンガラス層３２を表面保護膜として形成しベー
キング（リフロー）を行っても、メッキ配線層には支障
がない。よって、熱処理を必要とする平坦化技術や外界
からの汚染防止技術を適用して、より信頼性の高い配線
構造を備えた半導体装置を実現できる。しかも、ボロン
・リンガラス層２６を用いで層間絶縁膜を厚手化して
も、高アスペクト比の接続孔２７にはタングステン電極
層３０を介して配線されているので、接続抵抗を低く維
持したまま低寄生容量の配線構造を実現できる。
【００２７】また、Ｐｔ層２２はメッキＡｕ層２４とＴ
ｉＮ層２１の中間層として、また電解メッキの電極と機
能すると共に、接続孔６の底部でタングステン電極層２
３とＴｉＮ層２１の中間層として密着性を向上させ、接
続抵抗をより低下させている。
ｉＮ層２１の中間層として、また電解メッキの電極と機
能すると共に、接続孔６の底部でタングステン電極層２
３とＴｉＮ層２１の中間層として密着性を向上させ、接
続抵抗をより低下させている。
【００２８】さらに、タングステン電極層２３をエッチ
バックにより接続孔６の内部にのみ残した構造であるの
で、配線層は比抵抗の低いメッキＡｕ膜２４で構成され
ているため、配線抵抗が低下する。
バックにより接続孔６の内部にのみ残した構造であるの
で、配線層は比抵抗の低いメッキＡｕ膜２４で構成され
ているため、配線抵抗が低下する。
【００２９】そして、タングステンの硬度は５〜８であ
るのでエッチバックによる加工が容易にでき、Ａｕは化
学的に安定であるので外界から不純物が侵入しても腐食
が発生しにくい。
るのでエッチバックによる加工が容易にでき、Ａｕは化
学的に安定であるので外界から不純物が侵入しても腐食
が発生しにくい。
【００３０】なお、導電性下地層はＰｔ層２２と拡散反
応防止膜たるＴｉＮ層６を含んでいるので、金属の拡散
による合金化は防止され、接続抵抗は経時的な増大を生
じない。
応防止膜たるＴｉＮ層６を含んでいるので、金属の拡散
による合金化は防止され、接続抵抗は経時的な増大を生
じない。
【００３１】＜第２実施例＞次に、本発明に係る第２実
施例をその断面図である図３を参照して説明する。
施例をその断面図である図３を参照して説明する。
【００３２】同図の如く、埋め込み層たるタングステン
電極層２３'，３０'が接続孔６，２７の内部を埋めると
共に、その外部のＰｔ層２２'，２９'の表面上にも堆積
されてメッキＡｕ膜２４'，３１'と配線層を構成してい
るものである。また、いずれのメッキＡｕ膜２４'，３
１'の表面上にもＳｉ3Ｎ4層２５ａ，２５ｂが形成され
たものであり、他の構成は第１実施例と同様である。
電極層２３'，３０'が接続孔６，２７の内部を埋めると
共に、その外部のＰｔ層２２'，２９'の表面上にも堆積
されてメッキＡｕ膜２４'，３１'と配線層を構成してい
るものである。また、いずれのメッキＡｕ膜２４'，３
１'の表面上にもＳｉ3Ｎ4層２５ａ，２５ｂが形成され
たものであり、他の構成は第１実施例と同様である。
【００３３】このような構成の第２実施例を得るための
プロセスは、第１実施例の図２（Ｄ）に示したタングス
テン層２３のエッチバック工程において、除去深さを浅
くして、図４に示す如く、接続孔６の内部及び外部にタ
ングステン層２３'を残したものであり、他の工程は第
１実施例と同様である。
プロセスは、第１実施例の図２（Ｄ）に示したタングス
テン層２３のエッチバック工程において、除去深さを浅
くして、図４に示す如く、接続孔６の内部及び外部にタ
ングステン層２３'を残したものであり、他の工程は第
１実施例と同様である。
【００３４】上記の第２実施例は、タングステン層２
３'及びＰｔ層２２'をエッチバックしすぎると著しく密
着性が低下するので、タングステン層２３'が残る程度
にエッチバックしたものである。この場合には、タング
ステン層２３'を下地としてＡｕメッキを行うことがで
き、エッチバック工程の除去深さの制御に余裕を有す
る。
３'及びＰｔ層２２'をエッチバックしすぎると著しく密
着性が低下するので、タングステン層２３'が残る程度
にエッチバックしたものである。この場合には、タング
ステン層２３'を下地としてＡｕメッキを行うことがで
き、エッチバック工程の除去深さの制御に余裕を有す
る。
【００３５】上述実施例の他の例として、メッキ配線層
及び埋め込み層の材質としてはＮｉ，Ｃｕ，Ｒｕ，Ｒ
ｈ，Ｃｒ，Ｃｏ，Ｐｄ，Ｔｉ，Ｔａ，Ｗ，Ａｕ及びそれ
らの合金を単層でまたは積層で使用してもよいが、メッ
キ配線層としてＡｕ，Ｃｕまたはそれらの合金を、また
埋め込み層としてＷ（タングステン）を用いた場合に最
も良い特性が得られた。なお、メッキ法としては、電解
メッキ，無電解メッキ及びその組合せを用いてもよい。
たとえば、ＡｕまたはＣｕのメッキ配線層の上に、さら
にＲｕを無電解メッキにより被着する二段階メッキによ
って、二層構造のメッキ配線層を用いて、ＡｕまたはＣ
ｕと層間絶縁膜の密着性をより向上させてもよい。
及び埋め込み層の材質としてはＮｉ，Ｃｕ，Ｒｕ，Ｒ
ｈ，Ｃｒ，Ｃｏ，Ｐｄ，Ｔｉ，Ｔａ，Ｗ，Ａｕ及びそれ
らの合金を単層でまたは積層で使用してもよいが、メッ
キ配線層としてＡｕ，Ｃｕまたはそれらの合金を、また
埋め込み層としてＷ（タングステン）を用いた場合に最
も良い特性が得られた。なお、メッキ法としては、電解
メッキ，無電解メッキ及びその組合せを用いてもよい。
たとえば、ＡｕまたはＣｕのメッキ配線層の上に、さら
にＲｕを無電解メッキにより被着する二段階メッキによ
って、二層構造のメッキ配線層を用いて、ＡｕまたはＣ
ｕと層間絶縁膜の密着性をより向上させてもよい。
【００３６】
【発明の効果】以上説明したように、本発明による半導
体装置において、高融点金属層たる埋め込み層は接続孔
に埋め込まれ、この埋め込み層または導電性下地層に高
融点金属層たるメッキ配線層が被着されて配線構造が形
成されていることに特徴を有しているので、以下の効果
を奏する。
体装置において、高融点金属層たる埋め込み層は接続孔
に埋め込まれ、この埋め込み層または導電性下地層に高
融点金属層たるメッキ配線層が被着されて配線構造が形
成されていることに特徴を有しているので、以下の効果
を奏する。
【００３７】 メッキ配線層は埋め込み層または導電
性下地層にメッキにより被着しており、また接続孔内部
にはカバレージの高い埋め込み層が接続しているので、
密着性が高いと共に、接続抵抗が低く、埋め込み層とメ
ッキ配線層が反応しない配線構造を実現できる。
性下地層にメッキにより被着しており、また接続孔内部
にはカバレージの高い埋め込み層が接続しているので、
密着性が高いと共に、接続抵抗が低く、埋め込み層とメ
ッキ配線層が反応しない配線構造を実現できる。
【００３８】 埋め込み層及びメッキ配線層にはいず
れも高融点金属を使用しているので、後工程において熱
処理工程を行っても、配線層の信頼性は低下しない。す
なわち、熱処理に対する工程上の制約条件がない。その
結果、熱処理を必要とする汚染防止技術や層間絶縁膜の
平坦化技術を適用でき、より信頼性の高い半導体装置を
実現できる。
れも高融点金属を使用しているので、後工程において熱
処理工程を行っても、配線層の信頼性は低下しない。す
なわち、熱処理に対する工程上の制約条件がない。その
結果、熱処理を必要とする汚染防止技術や層間絶縁膜の
平坦化技術を適用でき、より信頼性の高い半導体装置を
実現できる。
【００３９】 埋め込み層の表面側をエッチバックす
る工程を有しているので、平坦化した表面上にメッキ配
線層を形成することができ、容易に密着性が高く、接続
抵抗が低い配線構造を実現できる。
る工程を有しているので、平坦化した表面上にメッキ配
線層を形成することができ、容易に密着性が高く、接続
抵抗が低い配線構造を実現できる。
【００４０】 エッチバックによる除去深さを調整す
ると、配線層をメッキ配線層の単層またはメッキ配線層
と埋め込み層の複層のいずれの構造にも形成できるの
で、層材料の性質に応じた層構造を実現できる。
ると、配線層をメッキ配線層の単層またはメッキ配線層
と埋め込み層の複層のいずれの構造にも形成できるの
で、層材料の性質に応じた層構造を実現できる。
【００４１】 層間絶縁膜としてリフローを必要とす
るボロン・リンガラスまたはリンガラスを用いて厚い層
間絶縁膜を形成した場合には、層間絶縁膜の平坦化と共
に、低寄生容量配線として伝達速度の速い回路構成が実
現できる。
るボロン・リンガラスまたはリンガラスを用いて厚い層
間絶縁膜を形成した場合には、層間絶縁膜の平坦化と共
に、低寄生容量配線として伝達速度の速い回路構成が実
現できる。
【図１】 本発明の第１実施例に係わる半導体装置の配
線構造を示す断面図である。
線構造を示す断面図である。
【図２】 （Ａ）〜（Ｇ）は第１実施例に係わる半導体
装置の配線構造の製造方法を示す工程断面図である。
装置の配線構造の製造方法を示す工程断面図である。
【図３】 本発明の第２実施例に係わる半導体装置の配
線構造を示す断面図である。
線構造を示す断面図である。
【図４】 第２実施例に係わる半導体装置の配線構造の
製造方法の一部を示す工程断面図である。
製造方法の一部を示す工程断面図である。
【図５】 従来例の半導体装置の配線構造を示す断面図
である。
である。
１・・・シリコン基板 ５・・・層間絶縁膜たるシリコン酸化膜 ６，２７・・・接続孔 ２１，２８・・・拡散反応防止層たるＴｉＮ層（導電性
下地層） ２２，２２'，２９，２９'・・・導電性下地層たるＰｔ
層 ２３，２３'，３０，３０'・・・埋め込み層たるタング
ステン電極層 ２４，２４'，３１，３１'・・・メッキ配線層たるメッ
キＡｕ膜 ２６・・・層間絶縁膜たるボロン・リンガラス ３３・・・フォトレジスト層
下地層） ２２，２２'，２９，２９'・・・導電性下地層たるＰｔ
層 ２３，２３'，３０，３０'・・・埋め込み層たるタング
ステン電極層 ２４，２４'，３１，３１'・・・メッキ配線層たるメッ
キＡｕ膜 ２６・・・層間絶縁膜たるボロン・リンガラス ３３・・・フォトレジスト層
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１２年９月４日（２０００．９．４）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正内容】
【発明の名称】 半導体装置及びその製造方法
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正内容】
【０００９】
【課題を解決するための手段】（１）本願発明の半導体
装置は、半導体基板の上方に形成され、接続孔を有する
層間絶縁膜と、上記層間絶縁膜の上と上記接続孔の内部
とに被着された導電性下地層と、高融点金属からなり、
上記接続孔を埋める埋込み層と、高融点金属からなり、
上記埋込み層と上記導電性下地層との上に形成されたメ
ッキ配線層と、を備える半導体装置であって、上記メッ
キ配線層は上記導電性下地層をメッキ電極として形成さ
れるものであることを特徴とする。
装置は、半導体基板の上方に形成され、接続孔を有する
層間絶縁膜と、上記層間絶縁膜の上と上記接続孔の内部
とに被着された導電性下地層と、高融点金属からなり、
上記接続孔を埋める埋込み層と、高融点金属からなり、
上記埋込み層と上記導電性下地層との上に形成されたメ
ッキ配線層と、を備える半導体装置であって、上記メッ
キ配線層は上記導電性下地層をメッキ電極として形成さ
れるものであることを特徴とする。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】００１０
【補正方法】変更
【補正内容】
【００１０】（２）上記（１）の半導体装置において、
上記埋込み層がタングステンを含むことを特徴とする。 （３）上記（１）の半導体装置において、上記埋込み層
はエッチバックを含む工程によって形成されているもの
であることを特徴とする。
上記埋込み層がタングステンを含むことを特徴とする。 （３）上記（１）の半導体装置において、上記埋込み層
はエッチバックを含む工程によって形成されているもの
であることを特徴とする。
【手続補正５】
【補正対象書類名】明細書
【補正対象項目名】００１１
【補正方法】変更
【補正内容】
【００１１】（４）本願発明の半導体装置は、半導体基
板の上方に形成され、接続孔を有する層間絶縁膜と、上
記層間絶縁膜の上と上記接続孔の内部とに被着された導
電性下地層と、高融点金属からなり、上記接続孔と上記
導電性下地層を覆う接続層と、高融点金属からなり、上
記埋込み層の上に形成されたメッキ配線層と、を備える
ことを特徴とする。
板の上方に形成され、接続孔を有する層間絶縁膜と、上
記層間絶縁膜の上と上記接続孔の内部とに被着された導
電性下地層と、高融点金属からなり、上記接続孔と上記
導電性下地層を覆う接続層と、高融点金属からなり、上
記埋込み層の上に形成されたメッキ配線層と、を備える
ことを特徴とする。
【手続補正６】
【補正対象書類名】明細書
【補正対象項目名】００１２
【補正方法】変更
【補正内容】
【００１２】（５）上記（４）の半導体装置において、
上記接続層がタングステンを含むことを特徴とする。 （６）上記（４）の半導体装置において、上記接続孔は
異方性エッチングによって開孔されているものであるこ
とを特徴とする。 （７）上記（４）の半導体装置において、上記接続層は
エッチバックを含む工程によって形成されているもので
あることを特徴とする。 （８）上記（４）の半導体装置において、上記接続層は
ＣＶＤ法またはスパッタ法によって形成されていること
を特徴とする。
上記接続層がタングステンを含むことを特徴とする。 （６）上記（４）の半導体装置において、上記接続孔は
異方性エッチングによって開孔されているものであるこ
とを特徴とする。 （７）上記（４）の半導体装置において、上記接続層は
エッチバックを含む工程によって形成されているもので
あることを特徴とする。 （８）上記（４）の半導体装置において、上記接続層は
ＣＶＤ法またはスパッタ法によって形成されていること
を特徴とする。
【手続補正７】
【補正対象書類名】明細書
【補正対象項目名】００１３
【補正方法】変更
【補正内容】
【００１３】（９）上記（１）乃至（８）のいずれかの
半導体装置において、上記メッキ配線層がＡｕ、Ｃｕま
たはこれらの合金からなることを特徴とする。 （１０）上記（１）乃至（９）のいずれかの半導体装置
において、上記導電性下地層が拡散反応防止層を備えて
いることを特徴とする。 （１１）上記（１）乃至（１０）のいずれかの半導体装
置において、上記層間絶縁膜が少なくともＳｉ3Ｎ4層を
備えていることを特徴とする。 （１２）上記（１）乃至（１１）のいずれかの半導体装
置において、上記層間絶縁膜がリフローされたボロン・
リンガラス層またはリンガラス層を少なくとも備えてい
ることを特徴とする。 （１３）上記（１）または（４）の半導体装置におい
て、上記層間絶縁膜を介して下層と電気的接続をする配
線構造を備えることを特徴とする。
半導体装置において、上記メッキ配線層がＡｕ、Ｃｕま
たはこれらの合金からなることを特徴とする。 （１０）上記（１）乃至（９）のいずれかの半導体装置
において、上記導電性下地層が拡散反応防止層を備えて
いることを特徴とする。 （１１）上記（１）乃至（１０）のいずれかの半導体装
置において、上記層間絶縁膜が少なくともＳｉ3Ｎ4層を
備えていることを特徴とする。 （１２）上記（１）乃至（１１）のいずれかの半導体装
置において、上記層間絶縁膜がリフローされたボロン・
リンガラス層またはリンガラス層を少なくとも備えてい
ることを特徴とする。 （１３）上記（１）または（４）の半導体装置におい
て、上記層間絶縁膜を介して下層と電気的接続をする配
線構造を備えることを特徴とする。
【手続補正８】
【補正対象書類名】明細書
【補正対象項目名】００１４
【補正方法】変更
【補正内容】
【００１４】（１４）本願発明の半導体装置の製造方法
は、半導体基板の上方に層間絶縁膜を形成する工程と、
上記層間絶縁膜に接続孔を形成する工程と、上記層間絶
縁膜の上面と上記接続孔の上面及び側面とに導電性下地
層を形成する工程と、上記接続孔内部のみに高融点金属
を充填して埋込み層を形成する工程と、上記導電性下地
層をメッキ電極として、上記導電性下地層の上に高融点
金属からなるメッキ配線層を形成する工程と、を備える
ことを特徴とする。
は、半導体基板の上方に層間絶縁膜を形成する工程と、
上記層間絶縁膜に接続孔を形成する工程と、上記層間絶
縁膜の上面と上記接続孔の上面及び側面とに導電性下地
層を形成する工程と、上記接続孔内部のみに高融点金属
を充填して埋込み層を形成する工程と、上記導電性下地
層をメッキ電極として、上記導電性下地層の上に高融点
金属からなるメッキ配線層を形成する工程と、を備える
ことを特徴とする。
【手続補正９】
【補正対象書類名】明細書
【補正対象項目名】００１５
【補正方法】変更
【補正内容】
【００１５】（１５）上記（１４）に記載の半導体装置
の製造方法において、上記埋込み層はエッチバックを含
む工程によって形成されることを特徴とする。 （１６）上記（１４）に記載の半導体装置の製造方法に
おいて、上記メッキ配線層を形成する工程は、上記埋込
み層の上方を第１のマスクで覆う工程と、上記第１のマ
スクを用いて、上記埋込み層と上記導電性下地層との上
にメッキ配線層を形成する工程と、上記第１のマスクを
除去する工程と、上記メッキ配線層を第２のマスクとし
て上記導電性下地層を除去する工程と、を備えることを
特徴とする。
の製造方法において、上記埋込み層はエッチバックを含
む工程によって形成されることを特徴とする。 （１６）上記（１４）に記載の半導体装置の製造方法に
おいて、上記メッキ配線層を形成する工程は、上記埋込
み層の上方を第１のマスクで覆う工程と、上記第１のマ
スクを用いて、上記埋込み層と上記導電性下地層との上
にメッキ配線層を形成する工程と、上記第１のマスクを
除去する工程と、上記メッキ配線層を第２のマスクとし
て上記導電性下地層を除去する工程と、を備えることを
特徴とする。
Claims (9)
- 【請求項１】 層間絶縁膜を介して下層と電気的接続す
る配線構造を備えた半導体装置であって、半導体基板の
上面側に堆積された層間絶縁膜上に被着されており、そ
の接続孔を介して下層表面に接続する導電性下地層と、
該接続孔の内部の該導電性下地層の表面上に堆積して該
接続孔内部を埋める高融点金属層たる埋め込み層と、該
埋め込み層の表面上及び該接続孔外部の該導電性下地層
の表面上に被着された高融点金属層たるメッキ配線層
と、を有することを特徴とするメッキ配線層を備えた半
導体装置。 - 【請求項２】 層間絶縁膜を介して下層と電気的接続す
る配線構造を備えた半導体装置であって、半導体基板の
上面側に堆積された層間絶縁膜上に被着されており、そ
の接続孔を介して下層表面に接続する導電性下地層と、
該接続孔の内部の該導電性下地層の表面上に堆積して該
接続孔内部を埋めると共に、該接続孔外部の該導電性下
地層の表面上に堆積した高融点金属層たる埋め込み層
と、該埋め込み層の表面上に被着された高融点金属層た
るメッキ配線層と、を有することを特徴とするメッキ配
線層を備えた半導体装置。 - 【請求項３】 請求項第１項または第２項において、
該埋め込み層がタングステンからなることを特徴とする
メッキ配線層を備えた半導体装置。 - 【請求項４】 請求項第１項乃至第３項のいずれか１項
において、該メッキ配線層がＡｕ，Ｃｕまたはそれらの
合金からなることを特徴とするメッキ配線層を備えた半
導体装置。 - 【請求項５】 請求項第１項乃至第４項のいずれか１項
において、該導電性下地層が拡散反応防止層を少なくと
も有していることを特徴とするメッキ配線層を備えた半
導体装置。 - 【請求項６】 請求項第１項乃至第５項のいずれか１項
において、該層間絶縁膜が少なくともＳｉ3Ｎ4層を有し
ていることを特徴とするメッキ配線層を備えた半導体装
置。 - 【請求項７】 請求項第１項乃至第６項のいずれか１項
において、該層間絶縁膜がリフローされたボロン・リン
ガラス層またはリンガラス層を少なくとも有しているこ
とを特徴とするメッキ配線層を備えた半導体装置。 - 【請求項８】 層間絶縁膜を介して下層と電気的接続す
る配線構造を備えた半導体装置の製造方法であって、半
導体基板の上面側に層間絶縁膜を堆積する工程と、該層
間絶縁膜に接続孔を孔開けして下層表面を窓開けする工
程と、該接続孔の内面及び該層間絶縁膜の表面側に該導
電性下地層を被着する工程と、該導電性下地層の上面側
に高融点金属層たる埋め込み層を堆積して該接続孔を埋
める工程と、該埋め込み層の表面側をエッチバックして
該接続孔の内部のみに埋め込み層を残す工程と、該埋め
込み層の上面側に配線パターン領域を窓開けした第１の
マスクを覆う工程と、該マスクの窓開け部の埋め込み層
及び導電性下地層の上面側にメッキにより高融点金属層
たるメッキ配線層を被着する工程と、第１のマスクを除
去する工程と、該メッキ配線層を第２のマスクとして該
導電性下地層を除去する工程と、を有することを特徴と
するメッキ配線層を備えた半導体装置の製造方法。 - 【請求項９】 層間絶縁膜を介して下層と電気的接続す
る配線構造を備えた半導体装置の製造方法であって、半
導体基板の上面側に層間絶縁膜を堆積する工程と、該層
間絶縁膜に接続孔を孔開けして下層表面を窓開けする工
程と、該接続孔の内面及び該層間絶縁膜の表面側に該導
電性下地層を被着する工程と、該導電性下地層の上面側
に高融点金属層たる埋め込み層を堆積して該接続孔を埋
める工程と、該埋め込み層の表面側をエッチバックして
該接続孔内部及び該接続孔外部の該導電性下地層の上面
側に該埋め込み層を残す工程と、該埋め込み層の上面側
に配線バターン領域を窓開けした第１のマスクを覆う工
程と、該マスクの窓開け部の埋め込み層の上面側にメッ
キにより高融点金属層たるメッキ配線層を被着する工程
と、第１のマスクを除去する工程と、該メッキ配線層を
第２のマスクとして該導電性下地層を除去する工程と、
を有することを特徴とするメッキ配線層を備えた半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000238692A JP3594888B2 (ja) | 2000-08-07 | 2000-08-07 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000238692A JP3594888B2 (ja) | 2000-08-07 | 2000-08-07 | 半導体装置及びその製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02238228A Division JP3111466B2 (ja) | 1990-09-07 | 1990-09-07 | メッキ配線層を備えた半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001102383A true JP2001102383A (ja) | 2001-04-13 |
| JP3594888B2 JP3594888B2 (ja) | 2004-12-02 |
Family
ID=18730358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000238692A Expired - Lifetime JP3594888B2 (ja) | 2000-08-07 | 2000-08-07 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3594888B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8486773B2 (en) | 2010-07-02 | 2013-07-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8518762B2 (en) | 2010-07-02 | 2013-08-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2015216406A (ja) * | 2002-05-17 | 2015-12-03 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| DE10248033B4 (de) | 2002-03-29 | 2018-09-27 | Ngk Spark Plug Co., Ltd. | Gassensorelement mit mindestens zwei Zellen |
-
2000
- 2000-08-07 JP JP2000238692A patent/JP3594888B2/ja not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10248033B4 (de) | 2002-03-29 | 2018-09-27 | Ngk Spark Plug Co., Ltd. | Gassensorelement mit mindestens zwei Zellen |
| JP2015216406A (ja) * | 2002-05-17 | 2015-12-03 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US9847355B2 (en) | 2002-05-17 | 2017-12-19 | Semiconductor Energy Laboratory Co., Ltd. | Silicon nitride film, and semiconductor device |
| US8486773B2 (en) | 2010-07-02 | 2013-07-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8518762B2 (en) | 2010-07-02 | 2013-08-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US9153537B2 (en) | 2010-07-02 | 2015-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3594888B2 (ja) | 2004-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7651943B2 (en) | Forming diffusion barriers by annealing copper alloy layers | |
| JP2552159B2 (ja) | 半導体装置及びその製造方法 | |
| US6016008A (en) | Integrated circuit interconnection employing tungsten/aluminum layers | |
| US20020024142A1 (en) | Semiconductor device and manufacturing method of the same | |
| US8102051B2 (en) | Semiconductor device having an electrode and method for manufacturing the same | |
| JP3104534B2 (ja) | 半導体装置とその製法 | |
| US6413863B1 (en) | Method to resolve the passivation surface roughness during formation of the AlCu pad for the copper process | |
| JP3625652B2 (ja) | 半導体装置の製造方法 | |
| KR100331906B1 (ko) | 반도체 장치의 제조 방법 | |
| JPH09326436A (ja) | 配線形成方法 | |
| US7247565B2 (en) | Methods for fabricating a copper interconnect | |
| US6331482B1 (en) | Method of VLSI contact, trench, and via filling using a germanium underlayer with metallization | |
| JP2007150301A (ja) | 半導体装置およびその製造方法 | |
| JP3111466B2 (ja) | メッキ配線層を備えた半導体装置の製造方法 | |
| JP3594888B2 (ja) | 半導体装置及びその製造方法 | |
| JP2007335578A (ja) | 半導体装置及びその製造方法 | |
| JPH07130854A (ja) | 配線構造体及びその形成方法 | |
| KR100652317B1 (ko) | 반도체 소자의 금속 패드 제조 방법 | |
| US6440841B2 (en) | Method of fabricating vias | |
| JP2003218201A (ja) | 半導体装置およびその製造方法 | |
| JPH07135209A (ja) | 多層配線構造およびその製造方法 | |
| KR20000027278A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100197992B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP3393455B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2002176098A (ja) | 多層配線構造を有する半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020528 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040617 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040901 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 6 |
|
| EXPY | Cancellation because of completion of term |