JP3594888B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP3594888B2 JP3594888B2 JP2000238692A JP2000238692A JP3594888B2 JP 3594888 B2 JP3594888 B2 JP 3594888B2 JP 2000238692 A JP2000238692 A JP 2000238692A JP 2000238692 A JP2000238692 A JP 2000238692A JP 3594888 B2 JP3594888 B2 JP 3594888B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating film
- interlayer insulating
- connection hole
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【産業上の利用分野】
本発明は半導体装置及びその製造方法に関し、特に、メッキ配線層を用いた配線構造の形成技術に関する。
【0002】
【従来の技術】
従来よりAl配線材料を用いた半導体構造としては、図5に示すものがある。
【0003】
同図の如く、シリコン基板1の表面側には、不純物拡散された半導体拡散領域たるソース領域2a,ドレイン領域2b及びゲート絶縁膜2cと、ゲート絶縁膜2cの上面側のゲート電極部2dと、その側部のサイドウォール2e,2fと、各領域の接続面たるTiSi2層3a,3b,3cと、局所酸化膜(LOCOS)4とが形成されている。この配線構造は、シリコン基板1の上面側に堆積された第1の層間絶縁膜5と、その接続孔6の底面で下層に接続する拡散反応防止膜たるTiN層7と、その上面側に堆積されてこれらの接続孔6の内部を埋める埋め込み層たるタングステン電極層8と、タングステン電極層8の上面側に堆積された配線層たるAl−Si−Cu合金層9と、その上面側に堆積された第2の層間絶縁膜10と、その接続孔11の底面で下層たるAl−Si−Cu合金層9に接続する拡散反応防止膜たるTiN12と、この上面側に被着されて接続孔11を埋める埋め込み層たるタングステン電極層13と、そのタングステン電極層13の上面側に被着された配線層たるAl−Si−Cu合金層14と、この上面側に堆積された表面保護膜たるシリコン酸化膜15とで構成されている。
【0004】
【発明が解決しようとする課題】
しかしながら、従来の半導体装置においては、以下の問題点を有している。
【0005】
▲1▼ Al配線層を使用した場合には、配線層たるAl−Si−Cu合金層9,14と下地との密着性を向上するため、400〜500℃でのアニールを必要とする。しかし、このような熱処理を行うと、Al−Si−Cu合金は低融点金属であるので、Siが拡散して、析出物16が発生し、接続抵抗の増大やバラツキが生じる。また、後工程における加熱・冷却のサイクルによりAl−Si−Cu合金層14の端部のようにヒルロック17が発生して、層間でのリーク電流が発生する。
【0006】
▲2▼ 配線構造の信頼性を向上するために、層間絶縁膜の平坦化技術や保護膜形成技術が適用されるが、多くの場合それらめ技術には加熱処理を伴う。例えば、外界からのイオンや水分の汚染により、Al−Si−Cu合金層14の端部のように腐食部18が発生するので、配線層の上面側には保護膜としてSi3N4層を使用して外界からの汚染をブロッキングする場合がある。しかし、Al−Si−Cu合金層14は低融点金属であることから、高温熱処理を行えず、このためSi3N4層の内部にH2が残留して圧縮応力を生じる。その応力により、Al−Si−Cu合金層14には強い引張応力が残留するので、ノッチ19やクラック20が発生し易い。さらには、ストレスマイグレーションによる断線も発生し易い。このような熱処理に対する工程上の制約は、半導体装置の信頼性の向上に支障となっている。
【0007】
▲3▼ Al−Si−Cu合金層9とタングステン電極層8とは450℃以上で拡散反応を生じ、接続孔6での接続抵抗が上昇し、さらには拡散領域への突き抜けが生じる。
【0008】
以上の問題に鑑み、本発明の課題は高融点金属層たるメッキ配線層の採用によって、カバレッジを向上させると共に熱的安定化を図り、配線抵抗及び接続抵抗を低抵抗化すると共に耐エレクトロマイグレーション性,耐ストレスマイグレーション性及び耐腐食性を高め、信頼性の高い配線構造を有する半導体装置及びその製造方法を提供するものである。
【0009】
【課題を解決する手段】
本発明の半導体装置は、半導体基板と、前記半導体基板の上方に設けられた第1の接続孔を有する第1の層間絶縁膜と、前記第1の層間絶縁膜の上方と前記第1の接続孔内とに設けられ、前記第1の層間絶縁膜の上方に端部を有する第1の導電性下地層と、前記第1の接続孔を埋める金属を含む第1の埋込み層と、前記第1の埋込み層と前記第1の導電性下地層との上方に設けられた第1のメッキ配線層と、前記第1のメッキ配線層に接続する第2の接続孔を有し、前記第1のメッキ配線層の上方に設けられた第2の層間絶縁膜と、
前記第2の層間絶縁膜の上方と前記第2の接続孔内とに設けられ、少なくとも一部が第1のメッキ配線層に接する第2の導電性下地層と、前記第2の接続孔を埋める金属を含む第2の埋込み層と、前記第2の埋込み層と前記第2の導電性下地層との上方に設けられた第2のメッキ配線層と、を含む半導体装置であって、前記第2の層間絶縁膜は、シリコン窒化膜と前記シリコン窒化膜の上方に設けられたシリコン酸化膜とを有し、前記シリコン窒化膜は、少なくとも前記第1の導電性下地層における前記端部の側面に設けられ、前記第1の埋込み層は、前記第1の層間絶縁膜の上方と前記第1の接続孔内とに設けられたものであり、前記第2の埋込み層は、前記第2の層間絶縁膜の上方と前記第2の接続孔内とに設けられたものであることを特徴とする。
【0010】
本発明の半導体装置の製造方法は、半導体基板の上方に第1の接続孔を有する第1の層間絶縁膜を形成する工程と、前記第1の層間絶縁膜の上方と前記第1の接続孔内とに、第1の導電性下地層を形成する工程と、前記第1の導電性下地層の上方に金属層を形成する工程と、前記金属層をエッチバックして、前記第1の接続孔内及び前記第1の層間絶縁膜の上方に、第1の埋込み層を形成する工程と、前記第1の埋込み層及び前記第1の導電性下地層との上方に、第1のメッキ配線層を形成する工程と、前記第1のメッキ配線層の上面及び側面と前記第1の導電性下地層の側面とを覆うようにシリコン窒化膜を設け、前記シリコン窒化膜の上方にシリコン酸化膜を設けることにより、第2の層間絶縁膜を形成する工程と、を備えることを特徴とする。
【0016】
【作用】
層間絶縁膜の表面上にその接続孔を介して下層に接続する導電性下地層を被着して、この接続孔内部に埋め込み層を形成し、その上面側にメッキ配線層を形成すると、接続孔の上方開口部ではメッキ配線層と埋め込み層が接続し、一方、接続孔の外部ではメッキ配線層と導電性下地層が接続し、しかもメッキ配線層はメッキにより被着されているので、カバレッジが良好で、密着性も高いメッキ配線層を実現できる。また、埋め込み層及びメッキ配線層にはいずれも、Alより融点が高い高融点金属を使用しているため、後工程において熱処理を行っても、配線層からの析出物またはヒルロック等は発生しないので、信頼性が高い配線構造を実項できる。すなわち、熱処理に対する工程上の制約条件がない。それ故、熱処理を必要とする汚染防止技術や層間絶縁膜の平坦化技術を採用でき、より信頼性の高い半導体装置を実現できる。
【0017】
このような半導体装置の製造方法において、埋め込み層を接続孔にCVD法により堆積する工程を有しているので、埋め込み層は接続孔の内部を高いカバレージで埋めるため、その接続抵抗は低い。また埋め込み層の表面側をエッチバックする工程を有しているので、その表面は平坦化されており、メッキ配線層は容易に密着性良く被着することができる。しかも、エッチバックによる埋め込み層の除去深さを浅くして、埋め込み層を接続孔の内部及び接続孔外部の下地金属層の上面側に残し、埋め込み層の表面上にメッキ配綿層を被着した構造においても、同様の作用を得ることができる。よって、エッチバックによる埋め込み層の除去深さの制御に余裕が生じ、より実用的になると共に、配線構造をメッキ配線層の単層とした構造またはメッキ配線層の下面に埋め込み層を有する複層構造のいずれをも形成でき、層材料の性質に応じた配線層構造を実現できる。
【0018】
上記の半導体装置の配線構造において、埋め込み層にタングステンを用いると、その融点は3410℃であるので熱安定性が高く、また接続孔の内部に高くカバレージできて接続抵抗は低下し、さらに硬度は5〜8であるのでエッチバックによる加工が容易にできる。
【0019】
また、メッキ配線層にAu,Cuまたはそれらの合金を用いると、Au(融点は1063℃)またはCu(融点は1083℃)はAl(融点は660℃)に比較して融点が高い(高融点金属)ので熱安定性が高く、また比抵抗が低いので配線抵抗を低下でき、さらに化学的に安定であるので外界から不純物が侵入しても腐食が発生しにくい。
【0020】
そして、導電性下地層が拡散反応防止層を有しているので、金属の拡散による合金化反応を防止でき、経時的な接続抵抗の増加を防止できる。
【0021】
【実施例】
次に、本発明の実施例について説明する。
【0022】
<第1実施例>
本発明の第1実施例に係る半導体装置の断面図である図1を参照して以下に説明する。
【0023】
同図に示す如く、シリコン基板1の表面側には、従来の半導体装置と同様に、ソース領域2a,ドレイン領域2b及びゲート絶縁膜2cと、ゲート絶縁膜2cの上面側のゲート電極部2dと、その側部のサイドウォール2e,2fと、各領域の接続面たるTiSi2層3a,3b,3cと、局所酸化膜(LOCOS)4とが形成されている。この配線構造は、シリコン基板1の上面側に堆積された第1の層間絶縁膜たるシリコン酸化膜5と、この酸化膜5に被着されており、その接続孔6を介して下層に接続している拡散反応防止膜(導電性下地層)たるTiN層21と、この表面に被着されている導電性下地層たるPt層22と、これらの接続孔6の内部を埋める埋め込み層たるタングステン電極層23と、この上面側でPt層22及びタングステン電極層23の表面上に被着されたメッキ配線層たるメッキAu膜24と、この上面側に形成されたSi3N4層25と、その上面側に堆積された第2の層間絶縁膜たるボロン・リンガラス(BPSG)層26と、このボロン・リンガラス層26に被着され、その接続孔27を介して下層たるメッキAu膜24に接続するTiN層28と、この表面上に被着されているPt層29と、この接続孔27を埋めるタングステン電極層30と、Pt層29及びタングステン電極層30の表面上に被着されたメッキAu膜31と、この上面側に堆積された表面保護膜たるリンガラス(PSG)層32とで構成されている。
【0024】
かかる構成の配線構造において、Si3N4層25を得るまでのプロセスは、まず、図2(A)に示すごとく、前述のシリコン基板1の上面側にプラズマCVD法により第1の層間絶縁膜たるシリコン酸化膜5を堆積した後、接続部を形成すべき領域に複数の接続孔6を開孔する。次に、図2(B)に示す如く、この上面側にスパッタ法により、厚さ約1000Åの拡散反応防止層(導電性下地層)たるTiN層21及び厚さ約1000Åの導電性下地層たるPt層22を順次被着する。この状態でTiN層21は接続孔6の底面で下層と接続している。次に、図2(C)の如く、Pt層22の表面上に、WF6ガスを用いたCVD法により埋め込み層たるタングステン電極層23を被着して接続孔内部を埋める。次に、図2(D)に示す如く、タングステン電極層23の表面をSF6+O2によるエッチバック法により除去し、接続孔6の外部のPt層22を露出するまで平坦化して、接続孔6の内部のみにタングステン電極層23を残し、タングステン電極層23を形成する。次に、図2(E)に示す如く、この上面側に配線パターン領域を窓開けしたフォトレジスト層33でマスキングした状態で、Pt層22を電極としてシアン化金カリウムの酸性浴中で電解メッキを行い、フォトレジスト層33の窓開け部に厚さ約8000Åのメッキ配線層たるメッキAu膜24を被着する。次に、フォトレジスト層33を除去した後、メッキAu膜24をマスクとして、Pt層22及びTiN層21をAr+によるイオンミリング法により除去して、図2(F)の如く、配線パターンを形成する。しかる後に、図2(G)の如く、この上面側に外界からの汚染のブロッキング層として、またメッキAu膜24とこの上面側に堆積さるべき層との密着性改良層としてSiH4+NH3によるプラズマCVD法によりSi3N4層25を被着する。このようにして、第1実施例に係る半導体装置が形成される。
【0025】
上述の第1実施例において、メッキAu層24は接続孔6の上方開口部でタングステン電極層23に被着し、また接続孔6の外部ではPt層22の表面上にメッキにより被着されているので密着性は高い。さらに、タングステン電極層23はCVD法により接続孔6の内部を高いカバレージで埋めており、タングステン電極層23の表面側をエッチバックにより平坦化した後に、メッキAu層24を被着しているのでカバレージが高く、接続抵抗が砥い。よって、アニールによる密着性の向上操作を行うことなく密着性が高く、接続抵抗が低い配線構造を実現できる。
【0026】
また、埋め込み層に使用したタングステンの融点は3410℃であり、またメッキ配線層に使用したAuの融点は1063℃であり、いずれもAl(融点は660℃)より融点の高い金属(本願における高融点金属)を使用しているので、後の工程において熱処理を行ってもメッキ配線層には支障がない。それ故、層間絶縁膜の平坦化のためにボロン・リンガラス層26を堆積して高温リフローによる平坦化を行っても、また、外界からの汚染防止策として保護膜にSi3N4層25を形成して熱処理を行っても、さらに、SOG法(塗布法)によってリンガラス層32を表面保護膜として形成しベーキング(リフロー)を行っても、メッキ配線層には支障がない。よって、熱処理を必要とする平坦化技術や外界からの汚染防止技術を適用して、より信頼性の高い配線構造を備えた半導体装置を実現できる。しかも、ボロン・リンガラス層26を用いで層間絶縁膜を厚手化しても、高アスペクト比の接続孔27にはタングステン電極層30を介して配線されているので、接続抵抗を低く維持したまま低寄生容量の配線構造を実現できる。
【0027】
また、Pt層22はメッキAu層24とTiN層21の中間層として、また電解メッキの電極と機能すると共に、接続孔6の底部でタングステン電極層23とTiN層21の中間層として密着性を向上させ、接続抵抗をより低下させている。
【0028】
さらに、タングステン電極層23をエッチバックにより接続孔6の内部にのみ残した構造であるので、配線層は比抵抗の低いメッキAu膜24で構成されているため、配線抵抗が低下する。
【0029】
そして、タングステンの硬度は5〜8であるのでエッチバックによる加工が容易にでき、Auは化学的に安定であるので外界から不純物が侵入しても腐食が発生しにくい。
【0030】
なお、導電性下地層はPt層22と拡散反応防止膜たるTiN層6を含んでいるので、金属の拡散による合金化は防止され、接続抵抗は経時的な増大を生じない。
【0031】
<第2実施例>
次に、本発明に係る第2実施例をその断面図である図3を参照して説明する。
【0032】
同図の如く、埋め込み層たるタングステン電極層23’,30’が接続孔6,27の内部を埋めると共に、その外部のPt層22’,29’の表面上にも堆積されてメッキAu膜24’,31’と配線層を構成しているものである。また、いずれのメッキAu膜24’,31’の表面上にもSi3N4層25a,25bが形成されたものであり、他の構成は第1実施例と同様である。
【0033】
このような構成の第2実施例を得るためのプロセスは、第1実施例の図2(D)に示したタングステン層23のエッチバック工程において、除去深さを浅くして、図4に示す如く、接続孔6の内部及び外部にタングステン層23’を残したものであり、他の工程は第1実施例と同様である。
【0034】
上記の第2実施例は、タングステン層23’及びPt層22’をエッチバックしすぎると著しく密着性が低下するので、タングステン層23’が残る程度にエッチバックしたものである。この場合には、タングステン層23’を下地としてAuメッキを行うことができ、エッチバック工程の除去深さの制御に余裕を有する。
【0035】
上述実施例の他の例として、メッキ配線層及び埋め込み層の材質としてはNi,Cu,Ru,Rh,Cr,Co,Pd,Ti,Ta,W,Au及びそれらの合金を単層でまたは積層で使用してもよいが、メッキ配線層としてAu,Cuまたはそれらの合金を、また埋め込み層としてW(タングステン)を用いた場合に最も良い特性が得られた。なお、メッキ法としては、電解メッキ,無電解メッキ及びその組合せを用いてもよい。たとえば、AuまたはCuのメッキ配線層の上に、さらにRuを無電解メッキにより被着する二段階メッキによって、二層構造のメッキ配線層を用いて、AuまたはCuと層間絶縁膜の密着性をより向上させてもよい。
【0036】
【発明の効果】
以上説明したように、本発明による半導体装置において、高融点金属層たる埋め込み層は接続孔に埋め込まれ、この埋め込み層または導電性下地層に高融点金属層たるメッキ配線層が被着されて配線構造が形成されていることに特徴を有しているので、以下の効果を奏する。
【0037】
▲1▼ メッキ配線層は埋め込み層または導電性下地層にメッキにより被着しており、また接続孔内部にはカバレージの高い埋め込み層が接続しているので、密着性が高いと共に、接続抵抗が低く、埋め込み層とメッキ配線層が反応しない配線構造を実現できる。
【0038】
▲2▼ 埋め込み層及びメッキ配線層にはいずれも高融点金属を使用しているので、後工程において熱処理工程を行っても、配線層の信頼性は低下しない。すなわち、熱処理に対する工程上の制約条件がない。その結果、熱処理を必要とする汚染防止技術や層間絶縁膜の平坦化技術を適用でき、より信頼性の高い半導体装置を実現できる。
【0039】
▲3▼ 埋め込み層の表面側をエッチバックする工程を有しているので、平坦化した表面上にメッキ配線層を形成することができ、容易に密着性が高く、接続抵抗が低い配線構造を実現できる。
【0040】
▲4▼ エッチバックによる除去深さを調整すると、配線層をメッキ配線層の単層またはメッキ配線層と埋め込み層の複層のいずれの構造にも形成できるので、層材料の性質に応じた層構造を実現できる。
【0041】
▲5▼ 層間絶縁膜としてリフローを必要とするボロン・リンガラスまたはリンガラスを用いて厚い層間絶縁膜を形成した場合には、層間絶縁膜の平坦化と共に、低寄生容量配線として伝達速度の速い回路構成が実現できる。
【図面の簡単な説明】
【図1】本発明の第1実施例に係わる半導体装置の配線構造を示す断面図である。
【図2】(A)〜(G)は第1実施例に係わる半導体装置の配線構造の製造方法を示す工程断面図である。
【図3】本発明の第2実施例に係わる半導体装置の配線構造を示す断面図である。
【図4】第2実施例に係わる半導体装置の配線構造の製造方法の一部を示す工程断面図である。
【図5】従来例の半導体装置の配線構造を示す断面図である。
【符号の説明】
1・・・シリコン基板
5・・・層間絶縁膜たるシリコン酸化膜
6,27・・・接続孔
21,28・・・拡散反応防止層たるTiN層(導電性下地層)
22,22’,29,29’・・・導電性下地層たるPt層
23,23’,30,30’・・・埋め込み層たるタングステン電極層
24,24’,31,31’・・・メッキ配線層たるメッキAu膜
26・・・層間絶縁膜たるボロン・リンガラス
33・・・フォトレジスト層
Claims (2)
- 半導体基板と、
前記半導体基板の上方に設けられた第1の接続孔を有する第1の層間絶縁膜と、
前記第1の層間絶縁膜の上方と前記第1の接続孔内とに設けられ、前記第1の層間絶縁膜の上方に端部を有する第1の導電性下地層と、
前記第1の接続孔を埋める金属を含む第1の埋込み層と、
前記第1の埋込み層と前記第1の導電性下地層との上方に設けられた第1のメッキ配線層と、
前記第1のメッキ配線層に接続する第2の接続孔を有し、前記第1のメッキ配線層の上方に設けられた第2の層間絶縁膜と、
前記第2の層間絶縁膜の上方と前記第2の接続孔内とに設けられ、少なくとも一部が第1のメッキ配線層に接する第2の導電性下地層と、
前記第2の接続孔を埋める金属を含む第2の埋込み層と、
前記第2の埋込み層と前記第2の導電性下地層との上方に設けられた第2のメッキ配線層と、を含む半導体装置であって、
前記第2の層間絶縁膜は、シリコン窒化膜と前記シリコン窒化膜の上方に設けられたシリコン酸化膜とを有し、
前記シリコン窒化膜は、少なくとも前記第1の導電性下地層における前記端部の側面に設けられ、
前記第1の埋込み層は、前記第1の層間絶縁膜の上方と前記第1の接続孔内とに設けられたものであり、
前記第2の埋込み層は、前記第2の層間絶縁膜の上方と前記第2の接続孔内とに設けられたものであることを特徴とする半導体装置。 - 半導体基板の上方に第1の接続孔を有する第1の層間絶縁膜を形成する工程と、
前記第1の層間絶縁膜の上方と前記第1の接続孔内とに、第1の導電性下地層を形成する工程と、
前記第1の導電性下地層の上方に金属層を形成する工程と、
前記金属層をエッチバックして、前記第1の接続孔内及び前記第1の層間絶縁膜の上方に、第1の埋込み層を形成する工程と、
前記第1の埋込み層及び前記第1の導電性下地層との上方に、第1のメッキ配線層を形成する工程と、
前記第1のメッキ配線層の上面及び側面と前記第1の導電性下地層の側面とを覆うようにシリコン窒化膜を設け、前記シリコン窒化膜の上方にシリコン酸化膜を設けることにより、第2の層間絶縁膜を形成する工程と、を備えることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000238692A JP3594888B2 (ja) | 2000-08-07 | 2000-08-07 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000238692A JP3594888B2 (ja) | 2000-08-07 | 2000-08-07 | 半導体装置及びその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02238228A Division JP3111466B2 (ja) | 1990-09-07 | 1990-09-07 | メッキ配線層を備えた半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001102383A JP2001102383A (ja) | 2001-04-13 |
JP3594888B2 true JP3594888B2 (ja) | 2004-12-02 |
Family
ID=18730358
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000238692A Expired - Lifetime JP3594888B2 (ja) | 2000-08-07 | 2000-08-07 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3594888B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6936148B2 (en) | 2002-03-29 | 2005-08-30 | Ngk Spark Plug Co., Ltd. | Gas sensor element having at least two cells |
TWI288443B (en) * | 2002-05-17 | 2007-10-11 | Semiconductor Energy Lab | SiN film, semiconductor device, and the manufacturing method thereof |
KR20120003374A (ko) | 2010-07-02 | 2012-01-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
KR101830193B1 (ko) | 2010-07-02 | 2018-02-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 제작 방법 |
-
2000
- 2000-08-07 JP JP2000238692A patent/JP3594888B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2001102383A (ja) | 2001-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6218302B1 (en) | Method for forming a semiconductor device | |
JP2552159B2 (ja) | 半導体装置及びその製造方法 | |
US20020024142A1 (en) | Semiconductor device and manufacturing method of the same | |
US20050186784A1 (en) | Methods for forming a metal contact in a semiconductor device in which an ohmic layer is formed while forming a barrier metal layer | |
KR100319588B1 (ko) | 배선구조의 형성방법 | |
JP3104534B2 (ja) | 半導体装置とその製法 | |
JPH09326436A (ja) | 配線形成方法 | |
US6492267B1 (en) | Low temperature nitride used as Cu barrier layer | |
JP3391933B2 (ja) | 半導体素子とその製造方法 | |
JP2007150301A (ja) | 半導体装置およびその製造方法 | |
JP3027946B2 (ja) | 半導体装置およびその製造方法 | |
JP3594888B2 (ja) | 半導体装置及びその製造方法 | |
JP3111466B2 (ja) | メッキ配線層を備えた半導体装置の製造方法 | |
JPH07130854A (ja) | 配線構造体及びその形成方法 | |
US5948705A (en) | Method of forming interconnection line | |
JP2007335578A (ja) | 半導体装置及びその製造方法 | |
US6440841B2 (en) | Method of fabricating vias | |
KR100606544B1 (ko) | 반도체 소자의 구리 배선 방법 | |
JP2003218201A (ja) | 半導体装置およびその製造方法 | |
JP3778155B2 (ja) | 配線形成法 | |
KR100935193B1 (ko) | 반도체 소자의 금속배선 및 그의 형성방법 | |
KR0156126B1 (ko) | 반도체장치의 콘택형성방법 | |
KR20060079461A (ko) | 반도체 소자의 금속배선 형성방법 | |
KR100197992B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
JPH07135209A (ja) | 多層配線構造およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20020528 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040617 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040901 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080910 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090910 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100910 Year of fee payment: 6 |
|
EXPY | Cancellation because of completion of term |