KR100319588B1 - 배선구조의 형성방법 - Google Patents

배선구조의 형성방법 Download PDF

Info

Publication number
KR100319588B1
KR100319588B1 KR1019990015510A KR19990015510A KR100319588B1 KR 100319588 B1 KR100319588 B1 KR 100319588B1 KR 1019990015510 A KR1019990015510 A KR 1019990015510A KR 19990015510 A KR19990015510 A KR 19990015510A KR 100319588 B1 KR100319588 B1 KR 100319588B1
Authority
KR
South Korea
Prior art keywords
copper
substrate
wiring
insulating film
forming
Prior art date
Application number
KR1019990015510A
Other languages
English (en)
Other versions
KR19990083622A (ko
Inventor
요시히사 마쯔바라
Original Assignee
니시가키 코지
닛뽄덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니시가키 코지, 닛뽄덴끼 가부시끼가이샤 filed Critical 니시가키 코지
Publication of KR19990083622A publication Critical patent/KR19990083622A/ko
Application granted granted Critical
Publication of KR100319588B1 publication Critical patent/KR100319588B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 구리배선(24,42)을 형성하는 방법에 관한 것으로서, 구리배선(24,42)을 구비한 기판(12)이 비 산화분위기하에서 160℃ 미만의 온도까지 냉각된 후, 상기 기판(12)이 대기중에 노출되어지는 구리 배선(24,42)을 형성하는 방법이 개시되어 있다. 종래의 기술에 따라서 기판을 비교적 고온에 노출시키면 기판(42)상의 배선간의 전기 저항이 높게되어 고집적도에 장애가 된다. 본 발명은 기판(12)을 비교적 저온에 노출시켜서 상기와 같은 전기저항을 감소시켜 고집적도를 용이하게 한다.

Description

배선구조의 형성방법 { METHOD FOR FORMING INTERCONNECTION STRUCTURE }
본 발명은 기판상에 반도체 장치용 구리배선을 형성하는 방법에 관한 것으로, 더욱 상세하게는 전기저항이 낮은 미세한 구리 다층배선구조를 형성하는 방법에 관한 것이다.
반도체장치의 제조과정에 있어서 종래의 표준적인 배선 공정에는, Al 또는 Al합금으로 이루어진 제 1 배선층을 포토리토그래핑 및 에칭으로 가공하여 상기 제 1 배선을 형성하고, 상기 제 1 배선층상에 층간절연막을 디포지팅하고, 상기 제 1 배선층을 프래터링하고, 비아홀을 형성하고, 텅스텐으로 비아홀을 매입하고, 또한 Al 또는 Al합금으로 이루어진 제 2 배선층을 디포지팅하고, 포토리토그래핑 및 에칭으로 제 2 배선층을 형성하는 방법이 있다.
상기 종래의 배선공정에 있어서, 배선구조의 다층화에 따라 포토리토그래핑의 공정 및 에칭의 공정수의 증가로 인해 다중배선구조의 공정이 복잡해 진다. 또한 보이드를 형성하지 않고 배선간의 틈을 매입하는것은 배선피치의 미소화로 인해 층간절연층의 피복성이 용이하지 않다.
선폭이 0.18 에서 0.20 마이크로미터로 알려진 배선구조에 있어서, 선피치는 협소해지고, 배선간 용량 증대가 무시할수가 없게되 신호/전파 지연에 의해 LSI의 성능저하가 발생할 수 있다. 상기의 성능저하를 방지할 수 있는 방법의 하나로서, AL 및 AL합금과 비교해서 전기저항도가 낮은 구리배선이 관심을 끈다. 그러나 구리의 에칭은 제어가 용이하지 않아, 결과적으로 종래의 Al 배선구조를 제조하는데 채택된 공정과 유사한 공정에 따라 배선을 제조하기 위한 구리의 가공은 실용적이지 못하다.
상기 단점을 극복하기 위해 다마신(Damasin) 공정에 따른 구리의 다층배선구조를 형성하는 방법이 주의를 끌고있다.
구리 배선을 포함한 다층구조를 형성하는 상기의 방법은 도 1을 언급함에 따라 기술될 것이다.
먼저, 도 1a에 도시된 바와같이, BPSG(브롬화 인 실리카 유리)로 이루어진 SiO2막(14)이 실리콘기판(12)상에 형성되어 있고, 상기 실리콘 기판(12)내의 확산영역과 도통하는 텅스텐 플러그와 같은 도통 플러그(도시되지 않음)를 배치하기위해, 상기 실리콘기판(12)내의 확산영역(소스/드레인영역)을 노출하는 도시되지 않은 비아홀(콘택트 홀, 스루-홀)이 형성되어 있다.
도 1b에 도시된 바와같이, 플라즈마 SiO2막(16)은 플라즈마 CVD(화학적 증착)공정을 사용하여 SiO2막(14)상에 형성된다. 실란(SiH4) 및 O2와 같은 반응가스가 플라즈마 SiO2막(16)을 형성하는데 사용된다.
상기 플라즈마 SiO2막(16)상에 포토레지스트막(18)을 형성하고, 포토그래핑 및 에칭에 의해 패터닝하여 배선패턴을 전사한 마스크(18)를 형성한다. 그후, 상기 마스크(18)를 에칭마스크로서 채택하여 에칭이 행해져서 도 1c에서 도시된 바와같이상기의 SiO2막에 형성된(도시되지 않음) 도통 플러그를 노출시키기 위해 플라즈마 SiO2막(16)을 관통하는 배선 트렌치(20)를 형성한다.
마스크(18)는 산소플라즈마 에싱법으로 제거되고, 도 1d에서 도시된 바와같이 TiN(22)막은 기판의 전체 표면상에 장벽층으로 디포지팅되고, 더욱이 구리막(24)은 구리로 배선 트렌치(20)를 매입하기 위해 TiN막(22)상에 형성된다.
구리막(24) 및 TiN막(22)은, 플라즈마 SiO2막(16)이 노출될 때까지, CMP(화학 메카니즘 폴리싱)의 방법으로 폴리싱되고, 도 1e 에 도시된 바와같이, 저부에는 도통 플러그(도시되지 않음)에 전기적으로 접촉되어 있고, 상면은 노출되어있고, 양면은 SiO2막(16)에 접하는 제 1 구리배선(구리막)(24)이 형성된다
그후 층간절연막으로 작용하는 BPSG등으로 이루어진 SiO2막(26)이 웨이퍼 상에 형성되고, 그후, 마스크(28)를 얻기위해 패턴닝에 의해 포토레지스트막이 형성된다. 도 1f에서 도시된 바와같이, SiO2막(26)은 에칭 마스크로서 상기의 마스크(28)를 사용하여 에칭되어 제 1 구리배선(24)을 노출하는 비아홀(30)을 형성한다.
비아홀(30)에 매입된 텅스텐 플러그와 제 1 구리배선(24)사이의 접촉저항을 줄이기 위해, 비아홀(30)의 저부 또는 제 1 구리배선(24)의 표면을 클리닝하기 위해 웨이퍼는 세정처리 된다.
세정 후, 기판은 300℃ 내지 700℃ 범위의 온도에서 열처리 또는 베이킹처리되고, 제 1 구리배선(24)의 양호한 결정화를 증대시킴으로서, 엘렉트로 마이그레이션 내구성을 증가시키기 위해, 세정중 기판으로부터 층간절연막에 들어간 수분을 함유한 액체를 제거한다. 열처리 도중, 제 1 구리배선(24)은 비아홀(30)을 통해 노출된다.
그후, 도 1g에서 도시된 바와같이, 장벽층으로 작용하는 TiN막(32)이 기판의 전체 표면상에 형성되고, 텅스텐막(34)이 TiN막(32)상에 형성된다.
텅스텐막(34) 및 TiN막(32)은 플라즈마 SiO2막(26)이 노출될 때까지 CMP 방법으로 폴리싱되고, 도 1h에서 도시된 바와같이, 비아홀(30)에 매립된 텅스텐 플러그(34)가 형성된다.
또한 플라즈마 SiO2막(38)은 플라즈마SiO2막(26) 상부에 형성되고, 배선 트렌치는 제 1 구리배선(24)의 형성과 유사하게 형성된다. 그후, TiN막(40) 및 구리막(42)이 형성되고, 상기 적층막은 CMP 처리공정으로 폴리싱되어 도 1i에 도시된 바와같이 제 2 구리배선을 제조한다.
열처리는 약 400℃(수소 어닐링)의 온도에서 수소분위기에서 실행되어, 제 1 구리(24) 및 제 2 구리배선(42)의 양호한 결정화를 증대시킨다. 결과적으로 결정 그레인은 커지고 엘렉트로 마이그레이션 내구성을 증대시킨다.
다마신공정에 따라 구리배선을 형성하는 방법에 있어서, 제 1 구리배선 및 제 2 구리배선의 전기저항, 텅스텐 플러그와 제 1 구리배선 사이의 접촉부의 전기저항 및 제 1 구리배선과 제 2 구리배선의 접촉부의 전기저항이 불가피하게 증가한다.
상기로인해, 배선의 미소화 및 다층구조의 실현이 용이하지 않고, 반도체 장치의 고집적화에 장애가 된다.
전술한 바와같이, 전기저항의 증가에 관한 문제가 다마신 공정으로 구리 배선을 형성하는 것을 예로서 지적하였으나, 상기의 문제는 다마신공정에서 뿐만아니라, 구리막을 디포지팅하고 구리배선을 패터닝으로 형성하고, 절연막을 매입하고, 비아홀을 개구하는 공정으로 구성되는 종래의 처리공정에서 야기되는 문제이다.
본 발명의 목적은 저항치가 낮은 다층 구리배선구조를 형성하는 공정을 제공하는데 있다. 본 발명은 기판상에 노출된 구리배선을 형성하고, 비산화 분위기하의 열처리로(도가니)에서 기판을 열처리하고, 160℃이하의 비 산화분위기에서 구리배선의 온도를 떨어뜨리고, 기판을 냉각하기위하여 열처리된 기판을 대기중에 노출하는 단계를 포함하는 구리배선을 형성하는 방법을 제공하는 것이다.
본 발명의 배선구조를 형성하는 공정에 따라서는, 저항이 낮은 구리 배선구조가 실현가능하다. 반도체 장치의 고집적 및 소형화는 구리 배선구조를 형성하는 상기 방법을 적용함으로서 더욱 증대될 수 있다.
도1a 내지 도 1i는 종래의 방법과 본 발명의 공정에 따른 2층의 구리 배선구조를 형성하는 각각의 공정을 도시한 기판의 단면도이다.
도2는 배선폭에 대한 시트 저항의 관계를 도시한 그래프이다.
도3은 구리 산화막의 두께와 기판의 온도사이의 관계를 도시한 그래프이다.
도4는 도통 플러그와 전기 저항의 관계를 도시한 그래프이다.
도5는 열처리 장치를 도시한 개략도이다.
도1i의 주요 부분에 대한 부호의 설명
12 : 실리콘 기판 14 : SiO2막 16 : 플라즈마 SiO2막 20 : 배선 트렌치 26 : SiO2막 34 : 비아홀 38 : 제 2 절연막 42 :구리배선 42 : 열 처리장치
본 발명자는 구리 다층배선구조가 기존의 다마신 공정에 의해 형성되는 경우,구리배선의 전기저항을 상승시키는 이유를 고찰함 으로서 다음과같은 사실을 발견하였다.
기존의 구리배선 형성공정에 있어서, 전술한 바와같이 비아홀 및 제 1 구리배선(24)의 표면은 텅스텐 플러그가 형성될때 기판을 세정함으로서 클리닝된다. 그후 SiO2막(16)에 포함된 수분을 제거하기위해, 기판은 열처리로에서 열처리된다. 기판이 노(도가니)에서 꺼내진 후, 기판은 비아홀내에 텅스텐 플러그를 매입하기 위해 텅스텐 블랭킷를 형성하는 장치에 전송된다.
본 발명자는 조사과정에서 다음과 같은 사실을 발견하였는데, 기판을 노(도가니)에서 꺼낸후 기판을 대기중에 노출시키는 경우, 비아홀을 통해 노출된 구리배선의 표면층이 산화되어, Cu02또는 Cu0로 전환되기 때문에 제 1 구리배선 및 텅스텐 플러그와 전기접속 사이의 전기 저항이 상승하며, 전기저항은 제 1 구리배선상에 형성된 구리산화막의 두께에 비례하여 상승한다는 것이다.
상기와 같은 현상은 제 2 구리배선이 기판상에 형성되고 상기 기판이 수소 어닐링으로 처리된 후, 노(도가니)로부터 꺼내는 경우에도 또한 발생한다.
산화는 기판이 대기중에 노출될 때 배선막의 표면으로부터 진행된다. 도 2는 선폭에 대한 시트저항의 관계를 도시한 그래프이다. 상기 그래프에서 자명하듯이, 배선저항은 선폭의 두께 및 막두께에 따라 급속히 증가함을 알 수 있다. 상기의 이유는 전체 두께 또는 전체 배선용량에 대한 표면 산화층의 상대적인 두께가 선폭의 가늘기와 막의 두께의 가늘기에 따라 증가하기 때문이다. 막 두께가 300노나미터(0.3마이크론미터) 이하일 경우, 표면 산화층의 용량율은 30％ 이상이 되고 무시할 수 없는 배선저항이 증가한다.
본 발명자가 조사한 바에 의하면, 구리배선에서 형성된 구리산화막의 두께와, 기판이 냉각될 때 기판이 놓여지는 분위기내의 공기압을 파라미터로서 채용한 분위기에 노출된 기판의 온도 사이의 관계는 도 3에 도시되어 상기에 언급한 관계를 도시하고 있다.
도3의 그래프에 의하면, 기판의 온도가 160℃를 초과하는 경우, 구리산화막의 두께는 증가하여 구리배선의 전기저항치가 급속히 증가한다. 그래프에 의하면, 막의 두께는 동일한 온도에서 낮은 공기압에 따라 감소함을 보여준다.
기판의 온도가 160℃ 이하이거나 미만일 경우, 도통 플러그의 직경과 상기 도통 플러그의 상면 및 하면에서 도통 플러그와 접하는 구리배선의 전기저항 사이의 관계가 조사되어 도 4의 그래프에 도시된 결과를 얻었다.
상기 그래프에 의하면 기판의 온도가 160℃를 초과하는 경우,도통 플러그를 구리배선 사이에 배치하는 구리배선의 전기저항치는 도통 플러그의 직경의 감소에 따라 증가한다. 즉, 구리배선의 표면층의 전기저항은 도통 플러그의 직경의 감소에 따라 현저하게 된다는 의미로서 구리배선 사이의 전기저항을 증대시키는 것을 의미한다.
본 발명의 발명자는 기판이 열처리 이후에 대기중에 노출되는 경우, 기판의 온도는 160℃ 이하여야 함을 발견하였다.
구리배선 형성공정에서 구리층을 데포지팅하는 방법에는 제한이 없어서, 예를들어 스퍼터링 방법, 플레이팅 방법 ,화학적 증착방법 및 상기의 조합된 방법과 같은 공지의 방법이 채용 가능하다. 구리층에서의 소요되는 구리의 순도는 거의 100％의 순도가 요먕된다.
160℃ 이하에서 구리배선을 냉각하는 방법은 구리가 산화가 되지 않고, 비 산화분위기하에서만 냉각이 행해진다면 제한은 없다. 예를들어 진공 또는 비활성 가스 분위기하에 기판을 남겨두는 자연식 냉각이 실행 가능하거나, 냉각된 비활성 가스를 비활성 가스 분위기하에서 기판에 불어 넣는 강제식 냉각이 실행 가능하다.
열처리 단계에서 열처리 온도는 열처리 목적에 따라서 결정된다. 비 산화분위기는 아르곤 분위기와 같은 수소분위기 및 비활성 가스 분위기와 같은 환원 분위기를 의미한다. 기판의 냉각시의 비산화 분위기는 열처리 단계의 분위기와 반드시 동일하지는 않아, 예를들어 진공 분위기 및 니트로젠 분위기에서도 구리가 산화되지 않는다면 채택 가능하다.
본 발명에 따른 배선을 형성하는 방법은 구리 배선이 형성된다면, 배선을 형성하는 공정에 관계없이 채택 가능하다. 예를들어, 본 발명의 방법은 포토리토그라핑 및 에칭에 의해 이미 준비된 구리층을 처리하여 구리배선이 형성되는 일반적인 구리배선 형성방법에 본 발명은 적용 가능하고, 다마신 공법 또는 듀얼 다마신 공법에도 적용가능하다.
본 발명은 두께가 500 노나미터 이하이고 폭이 0.5 마이크론미터 이하로 기판상에 형성된 소형의 구리배선의 형성에 양호하게 적용가능하다.
본 발명의 양호한 실시예에 따른 구리 디포지팅 공정에서, 구리 디포지팅 이전에 구리 이외의 금속층이 장벽층 및 점착층으로 형성되고, CMP 공정은 구리층상에서 실시되고, 그후 CMP 공정에서 구리 이외의 금속층상에서 실시 된다.
구리 이외의 금속층을 형성하는 금속으로서는, Ta, TiN 및 Wn가 같은 금속 및 금속질화물이 채택될 수 있다.
본 발명에 대한 하나의 실시예는 도면을 언급할 때 자세히 기술될 것이다.
상기 실시예는 본 발명의 방법이 적용되는 하나의 케이스로서, 그 케이스는 두께가 2000에서 3000 옹그스트롬인 2층의 배선구조가 다마신 공법에 의해 형성되는 경우이다. 도 5는 실시예의 배선구조를 형성하기 위하여 열처리를 수행하는 장치에 대한 개략도이다.
도 5에 도시된 열 처리장치(50)는, 로드 록킹 챔버(52), 램프 어닐링 로 또는 RTA(급속 열 어닐링) 로(54) 및 언로드 록킹 챔버(56)로 구성되어 있으며, 상기 로드 록킹 챔버(52)는 기판을 들어나르고, 램프 어닐링 로 또는 RTA 로(54)는 챔버(52)의 대기압과 압력이 동일하며, 언로드 록킹 챔버(56)는 진공하의 비 산화분위기를 갖는 기판을 꺼낸다. 도 5에서, 심벌(58)은 기판을 조작하는 로봇을 포함하는 열처리 로(54)의 전면에 위치한 전면 챔버를 의미한다.
본 실시예에 따른 배선 구조를 형성하는 방법은 도 1을 언급하면서 기술될 것이다.
기판이 대기중에 노출되기 전, 열처리 공정에서 다음공정 즉,구리 디포지팅 공정으로 전환하기 위해, 열처리 로(54)에서 열처리된 기판을 꺼내는 경우, 구리 배선이 언로드 록킹 챔버(56)에서 160℃ 이하의 온도로 냉각된다는 점과, 구리는 메탈 플러그로서 채용된다는 점을 제외하고는 본 실시예는 종래의 배선구조를 형성하는 방법과 유사하다.
먼저, 도 1a에서 도시된 바와같이 BPSG(브롬화 인 실리케이트 유리)로 구성된 SiO2막(14)는 실리콘 기판(12)상에서 형성된다. 그후 실리콘 기판(12)의 확산 영역을 전도하는 텅스텐 플러그와 같은 도통 플러그(도시되지 않음)를 제조하기 위해 실리콘 기판(12)에서 확산영역(소스/드레인 영역)을 노출하는 비아홀(도시되지 않음)이 개구된다.
그후 도 1b에서 도시된 바와같이, 플라즈마 SiO2막이 플라즈마 CVD(화학 증착)방법으로 SiO2막 상에 형성된다. 실란(SiH4) 및 O2와 같은 반응가스가 플라즈마 SiO2막(16)을 형성하기 위해 채택된다.
플라즈마 SiO막(16)상에 포토레지스트막(18)을 형성한 후, 배선패턴이 포토리소그라피 및 에칭으로 전사되는 마스크가 형성된다. 그후 도 1c에 도시된 바와같이 도통 플러그(도시되지 않음)를 노출하기 위해 상향 개구를 구비하며 플라즈마 SiO2막(16)을 관통하는 배선 트렌치(20)를 형성하기위해, 에칭 마스크로서 기능하는 마스크(18)를 채택하여 에칭이 실행된다.
상기의 마스크(18)는 산소 플라즈마 에싱에 의해 제거된다. 그후, 도 1d에서 도시된 바와같이, 장벽층으로 기능하는 TiN막(22)이 기판의 전 표면상에 제조되고, 또한 배선 트렌치(20)를 매립하기위해 구리막(24)이 TiN막(22)상에 형성된다.
구리막(24) 및 TiN막(22)은 플라즈마 SiO2막(16)이 노출될 때까지 CMP 공정에 의해 폴리싱 된다. 또한, 도 1e에서 도시된 바와같이, 저부에서 도통 플러그(도시되지 않음)와 접촉하며 SiO2막(16)과 접촉하는 측면 및 노출된 상면부를 구비한 제 1 구리배선(24)이 형성된다.
그후, 층간절연막으로 기능하는 BPSG와 같은 SiO2막(26)이 기판상에 형성되고, 그후, 패터닝에 의해 마스크를 제조하기위해 포토레지스트막이 형성된다. 도 1f에서 도시된 바와같이 SiO2막(26)은 제 1 구리배선(24)을 노출하는 비아홀(30)을 제조하기 위해 플라즈마 에칭공정에 의해 에칭된다.
비아홀(30)에 매립된 구리 플러그와 제 1 구리배선(24) 사이의 접촉저항을 감소시키기 위하여, 기판은 세정되어 비아홀(3)의 저부 및 제 1 구리배선(24)의 표면이 클리닝된다.
세정공정 이후, 세정 도중에 층간절연막에 들어온 수분을 포함하는 액체를 제거하고 일렉트로 마이그레이션 내구성을 증대시키기 위해, 기판은 300℃ 내지 700℃ 사이의 온도범위에서 베이킹 처리공정이 행해지거나 열처리 된다.
열처리 공정에서, 기판은 열처리 장치(50)의 로드 록킹 챔버(52)를 통해 열처리 로(54)에 전달된다. 기판은 300℃ 내지 700℃ 사이의 특정 온도범위에서 20분 동안 열처리 로(54)에서 열처리된다. 그후 기판의 온도가 언로드 록킹 챔버(56)에서 160℃ 미만까지 떨어질 때까지 기판은 자연 냉각된다. 상기의 열처리 공정중에, 제 1 구리배선(24)은 비아홀(30)을 통해 노출된다.
그후 도 1g에서 도시된 바와같이, TiN막(32)은 기판의 전 표면상에 장벽층으로서 형성되고, 텅스템막(34)은 TiN막(32)상에 형성된다.
TiN막(32) 및 구리막(34)은 플라즈마 SiO2막(34)이 노출될 때까지, CMP 처리방법으로 폴리싱 되고, 도 1h에서 도시된 바와같이, 비아홀(30)에 매립된 구리 플러그(34)가 형성된다.
또한, 플라즈마 SiO2막(38)이 플라즈마 SiO2막(26)상에 형성된 후, 배선 트렌치가 제 1 구리배선(24)의 형성과 유사하게 형성되고, 배선 트렌치를 구비한 기판이 세정된다. 기판이 열처리된 이후, 기판의 온도가 상기에서 언급된 바와같이 160℃ 미만으로 떨어질 때까지, 기판은 언로드 록킹 챔버(56)에서 자연적으로 냉각된다. 상기의 열처리 도중, 구리 플러그(34)는 배선 트렌치를 통해 노출된다.
그후, 도 1i에서 도시된 바와같이, 제 2 구리막(42)을 제조하기 위해 TiN 막(40) 및 구리막(42)이 CMP 처리공정에 의해 폴리싱된다.
열처리과정은 제 1 구리배선(24) 및 제 2 구리배선(42)의 양호한 결정화를 증대시키기 위해 수소분위기하의 약 400℃(수소 어닐링)의 온도에서 행해진다. 결과적으로 결정 그레인은 커지고 에렉트로 마이그레이션 내구성을 증대시킨다.
절연막 같은 보호막이 제 2 구리배선(42)를 포함하는 기판상에 형성된 후, 수소 어닐링이 실행된다.
상기의 수소 어닐링 공정에 있어서, 기판은 먼저 열처리 장치(50)의 로드 록킹 챔버(52)를 통해 열처리 로(54)에 전달된다. 상기 기판은 20분 동안 400℃의 온도로 열처리 로(54)에서 열처리된다. 그후, 기판이 160℃ 미만으로 떨어질때까지 언로드 록킹 챔버(56)에서 기판이 자연 냉각된다. 상기의 열처리 도중, 모든 제 2구리 배선(42)이 노출된다.
기판을 비교적 저온에 노출시키는 상기의 열처리 기술은 후공정에서 구리가 또한 표면에 노출되므로, 배선막의 에칭 및 비아홀의 개구가 동시에 행해지는 구리 배선 형성공정에 적용 가능하다.
본 발명에 의하면 기판상에 Cu 배선을 형성하는 Cu 배선 형성공정과 비 산화 분위기 내에서 Cu배선을 기판상에 노출시킨 상태에서 기판에 열처리를 행하는 열처리 공정을 구비하여, 반도체 장치용 Cu 배선을 기판상에 형성할 때, 열 처리된 기판을 열처리 로(도가니)로부터 인출하고 대기에 노출시키는데 있어서, 비 산화분위기 하에서 Cu 배선의 온도를 160℃ 미만의 온도로 냉각한 후에 대기에 노출시키어 전기 저항이 낮은 Cu 배선구조를 실현할 수 있다. Cu 배선 구조의 형성에 본 발명의 방법을 적용함으로서, 반도체 장치의 고집적화 및 미세화를 일층 높일 수가 있다. 본 발명의 양호한 실시예를 상세히 설명하였지만 다양한 변화와 수정이 청구된 클레임의 사상으로부터 벗어나지 않는 범위에서 이루어질 수 있다는 것은 당연하다.

Claims (9)

  1. 구리배선(24, 42)을 형성하는 방법에 있어서,
    노출된 구리 배선(24, 42)을 기판(12)상에 형성하는 공정과,
    비산화 분위기하의 열처리 로(54)에서 상기 기판(12)을 열처리하는 공정과,
    상기 기판(12)을 냉각하기 위해 열처리된 상기 기판(12)을 대기중으로 노출하는 공정을 포함하고,
    상기 구리 배선(24, 42)이 비산화 분위기하에서 160℃ 미만의 온도까지 냉각된 이후에, 상기 기판(12)이 대기중으로 노출되는 것을 특징으로 하는 구리 배선(24, 42) 형성 방법.
  2. 제 1항에 있어서,
    상기 기판(12)상에 형성된 상기 구리 배선(24, 42)은 선 두께가 500 나노미터 이하이고 선 폭이 0.5 마이크론미터 이하인 것을 특징으로 하는 구리 배선(24, 42) 형성 방법.
  3. 제1항에 있어서, 상기 구리 배선 형성 공정은,
    상기 기판(12)상에 제1의 절연막(16)을 형성하고, 상기 제1의 절연막(16)상에 배선 패턴을 전사하여, 상향 개구를 구비한 제1의 배선 트렌치(20)를 상기 제1의 절연막(16)상에 형성하는 제1의 트렌치 형성 공정과,
    상기 기판(12)의 전면상에 구리를 디포지팅하여, 상기 제1의 배선 트렌치(20)에 구리를 매입하면서 상기 제1의 구리 배선(24)을 형성하는 제1의 구리 디포지팅 공정과,
    상기 기판(12)상에 제조된 상기 제1의 구리층(24)을 상기 제1의 절연막(16)이 노출될 때까지 화학적 기계적으로 폴리싱하여, 상부 노출된 표면 및 상기 제1의 절연막(16)에 매입된 양 측면을 구비한 상기 제1의 구리 배선(24)을 형성하는 제1의 CMP 공정을 더 포함하고,
    상기 열처리 공정 이전에,
    상기 제1의 절연층(16)상에 제1의 층간 절연막(26)을 형성하고 상기 제1의 층간 절연막(26)상에 비아 홀 패턴을 전사하여, 상향 개구를 구비하며 저부에서 상기 제1의 구리 배선(24)을 노출하는 제1의 비아 홀을 상기 층간 절연막(26)을 통해 형성하는 제1의 개구 공정과,
    상기 기판(12)을 클리닝함으로써 상기 제1의 비아 홀을 클리닝하는 제1의 클리닝 공정을 더 포함하는 것을 특징으로 하는 구리 배선(24, 42) 형성 방법.
  4. 제3항에 있어서, 제1의 클리닝 공정 이후에,
    상기 기판(12)의 전면상에 구리를 디포지팅하여, 제2의 구리층(42)을 형성하고 상기 비아 홀을 구리로 매입하는 제2의 구리 디포지팅 공정과,
    CMP 처리에 의해 상기 기판(12)상의 상기 제2의 구리층(42)을 폴리싱하여 상기 제1의 층간 절연막(26)을 노출시키고, 상부 노출된 표면을 구비하고 상기 제1의 층간막(16)을 관통하고 저부에서 상기 제1의 구리 배선(24)과 접촉하는 구리 플러그를 형성하는 제2의 CMP 공정과,
    상기 기판(12)상에 제2의 절연막(38)을 형성하고 상기 제2의 절연막(38)상에 배선 패턴을 전사하여, 상향 개구를 구비하고 저부에서 구리 플러그를 노출하는 제2의 배선 트렌치를 상기 제1의 절연막(26)상에 형성하는 제2의 트렌치 형성 공정과,
    상기 기판(12)을 클리닝함으로써 상기 제2의 배선 트렌치를 클리닝하는 제2의 클리닝 공정과,
    상기 구리 배선이 비산화 분위기하에서 160℃ 미만의 온도까지 냉각된 이후에, 상기 기판(12)이 대기중으로 노출되는 상기 제2의 배선 트렌치를 통해 상기 노출된 구리 플러그를 구비하는 상기 기판(12)을 열처리하는 공정을 더 포함하는 것을 특징으로하는 구리배선(24, 42) 형성 방법.
  5. 제 4항에 있어서, 제4항의 열처리 공정 이후에,
    상기 기판(12)의 전면상에 구리를 디포지팅하여, 상기 제2의 배선 트렌치를 구리로 채우면서 제3의 구리층을 형성하는 제3의 구리 디포지팅 공정과,
    CMP 처리에 의해 상기 제3의 구리층을 폴리싱하여 상기 제2의 절연막(38)을 노출하고, 상부 노출된 표면 및 상기 제2의 절연막(38)에 매입된 양 측면을 구비한 제2의 구리 배선(42)을 형성하는 제3의 CMP 공정과,
    상기 기판(12)상에 제2의 층간 절연막을 형성하고 상기 제2의 층간 절연막상에 비아 홀 패턴을 전사하여, 상향 개구를 구비하고 상기 제2의 층간 절연막을 통해 저부에서 상기 제2의 구리 배선을 노출하는 제2의 비아 홀을 형성하는 제2의 개구 공정과,
    상기 기판(12)을 클리닝함으로써 상기 제2의 비아 홀을 클리닝하는 제3의 클리닝 공정과,
    상기 구리 배선이 비산화 분위기하에서 160℃ 미만의 온도까지 냉각된 이후에, 상기 기판(12)이 대기중으로 노출되는 상기 제2의 비아 홀을 통해 상기 노출된 제2의 구리 배선(42)을 구비한 상기 기판(12)을 열처리하는 공정을 더 포함하는 것을 특징으로하는 구리 배선(24, 42) 형성 방법.
  6. 제3항에 있어서,
    상기 제1 또는 제2의 절연막(16, 38)과 상기 제1의 층간 절연막(26) 또는 제2의 층간 절연막(38)의 두께를 더하여 얻어진 막두께를 갖는 제3의 절연막을 형성하고 배선 패턴을 전사하여, 상기 제3의 절연막에 상향 개구를 구비한 제3의 배선 트렌치를 형성하는 공정과,
    비아 홀 패턴을 상기 제3의 절연막에 전사함으로써, 상향 개구를 구비하고 저부에서 하부층 배선을 노출하는 상기 제3의 절연막을 통해 비아 홀을 형성하는 공정과,
    기판의 전체 표면상에 구리를 디포지팅하여, 상기 배선 트렌치와 상기 비아 홀을 구리로 동시에 매입하면서 제4의 구리층을 형성하는 공정과,
    CMP 처리에 의해 상기 기판상의 상기 제4의 구리층을 폴리싱하여 상기 제3의 절연막을 노출하고, 상부 노출된 표면과 상기 제3의 절연막에 매입된 양 측면을 구비한 제4의 구리 배선 및 상기 구리 플러그를 형성하는 공정과,
    상기 구리 배선이 비산화 분위기하에서 160℃ 미만의 온도까지 냉각된 이후에, 상기 기판(12)이 대기중으로 노출되는 상기 노출된 제4의 구리 배선을 구비한 기판을 열처리하는 공정을 더 포함하는 것을 특징으로 하는 구리 배선(24,42) 형성 방법.
  7. 제3항에 있어서,
    상기 구리 배선 형성 공정이 반복되어 소정의 층수의 구리 배선층을 형성하고, 상기 구리 배선이 최상의 구리 배선의 열처리 공정에서 비산화 분위기하에서 160℃ 미만의 온도까지 냉각된 이후에, 상기 기판(12)이 대기중으로 노출되는 것을 특징으로 하는 구리배선(24, 42) 형성 방법.
  8. 제3항에 있어서,
    밀착층 또는 장벽층으로 기능하는 구리 이외의 금속층은 구리 디포지팅 이전에 형성되고, CMP 처리는 먼저 구리층에 대해 행해지고 그 후에 CMP 공정에서의 구리 이외의 금속층에 대해 행해지는 것을 특징으로하는 구리 배선(24,42) 형성 방법.
  9. 제1항에 있어서,
    상기 기판(12)의 열처리를 행하기 위한 상기 열처리 로(54), 및 상기 기판(12)을 비산화 분위기 상태로 유지하는 언로드 록킹 챔버(56)가 장착된 열처리 장치(50)를 채택함으로써, 상기 열처리 로(54)에서 열처리된 상기 기판(12)은 상기 언로드 록킹 챔버에서 160℃ 미만의 온도까지 냉각되는 것을 특징으로 하는 구리 배선(24, 42) 형성 방법.
KR1019990015510A 1998-04-30 1999-04-29 배선구조의 형성방법 KR100319588B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP10-120494 1998-04-30
JP10120494A JPH11312680A (ja) 1998-04-30 1998-04-30 配線の形成方法

Publications (2)

Publication Number Publication Date
KR19990083622A KR19990083622A (ko) 1999-11-25
KR100319588B1 true KR100319588B1 (ko) 2002-01-05

Family

ID=14787595

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990015510A KR100319588B1 (ko) 1998-04-30 1999-04-29 배선구조의 형성방법

Country Status (6)

Country Link
US (1) US6040240A (ko)
JP (1) JPH11312680A (ko)
KR (1) KR100319588B1 (ko)
CN (1) CN1144279C (ko)
GB (1) GB2336945B (ko)
TW (1) TW419731B (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3149846B2 (ja) 1998-04-17 2001-03-26 日本電気株式会社 半導体装置及びその製造方法
US6228768B1 (en) * 1998-11-02 2001-05-08 Advanced Micro Devices, Inc. Storage-annealing plated CU interconnects
US6157078A (en) * 1999-09-23 2000-12-05 Advanced Micro Devices, Inc. Reduced variation in interconnect resistance using run-to-run control of chemical-mechanical polishing during semiconductor fabrication
AU2001247109A1 (en) * 2000-04-27 2001-11-12 Nutool, Inc. Conductive structure for use in multi-level metallization and process
JP2001319928A (ja) * 2000-05-08 2001-11-16 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2001358211A (ja) * 2000-06-14 2001-12-26 Nec Corp 半導体装置およびその製造方法
KR100398034B1 (ko) * 2000-12-28 2003-09-19 주식회사 하이닉스반도체 반도체 소자의 구리 배선 형성 방법
JP4250006B2 (ja) * 2002-06-06 2009-04-08 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
JP4209212B2 (ja) * 2003-01-30 2009-01-14 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
KR100652317B1 (ko) * 2005-08-11 2006-11-29 동부일렉트로닉스 주식회사 반도체 소자의 금속 패드 제조 방법
JP4548280B2 (ja) * 2005-08-31 2010-09-22 ソニー株式会社 半導体装置の製造方法
JP2009021462A (ja) * 2007-07-13 2009-01-29 Disco Abrasive Syst Ltd ウェーハの加工方法
JP4376959B2 (ja) * 2007-07-31 2009-12-02 日鉱金属株式会社 無電解めっきにより金属薄膜を形成しためっき物およびその製造方法
EP2067878B1 (en) * 2007-07-31 2017-03-22 JX Nippon Mining & Metals Corporation Plated material having metal thin film formed by electroless plating, and method for production thereof
US8852674B2 (en) * 2010-11-12 2014-10-07 Applied Materials, Inc. Method for segregating the alloying elements and reducing the residue resistivity of copper alloy layers
CN102569035B (zh) * 2012-02-27 2016-06-29 上海先进半导体制造股份有限公司 背面金属工艺中断后晶片的返工方法
JP6212861B2 (ja) * 2012-12-27 2017-10-18 日立化成デュポンマイクロシステムズ株式会社 半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5277985A (en) * 1991-11-12 1994-01-11 Cornell Research Foundation Process for fabricating copper interconnects in ultra large scale integrated (ULSI) circuits
US5354712A (en) * 1992-11-12 1994-10-11 Northern Telecom Limited Method for forming interconnect structures for integrated circuits
DE4400200C2 (de) * 1993-01-05 1997-09-04 Toshiba Kawasaki Kk Halbleitervorrichtung mit verbesserter Verdrahtungsstruktur und Verfahren zu ihrer Herstellung
JP3297220B2 (ja) * 1993-10-29 2002-07-02 株式会社東芝 半導体装置の製造方法および半導体装置
US5622608A (en) * 1994-05-05 1997-04-22 Research Foundation Of State University Of New York Process of making oxidation resistant high conductivity copper layers
US5913147A (en) * 1997-01-21 1999-06-15 Advanced Micro Devices, Inc. Method for fabricating copper-aluminum metallization
US5990005A (en) * 1997-02-10 1999-11-23 Nec Corporation Method of burying a contact hole with a metal for forming multilevel interconnections

Also Published As

Publication number Publication date
GB2336945B (en) 2002-12-11
CN1233854A (zh) 1999-11-03
KR19990083622A (ko) 1999-11-25
GB9910078D0 (en) 1999-06-30
CN1144279C (zh) 2004-03-31
JPH11312680A (ja) 1999-11-09
TW419731B (en) 2001-01-21
GB2336945A (en) 1999-11-03
US6040240A (en) 2000-03-21

Similar Documents

Publication Publication Date Title
KR100319588B1 (ko) 배선구조의 형성방법
JP4350337B2 (ja) 半導体装置
JP3245104B2 (ja) フッ素による金属劣化に対する耐性を改善する方法
KR100482180B1 (ko) 반도체 소자 제조방법
US6204167B1 (en) Method of making a multi-level interconnect having a refractory metal wire and a degassed oxidized, TiN barrier layer
US20020024142A1 (en) Semiconductor device and manufacturing method of the same
KR20030055135A (ko) 반도체 장치 및 그 제조 방법
EP1330842B1 (en) Low temperature hillock suppression method in integrated circuit interconnects
US20030087484A1 (en) Metal structures for integrated circuits and methods for making the same
JP3244058B2 (ja) 半導体装置の製造方法
US20030020165A1 (en) Semiconductor device, and method for manufacturing the same
JPH05144811A (ja) 薄膜半導体装置及びその製造方法
US5750439A (en) Method of making aluminum alloy wiring with less silicon nodule
KR100369970B1 (ko) 반도체장치 제조방법
KR20040077421A (ko) 반도체 장치의 금속배선 형성 방법
JPH11111842A (ja) 多層配線構造およびその製造方法
JP3594888B2 (ja) 半導体装置及びその製造方法
KR100434508B1 (ko) 변형된 듀얼 다마신 공정을 이용한 반도체 소자의 금속배선 형성방법
JP4232215B2 (ja) 半導体装置の製造方法
KR100282231B1 (ko) 반도체 장치의 배선 제조 방법
JPH04296041A (ja) 半導体装置及びその製造方法
KR20030053673A (ko) 반도체소자 및 그 제조방법
JP4152164B2 (ja) 半導体装置の製造方法
KR20040009789A (ko) 반도체 소자 및 그 제조 방법
KR100567539B1 (ko) 반도체 소자의 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee