CN1233854A - 形成配线结构的方法 - Google Patents

形成配线结构的方法 Download PDF

Info

Publication number
CN1233854A
CN1233854A CN99106126A CN99106126A CN1233854A CN 1233854 A CN1233854 A CN 1233854A CN 99106126 A CN99106126 A CN 99106126A CN 99106126 A CN99106126 A CN 99106126A CN 1233854 A CN1233854 A CN 1233854A
Authority
CN
China
Prior art keywords
level
copper
layer
substrate
dielectric film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN99106126A
Other languages
English (en)
Other versions
CN1144279C (zh
Inventor
松原义久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1233854A publication Critical patent/CN1233854A/zh
Application granted granted Critical
Publication of CN1144279C publication Critical patent/CN1144279C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种形成铜配线的方法,其中在非氧化气氛下基片被冷却至160摄氏度以下后把具有铜配线的基片暴露在大气中。通常是将基片暴露于相对较高的温度下,这使得基片上配线间的电阻更高阻碍了高度集成化。按照本发明,由于将基片暴露在相对较低的温度下从而可减少上述电阻值以实现高度集成化。

Description

形成配线结构的方法
本发明涉及一种在基片上形成用于半导体器件的Cu(铜)配线结构的方法，尤其是形成一种具有低电阻的铜细微多层配线结构的方法。
在半导体器件中形成配线结构的传统和标准工艺包括：利用光刻和蚀刻法通过处理由铝或铝合金制成的第一层次配线层形成第一层次配线，在第一层次配线上沉积一层间电介质膜，压平第一层次配线，形成一通孔，用钨填充通孔，利用光刻和蚀刻法沉积由铝或铝合金制成的第二层次配线层并处理第二层次配线层。
在传统的配线工艺中，随着多层配线结构的进展，由于光刻和蚀刻法的步骤数增加使得工艺变得复杂。而且，因为随着配线节距的减小，层间电介质膜的覆盖变得困难，所以很难填充不形成空隙的配线间的空间。
在产生0.18-0.20微米的线宽时，线节距变窄，并且不能忽略配线间的电容的增加，这样由于信号/传输延迟而使得LSI的性能恶化。作为一种防止这种恶化的可能方式，与铝或铝合金相比具有较低电阻值的铜配线引起了人们的注意。但是，铜的蚀刻很难被控制，结果，按照制造传统铝配线的类似工艺处理铜以制造配线很难行的通。
为了克服这一缺点，一种按照达马信(Damasin)工艺形成的具有铜配线的多层次配线结构正在引起人们的注意。
将参照图1描述上述形成具有铜配线的多层次结构的方法。
首先，如图1A所示，在硅基片12上形成一由BPSG(硼磷硅酸盐玻璃)制成的二氧化硅膜14，然后在硅基片12中形成一用于暴露扩散区(源/漏区)的通孔(未示出)以形成一导电插塞(未示出)，比如与硅基片12的扩散区电接触的钨插塞。
然后，如图1B所示，采用等离子体CVD(化学蒸发沉积)方法在二氧化硅膜14上形成一等离子体二氧化硅膜16。诸如硅烷(SiH4)和氧气之类的反应气体被用于形成等离子体二氧化硅膜16。
在等离子体二氧化硅膜16上形成光刻胶膜18后，通过光刻和蚀刻法形成一掩膜，通过制作图形将配线图形转移到该掩膜上。然后，通过利用掩膜18作为蚀刻掩膜，进行蚀刻以形成配线沟20，该配线沟20穿透等离子体二氧化硅膜16以暴露在二氧化硅膜14中形成的导电插塞(未示出)，如图1C所示。
通过氧等离子体灰化去除掩膜18。然后，如图1D所示，在基片的整个表面上沉积作为阻挡层的氮化钛(TiN)膜22，进一步在氮化钛膜22上形成铜层24以便用铜填充配线沟20。
通过CMP(化学机械抛光)方法抛光铜层24和氮化钛膜22直到等离子体二氧化硅膜16暴露为止，如图1E所示，形成在底部与导电插塞(未示出)电接触的第一层次铜配线(铜层)24，该铜层的上表面暴露，其侧表面与二氧化硅膜16接触。
然后，在晶片表面上形成比如由BPSG制成的作为层间电介质膜的二氧化硅膜26，随后通过制作图形在其上形成光刻胶膜以获得一掩膜28。如图1F所示，使用上述掩膜28作为蚀刻掩膜蚀刻二氧化硅膜26以形成用于暴露第一层次铜配线24的通孔30。
为了减少将埋置于通孔30中的钨插塞与第一层次铜配线24的间的接触电阻，冲洗晶片以便清洁通孔30的底部或第一层次铜配线24的表面。
冲洗后，基片被在300-700摄氏度之间的温度范围内进行热处理或烘烤处理以从基片中去除在冲洗过程中进入层间电介质膜的包含水分的液体，以便通过改进第一层次铜配线的令人满意的结晶来提高电迁移的耐久性。在热处理中，第一层次铜配线24通过通孔30暴露。
然后，如图1G所示，在基片的整个表面上形成作为阻挡层的氮化钛膜32，在氮化钛膜32上形成钨层34。
氮化钛膜32和钨层34被按照CMP方法抛光直到等离子体二氧化硅膜26露出，并且如图1H所示，形成埋置于通孔30中的钨插塞34。
接着，在等离子体膜26上形成等离子体膜38，并形成一个与第一层次铜配线24的形成相似的配线沟。然后形成一氮化钛膜(TiN)40和一铜层42，这个叠层用CMP方法抛光以制得如图1I所示的第二层铜配线。
在大约400摄氏度温度氢气气氛下(氢气退火)进行热处理以提高第一层次铜配线24和第二层次铜配线42的结晶性能，结果，晶体颗粒变得更大提高了电迁移的耐久性。
在按照Damasin工艺形成铜配线的传统方法中，第一层次铜配线与第二层次铜配线以及钨插塞与第一层次铜配线之间，钨插塞与第二层次铜配线之间的接触部分的电阻值不可避免地增加。
这就限制了配线的最小化和多层次结构的实现，并且是半导体器件高度集成化的障碍。
尽管在上述描述中，采用Damasin工艺形成铜配线的方法中存在电阻值增加的问题，该问题不仅出现在Damasin工艺中，而且出现在由沉积铜层、通过制作图形形成铜配线、埋置电介质膜及开通孔组成的传统工艺中。
考虑上述问题，本发明的目的是提供一种形成具有低电阻值的多层次铜配线结构的方法。
本发明所提供的形成铜配线的方法包括下述步骤：在基片上形成暴露的铜配线，在一个非氧化气氛的热处理炉中对基片进行热处理，在非氧化气氛下将铜配线的温度降至160摄氏度以下，以及将经过热处理的基片暴露在大气中进行冷却。
按照本发明形成配线结构的方法，可以实现具有低电阻值的铜配线。通过采用形成铜配线的该种方法，可进一步提高半导体器件的高度集成化和最小化。
本发明的上述和其它目的、特征及其优点将在下面参照附图的描述中更加清楚。
图1A-1I是示出按照传统方法和本发明的方法形成两层铜配线结构的各个步骤的基片的截面图。
图2是示出表面电阻随配线宽度变化的关系图。
图3是示出氧化铜膜厚度与基片温度之间的关系图。
图4是示出导电插塞的直径与电阻之间的关系图。
图5是示出热处理装置的示意平面图。
本发明的发明者通过研究当通过传统Damasin工艺形成铜多层次配线结构时铜配线电阻提高的原因有了以下发现。
如上所述，在传统铜配线形成工艺中，当钨插塞形成时，通孔和第一层次铜配线的表面通过清洗基片得到清洁。为了排出进入二氧化硅膜16的水分，在热处理炉中对基片进行热处理。从炉中取出基片后，为了将钨插塞埋置于通孔中，基片被传送到用于形成钨覆盖层的装置中。
本发明的发明者通过研究发现，当基片从炉中取出后暴露在大气中时，由于通过通孔暴露的铜配线表面层被氧化成Cu2O或CuO，所以第一层次铜配线的电阻和与钨插塞电连接的电阻升高，并且电阻值的升高与在第一层次铜配线上形成的铜氧化膜的厚度成正比。
当在基片上形成第二层次铜配线并且在氢气退火后从炉中取出基片时也出现此现象。
当基片暴露在大气中时，氧化过程从配线层的表面开始。图2是示出表面电阻随线宽度变化的关系图。如图所示，配线电阻随线宽度和薄膜厚度的减小而迅速增加。这是因为随着线宽度和薄膜厚度的减小，被氧化表面层相对于总体厚度或总体配线体积的相对厚度增加。当薄膜厚度为300纳米(0.3微米)或更小时，被氧化表面层的体积比变为30％或更大，并且不可忽略配线电阻的增加。
本发明的发明者已经研究了在铜配线中形成的氧化膜的厚度与暴露在大气中的基片的温度的相互关系，作为一个参数，当基片被冷却时，基片被置于其中的大气中的大气压力图3所示的结果，图3是示出上述的关系的图。
图3示出当基片温度超过160摄氏度时，氧化铜膜的薄膜厚度增加，使得铜配线的电阻值迅速增加。该图示出在同样的温度下随着大气压力的降低薄膜厚度减小。
通过研究当基片温度超过160摄氏度及低于160摄氏度时，导电插塞的直径与在其上下表面与导电插塞接触的铜配线的电阻值之间的相互关系得到了图4所示的结果。
该图表明，当基片温度超过160摄氏度时，置于导电插塞之间的铜配线的电阻值随着导电插塞的直径的减小而迅速增加。换句话说，铜配线表面层的电阻随着导电插塞的直径的减小成为增加铜配线间电阻值的主要因素。
本发明的发明者已经发现，当热处理后基片暴露在大气中时，基片温度要求低于160摄氏度。
在铜配线形成步骤中不限制沉积铜层的方式，比如，可采用众所周知的溅蚀法、电镀法及化学蒸气沉积法以及它们的组合方法。铜层中的铜最好具有100％的纯度。
假如铜的氧化不发生则不限制160摄氏度下铜配线的冷却方法，并且可在非氧化气氛中进行冷却。例如，在真空或惰性气体气氛中基片被自冷却，或者在惰性气氛中把被冷却的惰性气体吹到基片上进行强制冷却。
在热处理步骤中热处理的温度取决于热处理的目的。非氧化气氛意味着还原气氛(如氢气气氛)和惰性气体气氛(如氩气气氛)。在冷却基片时的非氧化气氛不必与热处理步骤中的气氛相同，比如，除非铜被氧化，否则可采用真空气氛或氮气气氛。
采用按照本发明的形成配线的方法，不必考虑形成配线的方式，只要是形成铜配线即可。例如，本发明的方法可应用于形成铜配线的常规方法，在常规方法中，通过处理利用光刻和蚀刻法制备的铜层形成铜配线，以及应用于Damasin工艺或双重Damasin工艺。
本发明适用于在基片上形成具有厚度为500纳米或更小，以及宽度为0.5微米或更小的细微铜配线。
在按照本发明的一最佳实施例的铜沉积步骤中，在铜沉积之前，形成一除铜以外的金属层作为粘结层或阻挡层，并且在CNP步骤中，在铜层上进行CMP处理，然后在除铜以外的金属层上进行CMP处理。
作为形成除铜以外的金属册的金属，可以采用诸如铊(Ta)、氮化铊(TaN)、氮化钛(TiN)和氮化钨(WN)之类的金属或金属氮化物。
下面将参照附图描述本发明的一个实施例。
该实施例是本发明的方法应用于按照Damasin工艺形成具有厚度为2000-3000埃的两层配线结构的一个例子。图5是在形成该实施例的配线结构时进行热处理的装置示意图。
如图5所示的热处理装置包括一用于送进基片的装载锁定室52、一具有与室52相同气氛或真空气氛的斜面退火炉或一RTA(快速热退火)炉54以及一用于送出在真空下具有非氧化气氛的基片的卸载锁定室56。在图5中，标号58表示位于热处理炉54之前的包括一用于处理基片的机器人的前端室。
下面将参照图1描述按照本实施例形成配线结构的一种方法。
本实施例的方法与形成配线结构的传统方法相同，除了在把基片暴露在大气中之前，为了从热处理步骤转到下一步骤(比如，铜沉积步骤)，当从炉54中取出在热处理炉54中已热处理的基片时，在卸载锁定室56中把退火炉冷却到160摄氏度或更低温度，以及铜被用作金属插塞。
首先，如图1A所示，在硅基片12上形成一由BPSG(硼磷硅酸盐玻璃)制成的二氧化硅膜14，然后在硅基片12中形成一用于暴露扩散区(源/漏区)的通孔(未示出)以形成一导电插塞(未示出)，比如与硅基片12的扩散区电接触的钨插塞。
然后，如图1B所示，采用等离子体CVD(化学蒸发沉积)方法在二氧化硅膜14上形成一等离子体二氧化硅膜16。诸如硅烷(SiH4)和氧气之类的反应气体被用于形成等离子体二氧化硅膜16。
在等离子体二氧化硅膜16上形成光刻胶膜18后，通过光刻和蚀刻法形成一掩膜，通过制作图形将配线图形转移到该掩膜上。然后，通过利用掩膜18作为蚀刻掩膜，进行蚀刻以形成配线沟20，该配线沟20渗透等离子体二氧化硅膜16以暴露在二氧化硅膜14中形成的导电插塞(未示出)，如图1C所示。
通过氧等离子体砂磨去除掩膜18。然后，如图1D所示，在基片的整个表面上沉积作为阻挡层的氮化钛(TiN)膜22，进一步在氮化钛膜22上形成铜层24以便用铜填充配线沟20。
通过CMP(化学机械抛光)方法抛光铜层24和氮化钛膜22直到等离子体二氧化硅膜16暴露为止，如图1E所示，形成在底部与导电插塞(未示出)电接触的第一层次铜配线(铜层)24，该铜层的上表面暴露，其侧表面与二氧化硅膜16接触。
然后，在晶片表面上形成比如由BPSG制成的作为层间电介质膜的二氧化硅膜26，随后通过制作图形在其上形成光刻胶膜以获得一掩膜28。如图1F所示，使用上述掩膜28作为蚀刻掩膜蚀刻二氧化硅膜26以形成用于暴露第一层次铜配线24的通孔30。
为了减少置于通孔30中的钨插塞与第一层次铜配线24的间的接触电阻，冲洗晶片以便清洁通孔30的底部或第一层次铜配线24的表面。
冲洗后，基片被在300-700摄氏度之间的温度范围内进行热处理或烘烤处理以从基片中去除在冲洗过程中进入层间电介质膜的包含水分的液体，以便通过改进第一层次铜配线的令人满意的结晶来提高电迁移的耐久性。在热处理中，第一层次铜配线24通过通孔30暴露。
在热处理步骤中，通过热处理装置50的装载锁定室52将基片传送到热处理炉54中。在300-700摄氏度之间的特定温度下在热处理炉54中把基片热处理20分钟。在卸载锁定室56中把基片自冷却到160摄氏度以下。在该热处理过程中，第一层次铜配线24被通过通孔30暴露。
然后，如图1G所示，在基片的整个表面上形成作为阻挡层的氮化钛膜32，在氮化钛膜32上形成铜层34。
氮化钛膜32和铜层34被按照CMP方法抛光直到等离子体二氧化硅膜26露出，并且如图1H所示，形成埋置于通孔30中的铜插塞34。
接着，在等离子体膜26上形成等离子体膜38，并形成一个与第一层次铜配线24的形成相似的配线沟。然后清洗具有配线沟的基片。在基片被热处理后，如上所述，在卸载锁定室56中把基片自冷却到160摄氏度以下。在该热处理过程中，铜插塞34被通过配线沟暴露。
然后，形成氮化钛膜(TiN)40和一铜层42，这个薄层用CMP方法抛光以制得如图1I所示的第二层铜配线。
在大约400摄氏度温度氢气气氛下(氢气退火)进行热处理以提高第一层次铜配线24和第二层次铜配线42的结晶性能，结果，晶体颗粒变得更大提高了电迁移的耐久性。
在包含第二层次铜配线42的基片上形成诸如电介质膜之类的一保护层后可进行氢气退火。
在氢气退火步骤中，首先通过热处理装置50的装载锁定室52将基片传送到热处理炉54中。在400摄氏度下在热处理炉54中把基片热处理20分钟。然后，在卸载锁定室56中把基片自冷却到160摄氏度以下。在该热处理过程中，暴露所有的第二层次铜配线。
在相对低的温度下把基片暴露在大气中的热处理工艺可被应用于铜配线形成工艺，在该铜配线形成工艺中，因为在后续处理中铜也被暴露表面，所以同时进行配线层的蚀刻和通孔的打开。
由于上述实施例仅作为例子来描述，所以本发明并不限于上述实施例，同领域技术熟练人员可进行各种变化和修改，这些变化和修改到包含在本发明的范围之内。

Claims (9)

1、一种形成铜配线结构的方法，其特征在于，它包括下述步骤：在基片上形成暴露的铜配线以形成晶片，在一个非氧化气氛的热处理炉中对晶片进行热处理，在非氧化气氛下将铜配线的温度降至160摄氏度以下以及将经过热处理的晶片暴露在大气中进行冷却。
2、如权利要求1所述的方法，其特征在于，覆盖在基片上的铜配线具有为500纳米或更小的线厚度以及0.5微米或更小的线宽度。
3、如权利要求1所述的方法，其特征在于，形成铜配线的步骤还包括：
第一层次沟形成步骤，在基片上形成第一层次电介质膜并且在第一层次电介质膜上转移配线图形以在第一层次电介质膜上形成具有向上的开口的第一层次配线沟，
第一层次铜沉积步骤，在基片的整个表面上沉积铜以便在形成第一层次铜之外把铜埋置于第一层次配线沟中，以及
第一层次化学机械抛光步骤，将基片上的第一层次铜层机械化学和机械抛光直至第一层次电介质膜被暴露以形成具有顶表面暴露且两侧表面置于第一层次电介质膜中的第一层次铜配线，
并且在热处理步骤之前还包括如下步骤：
第一层次开口步骤，在基片上形成第一层次层间电介质膜并转移在第一层次层间电介质膜上的通孔图形，以穿过层间电介质膜形成具有向上开口且在底部暴露第一层次铜配线的第一层次通孔，以及
第一层次清洁步骤，通过冲洗基片清洁第一层次通孔。
4、如权利要求3所述的方法，其特征在于，在第一层次清洁步骤后，还包括：
第二层次铜沉积步骤，在基片的整个表面上沉积铜以便形成第二层次铜层并把铜埋置于通孔中，
第二层次CMP步骤，利用CMP处理将基片上的第二层次铜层抛光以便暴露第一层次层间电介质膜并形成具有顶表面暴露的穿透第一层次层间电介质膜的铜插塞，且其在底部与第一层次铜配线连接，
第二层次沟形成步骤，在基片上形成第二层次电介质膜并且转移在第二层次电介质膜上的配线图形，以在第一层次电介质膜上形成具有向上的开口的第二层次配线沟，并且在底部暴露铜插塞，
第二层次清洁步骤，通过冲洗基片清洁第二层次配线沟，
热处理具有穿过第二层次配线沟的暴露的铜插塞的基片的步骤，其中在非氧化气氛下把铜配线冷却到160摄氏度以下后基片被暴露在大气中。
5．如权利要求4所述的方法，其特征在于，如权利要求4的热处理步骤之后，该方法还包括：
第三层次铜沉积步骤，在基片的整个表面上沉积铜以便除形成第三层次铜层外把铜埋置于第二层次配线沟中，
第三层次CMP步骤，利用CMP处理将基片上的第三层次铜层抛光以便暴露第二层次电介质膜并形成具有顶表面暴露的且两侧表面置于第二层次电介质膜间的第二层次铜配线，
第二层次开口步骤，在基片上形成第二层次层间电介质膜并转移在第二层次层间电介质膜上的通孔图形，以穿过第二层次层间电介质膜形成具有向上开口且在底部暴露第二层次铜配线的第二层次通孔，
第三层次清洁步骤，通过冲洗基片清洁第二层次通孔，
热处理具有穿过第二层次通孔的暴露的第二层次铜配线的基片的步骤，其中在非氧化气氛下把铜配线冷却到160摄氏度以下后基片被暴露在大气中。
6．如权利要求3所述的方法，其特征在于，该方法还包括步骤：
通过增加第一层次或第二层次电介质膜的厚度以及第一层次或第二层次层间电介质膜的厚度得到具有薄膜厚度的第三层次电介质膜，并且转移其上的配线图形以形成在第三层次电介质膜中具有向上开口的第三层次配线沟，
通过将一通孔图形转移到第三层次电介质膜，形成穿过具有向上开口并在底部暴露下层配线的一通孔，
在基片的整个表面上沉积铜以便除形成第四层次铜层外同时把铜埋置于配线沟和通孔中，
利用CMP处理方法将基片上的第四层次铜层抛光以便暴露第三层次电介质膜，并形成具有顶表面暴露的和两侧表面嵌置于第三层次电介质膜间的第四层次铜配线和铜插塞，
热处理具有暴露的第四层次铜配线的基片，其中在非氧化气氛下把铜配线冷却到160摄氏度以下后基片被暴露在大气中。
7、如权利要求3所述的方法，其特征在于，重复铜配线的形成步骤以形成特定数目的铜配线层，并且在最上层铜配线的热处理中在非氧化气氛下把铜配线冷却到160摄氏度以下后基片被暴露在大气中。
8．如权利要求3所述的方法，其特征在于，在铜沉积之前形成作为粘结层或阻挡层的除铜以外的金属层，并且在CMP步骤中，首先对铜层进行CMP处理，然后对除铜以外的金属层进行CMP处理。
9、如权利要求1所述的方法，其特征在于，通过采用配备有用于基片热处理的热处理炉和用于将基片保持在非氧化气氛下的卸载锁定室的热处理装置，在卸载锁定室中将经热处理炉热处理后的基片冷却到低于160摄氏度的温度。
CNB991061268A 1998-04-30 1999-04-28 形成配线结构的方法 Expired - Fee Related CN1144279C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP120494/98 1998-04-30
JP10120494A JPH11312680A (ja) 1998-04-30 1998-04-30 配線の形成方法
JP120494/1998 1998-04-30

Publications (2)

Publication Number Publication Date
CN1233854A true CN1233854A (zh) 1999-11-03
CN1144279C CN1144279C (zh) 2004-03-31

Family

ID=14787595

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB991061268A Expired - Fee Related CN1144279C (zh) 1998-04-30 1999-04-28 形成配线结构的方法

Country Status (6)

Country Link
US (1) US6040240A (zh)
JP (1) JPH11312680A (zh)
KR (1) KR100319588B1 (zh)
CN (1) CN1144279C (zh)
GB (1) GB2336945B (zh)
TW (1) TW419731B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101578394B (zh) * 2007-07-31 2011-08-03 日矿金属株式会社 通过无电镀形成金属薄膜的镀敷物及其制造方法
CN101578393B (zh) * 2007-07-31 2011-08-03 日矿金属株式会社 通过无电镀形成金属薄膜的镀敷物及其制造方法
CN102569035A (zh) * 2012-02-27 2012-07-11 上海先进半导体制造股份有限公司 背面金属工艺中断后晶片的返工方法
CN101345201B (zh) * 2007-07-13 2012-10-17 株式会社迪思科 晶片的加工方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3149846B2 (ja) 1998-04-17 2001-03-26 日本電気株式会社 半導体装置及びその製造方法
US6228768B1 (en) * 1998-11-02 2001-05-08 Advanced Micro Devices, Inc. Storage-annealing plated CU interconnects
US6157078A (en) * 1999-09-23 2000-12-05 Advanced Micro Devices, Inc. Reduced variation in interconnect resistance using run-to-run control of chemical-mechanical polishing during semiconductor fabrication
WO2001084617A1 (en) * 2000-04-27 2001-11-08 Nu Tool Inc. Conductive structure for use in multi-level metallization and process
JP2001319928A (ja) * 2000-05-08 2001-11-16 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP2001358211A (ja) * 2000-06-14 2001-12-26 Nec Corp 半導体装置およびその製造方法
KR100398034B1 (ko) * 2000-12-28 2003-09-19 주식회사 하이닉스반도체 반도체 소자의 구리 배선 형성 방법
JP4250006B2 (ja) * 2002-06-06 2009-04-08 富士通マイクロエレクトロニクス株式会社 半導体装置及びその製造方法
JP4209212B2 (ja) * 2003-01-30 2009-01-14 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
KR100652317B1 (ko) * 2005-08-11 2006-11-29 동부일렉트로닉스 주식회사 반도체 소자의 금속 패드 제조 방법
JP4548280B2 (ja) * 2005-08-31 2010-09-22 ソニー株式会社 半導体装置の製造方法
US8852674B2 (en) * 2010-11-12 2014-10-07 Applied Materials, Inc. Method for segregating the alloying elements and reducing the residue resistivity of copper alloy layers
JP6212861B2 (ja) * 2012-12-27 2017-10-18 日立化成デュポンマイクロシステムズ株式会社 半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5277985A (en) * 1991-11-12 1994-01-11 Cornell Research Foundation Process for fabricating copper interconnects in ultra large scale integrated (ULSI) circuits
CA2082771C (en) * 1992-11-12 1998-02-10 Vu Quoc Ho Method for forming interconnect structures for integrated circuits
DE4400200C2 (de) * 1993-01-05 1997-09-04 Toshiba Kawasaki Kk Halbleitervorrichtung mit verbesserter Verdrahtungsstruktur und Verfahren zu ihrer Herstellung
JP3297220B2 (ja) * 1993-10-29 2002-07-02 株式会社東芝 半導体装置の製造方法および半導体装置
US5622608A (en) * 1994-05-05 1997-04-22 Research Foundation Of State University Of New York Process of making oxidation resistant high conductivity copper layers
US5913147A (en) * 1997-01-21 1999-06-15 Advanced Micro Devices, Inc. Method for fabricating copper-aluminum metallization
US5990005A (en) * 1997-02-10 1999-11-23 Nec Corporation Method of burying a contact hole with a metal for forming multilevel interconnections

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101345201B (zh) * 2007-07-13 2012-10-17 株式会社迪思科 晶片的加工方法
CN101578394B (zh) * 2007-07-31 2011-08-03 日矿金属株式会社 通过无电镀形成金属薄膜的镀敷物及其制造方法
CN101578393B (zh) * 2007-07-31 2011-08-03 日矿金属株式会社 通过无电镀形成金属薄膜的镀敷物及其制造方法
CN102569035A (zh) * 2012-02-27 2012-07-11 上海先进半导体制造股份有限公司 背面金属工艺中断后晶片的返工方法

Also Published As

Publication number Publication date
GB9910078D0 (en) 1999-06-30
CN1144279C (zh) 2004-03-31
KR100319588B1 (ko) 2002-01-05
JPH11312680A (ja) 1999-11-09
US6040240A (en) 2000-03-21
KR19990083622A (ko) 1999-11-25
GB2336945B (en) 2002-12-11
TW419731B (en) 2001-01-21
GB2336945A (en) 1999-11-03

Similar Documents

Publication Publication Date Title
CN1144279C (zh) 形成配线结构的方法
US6255217B1 (en) Plasma treatment to enhance inorganic dielectric adhesion to copper
US6391777B1 (en) Two-stage Cu anneal to improve Cu damascene process
US5939788A (en) Copper diffusion barrier, aluminum wetting layer and improved methods for filling openings in silicon substrates with cooper
US8058728B2 (en) Diffusion barrier and adhesion layer for an interconnect structure
CN1933124A (zh) 制造半导体器件的方法
US7727883B2 (en) Method of forming a diffusion barrier and adhesion layer for an interconnect structure
US20050029665A1 (en) Barrier-less integration with copper alloy
CN1641856A (zh) 牺牲无机聚合物金属间介质镶嵌布线和过孔衬里
EP1282168B1 (en) Semiconductor device and its fabrication method
CN101030566A (zh) 半导体结构及其形成方法
CN1707787A (zh) 半导体装置
US20020160602A1 (en) Method for forming metal wiring layer
KR101334004B1 (ko) 반도체 장치 및 다층 배선 기판
KR100519169B1 (ko) 반도체 소자의 금속배선 형성방법
CN1233853A (zh) 形成多级互连结构的方法
US7199043B2 (en) Method of forming copper wiring in semiconductor device
JP2002164351A (ja) 自己整合型銅キャップ拡散障壁形成方法
CN1399335A (zh) 半导体器件及其制造方法
CN1127759C (zh) 半导体器件的制造方法
JP4173393B2 (ja) 半導体装置の製造方法
US20020106881A1 (en) Prevention of contact failure by hydrogen treatment
KR100935193B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
KR100833451B1 (ko) 반도체 소자의 구리 배선 형성 방법
US20040155348A1 (en) Barrier structure for copper metallization and method for the manufacture thereof

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee