JP4548280B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4548280B2 JP4548280B2 JP2005250614A JP2005250614A JP4548280B2 JP 4548280 B2 JP4548280 B2 JP 4548280B2 JP 2005250614 A JP2005250614 A JP 2005250614A JP 2005250614 A JP2005250614 A JP 2005250614A JP 4548280 B2 JP4548280 B2 JP 4548280B2
- Authority
- JP
- Japan
- Prior art keywords
- plasma treatment
- conductive layer
- insulating film
- plasma
- treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000004065 semiconductor Substances 0.000 title claims description 17
- 239000007789 gas Substances 0.000 claims description 52
- 239000001257 hydrogen Substances 0.000 claims description 52
- 229910052739 hydrogen Inorganic materials 0.000 claims description 52
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 50
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 49
- 238000009832 plasma treatment Methods 0.000 claims description 49
- 230000001603 reducing effect Effects 0.000 claims description 38
- 238000000137 annealing Methods 0.000 claims description 37
- 238000000034 method Methods 0.000 claims description 29
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 27
- 229910021529 ammonia Inorganic materials 0.000 claims description 24
- 230000009467 reduction Effects 0.000 claims description 24
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 16
- 229910052802 copper Inorganic materials 0.000 claims description 16
- 239000010949 copper Substances 0.000 claims description 16
- 229910052757 nitrogen Inorganic materials 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 11
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 230000003064 anti-oxidating effect Effects 0.000 claims description 3
- 239000011229 interlayer Substances 0.000 description 42
- 239000010410 layer Substances 0.000 description 41
- 230000008569 process Effects 0.000 description 20
- 238000011946 reduction process Methods 0.000 description 14
- 238000012545 processing Methods 0.000 description 13
- 230000008901 benefit Effects 0.000 description 10
- 230000008859 change Effects 0.000 description 8
- 239000004020 conductor Substances 0.000 description 8
- 239000000126 substance Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 230000004888 barrier function Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 150000002431 hydrogen Chemical class 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 239000003963 antioxidant agent Substances 0.000 description 2
- 230000003078 antioxidant effect Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- -1 for example Chemical compound 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 238000012993 chemical processing Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002893 slag Substances 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
- H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Description
本発明は、下地へのダメージを最小限にして自然酸化膜の除去が容易な半導体装置の製造方法に関するものである。
従来、大きな面積を有する配線部において、プラズマ処理により生じる多少の改質層は信頼性および動作速度上、ほとんど問題にならなかった。しかしながら、近年の半導体装置の微細化に伴い、配線に関しては、配線幅の縮小、高電流密度化、積層化が進んでおり、配線部の信頼性の維持、向上がますます重要になってきている。また高電流密度化の必要性から配線材料として配線抵抗の低い銅を主成分とした導体膜が広く実用化されてきており、配線上に形成する層間絶縁膜も低誘電率化、薄膜化が要求されている。この銅を主成分とした導体膜上に層間絶縁膜を形成する際、銅を主成分とした導体膜上の自然酸化膜を除去することを目的として、アンモニアや水素に代表される還元性ガスを用いたプラズマ還元処理が広く行われている（例えば、特許文献１参照）。
しかしながら、低誘電率化された層間絶縁膜は機械的強度や密度が低いものになっていることが知られており、このため還元性ガスを用いたプラズマ還元処理では層間絶縁膜の誘電率上昇や後退があり、プラズマを用いない薬液処理では自然酸化膜を除去する際に薬液残りや薬液の絶縁膜への浸透という問題がある。これらの問題を解決するため、近年還元性ガスを用いたアニール処理が注目されているが、実用化には熱量の増加など数多く問題がある。
解決しようとする問題点は、低誘電率化されて機械的強度や密度が低いものになっている層間絶縁膜に形成された金属配線（主に銅を主成分とした銅系配線）に生じた自然酸化膜を除去するために、還元性ガスによるプラズマ還元処理を行うと、層間絶縁膜の誘電率上昇や後退が発生するという点である。また、プラズマを用いない薬液処理では自然酸化膜を除去する際に薬液残りや層間絶縁膜中への薬液の浸透がある点である。また、還元性ガスを用いたアニール処理による酸化膜除去の実用化には熱量の増加、還元性ガスの吸着など数多く問題がある。
本発明は、水素を主成分とした還元性ガスを用いた熱還元処理と還元性ガスを含むプラズマ処理とを併用することで層間絶縁膜へのダメージを抑制して自然酸化膜の除去を可能にするとともに、配線の酸化を防止することを課題とする。
本発明の半導体装置の製造方法は、基板に形成された低誘電率絶縁膜に、表面が露出する様に銅を含む導電層を形成する工程と、前記導電層表面に対して水素アニールを行う工程と、前記導電層表面に対してアンモニアと窒素との混合ガスを用いた還元性ガスを含むプラズマ処理を行うことによって前記導電層表面に対して還元処理を行うとともに前記水素アニールにより吸着された水素を脱離させる工程と、前記プラズマ処理後の前記導電層表面が酸素を含む雰囲気にさらされることなく前記導電層表面を被覆する酸化防止膜を形成する工程とを備え、前記プラズマ処理においては、前記アンモニアと前記窒素との流量比率を１：４の条件で総流量２６００ｃｍ 3 ／ｍｉｎとした混合ガスを用い、前記水素アニールと前記プラズマ処理とは、酸素を含む雰囲気に前記基板をさらすことなく連続して行い、しかも、プラズマ処理時間を５秒〜１５秒とするとともに、１３.５６ＭＨｚの高周波出力１５０Ｗ〜３００Ｗにて印加することとした。
上記半導体装置の製造方法は、導電層表面に対して水素アニールを行うことによって、導電層表面に生成された自然酸化膜が除去される。そして、上記水素アニール後にアンモニアと窒素との混合ガスを用いた還元性ガスを用いたプラズマ処理が行われることから、上記水素アニールによる熱量の増加によって低誘電率絶縁膜や導電層にダメージを与えるほどに、上記水素アニールを行う必要がない。すなわち、水素アニールによる自然酸化膜の除去が完全でなくてもよいことになる。そして導電層表面に対してアンモニアと窒素との混合ガスを用いた還元性ガスを含むプラズマ処理を行うことによって、導電層表面に自然酸化膜が残っている場合には、還元性ガスプラズマによる還元作用により残っている自然酸化膜が除去される。その際、上記水素アニールにより吸着された水素が脱離される。このように、水素アニールを行っているため、残されている自然酸化膜は極めて薄いので、その残っている自然酸化膜を完全に除去できるようにアンモニアと窒素との混合ガスを用いた還元性ガスを含むプラズマ処理を行っても、還元性ガスを含むプラズマ処理の処理時間は５秒〜１５秒ですむ。このため、低誘電率絶縁膜の誘電率を上昇させる、低誘電率絶縁膜を後退させるというプラズマ処理の問題の発生は抑えられる。すなわち、本発明の半導体装置の製造方法は、水素アニールとアンモニアと窒素との混合ガスを用いた還元性ガスを用いたプラズマ処理とを併用することで、それぞれの処理の欠点が現れるのを最小限にとどめて、それぞれの処理の利点を生かしている。また、プラズマ処理の処理時間は５秒〜１５秒としたので、低誘電率絶縁膜は、屈折率変化を低減することができ、プラズマ処理における低誘電率へのダメージを低減することができる。
本発明の半導体装置の製造方法は、水素アニールとアンモニアと窒素との混合ガスを用いた還元性ガスを用いたプラズマ処理とを併用することで、水素アニールおよびアンモニアと窒素との混合ガスを用いた還元性ガスを用いたプラズマ処理を最小限として、自然酸化膜を十分に除去することができ、低誘電率絶縁膜に生じる誘電率上昇や後退を抑制することができるという利点がある。また、アンモニアと窒素との混合ガスを用いた還元性ガスを用いたプラズマ処理により、水素アニールによって配線もしくは低誘電率絶縁膜中へ導入された水素を脱離することができるため、配線間に生じるリーク電流を低減できるという利点がある。これによって、電気特性の不均一性の拡大、信頼性の低下といった不具合を発生させない半導体装置の製造方法を提供することができる。
本発明は、低誘電率絶縁膜に形成された導電層に対して、導電層表面に生成された自然酸化膜の除去を、水素を主成分とした還元性ガスを用いた熱還元処理および還元性ガスを用いたプラズマ処理を併用して行うことで、プラズマ処理による低誘電率絶縁膜の誘電率上昇や後退を抑制し、電気特性の不均一性の拡大、信頼性の低下といった不具合を発生させずに実現した。
本発明の半導体装置の製造方法に係る一実施の形態の一例を、図１の製造工程断面図によって説明する。なお、図１は模式的に描いたものであり、膜厚等の縮尺は考慮していない。
図１（１）に示すように、基板１０〔（２）図以下の図面では基板１０の図示を省略する〕上に形成された層間絶縁膜１１に配線を形成するための溝１２を形成する。上気層間絶縁膜１１には、例えば誘電率が３．０以下の低誘電率絶縁膜を用いることができる。その後、上記溝１２の内面に密着層（図示せず）を介してバリアメタル層１３を形成する。このとき、上記密着層、バリアメタル層１３は層間絶縁膜１１上にも形成される。上記密着層には、例えば、タンタル（Ｔａ）膜、チタン（Ｔｉ）膜等を用い、その膜厚は５ｎｍ〜１０ｎｍ程度とする。上記バリアメタル層１３には窒化タンタル（ＴａＮ）膜、窒化チタン（ＴｉＮ）膜等を用い、その膜厚は３０ｎｍ〜５０ｎｍとする。次いで、上記溝１２の内部を埋め込むように導電性材料１４を堆積する。この導電性材料１４には銅を主成分とした材料を用い、例えば銅を用いる。この堆積方法としては、めっき法を用いる。なお、銅めっきを行う前に、溝１２の内面に銅のシード層（図示せず）を形成する。この銅のシード層は、例えばスパッタリング法によって形成することができる。
次に、図１（２）に示すように、上記層間絶縁膜１１上の余剰な導電性材料１４、バリアメタル層１３、密着層（図示せず）を除去し、上記溝１２の内部に密着層、バリアメタル層１３を介して導電性材料１４からなる導電層（配線）１５を形成する。上記除去加工には、化学的機械研磨（以下ＣＭＰという、ＣＭＰはChemical Mechanical Polishingの略）法によって行うことができる。このＣＭＰを行った後、洗浄工程により表面のスラリー等の除去を行う。このような洗浄処理中に、上記導電層１５の露出された表面には自然酸化膜１６が形成される。
次に、図１（３）に示すように、水素を主成分とした還元性ガスを用いた熱還元処理を行って、上記導電層１５表面に形成された自然酸化膜１６〔前記図１（２）参照〕を除去する。上記熱還元処理は、例えば水素アニール処理である。この水素アニール処理では、水素を主成分とした還元性ガスとして、例えば水素ガス総流量を２００ｃｍ3／ｍｉｎ〜１０００ｃｍ3／ｍｉｎとし、処理室内の圧力を０．９３ｋＰａ、基板温度を３００℃〜４００℃、処理時間を２０秒〜６０秒とした。
次に、図１（４）に示すように、上記熱還元処理に続いて、少なくとも上記配線１５の露出している面を、酸素を含む雰囲気、例えば大気に触れさせることがないように、還元性ガスを用いたプラズマ処理を行う。このプラズマ処理では、一例としてアンモニアガスを用いる。上記プラズマ処理は、例えばアンモニアガスを主体としたプラズマ処理であり。例えば、還元性ガスであるアンモニア（ＮＨ3）と窒素（Ｎ2）との混合ガスを用いたプラズマ処理である。このプラズマ処理では、アンモニアと窒素との流量比率を１：４の条件で総流量２６００ｃｍ3／ｍｉｎとし、プラズマ処理時間を５秒〜１５秒、結合誘電型プラズマの発生条件として、１３.５６ＭＨｚの高周波出力１５０Ｗ〜３００Ｗにて印加する条件で行った。
次に、図１（５）に示すように、上記プラズマ処理以降、上記基板（図示せず）、特に、上記導電層１５表面が酸素を含む雰囲気にさらされることなく、例えば、プラズマ処理と同一真空状態にて処理できるマルチチャンバー方式のプラズマ装置を用いて、プラズマＣＶＤ法により、上記層間絶縁膜１１上に導電層１５を被覆する酸化防止膜１７を成膜する。この酸化防止膜１７は、例えば窒化シリコン膜で形成される。
上記半導体装置の製造方法は、導電層１５表面に対して水素を主成分とした還元性ガスを用いた熱還元処理を行うことによって、導電層１５表面に生成された自然酸化膜１６が除去される。そして、水素を主成分とした還元性ガスを用いた熱還元処理後に還元性ガスを用いたプラズマ処理が行われることから、上記熱還元処理による熱量の増加によって層間絶縁膜１１や導電層１５にダメージを与えるほどに熱還元処理を行う必要がない。すなわち、水素を主成分とした熱還元処理による自然酸化膜１６の除去が完全でなくてもよいことになる。そして導電層１５表面に対して還元性ガスを含むプラズマ処理を行うことによって、導電層１５表面に自然酸化膜１６が残っている場合には、還元性ガスプラズマによる還元作用により残っている自然酸化膜１６が除去される。その際、熱還元処理により吸着された水素が脱離される。このように、熱還元処理を行っているため、残されている自然酸化膜１６は極めて薄いので、その残っている自然酸化膜１６を完全に除去できるように還元性ガスを含むプラズマ処理を行っても、還元性ガスを含むプラズマ処理の処理時間は極めて短時間ですむ。このため、低誘電率絶縁膜からなる層間絶縁膜１１の誘電率を上昇させる、層間絶縁膜１１を後退させるというプラズマ処理の問題の発生は抑えられる。すなわち、本発明の半導体装置の製造方法は、水素を主成分とした熱還元処理と還元性ガスを用いたプラズマ処理とを併用することで、それぞれの処理の欠点が現れるのを最小限にとどめて、それぞれの処理の利点を生かしている。
すなわち、還元性ガスを用いた熱還元処理は、プラズマを用いない還元処理のため、低誘電率化された層間絶縁膜の誘電率上昇や後退なく、還元処理が行えるという利点を生かしている。また、還元性ガスを用いたプラズマ還元処理では、アニール処理に比べ低温、短時間で自然酸化膜の除去が行えるという利点を生かしている。そして、還元性ガスを用いた熱還元処理の、配線に生じた自然酸化膜を除去するためには、高温、長時間の処理を必要とするという欠点を、低温、短時間で処理するとともに、プラズマ還元処理を併用することで補っている。また、プラズマ還元処理の、プラズマによる層間絶縁膜の誘電率が上昇することや層間絶縁膜が後退することの欠点を、低エネルギー、短時間で処理するとともに、熱還元処理を併用することで補っている。
以上説明したように、本発明の半導体装置の製造方法によれば、水素を主成分とした熱還元処理と還元性ガスを用いたプラズマ処理とを併用することで、水素を主成分とした熱還元処理および還元性ガスを用いたプラズマ処理をそれぞれについて最小限に行うこととして、自然酸化膜を十分に除去することができ、層間絶縁膜１１に生じる誘電率上昇や後退を抑制することができるという利点がある。また、還元性ガスを用いたプラズマ処理により、水素を主成分とした熱還元処理により導電層（配線）１５もしくは層間絶縁膜１１中へ導入された水素を脱離することができるため、例えば配線間に生じるリーク電流を低減できるという利点がある。これによって、電気特性の不均一性の拡大、信頼性の低下といった不具合を発生させない半導体装置の製造方法を提供することができる。
次に、紫外光を用いた膜厚測定による測定結果を、図２によって説明する。図２は、縦軸に層間絶縁膜の屈折率の変化量を示し、横軸に処理形態を示す。
図２に示すように、アンモニアなどのプラズマ処理を行っている絶縁膜では、屈折率の変化が起きており、配線を形成した後に自然酸化膜の除去を目的としたプラズマ処理を行うと、層間絶縁膜の改質を引き起こすことが分かる。一方、水素アニール処理を施した層間絶縁膜では屈折率の変化はまったく生じておらず、また水素アニール処理とアンモニアプラズマ処理とを併用した場合では、層間絶縁膜の改質が抑制できていることがわかる。
ところで、層間絶縁膜の改質を引き起こさない前述した水素アニール処理のみを行った場合、従来のプラズマ処理と比較して、自然酸化膜への還元力が不足しているため、高温、長時間の処理が必要となる。例えば、基板温度３００℃〜５００℃で２分〜２００分で還元可能となる。この高温、長時間の処理をＣＭＰ後の露出した銅を主成分とする配線上に施すと、配線信頼性への影響が懸念される。また、配線信頼性への影響を緩和するため、水素アニールを基板温度４００℃にて、２０秒〜６０秒施した場合、図３のリーク電流と印加電圧との関係図に示すように、配線中や層間絶縁膜中へ拡散した水素の影響より、配線間のリーク電流が悪化することが確認できた。例えば印加電圧が５０Ｖの場合、およそ１×１０-8Ａ（＝１０ｎＡ）になる。このように、水素アニール処理のみの還元処理では、配線間リーク電流が増大することになる。なお、配線間のリーク電流の測定には、図面中に示したくし型形状のテストパターンを用いた。
同様な試験を、本発明の半導体装置の製造方法のごとく、水素アニール処理とアンモニアプラズマ処理とを併用したプロセスの場合について調べた。その結果を図４のリーク電流と印加電圧との関係図に示す。
図４に示すように、水素アニール処理によって配線中や層間絶縁膜中へ拡散した水素の影響がアンモニアプラズマ処理によって水素が脱離されることから、配線間のリーク電流が、例えば印加電圧が５０Ｖの場合、およそ１×１０-10Ａ（＝０．１ｎＡ）になり、およそ２桁程度低減されることが確認できた。なお、配線間のリーク電流の測定には、図面中に示したくし型形状のテストパターンを用いた。
上記図３および図４によって説明したように、本発明の半導体装置の製造方法のごとく、水素アニール処理とアンモニアプラズマ処理とを併用することで、リーク電流特性を大幅に改善することができた。これは、アンモニアプラズマ処理を施すことにより、前述した配線中や層間絶縁膜中へ拡散した水素が脱離することによるものである。また、短時間の水素アニール処理だけでは還元作用が不十分なところを、アンモニアプラズマ処理を行ったことから、自然酸化膜を除去するのに十分な還元作用も得ることができた。ここで、前述した層間絶縁膜改質の問題から、水素アニール処理に続けて行うアンモニアプラズマ処理は上述したように可能な限り、短時間かつ低パワーとすることが好ましい。
次に、上記プラズマ還元処理における誘電率の異なる層間絶縁膜１１のダメージについて調べた。その結果を図５によって説明する。上記層間絶縁膜１１には、一例として低誘電率絶縁膜である炭化酸化シリコン（ＳｉＯＣ）膜を用いた。また、図５は、縦軸に屈折率の変化量を示し、横軸にプラズマ照射時間を示す。なお、図面中の示したように、層間絶縁膜にはＳｉＯＣ膜を用い、プラズマにはアンモニアと窒素との混合ガスのプラズマを用いた。
図５に示すように、ＳｉＯＣ膜の誘電率が３．０〜２．７程度の低誘電率であれば、３０秒程度のプラズマ処理では、層間絶縁膜１１は、屈折率変化をほとんど起こさないので、ダメージはほとんど受けない。ＳｉＯＣ膜の誘電率が２．４程度の低誘電率になると、５秒程度のプラズマ処理では、層間絶縁膜１１は、屈折率変化をほとんど起こさないので、ダメージはほとんど受けないが、プラズマ処理時間が長くなると、層間絶縁膜１１の屈折率変化が大きくなり、ダメージも大きくなることがわかる。したがって、上記還元性ガスを用いたプラズマ処理は、層間絶縁膜１１の種類、プラズマの種類、プラズマの強度等にもよるが、短時間処理が好ましい。
なお、導電層（例えば銅配線）１５を形成するために、層間絶縁膜１１に形成された溝１２に導電材料（例えば銅）を埋め込んだ後に、その銅を再結晶化するためのアニール処理は、上記水素アニール処理とはアニール条件が異なるため、別に行われる。
１０…基板、１１…層間絶縁膜、１５…導電層、１７…酸化防止膜
Claims (1)
- 基板に形成された低誘電率絶縁膜に、表面が露出する様に銅を含む導電層を形成する工程と、
前記導電層表面に対して水素アニールを行う工程と、
前記導電層表面に対してアンモニアと窒素との混合ガスを用いた還元性ガスを含むプラズマ処理を行うことによって前記導電層表面に対して還元処理を行うとともに前記水素アニールにより吸着された水素を脱離させる工程と、
前記プラズマ処理後の前記導電層表面が酸素を含む雰囲気にさらされることなく前記導電層表面を被覆する酸化防止膜を形成する工程と、を備え、
前記水素アニールと前記プラズマ処理とは、酸素を含む雰囲気に前記基板をさらすことなく連続して行い、
前記プラズマ処理においては、前記アンモニアと前記窒素との流量比率を１：４の条件で総流量２６００ｃｍ 3 ／ｍｉｎとした混合ガスを用い、
しかも、プラズマ処理時間を５秒〜１５秒とするとともに、１３.５６ＭＨｚの高周波出力１５０Ｗ〜３００Ｗにて印加する半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005250614A JP4548280B2 (ja) | 2005-08-31 | 2005-08-31 | 半導体装置の製造方法 |
| TW095128499A TW200746287A (en) | 2005-08-31 | 2006-08-03 | Method for production of semiconductor devices |
| US11/465,502 US7670941B2 (en) | 2005-08-31 | 2006-08-18 | Method for production of semiconductor devices |
| CNB2006101216899A CN100490118C (zh) | 2005-08-31 | 2006-08-28 | 半导体器件的制造方法 |
| KR1020060082726A KR20070026128A (ko) | 2005-08-31 | 2006-08-30 | 반도체 장치의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005250614A JP4548280B2 (ja) | 2005-08-31 | 2005-08-31 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007067132A JP2007067132A (ja) | 2007-03-15 |
| JP4548280B2 true JP4548280B2 (ja) | 2010-09-22 |
Family
ID=37804817
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005250614A Expired - Fee Related JP4548280B2 (ja) | 2005-08-31 | 2005-08-31 | 半導体装置の製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7670941B2 (ja) |
| JP (1) | JP4548280B2 (ja) |
| KR (1) | KR20070026128A (ja) |
| CN (1) | CN100490118C (ja) |
| TW (1) | TW200746287A (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7790540B2 (en) * | 2006-08-25 | 2010-09-07 | International Business Machines Corporation | Structure and method to use low k stress liner to reduce parasitic capacitance |
| US8334204B2 (en) | 2008-07-24 | 2012-12-18 | Tokyo Electron Limited | Semiconductor device and manufacturing method therefor |
| CN102326229B (zh) * | 2009-03-05 | 2014-03-12 | 应用材料公司 | 沉积具有低界面污染的层的方法 |
| JP5238615B2 (ja) | 2009-06-04 | 2013-07-17 | 株式会社東芝 | 半導体装置の製造方法 |
| US8758638B2 (en) * | 2011-05-10 | 2014-06-24 | Applied Materials, Inc. | Copper oxide removal techniques |
| US20150375275A1 (en) * | 2013-03-14 | 2015-12-31 | Applied Materials, Inc. | Uv-assisted removal of metal oxides in an ammonia-containing atmosphere |
| JP6405196B2 (ja) | 2013-12-18 | 2018-10-17 | キヤノン株式会社 | 半導体装置の製造方法 |
| KR102146705B1 (ko) * | 2013-12-23 | 2020-08-21 | 삼성전자주식회사 | 반도체 소자의 배선 구조물 및 그 형성 방법 |
| WO2017199767A1 (ja) * | 2016-05-16 | 2017-11-23 | 株式会社アルバック | Ｃｕ膜の形成方法 |
| CN115241322A (zh) * | 2022-06-22 | 2022-10-25 | 通威太阳能（安徽）有限公司 | 电极的去氧化方法、电池的制备方法、电池和电子产品 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000269209A (ja) * | 1999-03-15 | 2000-09-29 | Toshiba Corp | 半導体装置の製造方法 |
| JP2002110679A (ja) * | 2000-09-29 | 2002-04-12 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JP2003188254A (ja) * | 2001-12-18 | 2003-07-04 | Hitachi Ltd | 半導体装置の製造方法および半導体装置 |
| JP2005050859A (ja) * | 2003-07-29 | 2005-02-24 | Renesas Technology Corp | 半導体装置の製造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11312680A (ja) * | 1998-04-30 | 1999-11-09 | Nec Corp | 配線の形成方法 |
| JP3892621B2 (ja) * | 1999-04-19 | 2007-03-14 | 株式会社神戸製鋼所 | 配線膜の形成方法 |
| JP4554011B2 (ja) * | 1999-08-10 | 2010-09-29 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置の製造方法 |
| US6376370B1 (en) * | 2000-01-18 | 2002-04-23 | Micron Technology, Inc. | Process for providing seed layers for using aluminum, copper, gold and silver metallurgy process for providing seed layers for using aluminum, copper, gold and silver metallurgy |
| JP2001319928A (ja) * | 2000-05-08 | 2001-11-16 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| KR100404941B1 (ko) * | 2000-06-20 | 2003-11-07 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 형성방법 |
| KR100407682B1 (ko) * | 2000-06-26 | 2003-12-01 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 형성방법 |
| JP2003332426A (ja) * | 2002-05-17 | 2003-11-21 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
| US6846756B2 (en) * | 2002-07-30 | 2005-01-25 | Taiwan Semiconductor Manufacturing Co., Ltd | Method for preventing low-k dielectric layer cracking in multi-layered dual damascene metallization layers |
| KR100482180B1 (ko) * | 2002-12-16 | 2005-04-14 | 동부아남반도체 주식회사 | 반도체 소자 제조방법 |
| US7229911B2 (en) * | 2004-04-19 | 2007-06-12 | Applied Materials, Inc. | Adhesion improvement for low k dielectrics to conductive materials |
-
2005
- 2005-08-31 JP JP2005250614A patent/JP4548280B2/ja not_active Expired - Fee Related
-
2006
- 2006-08-03 TW TW095128499A patent/TW200746287A/zh unknown
- 2006-08-18 US US11/465,502 patent/US7670941B2/en not_active Expired - Fee Related
- 2006-08-28 CN CNB2006101216899A patent/CN100490118C/zh not_active Expired - Fee Related
- 2006-08-30 KR KR1020060082726A patent/KR20070026128A/ko not_active Application Discontinuation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000269209A (ja) * | 1999-03-15 | 2000-09-29 | Toshiba Corp | 半導体装置の製造方法 |
| JP2002110679A (ja) * | 2000-09-29 | 2002-04-12 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JP2003188254A (ja) * | 2001-12-18 | 2003-07-04 | Hitachi Ltd | 半導体装置の製造方法および半導体装置 |
| JP2005050859A (ja) * | 2003-07-29 | 2005-02-24 | Renesas Technology Corp | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100490118C (zh) | 2009-05-20 |
| US20070048995A1 (en) | 2007-03-01 |
| TW200746287A (en) | 2007-12-16 |
| JP2007067132A (ja) | 2007-03-15 |
| US7670941B2 (en) | 2010-03-02 |
| KR20070026128A (ko) | 2007-03-08 |
| CN1925133A (zh) | 2007-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4548280B2 (ja) | 半導体装置の製造方法 | |
| US6261951B1 (en) | Plasma treatment to enhance inorganic dielectric adhesion to copper | |
| US8278763B2 (en) | Semiconductor device | |
| JP5349789B2 (ja) | 多層配線の形成方法 | |
| KR20070004080A (ko) | 다공성 다이아몬드 막의 제조법 | |
| JP4638140B2 (ja) | 半導体素子の銅配線形成方法 | |
| TWI451493B (zh) | 低介電常數材料與金屬製程整合方法 | |
| JP4854938B2 (ja) | 半導体装置およびその製造方法 | |
| US6723628B2 (en) | Method for forming bonding pad structures in semiconductor devices | |
| JP5930416B2 (ja) | 配線構造体、配線構造体を備えた半導体装置及びその半導体装置の製造方法 | |
| US20070218214A1 (en) | Method of improving adhesion property of dielectric layer and interconnect process | |
| US6878617B2 (en) | Method of forming copper wire on semiconductor device | |
| JP2007214403A (ja) | 半導体装置の製造方法 | |
| KR100510914B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2006294679A (ja) | 半導体装置とその製造方法 | |
| JP5387627B2 (ja) | 半導体装置の製造方法 | |
| JP3843275B2 (ja) | 半導体装置の製造方法 | |
| JP2005129849A (ja) | 半導体装置の製造方法 | |
| JP2006261514A (ja) | 半導体チップおよびその製造方法 | |
| TW465031B (en) | Copper manufacture process for semiconductor | |
| JP2008166458A (ja) | 半導体装置の製造方法 | |
| KR20050006468A (ko) | 반도체 소자의 구리 배선 형성 방법 | |
| JP2010272826A (ja) | 半導体装置及びその製造方法 | |
| US20070269977A1 (en) | Method of forming a multilayer wiring by the use of copper damascene technique | |
| JP2009117666A (ja) | 半導体装置の配線における絶縁膜構造および絶縁膜形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080627 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091009 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091105 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100329 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100406 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100526 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100615 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100628 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |