JP2005129849A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2005129849A
JP2005129849A JP2003366118A JP2003366118A JP2005129849A JP 2005129849 A JP2005129849 A JP 2005129849A JP 2003366118 A JP2003366118 A JP 2003366118A JP 2003366118 A JP2003366118 A JP 2003366118A JP 2005129849 A JP2005129849 A JP 2005129849A
Authority
JP
Japan
Prior art keywords
insulating film
substrate
copper wiring
gas
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2003366118A
Other languages
English (en)
Inventor
Hideshi Miyajima
秀史 宮島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003366118A priority Critical patent/JP2005129849A/ja
Priority to US10/972,389 priority patent/US20050112877A1/en
Priority to CN200410086993.5A priority patent/CN1612317A/zh
Priority to TW093132467A priority patent/TW200527479A/zh
Publication of JP2005129849A publication Critical patent/JP2005129849A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H01L21/02074—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a planarization of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】 銅配線を用いた場合に、特性や信頼性の低下を防止することが可能な半導体装置の製造方法を提供する。
【解決手段】 炭素及び水素を含んだ第１の絶縁膜１０２と銅配線１０４とを有し、第１の絶縁膜及び銅配線の表面が露出した基板１００を用意する工程と、基板を冷却した状態で、銅配線の表面に対してプラズマによる還元処理を施す工程と、銅配線の表面に対して還元処理を施した後、基板を加熱した状態で、第１の絶縁膜及び銅配線の表面上に第２の絶縁膜１０５を形成する工程と、を備える。
【選択図】 図４

Description

本発明は、半導体装置の製造方法に関する。
半導体集積回路等の半導体装置では、微細化に伴い、配線抵抗及び配線間容量に起因した信号伝搬遅延が大きな問題となってきている。そのため、配線抵抗及び配線間容量の低減が重要な課題となっている。
配線抵抗の低減に対しては、低い抵抗率を有する銅配線の採用が提案されており、配線間容量の低減に対しては、低い誘電率を有する層間絶縁膜の採用が提案されている。銅配線には通常、層間絶縁膜に形成された溝に銅を埋め込んで形成されるダマシン配線が用いられ、層間絶縁膜には通常、少なくとも炭素及び水素を含んだ低誘電率絶縁膜が用いられる。また、銅配線及び層間絶縁膜が形成された表面には通常、プラズマＣＶＤ法によってストッパー絶縁膜が形成される。このストッパー絶縁膜は、銅配線中の銅の上層側への拡散を防止する機能、及び、上層側に形成される層間絶縁膜をエッチング加工する際のエッチングストッパーとしての機能を有するものである。
上述したような銅配線を用いた場合、銅配線の表面が大気中で酸化されるという問題がある。銅配線の表面に銅酸化物層が形成されると、ストッパー絶縁膜と銅配線との間の密着性が低下し、特性や信頼性に悪影響を与えることとなる。そのため、ストッパー絶縁膜を形成する前に、銅配線の表面に形成された銅酸化物を還元する必要がある。この還元処理にはプラズマ処理が用いられるが、ストッパー絶縁膜をプラズマＣＶＤ法によって加熱状態で形成することから、プラズマ還元処理もストッパー絶縁膜形成用の処理容器内において加熱状態で行われる。
しかしながら、プラズマ還元処理を加熱状態で行った場合、低誘電率絶縁膜（層間絶縁膜）に含まれる有機成分等がプラズマ雰囲気中の活性な水素等によって分解され、ＣＨ4 等のガスとして除去されてしまう。そのため、低誘電率絶縁膜の表面にＯＨ基等が導入され、吸湿性の非常に高いいわゆるダメージ層が形成される。その結果、ダメージ層によって配線間のリークが増大してしまうといった問題が生じる。
公知文献として、特許文献１には、銅配線表面のマイグレーションによって生じる銅の凝集を防止するため、銅配線表面の銅酸化物層を除去するためのプラズマ処理を、銅配線上に形成されるＣＶＤ絶縁膜の成膜温度よりも低い温度で行う、という方法が提案されている。しかしながら、特許文献１では、プラズマ処理の際に単に基板を加熱された支持台から持ち上げるといった方法を用いているだけである。そのため、プラズマ処理の際に基板の温度を十分に下げることができない。したがって、上述したようなダメージ層の形成を防止することは困難であり、ダメージ層の形成に起因した半導体装置の特性や信頼性の低下を防止することは困難である。
特開２００１−１６０５５８号公報
このように、配線抵抗及び配線間容量に起因した信号伝搬遅延を抑制する観点から、銅配線及び低誘電率絶縁膜の採用が提案されているが、従来は、銅配線表面の銅酸化物層を除去するためのプラズマ還元処理において、低誘電率絶縁膜の表面にダメージ層が形成され、このダメージ層によって配線間のリークが増大し、半導体装置の特性や信頼性が著しく悪化するという問題があった。
本発明は上記従来の課題に対してなされたものであり、銅配線を用いた場合に、特性や信頼性の低下を防止することが可能な半導体装置の製造方法を提供することを目的としている。
本発明の一視点に係る半導体装置の製造方法は、炭素及び水素を含んだ第１の絶縁膜と銅配線とを有し、前記第１の絶縁膜及び銅配線の表面が露出した基板を用意する工程と、前記基板を冷却した状態で、前記銅配線の表面に対してプラズマによる還元処理を施す工程と、前記銅配線の表面に対して還元処理を施した後、前記基板を加熱した状態で、前記第１の絶縁膜及び銅配線の表面上に第２の絶縁膜を形成する工程と、を備える。
本発明によれば、基板を冷却した状態で銅配線の表面に対してプラズマによる還元処理を施すため、プラズマに起因する第１の絶縁膜への悪影響が抑制され、特性や信頼性の向上をはかることが可能となる。
以下、本発明の実施形態を図面を参照して説明する。
図１は、本実施形態において用いる処理装置（半導体装置の製造装置）の概略構成を模式的に示した図である。本処理装置は、前処理部１０、成膜処理部２０及び搬送部３０を備えている。
前処理部１０は、銅配線の表面に形成された銅酸化物層を除去するために、銅配線の表面に対してプラズマによる還元処理を施すものであり、処理室（処理容器）１１、ガス導入口１２、排気口１３、ガス分散板（上部電極を兼ねる）１４、支持台（下部電極を兼ねる）１５、冷却機構１６及び高周波電源１７を備えている。
ガス分散板１４にはガス導入口１２が接続されており、ガス導入口１２から導入されたガスはガス分散板１４を介して処理室１１内に供給される。支持台１５には冷却機構１６が設けられており、冷却機構１６内を冷媒が循環するようになっている。この冷却機構１６により、支持台１５上に載置された基板（半導体ウエハ）１００が冷却される。ガス分散板（上部電極）１４には高周波電源１７から高周波電力が供給され、この高周波電力によって処理室１１内にプラズマを発生させることで、基板１００に設けられた銅配線表面の銅酸化物層が除去される。
成膜処理部２０は、上述した前処理部１０でプラズマ還元処理が施された基板１００上に後述するストッパー絶縁膜を形成するためのものであり、処理室（処理容器）２１、ガス導入口２２、排気口２３、ガス分散板（上部電極を兼ねる）２４、支持台（下部電極を兼ねる）２５、加熱機構２６及び高周波電源２７を備えている。
ガス分散板２４にはガス導入口２２が接続されており、ガス導入口２２から導入されたガスはガス分散板２４を介して処理室２１内に供給される。支持台２５には加熱機構（抵抗加熱機構）２６が設けられており、この加熱機構２６により、支持台２５上に載置された基板（半導体ウエハ）１００が加熱される。ガス分散板（上部電極）２４には高周波電源２７から高周波電力が供給され、この高周波電力によって処理室２１内にプラズマを発生させることで、基板１００上にストッパー絶縁膜が形成される。
前処理部１０と成膜処理部２０との間には搬送部３０が配置されており、搬送室３１内に設けられた搬送機構３２によって前処理部１０から成膜処理部２０に基板１００が搬送される。搬送室３１内は排気口３３によって排気されており、大気に晒すことなく基板１００を前処理部１０から成膜処理部２０に搬送可能である。また、処理室１１と搬送室３１とは開閉可能な弁４１によって、処理室２１と搬送室３１とは開閉可能な弁４２によってそれぞれ仕切られている。
以下、図１に示した処理装置を用いた半導体装置の製造方法について説明する。図２〜図４は、本製造方法を模式的に示した断面図である。
まず、図２に示すように、基板１００を用意する。この基板１００には、半導体基板１０１、層間絶縁膜として用いる低誘電率絶縁膜（第１の絶縁膜）１０２、バリアメタル膜１０３及び銅配線１０４が含まれている。なお、実際には、半導体基板１０１上にはＭＩＳトランジスタ等の半導体素子が形成されている。また、半導体基板１０１と低誘電率絶縁膜１０２との間に、他の絶縁膜や配線等が形成されていてもよい。図２に示すように、低誘電率絶縁膜１０２及び銅配線１０４の表面は露出しており、銅は大気中で容易に酸化されるため、銅配線１０４の表面には銅酸化物層１０４ａが形成されている。
低誘電率絶縁膜１０２には、少なくとも炭素及び水素を含有した絶縁膜が用いられる。本実施形態では、低誘電率絶縁膜１０２として、シリコン、酸素、炭素及び水素を含有した絶縁膜（以下、ＳｉＣＯ：Ｈ膜と略記）を用いる。例えば、原料ガスとして有機シランガス（アルキルシラン）及びＯ2 ガスを用いたプラズマＣＶＤ法によって形成された有機系の絶縁膜を、低誘電率絶縁膜１０２として用いることができる。この低誘電率絶縁膜は、通常のシリコン酸化膜（ＳｉＯ2 膜）中にメチル基が導入されたものであり、比誘電率が２．２〜３．０程度と、通常のＳｉＯ2 膜の比誘電率（３．９程度）よりも大幅に低い。銅配線１０４には、低誘電率絶縁膜１０２に形成された溝に銅を埋め込んで形成されるダマシン配線が用いられる。
次に、図３に示すように、銅配線１０４の表面に形成された銅酸化物層１０４ａをプラズマ処理により還元して除去する。以下、本工程について詳述する。
まず、基板１００を処理室１１内に搬入し、支持台１５上に基板１００を載置する。支持台１５に載置された基板１００は、支持台１５に設けられた冷却機構１６によって冷却される。ここでは冷却温度を−５０℃とする。なお、基板１００を載置する前から支持台１５を予め冷却しておいてもよいし、基板１００を載置してから支持台１５の冷却を始めてもよい。製造時間の短縮の観点からは、基板１００を載置する前から支持台１５を予め冷却しておく方がよい。
処理室１１内を真空排気した後、ガス導入口１２から処理室１１内にＮＨ3 ガス及びＮ2 ガスを導入する。ＮＨ3 ガス及びＮ2 ガスの流量は、それぞれ５００ｓｃｃｍ及び５０００ｓｃｃｍとし、処理室１１内の圧力は５Ｔｏｒｒに調整する。続いて、高周波電源１７から１３．５６ＭＨｚ、２００Ｗの高周波電力を供給し、２０秒間のプラズマ還元処理を行う。この処理により、銅配線１０４の表面に形成されていた銅酸化物層１０４ａが還元される。具体的には、ＮＨ3 プラズマによって形成された活性な水素によって銅酸化物（ＣｕＯ）が還元されてＣｕとなる。
このプラズマ処理の際に、低誘電率絶縁膜１０２の表面もプラズマ雰囲気に晒されることになるが、基板１００が冷却されているため、プラズマ雰囲気中の活性な水素等と低誘電率絶縁膜１０２中の有機成分等との反応性を弱くすることができる。そのため、低誘電率絶縁膜１０２中の有機成分等が活性な水素等によって分解除去されるといった問題を防止することができ、低誘電率絶縁膜１０２表面におけるダメージ層の形成を抑制することができる。
このようにしてプラズマ処理が施された基板１００は、搬送機構３２によって搬送室３１内に搬送され、さらに搬送機構３２によって搬送室３１から処理室２１に搬送される。この搬送工程において、基板１００は大気に晒されないため、銅配線１０４の表面に新たな銅酸化物層が形成されることが防止される。
次に、図４に示すように、低誘電率絶縁膜１０２及び銅配線１０４の表面上にストッパー絶縁膜（第２の絶縁膜）１０５を形成する。このストッパー絶縁膜１０５は、銅配線１０４中の銅の上層側への拡散を防止する機能、及び、上層側に形成される層間絶縁膜をエッチング加工する際のエッチングストッパーとしての機能を有するものである。以下、本工程について詳述する。
処理室２１に搬入された基板１００は支持台２５上に載置される。支持台２５に載置された基板１００は、支持台２５に設けられた加熱機構２６によって加熱される。ここでは加熱温度を３５０℃とする。なお、基板１００を載置する前から支持台２５を予め加熱しておいてもよいし、基板１００を載置してから支持台２５の加熱を始めてもよい。製造時間の短縮の観点からは、基板１００を載置する前から支持台２５を予め加熱しておく方がよい。また、搬送室３１内にも加熱機構を設けておき、搬送室３１内で基板１００を予備加熱しておいてもよい。
処理室２１内を真空排気した後、ガス導入口２２から処理室２１内に有機シランガス（アルキルシラン）及びＮＨ3 ガスを導入する。有機シランガス及びＮＨ3 ガスの流量は、それぞれ２００ｓｃｃｍ及び４００ｓｃｃｍとし、処理室２１内の圧力は５Ｔｏｒｒに調整する。続いて、高周波電源２７から１３．５６ＭＨｚ、４００Ｗの高周波電力を供給し、４０秒間のプラズマ成膜処理（プラズマＣＶＤ処理）を行う。この成膜処理により、低誘電率絶縁膜１０２及び銅配線１０４の表面上に、ストッパー絶縁膜１０５として、厚さ５０ｎｍのシリコン、炭素、窒素及び水素を含有した膜（以下、ＳｉＣＮ：Ｈ膜と略記）が形成される。
上述した方法によって得られた試料について、隣接する銅配線間のリーク電流特性を測定した。銅配線の配線幅及び隣接する銅配線間の距離（スペース幅）はいずれも１０ｎｍである。その結果、銅配線間に１ＭＶ／ｃｍの電界を印加した場合、リーク電流は９．１×１０-11Ａ／ｃｍ2 であった。
一方、比較例として、３５０℃でプラズマ還元処理を施した後、同一の処理室内において３５０℃でストッパー絶縁膜を形成した試料を作製した。この場合には、リーク電流は２．５×１０-8Ａ／ｃｍ2 であり、本実施形態の試料に比べてリーク電流が著しく増加していた。また、室温程度でプラズマ還元処理を行った場合にも、リーク電流は５．５×１０-9Ａ／ｃｍ2 と大きかった。一般に、デバイスの特性及び信頼性等の観点から、リーク電流は１．０×１０-10Ａ／ｃｍ2 程度以下にすることが望ましい。したがって、室温程度でプラズマ還元処理を行っても、十分な特性を得ることはできない。十分な特性を得るためには、少なくとも０℃程度以下まで、基板を冷却する必要があると考えられる。
以上のように、本実施形態によれば、銅配線の表面に対してプラズマ還元処理を施す際に基板が冷却されているため、低誘電率絶縁膜表面のプラズマに対する反応性を弱めることができる。そのため、低誘電率絶縁膜表面のダメージ層の形成を抑制することができ、隣接する銅配線間のリーク電流を大幅に低減することができる。その結果、特性や信頼性に優れた半導体装置を得ることができる。
また、本実施形態では、還元処理と成膜処理とを別々の処理室で行っている。還元処理は基板を冷却した状態で、成膜処理は基板を加熱した状態で行うため、還元処理と成膜処理とを同一の処理室で行う場合には、冷却機構と加熱機構を同一の支持台に設ける必要があり、装置構成が複雑になる。また、支持台の冷却から加熱、加熱から冷却に多くの時間を要するため、製造時間の増大にもつながる。本実施形態では、還元処理と成膜処理とを別々の処理室で行うため、そのような問題を回避することが可能である。
なお、上述した実施形態では、低誘電率絶縁膜として、プラズマＣＶＤ法によって形成されたＣＶＤ絶縁膜を用いたが、ポリメチルシロキサン（ＭＳＸ）やポリメチルシルセスキオキサン（ＭＸＱ）等の塗布膜を用いることも可能である。さらに、低誘電率絶縁膜として、ポリマー膜を用いることも可能である。一般的には、低誘電率絶縁膜として、炭素及び水素を含んだ膜を用いることが可能である。より具体的には言えば、Ｃ−Ｈ結合を含んだ有機系の絶縁膜を用いることが可能である。
また、上述した実施形態では、ストッパー絶縁膜として、シリコン、炭素、窒素及び水素を含有した膜（ＳｉＣＮ：Ｈ膜）を用いたが、少なくともシリコン、炭素及び水素を含んでいればよい。具体的には、シリコン、炭素及び水素を含有した膜（ＳｉＣ：Ｈ膜）、シリコン、炭素、酸素及び水素を含有した膜（ＳｉＣＯ：Ｈ膜）等を用いることも可能である。
また、上述した実施形態では、プラズマ還元処理に使用するガスとして、ＮＨ3 ガスとＮ2 ガスの混合ガスを用いたが、ＮＨ3 ガス及びＨ2 ガスの少なくとも一方を含んだガスを用いることが可能である。例えば、ＮＨ3 の単一ガス、Ｈ2 の単一ガス、Ｈ2 ガスとＮ2 ガスの混合ガス、Ｈ2 ガスとＨｅガスの混合ガス等を用いてもよい。より一般的に言えば、Ｈを含む還元性を有するガスを少なくとも含んだガス用いることが可能である。
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出され得る。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば発明として抽出され得る。
本発明の実施形態に係る半導体装置の製造装置の概略構成を模式的に示した図である。 本発明の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。 本発明の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。 本発明の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。
符号の説明
１０…前処理部 １１…処理室 １２…ガス導入口
１３…排気口 １４…ガス分散板 １５…支持台
１６…冷却機構 １７…高周波電源
２０…成膜処理部 ２１…処理室 ２２…ガス導入口
２３…排気口 ２４…ガス分散板 ２５…支持台
２６…加熱機構 ２７…高周波電源
３０…搬送部 ３１…搬送室 ３２…搬送機構 ３３…排気口
４１、４２…弁
１００…基板 １０１…半導体基板 １０２…低誘電率絶縁膜
１０３…バリアメタル膜 １０４…銅配線 １０４ａ…銅酸化物層
１０５…ストッパー絶縁膜

Claims (7)

  1. 炭素及び水素を含んだ第１の絶縁膜と銅配線とを有し、前記第１の絶縁膜及び銅配線の表面が露出した基板を用意する工程と、
    前記基板を冷却した状態で、前記銅配線の表面に対してプラズマによる還元処理を施す工程と、
    前記銅配線の表面に対して還元処理を施した後、前記基板を加熱した状態で、前記第１の絶縁膜及び銅配線の表面上に第２の絶縁膜を形成する工程と、
    を備えたことを特徴とする半導体装置の製造方法。
  2. 前記銅配線の表面に対して還元処理を施す工程は第１の処理部内で行われ、前記第２の絶縁膜を形成する工程は前記第１の処理部とは別の第２の処理部内で行われる
    ことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記基板を大気に晒すことなく前記第１の処理部から前記第２の処理部に搬送する工程をさらに備えた
    ことを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 前記銅配線は、前記第１の絶縁膜に形成された溝に埋められている
    ことを特徴とする請求項１に記載の半導体装置の製造方法。
  5. 前記第１の絶縁膜は、シリコン及び酸素をさらに含んでいる
    ことを特徴とする請求項１に記載の半導体装置の製造方法。
  6. 前記第２の絶縁膜は、シリコン、炭素及び水素を含んでいる
    ことを特徴とする請求項１に記載の半導体装置の製造方法。
  7. 前記プラズマによる還元処理は、ＮＨ3 ガス及びＨ2 ガスの少なくとも一方を含んだガスを用いて行われる
    ことを特徴とする請求項１に記載の半導体装置の製造方法。
JP2003366118A 2003-10-27 2003-10-27 半導体装置の製造方法 Abandoned JP2005129849A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003366118A JP2005129849A (ja) 2003-10-27 2003-10-27 半導体装置の製造方法
US10/972,389 US20050112877A1 (en) 2003-10-27 2004-10-26 Method of manufacturing a semiconductor device
CN200410086993.5A CN1612317A (zh) 2003-10-27 2004-10-27 半导体器件的制造方法
TW093132467A TW200527479A (en) 2003-10-27 2004-10-27 Method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003366118A JP2005129849A (ja) 2003-10-27 2003-10-27 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2005129849A true JP2005129849A (ja) 2005-05-19

Family

ID=34587190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003366118A Abandoned JP2005129849A (ja) 2003-10-27 2003-10-27 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20050112877A1 (ja)
JP (1) JP2005129849A (ja)
CN (1) CN1612317A (ja)
TW (1) TW200527479A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019283A (ja) * 2005-07-08 2007-01-25 Sony Corp 半導体装置の製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107924868B (zh) * 2015-08-12 2021-12-03 盛美半导体设备(上海)股份有限公司 加工互连结构使阻挡层侧壁凹进最小化的方法
US10636661B2 (en) * 2016-01-15 2020-04-28 Taiwan Semiconductor Manufacturing Company Ltd. Apparatus and method for wafer bonding

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3783488B2 (ja) * 1999-10-18 2006-06-07 ソニー株式会社 半導体装置の製造方法
JP2001160558A (ja) * 1999-12-02 2001-06-12 Nec Corp 半導体装置の製造方法及び製造装置
US6787462B2 (en) * 2001-03-28 2004-09-07 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device having buried metal wiring

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007019283A (ja) * 2005-07-08 2007-01-25 Sony Corp 半導体装置の製造方法

Also Published As

Publication number Publication date
TW200527479A (en) 2005-08-16
CN1612317A (zh) 2005-05-04
US20050112877A1 (en) 2005-05-26

Similar Documents

Publication Publication Date Title
US7799693B2 (en) Method for manufacturing a semiconductor device
US20010003064A1 (en) Method for fabricating semiconductor device and apparatus for fabricating same
US7193325B2 (en) Reliability improvement of SiOC etch with trimethylsilane gas passivation in Cu damascene interconnects
JP2005236285A (ja) 改良された信頼性を有する超低誘電率（ｋ）誘電体を集積化する構造および方法
JP2005072384A (ja) 電子デバイスの製造方法
JP4516447B2 (ja) 半導体装置の製造方法
JP4548280B2 (ja) 半導体装置の製造方法
JPH10125782A (ja) 半導体装置の製造方法
US6790778B1 (en) Method for capping over a copper layer
US7199043B2 (en) Method of forming copper wiring in semiconductor device
US20040152336A1 (en) Semiconductor device and its manufacturing method
EP1401015A1 (en) Selective dry etching of tantalum and tantalum nitride
JP2004200203A (ja) 半導体装置及びその製造方法
JP2004235415A (ja) 半導体装置の製造方法
US7338897B2 (en) Method of fabricating a semiconductor device having metal wiring
JP2006024641A (ja) 半導体装置およびその製造方法
JP2005129849A (ja) 半導体装置の製造方法
JP2004207604A (ja) 半導体装置およびその製造方法
KR101152203B1 (ko) 반도체 장치 및 그의 제조 방법
US20040219795A1 (en) Method to improve breakdown voltage by H2 plasma treat
JP2004235569A (ja) 半導体装置の製造方法
US7214608B2 (en) Interlevel dielectric layer and metal layer sealing
TW202333223A (zh) 用於氧化鎢移除之氟化鎢浸泡及處理
KR100567539B1 (ko) 반도체 소자의 금속배선 형성방법
JP2011035048A (ja) 半導体集積回路装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060126

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20070611