JP2007214403A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2007214403A
JP2007214403A JP2006033269A JP2006033269A JP2007214403A JP 2007214403 A JP2007214403 A JP 2007214403A JP 2006033269 A JP2006033269 A JP 2006033269A JP 2006033269 A JP2006033269 A JP 2006033269A JP 2007214403 A JP2007214403 A JP 2007214403A
Authority
JP
Japan
Prior art keywords
film
insulating film
interlayer insulating
irradiation
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006033269A
Other languages
English (en)
Inventor
Noriko Miura
典子 三浦
Kinya Goto
欣哉 後藤
Masazumi Matsuura
正純 松浦
Kenji Furusawa
健志 古澤
Shinobu Hashii
忍 橋井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2006033269A priority Critical patent/JP2007214403A/ja
Publication of JP2007214403A publication Critical patent/JP2007214403A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】本発明は、埋め込み配線が形成されている層間絶縁膜の誘電率等を変化させること無く、また当該層間絶縁膜にダメージを与えること無く、拡散防止膜の圧縮応力を緩和することができ、さらには、当該層間絶縁膜の硬度および弾性率を増加させることができる、半導体装置の製造方法を提供する。
【解決手段】本発明に係わる半導体装置の製造方法は、次の各工程を備えている。まず、半導体基板1上に第一の層間絶縁膜2を形成する。次に、第一の層間絶縁膜2に埋め込み配線7を形成する。次に、埋め込み配線7を覆うように、第一の層間絶縁膜上2に圧縮応力を有する膜(拡散防止膜8)を形成する。次に、半導体基板1に対して、UV照射もしくはEB照射を伴うアニール処理を施す。
【選択図】 図6

Description

この発明は、半導体装置の製造方法に係る発明であり、特に、埋め込み配線構造(ダマシン配線構造)を有する半導体装置の製造方法に関するものである。たとえば、低誘電率である層間絶縁膜に銅からなる埋め込み配線を形成し、当該埋め込み配線を覆うように圧縮応力を有する拡散防止膜を形成する半導体装置の製造方法に適用することができる。
近年、半導体装置は、配線構造の微細化および多層化に伴い、ますます高集積化が進められている。高密度な配線パターンや多層配線構造を形成する方法として、CMP (Chemical Mechanical Polishing)法により平坦化処理を実施することにより、配線(たとえば、配線材料に銅(Cu)を用いている)を形成する、ダマシンプロセスが一般的に用いられている。
ダマシンプロセスでは、Cuが層間絶縁膜中に拡散することを防止するために、SiCN膜やSiCO膜などのSi(シリコン)、C(炭素)、O(酸素)、N(窒素)のいずれかを含む絶縁膜から成る拡散防止膜により、Cu配線を被覆する。
ここで従来技術では、配線間の絶縁膜にはSiO2膜(シリコン酸化膜であり、比誘電率が3.9〜4.2)、拡散防止膜には、SiCN膜やSiCO膜などのSi(シリコン)、C(炭素)、O(酸素)、N(窒素)のいずれかを含む絶縁膜(比誘電率が7.0)が多用されてきた。また、一部の半導体装置においては、SiO2膜と比べて比誘電率が低い配線間の層間絶縁膜として、フッ素(F)を含有するSiO2膜(比誘電率が3.5〜3.8)、拡散防止膜として、SiCN膜やSiCO膜などのSi(シリコン)、C(炭素)、O(酸素)、N(窒素)のいずれかを含む絶縁膜(比誘電率が3.5〜5.0)が用いられていた。
ところが、配線パターンの高密度化に伴い、配線間に生じる寄生容量が問題となってきている。寄生容量が増大すると信号の配線遅延が生じるため、高速動作が必要な半導体装置においては配線間の寄生容量の低減が重要課題となっている。配線間の寄生容量を低減させる方法としては、配線間および層間絶縁膜に比誘電率の低い材料を用いることが検討されている。
そこで現在では、配線間の電気的寄生容量をより低減するために、比誘電率が3.1以下のSiOC膜(炭素含有シリコン酸化膜)から成る低誘電率膜を、配線間の層間絶縁膜として用いられている半導体装置が提案されている。
ところが、SiN膜やSiON膜等から成る拡散防止膜の応力は、150〜400MPa程度の圧縮応力を有する。当該圧縮応力は、引っ張り応力であるCu配線と応力方向が異なる。したがって、Cu配線にかかる応力が増大し、SM(ストレスマイグレーション)不良を引き起こしやすくなる。
また、SiOC膜等の低誘電率層間絶縁膜は、シリコン酸化膜に比べて密度が低く、膜中のSi−O結合やSi−C結合に替わってSi−CH3基で終端される割合が多い。したがって、当該低誘電率層間絶縁膜は、硬度および弾性率が低く、当該硬度・弾性率の低下に基づき、低誘電率層間絶縁膜と拡散防止膜との界面密着性が低下している。
このように、界面密着性が低下すると、低誘電率層間絶縁膜に対する拡散防止膜の剥離や、低誘電率層間絶縁膜と拡散防止膜との界面におけるCu拡散が発生しやすくなる。また、当該Cu拡散に起因してEM(エレクトロマイグレーション)不良や、TDDB(絶縁膜経時破壊)特性の劣化が起こしやすくなるという問題がある。
なお、成膜条件の最適化による、低誘電率膜であるSiOC膜の硬度・弾性率の向上および拡散防止膜の低応力化などが検討されてきている。
しかしながら、成膜条件を変化させてSiOC膜の硬度・弾性率を向上させた場合、膜中のSi−O結合の増加により膜密度が上昇し、また膜中のSi−CH3結合が減少する。したがって、当該成膜条件を変化させた場合には、膜密度の上昇およびSi−CH3結合の減少により、SiOC膜の比誘電率が上昇するという弊害が発生する。
また、SiOC膜と拡散防止膜との密着性向上対策として、Heなどの不活性ガスを用いたプラズマ処理も検討されてきた。しかし、当該プラズマ処理を施した場合には、SiOC膜および拡散防止膜の比誘電率の上昇や、プラズマダメージによるSiOC膜および拡散防止膜の耐圧の低下などの弊害が発生する。
つまり、上記各方法は、低誘電率層間絶縁膜であるSiOCの低誘電率を上昇させてしまい、また当該膜にダメージを与えてしまうので妥当でない。
そこで、本発明は、埋め込み配線が形成されている層間絶縁膜の誘電率等を変化させること無く、また当該層間絶縁膜にダメージを与えること無く、拡散防止膜などの圧縮応力を有する膜の当該圧縮応力を緩和することができ、さらには、当該層間絶縁膜の硬度および弾性率を増加させることができる、半導体装置の製造方法を提供することを目的とする。
上記の目的を達成するために、本発明に係る請求項1に記載の半導体装置の製造方法は、(A)半導体基板上に第一の層間絶縁膜を形成する工程と、(B)前記第一の層間絶縁膜に埋め込み配線を形成する工程と、(C)前記埋め込み配線を覆うように、前記第一の層間絶縁膜上に圧縮応力を有する膜を形成する工程と、(D)前記工程(C)の後に、前記半導体基板に対して、UV照射もしくはEB照射を伴うアニール処理を施す工程とを、備えている。
本発明の請求項1に記載の半導体装置の製造方法は、(A)半導体基板上に第一の層間絶縁膜を形成する工程と、(B)前記第一の層間絶縁膜に埋め込み配線を形成する工程と、(C)前記埋め込み配線を覆うように、前記第一の層間絶縁膜上に圧縮応力を有する膜を形成する工程と、(D)前記工程(C)の後に、前記半導体基板に対して、UV照射もしくはEB照射を伴うアニール処理を施す工程とを、備えている。したがって、圧縮応力を有する膜にダメージを与えること無く、圧縮応力を有する膜の当該応力を、低減または反転させることができる。また、第一の層間絶縁膜の誘電率を変化させること無く、当該第一の層間絶縁膜の硬度および弾性率を向上させることができる。
以下、この発明をその実施の形態を示す図面に基づいて具体的に説明する。
<実施の形態1>
実施の形態1に係る半導体装置の製造方法を、工程断面図を用いて説明する。
まず、図1に示すように、半導体基板1上に、低誘電率層間絶縁膜(以下、単に層間絶縁膜と称する)2を形成する。ここで、層間絶縁膜2は、誘電率(k)が3.1以下である。また、当該層間絶縁膜2として、たとえば炭素含有シリコン酸化膜(SiOC膜)を採用することができる。
次に、図1に示すように、層間絶縁膜2上に、たとえばSiO2から成るキャップ絶縁膜3を形成する。次に、キャップ絶縁膜3上にレジスト(図示せず)を塗布し、当該レジストに対してリソグラフィ法を実施する。これにより、レジストは所定の形状にパターニングされる。
次に、当該パターニングされたレジストをマスクとして使用して、ドライエッチング処理を施す。これにより、図2に示すように、層間絶縁膜2およびキャップ絶縁膜3内に配線溝4が形成される。ここで、図2では、アッシング処理によりレジストが除去されている。
次に、図2に示した製造途中の半導体装置に対して、スパッタリング処理を施す。これにより、図3に示すように、配線溝4の側面と底面、および層間絶縁膜2上に、たとえばTaNから成るバリヤメタル膜5が形成される。その後、電気メッキ法により、配線溝4を充填するように、当該バリヤメタル膜5上に導電膜6を形成する。
ここで、当該導電膜6は、引っ張り応力を有する導電材料から構成されており、たとえば、銅(Cu)を採用することができる。
次に、導電膜6、バリヤメタル膜5およびキャップ絶縁膜3に対して、化学的機械的研磨(CMP)法を施し、層間絶縁膜2上の導電膜6、バリヤメタル膜5およびキャップ絶縁膜3を除去する。当該CMP法を施すことにより、図4に示すように、層間絶縁膜2の表面内に、埋め込み配線7を形成する。ここで、上記工程からも分かるように、当該埋め込み配線7は、バリヤメタル膜5と導電膜6とから構成されている。
次に、図4に示した製造途中の半導体装置に対して、化学気相堆積(CVD)法を施す。これにより、図5に示すように、上記埋め込み配線7を覆うように、層間絶縁絶縁膜2上に、金属拡散防止膜として機能する拡散防止膜8を形成する。ここで、当該拡散防止膜8は、たとえば炭素と窒素を含有するSiCNから構成することができる。
次に、拡散防止膜8形成後、図6に示すように、UV(Ultra Violet)照射を伴うアニール処理を行う(以後、当該UV照射を伴うアニール処理を単に、UV照射と称する)。ここで、当該UV照射の条件としては、たとえば温度が350〜450℃、照度が10〜200mW/cm2、圧力が常圧〜1E−2Torr程度である。
当該UV照射後に、拡散防止膜8の応力および誘電率を測定した。また、当該UV照射後に、層間絶縁膜2の膜質の変化を測定した。当該測定結果を図7,8に示す。図7は、拡散防止膜8の応力および誘電率の測定結果を示す表であり、図8は、層間絶縁膜2の膜質の測定結果を示す表である。
図7に示すように、SiCNから成る拡散防止膜8とSiCOから成る拡散防止膜8に対して、各々測定を行った。また、条件A,B,Cは、上記照射条件の範囲内での異なる条件である。ここで、図7において「UVなし」とは、UV照射前であると把握できる。
図7から分かるように、上記UV照射を行うことにより、拡散防止膜8の圧縮応力は緩和されている。これは、UV照射により、当該拡散防止膜8が収縮したからと考えられる。また、図7から分かるように、UV照射条件が異なると、拡散防止膜8の応力の変化の程度も異なる。
より具体的には、UV照射条件を変化させることにより、拡散防止膜8の圧縮応力の緩和の程度を調整することもできる(図9、図10参照)。ここで、図9は、UV照射により拡散防止膜8の圧縮応力が緩和された様子を示す図である。また、図10は、UV照射により拡散防止膜8の圧縮応力がさらに緩和された様子を示す図である(図10では、拡散防止膜8の応力が±0に変化した場合を示す)。なお、図9,10ともに、埋め込み配線7は銅配線を想定しており、当該銅配線の応力は、引っ張り応力である。
また、あるUV照射条件によっては、拡散防止膜8の圧縮応力を引っ張り応力に変化(当該引っ張り応力の程度も、UV照射条件の変更により調整可能である)させることもできる(図11参照)。ここで、図11は、UV照射により拡散防止膜8の圧縮応力が引っ張り応力に変化した様子を示す図である。なお、図11において、埋め込み配線7は銅配線を想定しており、当該銅配線の応力は、引っ張り応力である。
ここで、UV照射条件の変更範囲は、上述の通り、温度が350〜450℃、照度が10〜200mW/cm2、圧力が常圧〜1E−2Torr程度の範囲である。
なお、図7からも分かるように、拡散防止膜8の誘電率は、UV照射前後においてほぼ一定である。したがって、UV照射を行ったとしても、拡散防止膜8と埋め込み配線7との間で発生する層間容量は、ほとんど変化しない。
また、図8に示すように、UV照射後に、SiOCから成る層間絶縁膜2に対して測定を行った。図8において、条件A,B,Cは、図7で示した条件A,B,Cであり、上記UV照射条件の範囲内での異なる条件である。ここで、図8において「UVなし」とは、UV照射前であると把握できる。
図8において注目すべきことは、上記UV照射を行うことにより、層間絶縁膜2中のSi−CH3/Si−O結合比が変化することである(つまり、層間絶縁膜2中のSi−CH3結合が変化して、Si−O−Siネットワークが形成される)。そして、当該結合比の変化に伴い、図8に示すように層間絶縁膜2の硬度および弾性率が上昇している。なお、層間絶縁膜2の誘電率は、UV照射前後においてほぼ一定である。したがって、UV照射を行ったとしても、拡散防止膜8と埋め込み配線7との間で発生する層間容量は、ほとんど変化しない。
上記各測定結果からも分かるように、上記UV照射条件の範囲内のUV照射を行うことにより、拡散防止膜8の圧縮応力を変化させることができる。
さらに、上記UV照射条件の範囲内のUV照射を行うことにより、図12に示すように、当該UV照射が拡散防止膜8を透過し、UVが層間絶縁膜2にも照射・透過される。したがって、当該UV照射の結果、当該層間絶縁膜2の硬度・弾性率を増加させることができる。ここで、当該硬度・弾性率の増加は、誘電率が3.1以下である低誘電率層間絶縁膜において、顕著である。
ここで、UV照射なので、拡散防止膜8および層間絶縁膜2に対してダメージを与えることは無い。また、図7,8からも分かるように、各膜2,8の誘電率を変化させることも無い(つまり、層間絶縁膜2の低誘電率を維持することができる)。
なお、当該UV照射後、拡散防止膜8上に絶縁膜を形成し、当該絶縁膜内に多層配線を形成することにより、半導体装置が完成する。
以上のように、本実施の形態に係わる半導体装置の製造方法では、拡散防止膜8形成後、UV照射を伴うアニール処理を施している。
したがって、上記測定結果からも分かるように、拡散防止膜8の誘電率を変化させること無く、圧縮応力を有する拡散防止膜8の当該圧縮応力を変化させることができる。より具体的には、当該圧縮応力を緩和すること、当該圧縮応力を0にすること、および当該圧縮応力を引っ張り応力に反転させることもできる。
よって、埋め込み配線7が銅等のように引っ張り応力を有する場合には、上記拡散防止膜8の応力変化により、引っ張り応力を持つ埋め込み配線7との応力差が低減される。したがって、埋め込み配線7にかかる応力に起因して引き起こされるSM(ストレスマイグレーション)不良を抑制することができる。
また、上記UV照射を伴うアニール処理により、低誘電率を維持しつつ、層間絶縁膜2の硬度、弾性率をいずれも上昇(つまり、層間絶縁膜2の機械的強度を向上)させることができた。したがって、当該硬度・弾性率の上昇により、層間絶縁膜2と拡散防止膜8との界面の密着性が向上させることができる。
よって、当該界面の密着性の向上に伴い、EM(エレクトロマイグレーション)不良を抑制でき、またTDDB(絶縁膜経時破壊)特性を向上させることができる。
ここで、UV照射処理なので、拡散防止膜8、層間絶縁膜2に対してダメージを与えることは無い。
なお、上記では、UV照射を伴うアニール処理を施す場合について言及した。しかし、拡散防止膜8形成後に、上記UV照射と同様なエネルギー帯域を持つEB(Electron Beam)照射を行っても、同様な効果が得られる。
ここで、当該EB照射の条件を、たとえば温度が350〜450℃、加速電圧が10〜20kV、圧力が1E+2〜1E−2Torr程度の範囲内で行う。当該照射条件内のEB照射条件を変更することにより、拡散防止膜8の圧縮応力を緩和させたり、応力を無くしたり、または引っ張り応力に反転させたりすることができる。
また、当該EB照射を伴うアニール処理を行うことにより、層間絶縁膜2の硬度および弾性率を増加させることができる。
なお、当該EB照射を伴うアニール処理により、拡散防止膜8および層間絶縁膜2の誘電率は、ほとんど変化しない。また、EB照射なので、拡散防止膜8および層間絶縁膜2にダメージを与えることも無い。
<実施の形態2>
実施の形態2に係る半導体装置の製造方法を、工程断面図を用いて説明する。なお、図1〜5までの工程は、実施の形態1と同様である。したがって、ここでの説明は省略する。
図5に示した製造途中の半導体装置に対して、CVD処理等を施す。これにより、図13に示すように、拡散防止膜8上に層間絶縁膜21を形成する。ここで、当該層間絶縁膜21は、誘電率が3.1以下である低誘電率膜である。
次に、層間絶縁膜21形成後、図14に示すように、実施の形態1と同様に、UV照射もしくはEB照射を伴うアニール処理を行う(以後、当該UV照射を伴うアニール処理を単に、UV照射と称する。また、当該EB照射を伴うアニール処理を単に、EB照射と称する。)。
ここで、当該UV照射の条件としては、たとえば温度が350〜450℃、照度が10〜200mW/cm2、圧力が常圧〜1E−2Torr程度である。また、当該EB照射の条件を、たとえば温度が350〜450℃、加速電圧が10〜20kV、圧力が1E+2〜1E−2Torr程度である。
なお、層間絶縁膜21内(図示していない、当該層間絶縁膜21上に形成された絶縁膜内も含む)に多層配線を形成することにより、半導体装置が完成する。
以上のように、本実施の形態に係わる半導体装置の製造方法では、層間絶縁膜21形成後、UV照射またはEB照射を伴うアニール処理を施している。
したがって、図15に示すように、層間絶縁膜21の膜質を変化させることができる。つまり、実施の形態1で説明した原理と同様の原理により、たとえば層間絶縁膜21中のSi−CH3結合を、Si−O−Siネットワークに変化させることができる。
よって、当該層間絶縁膜21の硬度および弾性率を向上させることができる。なお、実施の形態1と同様に、当該UV処理またはEB処理により、層間絶縁膜21にダメージを与えることは無い。また、当該層間絶縁膜21の誘電率も変化し無い(つまり、低誘電率が維持される)。
また、層間絶縁膜21の上方から照射されたUVまたはEBは、当該層間絶縁膜21を透過し、拡散防止膜8に到達する。また照射条件によっては、当該UVまたはEBは拡散防止膜8も透過し、層間絶縁膜2に到達する。
したがって、実施の形態1と同様に、拡散防止膜8の誘電率を変化させること無く、圧縮応力を有する拡散防止膜8の当該圧縮応力を変化させることができる(図15参照)。より具体的には、当該圧縮応力を緩和すること、当該圧縮応力を0にすること、および当該圧縮応力を引っ張り応力に反転させることもできる。
また、図15に示すように、層間絶縁膜2の膜質を変化させることもできる。つまり、低誘電率を維持しつつ、層間絶縁膜2の硬度、弾性率をいずれも上昇(つまり、層間絶縁膜2の機械的強度を向上)させることができる。したがって、当該硬度・弾性率の上昇により、層間絶縁膜2と拡散防止膜8との界面の密着性が向上させることができる。
なお、拡散防止膜8が100MPa以上の圧縮応力を有する膜である場合に、上記各実施の形態に係わる半導体装置の製造方法を適用すること(より具体的には、拡散防止膜8の圧縮応力を緩和・反転等させること)が、より意義がある。
これは、上記のような大きな圧縮応力を有する拡散防止膜8を採用することにより、たとえばCuなどの引っ張り応力を有する部材(埋め込み配線7と把握できる)と当該拡散防止膜8との間で、著しい応力差が生じるからである(上記したように、当該応力差に起因して、埋め込み配線7にはSM不良がより生じやすくなる)。
また、層間絶縁膜2が3.1以下の誘電率を有する絶縁膜である場合に、上記各実施の形態に係わる半導体装置の製造方法を適用すること(より具体的には、層間絶縁膜2の硬度・弾性率を向上させること)が、より意義がある。
上記のような低誘電率な層間絶縁膜2は、膜密度が低く、また膜中にSi−CH3で終端された結合を多く含むため、層間絶縁膜2の機械的強度の低下や層間絶縁膜2と拡散防止膜8との界面密着性の低下が著しくなるからである(上記したように、層間絶縁膜2に対して拡散防止膜8が剥離すること等に起因して、EM不良やTDDB特性の劣化等がより生じやすくなる)。
なお、上記では、符号8の部材として拡散防止膜8にのみ言及した。しかし、符号8の部材は、圧縮応力を有する膜であれば他の絶縁膜等であっても良い。また、上記以外に圧縮応力を有する拡散防止膜8として、たとえばSiN膜等がある。つまり、拡散防止膜8は、シリコンに、窒素、酸素、炭素のいずれかを少なくとも含む膜である。
また、誘電率が3.1以下である層間絶縁膜2,21として、上記以外のもので、シリコン酸化膜にメチル基終端を含むもの、ベンゼン環を含む有機膜を採用することができる。
実施の形態1に係わる半導体装置の製造方法を説明するための工程断面図である。 実施の形態1に係わる半導体装置の製造方法を説明するための工程断面図である。 実施の形態1に係わる半導体装置の製造方法を説明するための工程断面図である。 実施の形態1に係わる半導体装置の製造方法を説明するための工程断面図である。 実施の形態1に係わる半導体装置の製造方法を説明するための工程断面図である。 実施の形態1に係わる半導体装置の製造方法を説明するための工程断面図である。 UV照射前後における、拡散防止膜の応力等の変化を示す測定結果図である。 UV照射前後における、層間絶縁膜膜の膜質等の変化を示す測定結果図である。 UV照射により、拡散防止膜の圧縮応力が緩和される様子を示す断面図である。 UV照射により、拡散防止膜の圧縮応力が0になる様子を示す断面図である。 UV照射により、拡散防止膜の圧縮応力が反転される様子を示す断面図である。 UV照射により、層間絶縁膜の膜質が変化する様子を示す断面図である。 実施の形態2に係わる半導体装置の製造方法を説明するための工程断面図である。 実施の形態2に係わる半導体装置の製造方法を説明するための工程断面図である。 実施の形態1に係わる半導体装置の製造方法の効果を説明するための断面図である。
符号の説明
1 半導体基板、2,21 層間絶縁膜、3 キャップ絶縁膜、4 配線溝、5 バリヤメタル膜、6 導電膜、7 埋め込み配線、8 拡散防止膜。

Claims (8)

  1. (A)半導体基板上に第一の層間絶縁膜を形成する工程と、
    (B)前記第一の層間絶縁膜に埋め込み配線を形成する工程と、
    (C)前記埋め込み配線を覆うように、前記第一の層間絶縁膜上に圧縮応力を有する膜を形成する工程と、
    (D)前記工程(C)の後に、前記半導体基板に対して、UV照射もしくはEB照射を伴うアニール処理を施す工程とを、備えている、
    ことを特徴とする半導体装置の製造方法。
  2. 前記工程(B)は、
    引っ張り応力を有する前記埋め込み配線を形成する工程である、
    ことを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記工程(B)は、
    銅から成る前記埋め込み配線を形成する工程である、
    ことを特徴とする請求項2に記載の半導体装置の製造方法。
  4. 前記工程(C)は、
    シリコンに、窒素、酸素および炭素のいずれかを少なくとも含む膜から成る、前記圧縮応力を有する膜を形成する工程である、
    ことを特徴とする請求項1に記載の半導体装置の製造方法。
  5. 前記工程(D)は、
    温度が350から450℃、照度が10から200mW/cm2、圧力が常圧から1E−2Torrの条件で行うUV照射を伴う、アニール処理を施す工程である、
    ことを特徴とする請求項1に記載の半導体装置の製造方法。
  6. 前記工程(D)は、
    温度が350から450℃、加圧電圧が10から20kV、圧力が1E+2から1E−2Torrの条件で行うEB照射を伴う、アニール処理を施す工程である、
    ことを特徴とする請求項1に記載の半導体装置の製造方法。
  7. (E)前記工程(C)の後に、前記圧縮応力を有する膜上に第二の層間絶縁膜を形成する工程を、さらに備えており、
    前記工程(D)は、
    前記工程(E)の後に実施される、
    ことを特徴とする請求項1に記載の半導体装置の製造方法。
  8. 前記第一の層間絶縁膜および/または前記第二の層間絶縁膜は、
    誘電率が3.1以下である低誘電率膜である、
    ことを特徴とする請求項1または請求項7に記載の半導体装置の製造方法。
JP2006033269A 2006-02-10 2006-02-10 半導体装置の製造方法 Pending JP2007214403A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006033269A JP2007214403A (ja) 2006-02-10 2006-02-10 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006033269A JP2007214403A (ja) 2006-02-10 2006-02-10 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2007214403A true JP2007214403A (ja) 2007-08-23

Family

ID=38492555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006033269A Pending JP2007214403A (ja) 2006-02-10 2006-02-10 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2007214403A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010511299A (ja) * 2006-11-29 2010-04-08 インターナショナル・ビジネス・マシーンズ・コーポレーション 二重ライナ・キャッピング層の相互接続構造の半導体デバイス及びその製造方法
US8330276B2 (en) 2009-08-25 2012-12-11 Renesas Electronics Corporation Semiconductor device and method for manufacturing the same
JP2017188572A (ja) * 2016-04-06 2017-10-12 キヤノン株式会社 光電変換装置、光電変換装置の製造方法及び撮像システム

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004158832A (ja) * 2002-10-17 2004-06-03 Renesas Technology Corp 半導体装置およびその製造方法
WO2005112095A1 (en) * 2004-05-03 2005-11-24 International Business Machines Corporation An improved method for fabricating an ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device made

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004158832A (ja) * 2002-10-17 2004-06-03 Renesas Technology Corp 半導体装置およびその製造方法
WO2005112095A1 (en) * 2004-05-03 2005-11-24 International Business Machines Corporation An improved method for fabricating an ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device made

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010511299A (ja) * 2006-11-29 2010-04-08 インターナショナル・ビジネス・マシーンズ・コーポレーション 二重ライナ・キャッピング層の相互接続構造の半導体デバイス及びその製造方法
US8330276B2 (en) 2009-08-25 2012-12-11 Renesas Electronics Corporation Semiconductor device and method for manufacturing the same
JP2017188572A (ja) * 2016-04-06 2017-10-12 キヤノン株式会社 光電変換装置、光電変換装置の製造方法及び撮像システム

Similar Documents

Publication Publication Date Title
US9355955B2 (en) Semiconductor device
US7871923B2 (en) Self-aligned air-gap in interconnect structures
JP5482881B2 (ja) 半導体装置、および半導体装置の製造方法
JP2004172590A (ja) シリコンオキシカーバイド、シリコンオキシカーバイド層の成長方法、半導体装置、および半導体装置の製造方法
JP5263482B2 (ja) 多層配線構造および多層配線の製造方法
US7781335B2 (en) Method for fabricating semiconductor device
TWI413212B (zh) 半導體裝置及其製造方法
JP4548280B2 (ja) 半導体装置の製造方法
KR20050076614A (ko) 반도체 장치 제조 방법
JP2009182000A (ja) 半導体装置およびその製造方法
JP2007214403A (ja) 半導体装置の製造方法
JP2011082308A (ja) 半導体装置の製造方法
JP4523351B2 (ja) 半導体装置の製造方法
WO2010113375A1 (ja) 半導体装置及びその製造方法
US7338897B2 (en) Method of fabricating a semiconductor device having metal wiring
JP2009117743A (ja) 半導体装置及びその製造方法
JP5200436B2 (ja) 半導体装置の製造方法
JP4160489B2 (ja) 半導体装置の製造方法
JP2006135363A (ja) 半導体装置および半導体装置の製造方法
JP5387627B2 (ja) 半導体装置の製造方法
KR20040108598A (ko) 반도체 장치의 제조 방법
JP2007067324A (ja) 半導体装置の製造方法
JP3843275B2 (ja) 半導体装置の製造方法
JP4695842B2 (ja) 半導体装置およびその製造方法
JP2005142433A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081218

RD04 Notification of resignation of power of attorney

Effective date: 20081218

Free format text: JAPANESE INTERMEDIATE CODE: A7424

A711 Notification of change in applicant

Effective date: 20100524

Free format text: JAPANESE INTERMEDIATE CODE: A712

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101214

A02 Decision of refusal

Effective date: 20110412

Free format text: JAPANESE INTERMEDIATE CODE: A02