JP2011082308A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2011082308A
JP2011082308A JP2009232637A JP2009232637A JP2011082308A JP 2011082308 A JP2011082308 A JP 2011082308A JP 2009232637 A JP2009232637 A JP 2009232637A JP 2009232637 A JP2009232637 A JP 2009232637A JP 2011082308 A JP2011082308 A JP 2011082308A
Authority
JP
Japan
Prior art keywords
insulating film
amount
ratio
atoms
chemical bonds
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009232637A
Other languages
English (en)
Inventor
Kotaro Nomura
晃太郎 野村
Makoto Tsutsue
誠 筒江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2009232637A priority Critical patent/JP2011082308A/ja
Priority to US12/822,782 priority patent/US20110081776A1/en
Publication of JP2011082308A publication Critical patent/JP2011082308A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】低誘電率膜に対するＵＶキュア処理による低誘電率膜の下で且つ配線の上に形成されるライナ膜とその下層の膜との間の界面剥離を、ＵＶブロッキング膜を用いずに防ぐことにより、高歩留まりの配線構造を有する信頼性が高い半導体装置を得られるようにする。
【解決手段】基板の上に、第１の絶縁膜１１を形成し、形成した第１の絶縁膜１１の上部に第１の金属配線１２を形成し、第１の絶縁膜１１の上に、第１の金属配線１２を覆うように第２の絶縁膜１３を形成し、第２の絶縁膜１３に対して膜質の改質処理を行う。その後に、第２の絶縁膜１３の上に第３の絶縁膜１４を形成し、形成した第３の絶縁膜１４に対してキュア処理を行う。
【選択図】図１

Description

本発明は、半導体装置の製造方法に関し、特に、銅等からなる金属配線と低誘電率膜である層間絶縁膜とを備える半導体装置の製造方法に関する。
近年、半導体集積回路の高集積化に伴う配線パターンの高密度化により、配線同士の間に生じる寄生容量が増大して、信号の遅延が生じている。このため、高速動作が必要な半導体集積回路においては、配線同士の間の寄生容量の低減が要求されている。そこで、現在、配線同士の間の寄生容量を低減させるために、層間絶縁膜の比誘電率の低減化が行われている。
従来、配線同士の間の絶縁膜にはシリコン酸化膜（ＳｉＯ２膜）（比誘電率３．９〜４．２）及びフッ素（Ｆ）を含むＳｉＯ２膜（比誘電率３．５〜３．８）等が多用されてきた。また、一部の半導体集積回路においては、炭素含有シリコン酸化膜（ＳｉＯＣ膜）が用いられており、ＳｉＯＣ膜の堆積後に紫外線照射（ＵＶキュア）処理をすることによりＳｉＯＣ膜の比誘電率をさらに低減させる技術も提案されている。
しかしながら、ＳｉＯＣ膜である低誘電率膜の堆積後にＵＶキュア処理を行うと、低誘電率膜の下層の絶縁膜もＵＶ照射を受けてしまうため、低誘電率膜の下層の絶縁膜が損傷するという問題が発生する。この問題に対して、低誘電率膜の下層にＵＶ光が透過しにくい保護膜（ＵＶブロッキング膜）を形成する方法が、例えば特許文献１等に提示されている。
特開２００６−１６５５７３号公報
しかしながら、前記従来の半導体装置の製造方法によると、低誘電率膜に対するＵＶキュア処理の際に、低誘電率膜の下に形成されたＵＶブロッキング膜がＵＶ光に暴露される。このため、ＵＶ光に暴露されたＵＶブロッキング膜の膜ストレスにおいて、引張強さ（テンサイル）が増大する。ここで、ＵＶブロッキング膜の一部が配線の表面の膜（ライナ膜）として使用される場合には、ライナ膜の膜ストレスが高テンサイル化することとなり、ライナ膜とその下層の膜との密着性が低下することにより、ライナ膜とその下層の膜との間に界面剥離が起こる。その結果、歩留まりの低下及び半導体装置の信頼性の低下という問題が新たに生じてしまう。
本発明は、前記従来の問題に鑑み、その目的は、低誘電率膜に対するＵＶキュア処理による低誘電率膜の下で且つ配線の上に形成されるライナ膜とその下層の膜との間の界面剥離を、ＵＶブロッキング膜を用いずに防ぐことにより、高歩留まりの配線構造を有する信頼性が高い半導体装置を得られるようにすることにある。
本発明は、前記の目的を達成するために、半導体装置の製造方法を、低誘電率膜の下で且つ配線の上に形成されるライナ膜に対して、低誘電率膜の堆積前に、ライナ膜の膜質の改質処理を行う構成とする。
具体的に、本発明に係る半導体装置の製造方法は、基板の上に、第１の絶縁膜を形成し、形成した第１の絶縁膜の上部に第１の配線を形成する工程（ａ）と、第１の絶縁膜の上に、第１の配線を覆うように第２の絶縁膜を形成する工程（ｂ）と、第２の絶縁膜に対して膜質の改質処理を行う工程（ｃ）と、工程（ｃ）よりも後に、第２の絶縁膜の上に第３の絶縁膜を形成し、形成した第３の絶縁膜に対してキュア処理を行う工程（ｄ）とを備えていることを特徴とする。
本発明に係る半導体装置の製造方法によると、第２の絶縁膜に対して膜質の改質処理を行った後に、第２の絶縁膜の上に第３の絶縁膜を形成し、該第３の絶縁膜に対してキュア処理を行う。このため、第３の絶縁膜のキュア処理の際に、第２の絶縁膜に対してもキュア処理による影響が及ぶことを抑制できるため、第２の絶縁膜の膜ストレスの高テンサイル化を防止することが可能となるので、高歩留まりの配線構造を有する信頼性が高い半導体装置を得ることができる。
本発明に係る半導体装置の製造方法において、第２の絶縁膜は、窒素含有炭化シリコンからなることが好ましい。
この場合、第２の絶縁膜におけるシリコン原子と炭素原子との化学結合量に対するシリコン原子と水素原子との化学結合量の割合は、２．５％以上且つ３．０％以下であることが好ましい。
さらにこの場合、第２の絶縁膜におけるシリコン原子と炭素原子との化学結合量に対するシリコン原子とメチル基との化学結合量の割合は、０．２％以上且つ０．４％以下であることが好ましい。
第２の絶縁膜が窒素含有炭化シリコンからなる場合、第２の絶縁膜の上部におけるシリコン原子と炭素原子との化学結合量に対するシリコン原子と水素原子との化学結合量の割合は、第２の絶縁膜の下部におけるシリコン原子と炭素原子との化学結合量に対するシリコン原子と水素原子との化学結合量の割合よりも低く、且つ、それらの割合の変化率は３６％以下であることが好ましい。
第２の絶縁膜が窒素含有炭化シリコンからなる場合、第２の絶縁膜の上部のシリコン原子と炭素原子との化学結合量に対するシリコン原子とメチル基との化学結合量の割合は、第２の絶縁膜の下部のシリコン原子と炭素原子との化学結合量に対するシリコン原子とメチル基との化学結合量の割合よりも低く、且つ、それらの割合の変化率は３９％以下であることが好ましい。
第２の絶縁膜が窒素含有炭化シリコンからなる場合、第２の絶縁膜における第１の配線の上のシリコン原子と炭素原子との化学結合量に対するシリコン原子と水素原子との化学結合量の割合は、第２の絶縁膜における第１の絶縁膜の上のシリコン原子と炭素原子との化学結合量に対するシリコン原子と水素原子との化学結合量の割合以下であり、且つ、その比の値は０．８５以上且つ１．００以下であることが好ましい。
第２の絶縁膜が窒素含有炭化シリコンからなる場合、第２の絶縁膜における第１の配線の上のシリコン原子と炭素原子との化学結合量に対するシリコン原子とメチル基との化学結合量の割合は、第２の絶縁膜における第１の絶縁膜の上のシリコン原子と炭素原子との化学結合量に対するシリコン原子とメチル基との化学結合量の割合以下であり、且つ、その比の値は０．５５以上且つ１．００以下であることが好ましい。
本発明に係る半導体装置の製造方法において、第２の絶縁膜は、酸素含有炭化シリコンからなることが好ましい。
この場合、第２の絶縁膜におけるシリコン原子と炭素原子との化学結合量に対するシリコン原子と水素原子との化学結合量の割合は、１０．０％以上且つ１２．０％以下であることが好ましい。
さらにこの場合、第２の絶縁膜におけるシリコン原子と炭素原子との化学結合量に対するシリコン原子とメチル基との化学結合量の割合は、１．０％以上且つ１．８％以下であることが好ましい。
また、この場合、第２の絶縁膜におけるシリコン原子と炭素原子との化学結合量に対するシリコン原子と酸素原子との化学結合量の割合は、４９．０％以上且つ５６．０％以下であることが好ましい。
また、この場合、第２の絶縁膜におけるシリコン原子と酸素原子との化学結合量に対するシリコン原子と水素原子との化学結合量の割合は、１９．０％以上且つ２４．０％以下であることが好ましい。
第２の絶縁膜が酸素含有炭化シリコンからなる場合、第２の絶縁膜の上部におけるシリコン原子と炭素原子との化学結合量に対するシリコン原子と水素原子との化学結合量の割合は、第２の絶縁膜の下部におけるシリコン原子と炭素原子との化学結合量に対するシリコン原子と水素原子との化学結合量の割合よりも低く、且つ、それらの割合の変化率は１４％以下であることが好ましい。
第２の絶縁膜が酸素含有炭化シリコンからなる場合、第２の絶縁膜の上部におけるシリコン原子と炭素原子との化学結合量に対するシリコン原子とメチル基との化学結合量の割合は、第２の絶縁膜の下部におけるシリコン原子と炭素原子との化学結合量に対するシリコン原子とメチル基との化学結合量の割合よりも低く、且つ、それらの割合の変化率は４１％以下であることが好ましい。
第２の絶縁膜が酸素含有炭化シリコンからなる場合、第２の絶縁膜の上部におけるシリコン原子と炭素原子との化学結合量に対するシリコン原子と酸素原子との化学結合量の割合は、第２の絶縁膜の下部におけるシリコン原子と炭素原子との化学結合量に対するシリコン原子と酸素原子との化学結合量の割合よりも高く、且つ、それらの割合の変化率は５２％以下であることが好ましい。
第２の絶縁膜が酸素含有炭化シリコンからなる場合、第２の絶縁膜の上部におけるシリコン原子と酸素原子との化学結合量に対するシリコン原子と水素原子との化学結合量の割合は、第２の絶縁膜の下部におけるシリコン原子と酸素原子との化学結合量に対するシリコン原子と水素原子との化学結合量の割合よりも低く、且つ、それらの割合の変化率は４４％以下であることが好ましい。
第２の絶縁膜が酸素含有炭化シリコンからなる場合、第２の絶縁膜における第１の配線の上のシリコン原子と炭素原子との化学結合量に対するシリコン原子と水素原子との化学結合量の割合は、第２の絶縁膜における第１の絶縁膜の上のシリコン原子と炭素原子との化学結合量に対するシリコン原子と水素原子との化学結合量の割合以下であり、且つ、その比の値は０．９５以上且つ１．００以下であることが好ましい。
第２の絶縁膜が酸素含有炭化シリコンからなる場合、第２の絶縁膜における第１の配線の上のシリコン原子と炭素原子との化学結合量に対するシリコン原子とメチル基との化学結合量の割合は、第２の絶縁膜における第１の絶縁膜の上のシリコン原子と炭素原子との化学結合量に対するシリコン原子とメチル基との化学結合量の割合以下であり、且つ、その比の値は０．４５以上且つ１．００以下であることが好ましい。
第２の絶縁膜が酸素含有炭化シリコンからなる場合、第２の絶縁膜における第１の配線の上のシリコン原子と炭素原子との化学結合量に対するシリコン原子と酸素原子との化学結合量の割合は、第２の絶縁膜における第１の絶縁膜の上のシリコン原子と炭素原子との化学結合量に対するシリコン原子と酸素原子との化学結合量の割合以上であり、且つ、その比の値は１．００以上且つ１．１０以下であることが好ましい。
第２の絶縁膜が酸素含有炭化シリコンからなる場合、第２の絶縁膜における第１の配線の上のシリコン原子と酸素原子との化学結合量に対するシリコン原子と水素原子との化学結合量の割合は、第２の絶縁膜における第１の絶縁膜の上のシリコン原子と酸素原子との化学結合量に対するシリコン原子と水素原子との化学結合量の割合以下であり、且つ、その比の値は０．８０以上且つ１．００以下であることが好ましい。
本発明に係る半導体装置の製造方法において、第２の絶縁膜は、窒素含有炭化シリコンと酸素含有炭化シリコンとの積層構造からなっていてもよい。
本発明に係る半導体装置の製造方法において、膜質の改質処理は、紫外線を照射する処理であることが好ましい。
本発明に係る半導体装置の製造方法において、膜質の改質処理は、電子線を照射する処理であってもよい。
本発明に係る半導体装置の製造方法において、膜質の改質処理は、熱源に曝す処理であってもよい。
本発明に係る半導体装置の製造方法において、膜質の改質処理は、プラズマに曝す処理であってもよい。
この場合、プラズマに曝す処理は、アンモニア、窒素、酸素、ヘリウム、アルゴン及び水素のうちのいずれか１種類又は２種類以上の混合気体を用いることが好ましい。
本発明に係る半導体装置の製造方法において、膜質の改質処理は、イオンの注入処理であってもよい。
この場合、注入処理は、シラン、アンモニア、窒素、酸素、ヘリウム、アルゴン、水素、三フッ化窒素及び四フッ化炭素のうちのいずれか１種類又は２種類以上の混合気体を用いることが好ましい。
本発明に係る半導体装置の製造方法において、キュア処理は、紫外線を照射する処理であることが好ましい。
本発明に係る半導体装置の製造方法において、キュア処理は、電子線を照射する処理であってもよい。
本発明に係る半導体装置の製造方法において、キュア処理は、熱源に曝す処理であってもよい。
本発明に係る半導体装置の製造方法によると、低誘電率膜である絶縁膜のキュア処理による低誘電率膜の下で且つ配線の上に形成されるライナ膜の膜ストレスの高テンサイル化を防止できる。このため、ライナ膜とその下層の膜との間の界面の密着性の低下による界面剥離を防ぐことが可能となるので、高歩留まりの配線構造を有する信頼性が高い半導体装置を得ることができる。
本発明の第１の実施形態に係る半導体装置を示す断面図である。 （ａ）〜（ｄ）は本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。 （ａ）〜（ｃ）は本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。 本発明の第１の実施形態に係る半導体装置の第２の絶縁膜において、膜質の改質処理を行った場合及び行わなかった場合におけるＵＶキュア処理による膜ストレスのテンサイルシフト量を示すグラフである。 本発明の第１の実施形態に係る半導体装置の配線の周辺部分の特徴を示す断面図である。 本発明の第２の実施形態に係る半導体装置を示す断面図である。 （ａ）及び（ｂ）は本発明の第２の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。 （ａ）〜（ｄ）は本発明の第２の実施形態に係る半導体装置における第２の絶縁膜として窒素含有炭化シリコン（ＳｉＣＮ）膜を用いた場合において、膜質の改質処理後の化学結合量の割合の深さ方向分布を示し、（ａ）及び（ｂ）はシリコン原子と炭素原子との結合（Ｓｉ−Ｃ）量に対するシリコン原子と水素原子との結合（Ｓｉ−Ｈ）量の割合について示し、（ａ）は膜質の改質処理を行わない場合のグラフであり、（ｂ）は膜質の改質処理を行った場合のグラフである。（ｃ）及び（ｄ）はＳｉ−Ｃ量に対するシリコン原子とメチル基との結合（Ｓｉ−ＣＨ３）量の割合について示し、（ｃ）は膜質の改質処理を行わない場合のグラフであり、（ｄ）は膜質の改質処理を行った場合のグラフである。 （ａ）〜（ｄ）は本発明の第２の実施形態に係る半導体装置における第２の絶縁膜として酸素含有炭化シリコン（ＳｉＣＯ）膜を用いた場合において、膜質の改質処理後の化学結合量の割合の深さ方向分布を示し、（ａ）及び（ｂ）はＳｉ−Ｃ量に対するＳｉ−Ｈ量の割合について示し、（ａ）は膜質の改質処理を行わない場合のグラフであり、（ｂ）は膜質の改質処理を行った場合のグラフである。（ｃ）及び（ｄ）はＳｉ−Ｃ量に対するＳｉ−ＣＨ３量の割合について示し、（ｃ）は膜質の改質処理を行わない場合のグラフであり、（ｄ）は膜質の改質処理を行った場合のグラフである。 （ａ）〜（ｄ）は本発明の第２の実施形態に係る半導体装置における第２の絶縁膜としてＳｉＣＯ膜を用いた場合において、膜質の改質処理後の化学結合量の割合の深さ方向分布を示し、（ａ）及び（ｂ）はＳｉ−Ｃ量に対するシリコン原子と酸素原子との結合（Ｓｉ−Ｏ）量の割合について示し、（ａ）は膜質の改質処理を行わない場合のグラフであり、（ｂ）は膜質の改質処理を行った場合のグラフである。（ｃ）及び（ｄ）はＳｉ−Ｏ量に対するＳｉ−Ｈ量の割合について示し、（ｃ）は膜質の改質処理を行わない場合のグラフであり、（ｄ）は膜質の改質処理を行った場合のグラフである。
（第１の実施形態）
本発明の第１の実施形態に係る半導体装置について図１を参照しながら説明する。
図１に示すように、シリコン（Ｓｉ）からなる基板（図示せず）の上に炭素含有酸化シリコン（ＳｉＯＣ）からなる第１の絶縁膜１１が形成されている。第１の絶縁膜１１の上部には、第１の配線溝が形成され、第１の配線溝の底面上及び側壁上には、窒化タンタル（ＴａＮ）からなる第１のバリアメタル１２ａが形成されている。第１のバリアメタル１２ａの上には、第１の配線溝を埋め込むように銅（Ｃｕ）からなる第１の導電膜１２ｂが形成されて、第１の金属配線１２を構成している。第１の絶縁膜１１の上には、第１の金属配線１２を覆うように、エッチングストッパ膜及び金属拡散防止膜として機能するライナ膜である第２の絶縁膜１３が形成されている。
第２の絶縁膜１３は比誘電率が６以下の窒素含有炭化シリコン（ＳｉＣＮ）からなる。また、第２の絶縁膜１３であるＳｉＣＮ膜において、フーリエ変換型赤外分光法（Fourier transform infrared spectroscopy：ＦＴ−ＩＲ法）により求めたシリコンと炭素との化学結合（Ｓｉ−Ｃ）量に対するシリコンと水素との化学結合（Ｓｉ−Ｈ）量の割合は２．５％以上且つ３．０％以下である。また、Ｓｉ−Ｃ量に対するシリコンとメチル基との化学結合（Ｓｉ−ＣＨ３）量の割合は０．２％以上且つ０．４％以下であることが望ましい。化学結合量はＦＴ−ＩＲスペクトルから算出しており、Ｓｉ−Ｈは測定波数２０２５ｃｍ−１〜２２９０ｃｍ−１、Ｓｉ−Ｃは測定波数５２０ｃｍ−１〜１２２０ｃｍ−１、Ｓｉ−ＣＨ３は測定波数１２２０ｃｍ−１〜１２８０ｃｍ−１におけるそれぞれの積分面積値である。化学結合量の割合は、それぞれの化学結合成分の積分面積値から算出した割合である。
第２の絶縁膜１３は比誘電率が５以下の酸素含有炭化シリコン（ＳｉＣＯ）でもよい。第２の絶縁膜１３にＳｉＣＯ膜を用いた場合、ＦＴ−ＩＲ法により求めたＳｉ−Ｃ量に対するＳｉ−Ｈ量の割合は１０．０％以上且つ１２．０％以下である。また、Ｓｉ−Ｃ量に対するＳｉ−ＣＨ３量の割合は１．０％以上且つ１．８％以下であることが望ましい。また、Ｓｉ−Ｃ量に対するシリコンと酸素との化学結合（Ｓｉ−Ｏ）量の割合は４９．０％以上且つ５６．０％以下であることが望ましい。また、Ｓｉ−Ｏ量に対するＳｉ−Ｈ量の割合は１９．０％以上且つ２４．０％以下であることが望ましい。化学結合量はＦＴ−ＩＲスペクトルから算出しており、Ｓｉ−Ｈは測定波数２０２５ｃｍ−１〜２２９０ｃｍ−１、Ｓｉ−Ｃは測定波数６００ｃｍ−１〜９００ｃｍ−１、Ｓｉ−ＣＨ３は測定波数１２２０ｃｍ−１〜１２８０ｃｍ−１、Ｓｉ−Ｏは測定波数９００ｃｍ−１〜１２２０ｃｍ−１におけるそれぞれの積分面積値である。化学結合量の割合は、それぞれの化学結合成分の積分面積値から算出した割合である。
第２の絶縁膜１３は比誘電率が６以下のＳｉＣＮと比誘電率が５以下のＳｉＣＯとの積層構造からなる膜でもよい。
第２の絶縁膜１３の上には、第３の絶縁膜１４及び第４の絶縁膜１５が順次形成されている。第４の絶縁膜１５及び第３の絶縁膜１４の上部には第２の配線溝が形成され、第２の配線溝の下には、第３の絶縁膜１４及び第２の絶縁膜１３を貫通し、第１の金属配線１２を露出するビアホールが形成されている。第２の配線溝の底面上及び側壁上並びにビアホールの側壁上には、ＴａＮからなる第２のバリアメタル１６ａが形成されている。第２のバリアメタル１６ａの上には、第２の配線溝及びビアホールを埋め込むようにＣｕからなる第２の導電膜１６ｂが形成されて、第２の金属配線１６及びビア１７が形成されている。第１の金属配線１２と第２の金属配線１６とは第２の絶縁膜１３及び第３の絶縁膜１４を貫通するビア１７を介して電気的に接続されている。
次に、本発明の第１の実施形態に係る半導体装置の製造方法について図２〜図５を参照しながら説明する。
まず、図２（ａ）に示すように、基板（図示せず）の上にＳｉＯＣからなる第１の絶縁膜１１を形成し、第１の絶縁膜１１の上にレジストを塗布し、リソグラフィ法を用いて第１の配線溝のパターンを形成する。次に、形成したパターンをマスクとしてドライエッチング法により第１の絶縁膜１１の上部に第１の配線溝を形成し、続いて、アッシング法によりレジストを除去する。次に、スパッタリング法により第１の配線溝の底面上及び側壁上並びに第１の絶縁膜の上に、ＴａＮからなる第１のバリアメタル１２ａを形成し、電気めっき法により第１のバリアメタル１２ａの上に第１の配線溝を埋め込むように、Ｃｕからなる第１の導電膜１２ｂを形成する。その後、化学機械研磨（Chemical Mechanical Polishing：ＣＭＰ）法により、第１の配線溝の外部における第１の絶縁膜１１の上の余剰の第１のバリアメタル１２ａ及び第１の導電膜１２ｂを除去して、第１のバリアメタル１２ａと第１の導電膜１２ｂとからなる第１の金属配線１２を形成する。
次に、図２（ｂ）に示すように、第１の絶縁膜１１の上に第１の金属配線１２を覆うように、化学気相成長（Chemical Vapor Deposition：ＣＶＤ）法を用いてオルガノシランとアンモニア（ＮＨ３）とを原料とした比誘電率が６以下で膜厚が２０ｎｍのＳｉＣＮからなる第２の絶縁膜１３を形成する。ここで、第２の絶縁膜１３は、例えば、成膜温度は３７０℃、テトラメチルシランの流量は４４０ｍｌ／ｍｉｎ（０℃、１ａｔｍ）、ＮＨ３の流量は５００ｍｌ／ｍｉｎ（０℃、１ａｔｍ）、ヘリウム（Ｈｅ）の流量は５０００ｍｌ／ｍｉｎ（０℃、１ａｔｍ）、成膜圧力は６６５Ｐａ、ＲＦ電力は１０００Ｗ（高周波２７．１ＭＨｚ）及び２１０Ｗ（低周波１３．５６ＭＨｚ）の条件によるＣＶＤ法によって形成されるＳｉＣＮ膜である。また、第２の絶縁膜１３はＣＶＤ法を用いてオルガノシランと二酸化炭素（ＣＯ２）とを原料とした比誘電率が５以下のＳｉＣＯからなる膜でもよい。第２の絶縁膜１３は、例えば成膜温度は３７０℃、テトラメチルシランの流量は４５０ｍｌ／ｍｉｎ（０℃、１ａｔｍ）、ＣＯ２の流量は２８５０ｍｌ／ｍｉｎ（０℃、１ａｔｍ）、Ｈｅの流量は３０００ｍｌ／ｍｉｎ（０℃、１ａｔｍ）、成膜圧力は５３０Ｐａ、ＲＦ電力は８３０Ｗ（高周波２７．１ＭＨｚ）及び２３０Ｗ（低周波１３．５６ＭＨｚ）の条件によるＣＶＤ法によって形成されるＳｉＣＯ膜である。また、第２の絶縁膜１３はＣＶＤ法を用いてオルガノシランとＮＨ３とを原料とした比誘電率が６以下のＳｉＣＮ膜と、ＣＶＤ法を用いてオルガノシランとＣＯ２とを原料とした比誘電率が５以下のＳｉＣＯ膜との積層膜でもよい。
次に、図２（ｃ）に示すように、第２の絶縁膜１３に紫外線（ＵＶ）照射による膜質の改質処理を行う。ＵＶ照射の条件等については後に説明する。
次に、図２（ｄ）に示すように、第２の絶縁膜１３の上に、ＣＶＤ法により比誘電率が３以下で膜厚が１２５ｎｍのＳｉＯＣからなる第３の絶縁膜１４を形成し、第３の絶縁膜１４に対してＵＶキュア処理を行う。ＵＶ照射の条件等については後に説明する。
一般に、ＵＶキュア処理に用いられるキュア光（ＵＶ光）は、被キュア層の下層に透過するため、被キュア層の下層に位置する絶縁膜は、ＵＶキュア処理時のＵＶ光により損傷を受けやすい。具体的には、被キュア層を透過した余分なキュアエネルギーが下層の絶縁膜に加わり、下層の絶縁膜に欠陥を形成する。これを防止するために絶縁膜にＵＶ光の影響が出ないように被キュア層の下層にキュア光遮断層（ＵＶブロッキング膜）を配置し、ＵＶ光の遮蔽を行っている。しかしながら、この方法では、ＵＶブロッキング膜よりも下の膜に対するＵＶ光の影響は抑制できても、ＵＶブロッキング膜自体のＵＶ光の吸収に対する対策がなされておらず、ＵＶブロッキング膜の欠陥を抑制できない。そこで本実施形態においては、被キュア層を透過した余分なＵＶ光を吸収させないようにするために、前述の第２の絶縁膜１３に対する膜質の改質処理を行っている。これにより、問題となっている第３の絶縁膜１４を透過して下層に届いたＵＶ光の第２の絶縁膜１３による吸収を抑え、第３の絶縁膜１４のＵＶキュア処理時の下層の第２の絶縁膜１３の膜損傷を防ぐことが可能となる。
次に、図３（ａ）に示すように、第３の絶縁膜１４の上に膜厚が８０ｎｍの第４の絶縁膜１５を形成し、第４の絶縁膜１５の表面にレジスト（図示せず）を塗布し、リソグラフィ法を用いてビアホールのパターンを形成する。
次に、図３（ｂ）に示すように、形成したパターンをマスクとしてドライエッチングを行い、第２の絶縁膜１３、第３の絶縁膜１４及び第４の絶縁膜１５を貫通し第１の金属配線１２を露出するビアホール１７Ａを形成する。続いて、アッシングを行うことによりレジストを除去する。
次に、図３（ｃ）に示すように、第４の絶縁膜１５にレジスト（図示せず）を再度塗布し、リソグラフィ法を用いて第２の配線溝のパターンを形成する。その後、このパターンをマスクとして、ドライエッチングを行い、第３の絶縁膜１４の上部及び第４の絶縁膜１５に第２の配線溝を形成する。続いて、アッシングを行うことによりレジストを除去する。その後、スパッタリング法により第２の配線溝の底面上及び側壁上、ビアホール１７Ａの側壁上並びに第４の絶縁膜１５の上に、ＴａＮからなる第２のバリアメタル１６ａを形成する。次に、電気めっき法により第２のバリアメタル１６ａの上に、ビアホール１７Ａ及び第２の配線溝を埋め込むように、Ｃｕからなる第２の導電膜１６ｂを形成する。続いて、ＣＭＰ法により第２の配線溝の外部の第４の絶縁膜１５の上の余剰の第２のバリアメタル１６ａ及び第２の導電膜１６ｂを除去し、第２のバリアメタル１６ａ及び第２の導電膜１６ｂからなる第２の金属配線１６及びビア１７を形成する。
以下に、第２の絶縁膜１３に対するＵＶ照射の条件を説明する。
ＵＶ照射は、Ｈｅ若しくは窒素（Ｎ２）の雰囲気下又はＨｅ若しくはＮ２とその他の元素を１種類以上とを含む雰囲気下において、温度は３００℃〜５００℃、圧力は１０−８Ｐａ〜１．０１３×１０５Ｐａ（＝１ａｔｍ）、ＵＶ照度は３０ｍＷ／ｃｍ２〜５００ｍＷ／ｃｍ２、ＵＶ導入電力は３０Ｗ〜５００Ｗ、ＵＶ照射時間は３０ｓ〜１２００ｓの条件により行う。本実施形態において、第２の絶縁膜の１３の膜質の改質処理として、ＵＶ照射を行ったが、この方法に限定されるものではない。
第１に、第２の絶縁膜１３に電子線を照射してもよい。電子線の照射は、Ｈｅ雰囲気下において、温度は３００℃〜５００℃、圧力は１０−８Ｐａ〜１０−４Ｐａ、電子線パワーは１０ｋＷ〜１００ｋＷ、電子線の照射時間は３０ｓ〜５００ｓの条件により行う。
第２に、第２の絶縁膜１３を熱源に曝してもよい。熱暴露は、Ｈｅ、Ｎ２又は水素（Ｈ２）雰囲気下において、温度は１００℃〜１２００℃、圧力は１０−４Ｐａ〜１．０１３×１０５Ｐａ（＝１ａｔｍ）、暴露時間は１０ｍｉｎ〜１２０ｍｉｎの条件により行う。
第３に、第２の絶縁膜１３をプラズマに曝してもよい。プラズマ暴露は、ＮＨ３、Ｎ２、酸素（Ｏ２）、Ｈｅ、アルゴン（Ａｒ）及びＨ２のいずれか、又はこれらのうちの２種類以上を含む雰囲気下において、温度は３００℃〜５００℃、圧力は１０−８Ｐａ〜１．０１３×１０５Ｐａ（＝１ａｔｍ）、ＲＦ電力は１００Ｗ〜１０００Ｗ、プラズマ暴露の時間は５ｓ〜１０ｍｉｎの条件により行う。
第４に、第２の絶縁膜１３にイオンの注入処理を行ってもよい。注入処理は、シラン（ＳｉＨ４）、ＮＨ３、Ｎ２、Ｏ２、Ｈｅ、Ａｒ、Ｈ２、三フッ化窒素（ＮＦ３）及び四フッ化炭素（ＣＦ４）のいずれか、又はこれらのうちの２種類以上を含む気体をイオン化し、ガスクラスタイオンビーム法により注入する。加速電位は３ｋＶ〜１００ｋＶ、照射量は１０１０ｉｏｎｓ／ｃｍ２〜１０１８ｉｏｎｓ／ｃｍ２の条件により行う。
上記の第１〜第４のいずれの方法においても、第２の絶縁膜１３は前記の効果を得ることができる。
以下に、第３の絶縁膜１４に対するＵＶ照射の条件を説明する。
ＵＶ照射は、Ｈｅ若しくはＮ２の雰囲気下又はＨｅ若しくはＮ２とその他元素を１種類以上とを含む雰囲気下において、温度は３００℃〜５００℃、圧力は１０−８Ｐａ〜１．０１３×１０５Ｐａ（＝１ａｔｍ）、ＵＶ照度は３０ｍＷ／ｃｍ２〜５００ｍＷ／ｃｍ２、ＵＶ導入電力は３０Ｗ〜５００Ｗ、ＵＶ照射時間は３０ｓ〜１２００ｓの条件により行う。本実施形態においては、第３の絶縁膜１４のキュア処理として、ＵＶ照射処理を行ったが、この方法に限定されるものではない。
第１に、第３の絶縁膜１４に電子線を照射してもよい。電子線照射は、Ｈｅ雰囲気下において、温度３００℃〜５００℃、圧力は１０−８Ｐａ〜１０−４Ｐａ、電子線パワーは１０ｋＷ〜１００ｋＷ、電子線照射時間は６０ｓ〜５００ｓの条件により行う。
第２に、第３の絶縁膜１４を熱源に曝してもよい。熱暴露は、Ｈｅ、Ｎ２又はＨ２雰囲気下において、温度１００℃〜１２００℃、圧力は１０−４Ｐａ〜１．０１３×１０５Ｐａ（＝１ａｔｍ）、暴露時間は１０ｍｉｎ〜１２０ｍｉｎの条件により行う。
以下に、第３の絶縁膜１４に対するＵＶキュア処理が第２の絶縁膜１３に与える影響と膜質の改質処理との関係について図４を参照しながら説明する。
図４に示すように、第２の絶縁膜１３がＳｉＣＮ膜、ＳｉＣＯ膜及びＳｉＣＮ膜とＳｉＣＯ膜との積層膜のうちのいずれの膜であっても、膜質の改質処理がＵＶキュア処理による膜ストレスにおける引張強さ（テンサイル）の増大に対して抑制効果があることが分かる。なお、この評価では加速試験のため、第２の絶縁膜１３に直接ＵＶキュア処理を施している。
［表１］及び［表２］は、上記の方法により第２の絶縁膜１３に対して膜質の改質処理を行った場合及び行わなかった場合におけるそれぞれの化学結合量の割合を示し、また、ＵＶキュア処理による膜ストレスのテンサイルシフト量を示している。［表１］は第２の絶縁膜１３にＳｉＣＮ膜を用いた場合を示し、［表２］は第２の絶縁膜１３にＳｉＣＯ膜を用いた場合を示している。
Figure 2011082308
Figure 2011082308
［表１］に示すように、膜質の改質処理を行ったＳｉＣＮ膜は、膜質の改質処理を行わなかったＳｉＣＮ膜と比較してＳｉ−Ｃ量に対するＳｉ−Ｈ量の割合及びＳｉ−Ｃ量に対するＳｉ−ＣＨ３量の割合が低く、ＵＶキュア処理による膜ストレスのテンサイルシフト量が小さいことが分かる。一般に、ＳｉＣＮ膜は過剰な光エネルギー及び熱エネルギーを受けると、結合エネルギーが比較的弱いＳｉ−Ｈ及びＳｉ−ＣＨ３の開裂が起こる。膜質の改質処理は、これら不安定な結合をあらかじめ除去することにより、第３の絶縁膜１４のキュア処理時に透過して第２の絶縁膜１３にまで届く過剰な光エネルギー及び熱エネルギーによるこれらの開裂反応を防いでいる。
［表２］に示すように、膜質の改質処理を行ったＳｉＣＯ膜は、膜質の改質処理を行わなかったＳｉＣＯ膜と比較してＳｉ−Ｃ量に対するＳｉ−Ｈ量の割合、Ｓｉ−Ｃ量に対するＳｉ−ＣＨ３量の割合及びＳｉ−Ｃ量に対するＳｉ−Ｈ量の割合が低く、Ｓｉ−Ｃ量に対するＳｉ−ＣＨ３量の割合が高く、キュア処理による膜ストレスのテンサイルシフト量が小さいことが分かる。一般に、ＳｉＣＯ膜は過剰な光エネルギー及び熱エネルギーを受けると、結合エネルギーが比較的弱いＳｉ−Ｈ及びＳｉ−ＣＨ３の開裂が起こり、Ｓｉ−Ｏ量が増加する。膜質の改質処理は、これら不安定な結合をあらかじめ除去することにより、第３の絶縁膜１４のキュア処理時に透過して第２の絶縁膜１３にまで届く過剰な光エネルギー及び熱エネルギーによるこれらの開裂反応を防いでいる。
上記の方法により形成された半導体装置の配線周辺の特徴について図５を参照しながら説明する。
図５に示すように、第２の絶縁膜１３は、第１の絶縁膜１１の上に形成されている第２の絶縁膜１３ａと第１の金属配線１２の上に形成されている第２の絶縁膜１３ｂとに分けられ、これらの化学結合量の比の値は異なる。
［表３］及び［表４］に第１の金属配線の上の第２の絶縁膜１３ｂと第１の絶縁膜の上の第２の絶縁膜１３ａとの化学結合量の比の値、具体的に、第１の絶縁膜の上の第２の絶縁膜１３ａの比較する２種の化学結合量の比の値を１とした場合における第１の金属配線の上の第２の絶縁膜１３ｂの比較する２種の化学結合量の比の値を示す。［表３］は第２の絶縁膜１３にＳｉＣＮ膜を用いた場合を示し、［表４］は第２の絶縁膜１３にＳｉＣＯ膜を用いた場合を示している。
Figure 2011082308
Figure 2011082308
［表３］に示すように、Ｓｉ−Ｈ／Ｓｉ−Ｃの化学結合量の比の値は、第１の絶縁膜の上の第２の絶縁膜１３ａにおいて１．０とすると、第１の金属配線の上の第２の絶縁膜１３ｂにおいて０．８５以上且つ１．０以下となる。また、Ｓｉ−ＣＨ３／Ｓｉ−Ｏの化学結合量の比の値は、第１の絶縁膜の上の第２の絶縁膜１３ａにおいて１．０とすると、第１の金属配線１２の上の第２の絶縁膜１３ｂにおいて０．５５以上且つ１．０以下となる。いずれの化学結合量の比の値も第１の金属配線の上の第２の絶縁膜１３ｂでは減少していることから、第１の金属配線の上の第２の絶縁膜１３ｂでは第１の絶縁膜の上の第２の絶縁膜１３ａよりもキュアエネルギーを受けていると考えられる。この理由としては、第３の絶縁膜１４のキュア処理時にＳｉＣＮ膜を透過した光エネルギー及び熱エネルギーが第１の金属配線１２の上面において反射し、再びＳｉＣＮ膜に作用したためである。
［表４］に示すように、Ｓｉ−Ｈ／Ｓｉ−Ｃの化学結合量の比の値は、第１の絶縁膜の上の第２の絶縁膜１３ａにおいて１．０とすると、第１の金属配線１２の上の第２の絶縁膜１３ｂにおいて０．９５以上且つ１．０以下となる。また、Ｓｉ−ＣＨ３／Ｓｉ−Ｏの化学結合量の比の値は、第１の絶縁膜の上の第２の絶縁膜１３ａにおいて１．０とすると、第１の金属配線１２の上の第２の絶縁膜１３ｂにおいて０．４５以上且つ１．０以下となる。また、Ｓｉ−Ｏ／Ｓｉ−Ｃの化学結合量の比の値は、第１の絶縁膜１１の上の第２の絶縁膜１３ａにおいて１．０とすると、第１の金属配線１２の上の第２の絶縁膜１３ｂにおいて１．０以上且つ１．１以下となる。また、Ｓｉ−Ｈ／Ｓｉ−Ｏの化学結合量の比の値は、第１の絶縁膜の上の第２の絶縁膜１３ａにおいて１．０とすると、第１の金属配線の上の第２の絶縁膜１３ｂにおいて０．８以上且つ１．０以下となる。Ｓｉ−Ｈ／Ｓｉ−Ｃ、Ｓｉ−ＣＨ３／Ｓｉ−Ｏ及びＳｉ−Ｈ／Ｓｉ−Ｏの化学結合量の比の値は、第１の金属配線の上の第２の絶縁膜１３ｂにおいて減少し、且つＳｉ−Ｏ／Ｓｉ−Ｃの化学結合量の比の値は第１の金属配線の上の第２の絶縁膜１３ｂにおいて増加していることから、第１の金属配線の上では第１の絶縁膜の上よりもキュアエネルギーを受けていると考えられる。この理由としては、第３の絶縁膜のキュア処理時にＳｉＣＯ膜を透過した光エネルギー及び熱エネルギーが第１の金属配線１２の上面において反射し、再びＳｉＣＯ膜に作用したためである。
本発明の第１の実施形態に係る半導体装置の製造方法によると、第３の絶縁膜のキュア処理による第２の絶縁膜の膜ストレスの高テンサイル化を防止することができるため、第２の絶縁膜とその下層の膜との間の界面の密着性の低下による界面剥離を防ぐことが可能となるので、高歩留まりの配線構造を有する信頼性の高い半導体装置を得ることができる。
（第２の実施形態）
本発明の第２の実施形態に係る半導体装置について図６を参照しながら説明する。第２の実施形態において、第１の実施形態と同一の部材については同一の符号を付け、説明を省略する。
図６に示すように、第１の絶縁膜１１の上には、第１の金属配線１２を覆うように、エッチングストッパ膜及び金属拡散防止膜として機能するライナ膜である第２の絶縁膜１３形成されている。
第２の絶縁膜１３は比誘電率が６以下のＳｉＣＮからなる。第２の絶縁膜１３であるＳｉＣＮ膜において、ＦＴ−ＩＲ法により求めたＳｉ−Ｃ量に対するＳｉ−Ｈの量の割合は、第２の絶縁膜の下部（第１の絶縁膜１１と接する面側の部分）１３ｄにおける割合よりも第２の絶縁膜の上部（第３の絶縁膜１４と接する面側の部分）１３ｃにおける割合の方が低い。また、その化学結合量の割合の変化率（（第２の絶縁膜の下部１３ｄの化学結合量の割合−第２の絶縁膜の上部１３ｃの化学結合量の割合）／第２の絶縁膜の下部１３ｄの化学結合量の割合）は３６％以下である。ＦＴ−ＩＲ法により求めた第２の絶縁膜の上部１３ｃであるＳｉＣＮ膜の上部におけるＳｉ−Ｃ量に対するＳｉ−Ｈ量の割合は２．５％以上且つ３．０％以下である。また、Ｓｉ−Ｃ量に対するＳｉ−ＣＨ３量の割合は、第２の絶縁膜の下部１３ｄよりも第２の絶縁膜の上部１３ｃの方が低く、その化学結合量の割合の変化率が３９％以下であることが望ましい。ＦＴ−ＩＲ法により求めた第２の絶縁膜の上部１３ｃであるＳｉＣＮ膜の上部におけるＳｉ−Ｃ量に対するＳｉ−ＣＨ３量の割合は０．２％〜０．４％であることが望ましい。化学結合量はＦＴ−ＩＲスペクトルから算出しており、Ｓｉ−Ｈは測定波数２０２５ｃｍ−１〜２２９０ｃｍ−１、Ｓｉ−Ｃは測定波数５２０ｃｍ−１〜１２２０ｃｍ−１、Ｓｉ−ＣＨ３は測定波数１２２０ｃｍ−１〜１２８０ｃｍ−１におけるそれぞれの積分面積値である。化学結合量の割合はそれぞれの化学結合成分の積分面積値から算出した割合である。
第２の絶縁膜１３は、比誘電率が５以下のＳｉＣＯ膜でもよい。第２の絶縁膜１３にＳｉＣＯ膜を用いた場合、ＦＴ−ＩＲ法により求めたＳｉ−Ｃ量に対するＳｉ−Ｈ量の割合は、第２の絶縁膜の下部１３ｄにおける化学結合量の割合よりも第２の絶縁膜の上部１３ｃにおける化学結合量の割合の方が低い。また、その化学結合量の割合の変化率は１４％以下である。ＦＴ−ＩＲ法により求めた第２の絶縁膜の上部１３ｃであるＳｉＣＯ膜の上部におけるＳｉ−Ｃ量に対するＳｉ−Ｈ量の割合は１０．０％以上且つ１２．０％以下である。また、Ｓｉ−Ｃ量に対するＳｉ−ＣＨ３量の割合は、第２の絶縁膜の下部１３ｄにおける化学結合量の割合よりも第２の絶縁膜の上部１３ｃにおける化学結合量の割合の方が低く、その化学結合量の割合の変化率が４１％以下であることが望ましい。ＦＴ−ＩＲ法により求めた第２の絶縁膜の上部１３ｃであるＳｉＣＯ膜の上部におけるＳｉ−Ｃ量に対するＳｉ−ＣＨ３量の割合は１．０％以上且つ２．０％以下であることが望ましい。また、Ｓｉ−Ｃ量に対するＳｉ−Ｏ量の割合は、第２の絶縁膜の下部１３ｄにおける化学結合量の割合よりも第２の絶縁膜の上部１３ｃにおける化学結合量の割合の方が高く、その化学結合量の割合の変化率が５２％以下であることが望ましい。ＦＴ−ＩＲ法により求めた第２の絶縁膜の上部１３ｃであるＳｉＣＯ膜の上部におけるＳｉ−Ｃ量に対するＳｉ−Ｏ量の割合は４９．０％以上且つ５６．０％以下であることが望ましい。また、Ｓｉ−Ｏ量に対するＳｉ−Ｈ量の割合は、第２の絶縁膜の下部１３ｄにおける化学結合量の割合よりも第２の絶縁膜の上部１３ｃの化学結合量の割合の方が低く、その化学結合量の割合の変化率は４４％以下であることが望ましい。ＦＴ−ＩＲ法により求めた第２の絶縁膜の上部１３ｃであるＳｉＣＯ膜の上部におけるＳｉ−Ｏ量に対するＳｉ−Ｈ量の割合は１９．０％以上且つ２４．０％以下であることが望ましい。化学結合量はＦＴ−ＩＲスペクトルから算出しており、Ｓｉ−Ｈは測定波数２０２５ｃｍ−１〜２２９０ｃｍ−１、Ｓｉ−Ｃは測定波数６００ｃｍ−１〜９００ｃｍ−１、Ｓｉ−ＣＨ３は測定波数１２２０ｃｍ−１〜１２８０ｃｍ−１、Ｓｉ−Ｏは測定波数９００ｃｍ−１〜１２２０ｃｍ−１におけるそれぞれの積分面積値である。化学結合量の割合はそれぞれの化学結合成分の積分面積値から算出した割合である。
第２の絶縁膜１３は比誘電率が６以下のＳｉＣＮと比誘電率が５以下のＳｉＣＯの積層構造からなる膜でもよい。
次に、本発明の第２の実施形態に係る半導体装置の製造方法について図７〜図１０を参照しながら説明する。第２の実施形態において、第１の実施形態と同一の部材については同一の符号を付け、その説明を省略し、また、同一工程についても説明を省略し、差異点のみについて説明する。
図７（ａ）に示すように、第１の絶縁膜１１の上に第１の金属配線１２を覆うように、ＣＶＤ法を用いてオルガノシランとＮＨ３とを原料とした比誘電率が６以下で膜厚が２０ｎｍのＳｉＣＮからなる第２の絶縁膜１３を形成する。ここで、第２の絶縁膜１３は、例えば成膜温度は３７０℃、テトラメチルシランの流量は４４０ｍｌ／ｍｉｎ（０℃、１ａｔｍ）、ＮＨ３の流量は５００ｍｌ／ｍｉｎ（０℃、１ａｔｍ）、Ｈｅの流量は５０００ｍｌ／ｍｉｎ（０℃、１ａｔｍ）、成膜圧力は６６５Ｐａ、ＲＦ電力は１０００Ｗ（高周波２７．１ＭＨｚ）及び２１０Ｗ（低周波１３．５６ＭＨｚ）の条件によるＣＶＤ法によって形成されるＳｉＣＮ膜である。また、第２の絶縁膜１３はＣＶＤ法を用いてオルガノシランとＣＯ２とを原料とした比誘電率が５以下のＳｉＣＯからなる膜でもよい。例えば成膜温度は３７０℃、テトラメチルシランの流量は４５０ｍｌ／ｍｉｎ（０℃、１ａｔｍ）、ＣＯ２の流量は２８５０ｍｌ／ｍｉｎ（０℃、１ａｔｍ）、Ｈｅの流量は３０００ｍｌ／ｍｉｎ（０℃、１ａｔｍ）、成膜圧力は５３０Ｐａ、ＲＦ電力は８３０Ｗ（高周波２７．１ＭＨｚ）及び２３０Ｗ（低周波１３．５６ＭＨｚ）の条件によるＣＶＤ法によって形成されるＳｉＣＯ膜である。また、第２の絶縁膜１３はＣＶＤ法を用いてオルガノシランとＮＨ３とを原料とした比誘電率が６以下のＳｉＣＮ膜と、ＣＶＤ法を用いてオルガノシランとＣＯ２とを原料とした比誘電率が５以下のＳｉＣＯ膜との積層膜でもよい。続いて、第２の絶縁膜１３にＵＶ照射処理を行う。ＵＶ照射の条件等は後に説明する。
次に、図７（ｂ）に示すように、第１の実施形態と同様に、第３の絶縁膜１４及び第４の絶縁膜１５を形成し、第２のバリアメタル１６ａ及び第２の導電膜１６ｂからなる第２の金属配線１６及びビア１７を形成する。
以下に、第２の絶縁膜１３に対するＵＶ照射の条件について説明する。
ＵＶ照射は、Ｈｅ若しくはＮ２のいずれか、又はＨｅ若しくはＮ２とその他の元素の１種類以上とを含む雰囲気下において、温度は３００℃〜５００℃、圧力は１０−８Ｐａ〜１．０１３×１０５Ｐａ（＝１ａｔｍ）、ＵＶ照度は３０ｍＷ／ｃｍ２〜５００ｍＷ／ｃｍ２、ＵＶ導入電力は３０Ｗ〜５００Ｗ、ＵＶ照射時間は１５ｓ〜６００ｓにより行う。本実施形態において、第２の絶縁膜の１３の膜質の改質処理として、ＵＶ照射を行ったが、この方法に限定されるものではない。
第１に、第２の絶縁膜１３に電子線を照射してもよい。電子線の照射は、Ｈｅ雰囲気下において、温度は３００℃〜５００℃、圧力は１０−８Ｐａ〜１０−４Ｐａ、電子線パワーは１０ｋＷ〜１００ｋＷ、電子線の照射時間は３０ｓ〜２５０ｓの条件により行う。
第２に、第２の絶縁膜１３を熱源に曝してもよい。熱暴露は、Ｈｅ、Ｎ２又はＨ２雰囲気下において、温度は１００℃〜１２００℃、圧力は１０−４Ｐａ〜１．０１３×１０５Ｐａ（＝１ａｔｍ）、暴露時間は１０ｍｉｎ〜６０ｍｉｎの条件により行う。
第３に、第２の絶縁膜１３をプラズマに曝してもよい。プラズマ暴露は、ＮＨ３、Ｎ２、Ｏ２、Ｈｅ、Ａｒ及びＨ２のいずれか、又はこれらのうちの２種類以上を含む雰囲気下において、温度は３００℃〜５００℃、圧力は１０−８Ｐａ〜１．０１３×１０５Ｐａ（＝１ａｔｍ）、ＲＦ電力は１００Ｗ〜１０００Ｗ、暴露時間は５ｓ〜５ｍｉｎの条件により行う。
第４に、第２の絶縁膜１３に注入処理を行ってもよい。注入処理はＳｉＨ４、ＮＨ３、Ｎ２、Ｏ２、Ｈｅ、Ａｒ、Ｈ２、ＮＦ３及びＣＦ４のいずれか、又はこれらのうちの２種類以上を含む気体をイオン化したガスクラスタイオンビーム法により注入する。また、加速電位は３ｋＶ〜１００ｋＶ、照射量は１０１０ｉｏｎｓ／ｃｍ２〜１０１７ｉｏｎｓ／ｃｍ２の条件により行う。
上記第１〜第４のいずれの方法においても、第２の絶縁膜１３は前記の効果を得ることができる。
以下に、第２の絶縁膜１３の膜物性と膜質の改質処理との関係について図８〜図１０を参照しながら説明する。
図８（ａ）〜（ｄ）に示すように、膜質の改質処理を加えた第２の絶縁膜１３であるＳｉＣＮ膜は、膜質の改質処理を行っていない場合と比較して膜の上部におけるＳｉ−Ｃ量に対するＳｉ−Ｈ量の割合とＳｉ−Ｃ量に対するＳｉ−ＣＨ３量の割合とが低いことが分かる。一般に、ＳｉＣＮ膜は過剰な光エネルギー及び熱エネルギーを受けると、結合エネルギーが比較的弱いＳｉ−Ｈ及びＳｉ−ＣＨ３の開裂が起こる。膜質の改質処理では膜の上部のこれら不安定な結合をあらかじめ除去することにより、第３の絶縁膜１４のキュア処理時に透過して第２の絶縁膜１３にまで届く過剰な光エネルギー及び熱エネルギーによるこれらの開裂反応を防いでいる。
図９（ａ）〜（ｄ）及び図１０（ａ）〜（ｄ）に示すように、第２の絶縁膜１３としてＳｉＣＯ膜を用いた場合、膜質の改質処理を加えたＳｉＣＯ膜は、改質処理を行っていない場合と比較して膜の上部におけるＳｉ−Ｃ量に対するＳｉ−Ｈ量の割合、Ｓｉ−Ｃ量に対するＳｉ−ＣＨ３量の割合及びＳｉ−Ｃ量に対するＳｉ−Ｈ量の割合が低く、Ｓｉ−Ｃ量に対するＳｉ−ＣＨ３量の割合が高いことが分かる。一般に、ＳｉＣＯ膜は過剰な光エネルギー及び熱エネルギーを受けると、結合エネルギーが比較的弱いＳｉ−Ｈ及びＳｉ−ＣＨ３の開裂が起こり、Ｓｉ−Ｏが増加する。膜質の改質処理では膜の上部におけるこれら不安定な結合をあらかじめ除去することにより、第３の絶縁膜１４のキュア処理時に透過して第２の絶縁膜１３にまで届く過剰な光エネルギー及び熱エネルギーによるこれらの開裂反応を防いでいる。
本発明の第２の実施形態に係る半導体装置の製造方法によると、第３の絶縁膜のキュア処理による第２の絶縁膜の膜ストレスの高テンサイル化を防止することができるため、第２の絶縁膜とその下層の膜との間の界面の密着性の低下による界面剥離を防ぐことが可能となるので、高歩留まりの配線構造を有する信頼性の高い半導体装置を得ることができる。
本発明に係る半導体装置の製造方法は、高歩留まりの配線構造を有する信頼性の高い半導体装置を得ることができ、銅等からなる金属配線と低誘電率の層間絶縁膜とを備えた半導体装置の製造方法等に有用である。
１１ 第１の絶縁膜
１２ 第１の金属配線
１２ａ 第１のバリアメタル
１２ｂ 第１の導電膜
１３ 第２の絶縁膜
１３ａ 第２の絶縁膜（第１の絶縁膜の上側部分）
１３ｂ 第２の絶縁膜（第１の金属配線の上側部分）
１３ｃ 第２の絶縁膜（上部）
１３ｄ 第２の絶縁膜（下部）
１４ 第３の絶縁膜
１５ 第４の絶縁膜
１６ 第２の金属配線
１６ａ 第２のバリアメタル
１６ｂ 第２の導電膜
１７Ａ ビアホール
１７ ビア

Claims (32)

  1. 基板の上に、第１の絶縁膜を形成し、形成した第１の絶縁膜の上部に第１の配線を形成する工程（ａ）と、
    前記第１の絶縁膜の上に、前記第１の配線を覆うように第２の絶縁膜を形成する工程（ｂ）と、
    前記第２の絶縁膜に対して膜質の改質処理を行う工程（ｃ）と、
    前記工程（ｃ）よりも後に、前記第２の絶縁膜の上に第３の絶縁膜を形成し、形成した第３の絶縁膜に対してキュア処理を行う工程（ｄ）とを備えていることを特徴とする半導体装置の製造方法。
  2. 前記第２の絶縁膜は、窒素含有炭化シリコンからなることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記第２の絶縁膜におけるシリコン原子と炭素原子との化学結合量に対するシリコン原子と水素原子との化学結合量の割合は、２．５％以上且つ３．０％以下であることを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 前記第２の絶縁膜におけるシリコン原子と炭素原子との化学結合量に対するシリコン原子とメチル基との化学結合量の割合は、０．２％以上且つ０．４％以下であることを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 前記第２の絶縁膜の上部におけるシリコン原子と炭素原子との化学結合量に対するシリコン原子と水素原子との化学結合量の割合は、前記第２の絶縁膜の下部におけるシリコン原子と炭素原子との化学結合量に対するシリコン原子と水素原子との化学結合量の割合よりも低く、且つ、それらの割合の変化率は３６％以下であることを特徴とする請求項２に記載の半導体装置の製造方法。
  6. 前記第２の絶縁膜の上部のシリコン原子と炭素原子との化学結合量に対するシリコン原子とメチル基との化学結合量の割合は、前記第２の絶縁膜の下部のシリコン原子と炭素原子との化学結合量に対するシリコン原子とメチル基との化学結合量の割合よりも低く、且つ、それらの割合の変化率は３９％以下であることを特徴とする請求項２に記載の半導体装置の製造方法。
  7. 前記第２の絶縁膜における前記第１の配線の上のシリコン原子と炭素原子との化学結合量に対するシリコン原子と水素原子との化学結合量の割合は、前記第２の絶縁膜における前記第１の絶縁膜の上のシリコン原子と炭素原子との化学結合量に対するシリコン原子と水素原子との化学結合量の割合以下であり、且つ、その比の値は０．８５以上且つ１．００以下であることを特徴とする請求項２に記載の半導体装置の製造方法。
  8. 前記第２の絶縁膜における前記第１の配線の上のシリコン原子と炭素原子との化学結合量に対するシリコン原子とメチル基との化学結合量の割合は、前記第２の絶縁膜における前記第１の絶縁膜の上のシリコン原子と炭素原子との化学結合量に対するシリコン原子とメチル基との化学結合量の割合以下であり、且つ、その比の値は０．５５以上且つ１．００以下であることを特徴とする請求項２に記載の半導体装置の製造方法。
  9. 前記第２の絶縁膜は、酸素含有炭化シリコンからなることを特徴とする請求項１に記載の半導体装置の製造方法。
  10. 前記第２の絶縁膜におけるシリコン原子と炭素原子との化学結合量に対するシリコン原子と水素原子との化学結合量の割合は、１０．０％以上且つ１２．０％以下であることを特徴とする請求項９に記載の半導体装置の製造方法。
  11. 前記第２の絶縁膜におけるシリコン原子と炭素原子との化学結合量に対するシリコン原子とメチル基との化学結合量の割合は、１．０％以上且つ１．８％以下であることを特徴とする請求項１０に記載の半導体装置の製造方法。
  12. 前記第２の絶縁膜におけるシリコン原子と炭素原子との化学結合量に対するシリコン原子と酸素原子との化学結合量の割合は、４９．０％以上且つ５６．０％以下であることを特徴とする請求項１０に記載の半導体装置の製造方法。
  13. 前記第２の絶縁膜におけるシリコン原子と酸素原子との化学結合量に対するシリコン原子と水素原子との化学結合量の割合は、１９．０％以上且つ２４．０％以下であることを特徴とする請求項１０に記載の半導体装置の製造方法。
  14. 前記第２の絶縁膜の上部におけるシリコン原子と炭素原子との化学結合量に対するシリコン原子と水素原子との化学結合量の割合は、前記第２の絶縁膜の下部におけるシリコン原子と炭素原子との化学結合量に対するシリコン原子と水素原子との化学結合量の割合よりも低く、且つ、それらの割合の変化率は１４％以下であることを特徴とする請求項９に記載の半導体装置の製造方法。
  15. 前記第２の絶縁膜の上部におけるシリコン原子と炭素原子との化学結合量に対するシリコン原子とメチル基との化学結合量の割合は、前記第２の絶縁膜の下部におけるシリコン原子と炭素原子との化学結合量に対するシリコン原子とメチル基との化学結合量の割合よりも低く、且つ、それらの割合の変化率は４１％以下であることを特徴とする請求項９に記載の半導体装置の製造方法。
  16. 前記第２の絶縁膜の上部におけるシリコン原子と炭素原子との化学結合量に対するシリコン原子と酸素原子との化学結合量の割合は、前記第２の絶縁膜の下部におけるシリコン原子と炭素原子との化学結合量に対するシリコン原子と酸素原子との化学結合量の割合よりも高く、且つ、それらの割合の変化率は５２％以下であることを特徴とする請求項９に記載の半導体装置の製造方法。
  17. 前記第２の絶縁膜の上部におけるシリコン原子と酸素原子との化学結合量に対するシリコン原子と水素原子との化学結合量の割合は、前記第２の絶縁膜の下部におけるシリコン原子と酸素原子との化学結合量に対するシリコン原子と水素原子との化学結合量の割合よりも低く、且つ、それらの割合の変化率は４４％以下であることを特徴とする請求項９に記載の半導体装置の製造方法。
  18. 前記第２の絶縁膜における前記第１の配線の上のシリコン原子と炭素原子との化学結合量に対するシリコン原子と水素原子との化学結合量の割合は、前記第２の絶縁膜における前記第１の絶縁膜の上のシリコン原子と炭素原子との化学結合量に対するシリコン原子と水素原子との化学結合量の割合以下であり、且つ、その比の値は０．９５以上且つ１．００以下であることを特徴とする請求項９に記載の半導体装置の製造方法。
  19. 前記第２の絶縁膜における前記第１の配線の上のシリコン原子と炭素原子との化学結合量に対するシリコン原子とメチル基との化学結合量の割合は、前記第２の絶縁膜における前記第１の絶縁膜の上のシリコン原子と炭素原子との化学結合量に対するシリコン原子とメチル基との化学結合量の割合以下であり、且つ、その比の値は０．４５以上且つ１．００以下であることを特徴とする請求項９に記載の半導体装置の製造方法。
  20. 前記第２の絶縁膜における前記第１の配線の上のシリコン原子と炭素原子との化学結合量に対するシリコン原子と酸素原子との化学結合量の割合は、前記第２の絶縁膜における前記第１の絶縁膜の上のシリコン原子と炭素原子との化学結合量に対するシリコン原子と酸素原子との化学結合量の割合以上であり、且つ、その比の値は１．００以上且つ１．１０以下であることを特徴とする請求項９に記載の半導体装置の製造方法。
  21. 前記第２の絶縁膜における前記第１の配線の上のシリコン原子と酸素原子との化学結合量に対するシリコン原子と水素原子との化学結合量の割合は、前記第２の絶縁膜における前記第１の絶縁膜の上のシリコン原子と酸素原子との化学結合量に対するシリコン原子と水素原子との化学結合量の割合以下であり、且つ、その比の値は０．８０以上且つ１．００以下であることを特徴とする請求項９に記載の半導体装置の製造方法。
  22. 前記第２の絶縁膜は、窒素含有炭化シリコンと酸素含有炭化シリコンとの積層構造からなることを特徴とする請求項１に記載の半導体装置の製造方法。
  23. 前記膜質の改質処理は、紫外線を照射する処理であることを特徴とする請求項１に記載の半導体装置の製造方法。
  24. 前記膜質の改質処理は、電子線を照射する処理であることを特徴とする請求項１に記載の半導体装置の製造方法。
  25. 前記膜質の改質処理は、熱源に曝す処理であることを特徴とする請求項１に記載の半導体装置の製造方法。
  26. 前記膜質の改質処理は、プラズマに曝す処理であることを特徴とする請求項１に記載の半導体装置の製造方法。
  27. 前記プラズマに曝す処理は、アンモニア、窒素、酸素、ヘリウム、アルゴン及び水素のうちのいずれか１種類又は２種類以上の混合気体を用いることを特徴とする請求項２６に記載の半導体装置の製造方法。
  28. 前記膜質の改質処理は、イオンの注入処理であることを特徴とする請求項１に記載の半導体装置の製造方法。
  29. 前記注入処理は、シラン、アンモニア、窒素、酸素、ヘリウム、アルゴン、水素、三フッ化窒素及び四フッ化炭素のうちのいずれか１種類又は２種類以上の混合気体を用いることを特徴とする請求項２８に記載の半導体装置の製造方法。
  30. 前記キュア処理は、紫外線を照射する処理であることを特徴とする請求項１に記載の半導体装置の製造方法。
  31. 前記キュア処理は、電子線を照射する処理であることを特徴とする請求項１に記載の半導体装置の製造方法。
  32. 前記キュア処理は、熱源に曝す処理であることを特徴とする請求項１に記載の半導体装置の製造方法。
JP2009232637A 2009-10-06 2009-10-06 半導体装置の製造方法 Pending JP2011082308A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009232637A JP2011082308A (ja) 2009-10-06 2009-10-06 半導体装置の製造方法
US12/822,782 US20110081776A1 (en) 2009-10-06 2010-06-24 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009232637A JP2011082308A (ja) 2009-10-06 2009-10-06 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2011082308A true JP2011082308A (ja) 2011-04-21

Family

ID=43823499

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009232637A Pending JP2011082308A (ja) 2009-10-06 2009-10-06 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20110081776A1 (ja)
JP (1) JP2011082308A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021082703A (ja) * 2019-11-19 2021-05-27 キオクシア株式会社 半導体装置およびその製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012004401A (ja) * 2010-06-18 2012-01-05 Fujitsu Semiconductor Ltd 半導体装置の製造方法
CN103681596B (zh) * 2012-09-26 2016-08-31 中芯国际集成电路制造(上海)有限公司 半导体结构及其制作方法
CN105448810A (zh) * 2014-06-26 2016-03-30 中芯国际集成电路制造(上海)有限公司 互连结构的形成方法
CN105374740B (zh) * 2014-08-29 2018-10-23 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7354852B2 (en) * 2004-12-09 2008-04-08 Asm Japan K.K. Method of forming interconnection in semiconductor device
US20070085208A1 (en) * 2005-10-13 2007-04-19 Feng-Yu Hsu Interconnect structure
JP4666308B2 (ja) * 2006-02-24 2011-04-06 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2007273494A (ja) * 2006-03-30 2007-10-18 Fujitsu Ltd 絶縁膜形成用組成物及び半導体装置の製造方法
JP4364258B2 (ja) * 2007-05-15 2009-11-11 株式会社東芝 半導体装置及び半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021082703A (ja) * 2019-11-19 2021-05-27 キオクシア株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20110081776A1 (en) 2011-04-07

Similar Documents

Publication Publication Date Title
EP1445797B1 (en) Chemical treatment of low-k dielectric films
US7262142B2 (en) Semiconductor device fabrication method
US8173537B1 (en) Methods for reducing UV and dielectric diffusion barrier interaction
JP4142941B2 (ja) 半導体装置の製造方法
JP2008117903A (ja) 半導体装置の製造方法
JP2005236285A (ja) 改良された信頼性を有する超低誘電率（ｋ）誘電体を集積化する構造および方法
JP2005311366A (ja) 半導体相互接続構造体およびその製造方法
US7745937B2 (en) Semiconductor device and method of manufacturing the same
US7960279B2 (en) Semiconductor device and manufacturing method therefor
TW557478B (en) Semiconductor device and manufacturing method thereof
JP5022900B2 (ja) 半導体集積回路装置の製造方法
US20060128166A1 (en) Semiconductor device fabrication method
JP2011082308A (ja) 半導体装置の製造方法
JP2009147096A (ja) 半導体装置及びその製造方法
TWI767096B (zh) 半導體裝置之製造方法
WO2010113375A1 (ja) 半導体装置及びその製造方法
JP4684866B2 (ja) 半導体装置の製造方法
US7985675B2 (en) Method for fabricating a semiconductor device that includes processing an insulating film to have an upper portion with a different composition than an other portion
JP5679662B2 (ja) 誘電体キャップ層
JP5396837B2 (ja) 半導体装置の製造方法
JP2007214403A (ja) 半導体装置の製造方法
US20040219795A1 (en) Method to improve breakdown voltage by H2 plasma treat
JP5387627B2 (ja) 半導体装置の製造方法
JP2009117673A (ja) 半導体装置およびその製造方法
JP2005142433A (ja) 半導体装置の製造方法