JP2009147096A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2009147096A
JP2009147096A JP2007322662A JP2007322662A JP2009147096A JP 2009147096 A JP2009147096 A JP 2009147096A JP 2007322662 A JP2007322662 A JP 2007322662A JP 2007322662 A JP2007322662 A JP 2007322662A JP 2009147096 A JP2009147096 A JP 2009147096A
Authority
JP
Japan
Prior art keywords
insulating film
film
semiconductor device
dielectric constant
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007322662A
Other languages
English (en)
Inventor
Kotaro Nomura
晃太郎 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2007322662A priority Critical patent/JP2009147096A/ja
Priority to US12/332,392 priority patent/US7795133B2/en
Publication of JP2009147096A publication Critical patent/JP2009147096A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】配線上の信号遅延を小さくして、配線上の信号遅延特性を所望の状態に改善することができる半導体装置及びその製造方法を提供する。
【解決手段】半導体装置の製造工程中に、配線溝２６ｃおよびビアホール２７ａの内側表面をポロジェンを含む第４の絶縁膜２５で覆うことで、バリアメタルスパッタ工程などの半導体装置の製造工程において、配線溝２６ｃおよびビアホール２７ａの内側表面の低誘電率膜である第４の絶縁膜２５の比誘電率上昇を抑制する。
【選択図】図４

Description

本発明は、銅等からなる金属配線と低誘電率の層間絶縁膜とを備えた半導体装置及びその製造方法に関するものである。
近年、半導体集積回路の高集積化に伴い、配線パターンが高密度化し、配線間に生じる寄生容量が増大している。このように寄生容量が増大すると信号の配線遅延が生じるため、高速動作が必要な半導体集積回路においては、配線間の寄生容量を低減することが重要課題である。現在、配線間の寄生容量を低減させるために、配線間及び層間絶縁膜の比誘電率を低減している。
従来、配線間の絶縁膜には、シリコン酸化膜（ＳｉＯ２）（比誘電率３．９〜４．２）やフッ素（Ｆ）を含有するＳｉＯ２膜（比誘電率３．５〜３．８）が多用されてきた。また、一部の半導体集積回路においては、従来のＳｉＯ２膜と比べて比誘電率の低い炭素含有シリコン酸化膜（ＳｉＯＣ）（比誘電率３．０）が配線間の絶縁膜として用いられている。さらに現在では、配線間の寄生容量をより低減するために、比誘電率が３以下の多孔質な炭素含有シリコン酸化膜（ポーラスＳｉＯＣ）（比誘電率２．５〜３．０）からなる低誘電率膜を配線間の絶縁膜として用いる半導体装置が提案されている。
しかしながら、ＳｉＯＣやポーラスＳｉＯＣからなる低誘電率膜を配線間の絶縁膜として用いた場合、膜中のＳｉ−ＣＨ３結合／Ｓｉ−Ｏ結合の割合が高いために、バリアメタル膜形成工程などのプラズマ処理でＳｉ−ＣＨ３結合が乖離し、誘電率の高いＳｉ−Ｏ結合が増える。その結果、ＳｉＯＣ膜の比誘電率が増大するという問題が発生する。
この問題を解決するために、ＳｉＯＣ膜よりも、プラズマ処理によるＳｉ−ＣＨ３結合が乖離しにくい保護膜（ポアシール膜）（比誘電率４．７以上）をＳｉＯＣ膜上に形成する方法（例えば、特許文献１を参照）が提案されている。
図１は一般的なＳｉＯＣ膜を配線間の絶縁膜として用いた半導体装置における配線構造の一例を示している。シリコンからなる基板（図示せず）の上に形成されたＳｉＯ２膜からなる第１の絶縁膜１に、窒化タンタル（ＴａＮ）からなるバリアメタル膜２ａ及び銅（Ｃｕ）からなる導電膜２ｂによって、第１の金属配線２が形成されている。第１の絶縁膜１の上には、第１の金属配線２を覆うように、炭化シリコン（ＳｉＣ）からなり金属拡散防止膜として機能する第２の絶縁膜３が形成されている。第２の絶縁膜３上には、低誘電率のＳｉＯＣからなる第３の絶縁膜４が形成されている。さらに第３の絶縁膜４上には、ＳｉＯ２からなる第４の絶縁膜５が形成されている。
ここで、第３の絶縁膜４及び第４の絶縁膜５には、ＳｉＣＮからなるポアシール膜６、およびＴａＮからなるバリアメタル膜７ａ及びＣｕからなる導電膜７ｂによって第２の金属配線７が形成されている。また、第２の絶縁膜３及び第３の絶縁膜４には、第１の金属配線２と第２の金属配線７とを電気接続するビア８が形成されている。
次に、ＳｉＯＣ膜を配線間の絶縁膜として用いた半導体装置の製造方法について説明する。
図２は従来の半導体装置の製造方法における各工程での断面状態を工程順に示している。
まず、図２（ａ）に示すように、基板（図示せず）の上に形成されたＳｉＯ２からなる第１の絶縁膜１の上部に、金属配線溝パターンをフォトリソグラフィ法により形成する。その後、金属配線溝パターンをドライエッチングして絶縁膜１に配線溝を形成する。続いて、配線溝を埋め込むようにＴａＮからなるバリアメタル膜２ａ及びＣｕからなる導電膜２ｂを堆積した後、化学的機械的研磨（ＣＭＰ）法により余分なＣｕを除去し第１の金属配線２を形成する。
次に、図２（ｂ）に示すように、第１の絶縁膜１の上に、第１の金属配線２を覆うようにＳｉＣからなる第２の絶縁膜３を５０ｎｍ堆積する。その後、ＳｉＯＣからなる低誘電率の第３の絶縁膜４を、第２の絶縁膜３の上に５００ｎｍ堆積する。その後、第３の絶縁膜４の上にＳｉＯ２からなる第４の絶縁膜５をプラズマＣＶＤ法により５０ｎｍ堆積する。
次に、図２（ｃ）に示すように、第４の絶縁膜５の上に、ビアホールパターンをフォトリソグラフィにより形成した後、第２の絶縁膜３、第３の絶縁膜４及び第４の絶縁膜５を選択的にドライエッチングし、第１の金属配線２の上面を露出させるビアホール８ａを形成する。
次に、図２（ｄ）に示すように、第４の絶縁膜５の上にマスクを形成した後、第３の絶縁膜４及び第４の絶縁膜５を選択的にドライエッチングして、所望のパターンおよび深さを有する配線溝７ｃを形成する。
次に、図２（ｅ）に示すように、配線溝７ｃ及びビアホール８ａの側面及び底面と第４の絶縁膜５上全面にポアシール膜６を形成する。その後、Ａｒリスパッタによりビアホール８ａ底面のポアシール膜６を除去する。
次に、図２（ｆ）に示すように、配線溝７ｃ及びビアホール８ａの壁面及び底面にバリアメタル膜７ａを堆積する。その後、Ａｒリスパッタによりビアホール底面のバリアメタル膜を除去する。その後、再びバリアメタル膜をスパッタリングにより形成する。その後、配線溝７ｃ及びビアホール８ａに導電膜７ｂを堆積する。その後、ＣＭＰ法により、配線溝７ｃ外にある余分な導電膜、バリアメタル膜及びポアシール膜を除去して、第２の金属配線７及びビア８を形成する。
ここで、図２（ｆ）に示す断面図を形成する工程において、ポアシール膜６は、第３の絶縁膜４に対するバリアメタル膜７ａ形成時のプラズマ暴露を遮断するように機能している。
特開２００７−０２７３４７号公報
しかし、上記のような従来の半導体装置及びその製造方法では、ポアシール膜により第３の絶縁膜のプラズマ暴露を遮断できるものの、ＳｉＣＮ膜などのポアシール膜は比誘電率が高く、そのため、配線層における層間絶縁膜間の実効誘電率が上昇してしまい、結果的に配線上での信号遅延が大きくなる。
また、ポアシール膜は、Ｓｉ−ＣＨ３結合を含むためプラズマ処理に弱く、そのため、バリアメタル膜形成工程などで配線溝およびビアホールに印加されるプラズマ処理により、配線溝およびビアホールにおける壁面および底面の低誘電率膜中のＳｉ−ＣＨ３結合が乖離し、比誘電率が上昇してしまい、結果的に配線上での信号遅延特性が劣化してしまう。
本発明は、上記従来の問題点を解決するもので、低誘電率膜に覆われた金属配線を有する半導体装置であって、第１の絶縁膜全体としての誘電率上昇を抑制するとともに、配線溝およびビアホールにおける壁面および底面の低誘電率膜の比誘電率上昇を抑制することができ、配線上の信号遅延を小さくして、配線上の信号遅延特性を所望の状態に改善することができる半導体装置及びその製造方法を提供する。
上記の課題を解決するために、本発明の請求項１に記載の半導体装置は、基板上に層をなすように形成された層間絶縁膜と、前記層間絶縁膜に形成されたビアホールと、前記ビアホールと接続するように前記層間絶縁膜に形成された配線溝と、前記配線溝の底部及び側壁と前記ビアホールの側壁を覆うように形成された内側面絶縁膜と、前記ビアホールに導電膜が埋め込まれたビアと、前記配線溝に導電膜が埋め込まれた配線とを有し、前記内側面絶縁膜は、多孔質膜からなることを特徴とする。
また、本発明の請求項２に記載の半導体装置は、請求項１に記載の半導体装置であって、前記層間絶縁膜は、その全体として誘電率が前記内側面絶縁膜の誘電率と略同一であることを特徴とする。
また、本発明の請求項３に記載の半導体装置は、請求項１または請求項２に記載の半導体装置であって、前記層間絶縁膜は、前記内側面絶縁膜と接触している部分近傍の誘電率が、前記層間絶縁膜内部の誘電率と略同一であることを特徴とする。
また、本発明の請求項４に記載の半導体装置は、請求項１〜請求項３のいずれかに記載の半導体装置であって、前記内側面絶縁膜は、比誘電率が２．５以下の炭素含有シリコンからなることを特徴とする。
また、本発明の請求項５に記載の半導体装置は、請求項１〜請求項３のいずれかに記載の半導体装置であって、前記内側面絶縁膜は、その空孔率及び空孔径が前記配線間における前記層間絶縁膜の上部表面の空孔率及び空孔径よりも高いことを特徴とする。
また、本発明の請求項６に記載の半導体装置の製造方法は、基板上に形成された層間絶縁膜にビアホールを形成する工程（ａ）と、前記工程（ａ）の後に、前記層間絶縁膜に配線溝を形成する工程（ｂ）と、前記工程（ｂ）の後に、前記ビアホールと前記配線溝の側壁及び底部を内側面絶縁膜で覆う工程（ｃ）と、前記工程（ｃ）の後に、前記ビアホールと前記配線溝の側壁及び底部を前記内側面絶縁膜を介してバリアメタル膜で覆う工程（ｄ）と、前記工程（ｄ）の後に、前記内側面絶縁膜の誘電率を下げる処理をする工程（ｅ）とを有することを特徴とする。
また、本発明の請求項７に記載の半導体装置の製造方法は、請求項６に記載の半導体装置の製造方法であって、前記層間絶縁膜の誘電率は、前記工程（ｃ）において形成する前記内側面絶縁膜の誘電率と比較して低くすることを特徴とする。
また、本発明の請求項８に記載の半導体装置の製造方法は、請求項６または請求項７に記載の半導体装置の製造方法であって、前記工程（ｅ）において、前記内側面絶縁膜の誘電率を２．５以下にすることを特徴とする。
また、本発明の請求項９に記載の半導体装置の製造方法は、請求項６〜請求項８のいずれかに記載の半導体装置の製造方法であって、前記工程（ｃ）において形成する前記内側面絶縁膜は、ポロジェンを含む炭素含有シリコンで形成することを特徴とする。
また、本発明の請求項１０に記載の半導体装置の製造方法は、請求項６〜請求項８のいずれかに記載の半導体装置の製造方法であって、前記工程（ｃ）において形成する前記内側面絶縁膜は、前記配線間における前記層間絶縁膜の上部表面よりもＳｉ−ＣＨ３／Ｓｉ−Ｏ結合比を高くすることを特徴とする。
また、本発明の請求項１１に記載の半導体装置の製造方法は、請求項６〜請求項１０のいずれかに記載の半導体装置の製造方法であって、前記工程（ｅ）は、前記内側面絶縁膜の上面を紫外線に曝す工程であることを特徴とする。
また、本発明の請求項１２に記載の半導体装置の製造方法は、請求項６〜請求項１０のいずれかに記載の半導体装置の製造方法であって、前記工程（ｅ）は、前記内側面絶縁膜の上面を電子線に曝す工程であることを特徴とする。
以上のように本発明によれば、低誘電率膜に覆われた金属配線を有する半導体装置において、内側面絶縁膜が誘電率の低い多孔質膜となるため、配線溝およびビアホールにおける壁面および底面の低誘電率膜の比誘電率上昇を抑制することができる。
そのため、配線間の実効誘電率を低減することができ、配線上の信号遅延が小さくなり、配線上の信号遅延特性を所望の状態に改善することができるという効果がある。
また、低誘電率膜に覆われた金属配線を有する半導体装置において、層間絶縁膜における内側面絶縁膜と接触している部分近傍の誘電率も、誘電率の低い層間絶縁膜内部の誘電率と同じような値になるため、層間絶縁膜全体としての誘電率上昇を抑制することができる。
そのため、層間絶縁膜全体としての誘電率を低減することができ、配線上の信号遅延が小さくなり、配線上の信号遅延特性を所望の状態に改善することができるという効果がある。
以下、本発明の実施の形態を示す半導体装置及びその製造方法について、図面を参照しながら具体的に説明する。
図３は本実施の形態の半導体装置における配線部分の断面構造を示している。図３に示すように、Ｓｉからなる基板（図示せず）の上に形成された酸化シリコン（ＳｉＯ２）からなる第１の絶縁膜２１に、窒化タンタル（ＴａＮ）からなるバリアメタル膜２２ａ及び銅（Ｃｕ）からなる導電膜２２ｂによって、第１の金属配線２２が形成されている。第１の絶縁膜２１の上には、第１の金属配線２２を覆うように、炭化シリコン（ＳｉＣ）からなり金属拡散防止膜として機能する第２の絶縁膜２３が形成されている。
第２の絶縁膜２３の上には、比誘電率が３以下の炭素含有酸化シリコン（ＳｉＯＣ）からなる層間絶縁膜である第３の絶縁膜２４が形成されている。ここで、第３の絶縁膜２４の空孔率は１０．６％であり、空孔径φは０．６５ｎｍである。なお、本実施の形態の空孔率及び空孔径は、エリプソポロシメトリ（Ｅｌｌｉｐｓｏｍｅｔｒｉｃ ｐｏｒｏｓｉｍｅｔｒｙ）法により求められている。
ここで、空孔径とは、略球形状の空間の半径値として定義される。また、空孔率とは、膜中に、存在する空隙の体積を膜全体の体積で割った値として定義される。また、エリプソポロシメトリ法とは、溶媒を飽和蒸気圧下で試料に吸着させた時の蒸気圧および試料の屈折率から空孔径ｒと空孔率Ｘを算出する方法である。空孔径はトルエン等の溶媒を飽和蒸気圧Ｐ０下で、空孔を含む試料に吸着させた時のトルエン等の溶媒の蒸気圧Ｐと溶媒の吸着量ＶＬのＫｅｌｖｉｎ式［ｌｎ（Ｐ／Ｐ０）＝−ＶＬ／（ｒ×Ｒ×Ｔ）］の関係から算出する。ここで、Ｒは気体定数を表し、Ｔは溶媒の温度を表している。また、空孔率ＸはＸ＝［（ｎｓａｔ−１）／（ｎｓａｔ＋２）−（ｎ０−１）／（ｎ０＋２）］／［（ｎｓｏｌ−１）／（ｎｓｏｌ＋２）］の関係から、トルエン等の溶媒を飽和蒸気圧下で、空孔を含む試料に吸着させた時の試料の屈折率ｎｓａｔ、未吸着時の試料の屈折率ｎ０、吸着溶媒の屈折率ｎｓｏｌから算出する（下記の参考文献１、２を参照）。

・参考文献１：近藤精一他著 化学セミナー１６「吸着の科学」丸善株式会社
・参考文献２：慶伊富長著 「吸着」 共立出版

また、第３の絶縁膜２４の上面には、空孔率が５％以下であり、空孔径がφ０．５ｎｍ以下である、誘電率が高い（誘電率が３より大きく４．３よりも小さい）表面層２４ａ（第３の絶縁膜よりも相対的に空孔率が低く、かつ空孔径が小さな膜）が形成されている。ここで、表面層２４ａは、導電膜２６ｂをＣＭＰ研磨する時に、空孔率の大きな低誘電率膜である第３の絶縁膜２４上面を保護する役割を果たす。
第３の絶縁膜２４に設けられた溝部の底部及び側壁には、比誘電率が２．５以下の炭素含有酸化シリコン（ＳｉＯＣ）からなる内側面絶縁膜である第４の絶縁膜２５が形成され、溝部を埋め込むように形成されたＴａＮからなるバリアメタル膜２６ａとＣｕからなる導電膜２６ｂとによって第２の金属配線２６が形成されている。ここで、第４の絶縁膜２５の空孔率は２５．７％であり、空孔径φは０．８０ｎｍである。
第１の金属配線２２と第２の金属配線２６とは、第２の絶縁膜２３及び第３の絶縁膜２４を貫通するビア２７を介して電気的に接続されている。
ここで、層間絶縁膜である第３の絶縁膜において、内側絶縁膜である第４の絶縁膜２５と接触している部分近傍は、第３の絶縁膜内部の誘電率と略同一である。ここで、部分近傍とは、少なくとも５ｎｍ以上３０ｎｍ以下である。
また、層間絶縁膜である第３の絶縁膜は、内側絶縁膜である第４の絶縁膜２５と同程度となっていることが好ましい。ここで、第３の絶縁膜は、第４の絶縁膜２５により保護されているために、第３の絶縁膜は、第４の絶縁膜２５と接触している部分近傍も第３の絶縁膜内部の誘電率と略同一となっている。そのため、第３の絶縁膜は、全体としての誘電率が第４の絶縁膜の誘電率と略同一となっている。
次に、本実施の形態の半導体装置の製造方法について、図４（ａ）〜図４（ｇ）を用いて説明する。
図４（ａ）〜図４（ｇ）は本実施の形態の各製造工程における半導体装置の配線断面図である。
まず、図４（ａ）に示すように、基板（図示せず）の上にＳｉＯ２からなる第１の絶縁膜２１を形成した後、第１の絶縁膜２１の上にレジストを塗布し、リソグラフィ法を用いて配線溝パターンを形成する。その後、配線溝パターンをマスクとしてドライエッチングし、さらにアッシングによりレジストを除去して、第１の絶縁膜２１に配線溝を形成する。続いて、配線溝にＴａＮからなるバリアメタル膜２２ａをスパッタリングにより形成し、Ｃｕからなる導電膜２２ｂを電気メッキ法により埋め込む。その後、配線溝からはみ出した余分なバリアメタル膜２２ａ及び導電膜２２ｂを化学的機械的研磨（ＣＭＰ）法により除去し、バリアメタル膜２２ａと導電膜２２ｂとからなる第１の金属配線２２を形成する。
次に、図４（ｂ）に示すように、第１の絶縁膜２１及び第１の金属配線２２上に、化学気相堆積（ＣＶＤ）法により、ＳｉＣからなる第２の絶縁膜２３を５０ｎｍ形成する。その後、第２の絶縁膜２３の上に、化学気相堆積（ＣＶＤ）法により、比誘電率が３以下のＳｉＯＣからなる第３の絶縁膜２４を５５０ｎｍ形成する。その後、第３の絶縁膜２４を保護する表面層２４ａを第３の絶縁膜２４の上に形成する。
次に、図４（ｃ）に示すように、第３の絶縁膜２４の表面層２４ａの上にレジストを塗布し、リソグラフィ法を用いて、ビアホールパターンを形成する。その後、ビアホールパターンをマスクとしてドライエッチング及びアッシングを行い、第２の絶縁膜２３、第３の絶縁膜２４及び表面層２４ａを貫通するビアホール２７ａを形成する。その後、表面層２４ａの表面にレジストを塗布し、リソグラフィ法を用いて配線溝パターンを形成する。その後、配線溝パターンをマスクとして、ドライエッチング及びアッシングを行い、第３の絶縁膜２４及び表面層２４ａに配線溝２６ｃを形成する。
次に、図４（ｄ）に示すように、配線溝２６ｃおよびビアホール２７ａの側面及び底面と表面層２４ａ上の全面に、第４の絶縁膜２５を２０ｎｍＣＶＤ法により形成する。その後、Ａｒリスパッタによりビアホール２７ａ底面の第４の絶縁膜２５を除去する。ここで、第４の絶縁膜２５は、絶縁膜中にポロジェンを多く含み、比誘電率が３．０前後であるという特徴を持つ。第４の絶縁膜２５の性質については後述する。
次に、図４（ｅ）に示すように、配線溝２６ｃおよびビアホール２７ａの側面及び底面にＴａＮからなるバリアメタル膜２６ａをスパッタリングにより形成した後、Ａｒリスパッタによりビアホール底面のバリアメタル膜２６ａを除去する。
次に、図４（ｆ）に示すように、再びバリアメタル膜２４ａをスパッタリングにより形成し、Ｃｕからなる導電膜２６ｂを電気メッキ法により形成する。続いて、配線溝２６ｃからはみ出した余分なバリアメタル膜２６ａ及び導電膜２６ｂと第４の絶縁膜をＣＭＰ法により除去し、バリアメタル膜２６ａ及び導電膜２６ｂからなる第２の金属配線２６及びビア２７を形成する。
次に、図４（ｇ）に示すように、第３の絶縁膜２４の上面を、紫外線または電子線に曝す。その結果、第４の絶縁膜２５の比誘電率が２．５以下に変化する。
ここで、図４（ｄ）において第４の絶縁膜２５を形成した直後に紫外線照射又は電子線照射をする場合に比べて、図４（ｆ）に示す断面図を形成した後に図４（ｇ）において紫外線照射又は電子線照射をする方が好ましいが、その理由について説明する。
図４（ｄ）において第４の絶縁膜２５を形成した直後に紫外線照射又は電子線照射をすると、ポロジェンが離脱してしまうため、後工程の図４（ｅ）においてバリアメタル膜２６ａを形成する時に第４の絶縁膜２５が改質してしまい、比誘電率が上昇してしまう。ここで、紫外線照射又は電子線照射は絶縁膜２３，２４，２４ａに渡る絶縁膜の深いところまで改質できる特徴を持つ。以上から、図４（ｆ）に示す断面図を形成した後に図４（ｇ）において紫外線照射又は電子線照射をする方が好ましい。
以下に、第４の絶縁膜２５のポロジェンの脱離とバリアメタルスパッタ衝撃の緩和の関係について説明する。
ここで、第４の絶縁膜２５の性質について詳しく説明する。図４（ｄ）に示す断面図で形成された第４の絶縁膜２５は、ＣＶＤ法にてオルガノシランまたはオルガノシロキサンを原料とし、ＨｅやＯ２を含むガス系を用いて、成膜温度２００〜４００℃、チャンバ圧力５００〜１０００Ｐａ、ＲＦパワー２００〜７００Ｗで形成される。
この結果、絶縁膜中にポロジェンを多く含んだ比誘電率が３．０前後の第４の絶縁膜２５が形成できる。第４の絶縁膜２５の例としては、Ａｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ社のＢＤ膜（登録商標：Ｂｌａｃｋ Ｄｉａｍｏｎｄ）やＮｏｖｅｌｌｕｓ ｓｙｓｔｅｍｓ社のＣＯＲＡＬ膜（登録商標：ＣＯＲＡＬ）、日本ＡＳＭ社のＡｕｒｏｒａ膜（登録商標：Ａｕｒｏｒａ）などがある。また、ポロジェンはＣ１０Ｈ１６の組成を持った環状炭化水素などから構成される。
また、上記条件で形成した第４の絶縁膜２５の上に、バリアメタル膜２６ａをスパッタ形成した前後における第４の絶縁膜２５に含まれるポロジェン量と比誘電率の測定結果を図５に示す。
ここで、ポロジェン量は昇温脱離ガス分析（ＴＤＳ）の炭化水素成分から算出している。ＴＤＳ脱ガス量が少なくなると、ポロジェン量が減少していることを表す。図５から分かるように、バリアスパッタ処理後（黒四角印）に膜中のポロジェン量は減少し、比誘電率も減少している。
一方、ポロジェンを含まない絶縁膜の上に、バリアメタル膜をスパッタ形成した前後における絶縁膜の比誘電率の測定結果を図６に示す。
図６から分かるように、ポロジェンを含まない絶縁膜では、バリアメタルスパッタ処理により絶縁膜の比誘電率が大幅に上昇する。
ここで、図５に示したポロジェンを含んだ絶縁膜上にバリアメタル膜をスパッタした時に、絶縁膜中のポロジェンがどのような現象を起こすのかについて説明する。
図７は、スパッタ処理後、基板７０上のポロジェン７２を含む絶縁膜７１から一部のポロジェンの脱離７３が起こり、空孔７５が形成されている様子を示している。つまり、ポロジェン７２を含む絶縁膜７１にバリアメタル膜７４をスパッタするときに加えられる熱エネルギーは、ポロジェン７２自身を絶縁膜７１から脱離するエネルギーへと変換される。そして、ポロジェンの脱離７３の後には空孔７５が残る。
一方、ポロジェンを持たない絶縁膜にバリアメタル膜をスパッタするときに加えられる熱エネルギーは、絶縁膜中のＳｉ−ＣＨ３結合を乖離させるエネルギーとして働く。そして、膜中の酸素と結合し、凝縮する。その結果、比誘電率は上昇する。つまり、バリアメタルスパッタ前に形成された第４の絶縁膜２５中にポロジェンが導入されていると、バリアメタルスパッタ時に加えられる過分な熱エネルギーによって膜の比誘電率が上昇することを抑制できる。なお、ポロジェンの離脱した第４の絶縁膜２５の誘電率が配線間誘電率に大きく寄与する。また、バリア膜形成時にポロジェンが一部抜かれ、一部空孔は形成されるが、誘電率はそれほど下がらない。
次に、図４（ｇ）において第３の絶縁膜２４の上面を紫外線または電子線に曝すことで、第４の絶縁膜２５の比誘電率が２．５以下に変化する工程について説明する。
紫外線照射は、温度を３００℃から４５０℃の領域、圧力を１０Ｅ−８Ｐａから１ａｔｍの領域、紫外線パワーを１ｋＷから１０ｋＷ、照射時間を２４０秒から１２００秒、窒素およびその他元素を１種類以上含む窒素雰囲気下におくという条件で行う。また、電子線照射は、温度を３００℃から４５０℃の領域、圧力を１０Ｅ−８Ｐａから１０Ｅ−４Ｐａの領域、電子線パワーを１０ｋＷから３０ｋＷ、電子線照射時間を６０秒から１８０秒、ヘリウム雰囲気下におくという条件で行う。
上記方法で形成した第４の絶縁膜２５の上にバリアメタル膜２６ａをスパッタ処理した後に紫外線照射を加えた場合の第４の絶縁膜２５に含まれるポロジェンの量と比誘電率を測定した結果を図８に示す。図８に示すように、バリアスパッタ処理後（黒四角印）に膜中のポロジェン量は減少する。続けて、紫外線処理を行う（黒三角印）とポロジェンがほぼ完全に抜かれ、膜の比誘電率も２．５以下に低下できる。そのため、配線形成後に上記暴露処理を行うことにより、配線に隣接する絶縁膜の比誘電率が２．５以下に低下できるため、低配線遅延の半導体装置を実現できる。
上記方法で形成した低誘電率化した第４の絶縁膜２５は、密度が１．０から１．３ｇ／ｃｃ、空孔径が０．８から１．２ｎｍ、空孔率が２０％以上、Ｓｉ−ＣＨ３／Ｓｉ−Ｏ結合比が２．５以下のいずれかの特性を持つ炭素含有シリコンからなる。
次に、本実施の形態の半導体装置の製造方法によって形成された構造における配線間容量の評価結果について説明する。
図９は、従来のようにポアシール膜を配線側壁に使用した構造と本実施の形態の絶縁膜２５（ポロジェンがほぼ完全に抜けた後のポーラス膜）を配線側壁に使用した構造における配線間容量の比較結果である。図９が示すように、本実施の形態の構造によれば、配線間容量が劇的に低減する。
以上のように、第２の金属配線２６と隣接する第４の絶縁膜２５の比誘電率を低減することにより、配線間容量を低減でき、低配線遅延が実現できることが確認できた。
次に、本実施の形態の半導体装置の製造方法によって形成された構造における配線層の実効誘電率の評価結果について説明する。
図１０は、従来のようにポアシール膜を配線側壁に使用した構造と本実施の形態の絶縁膜２５（ポロジェンがほぼ完全に抜けた後のポーラス膜）を配線側壁に使用した構造における配線層の実効誘電率の比較結果である。図１０が示すように、本実施の形態の構造によれば、配線層の実効誘電率が劇的に低減する。以上のように、第２の金属配線２６と隣接する第４の絶縁膜２５の比誘電率を低減することにより、配線層の実行誘電率を低減でき、低配線遅延が実現できることが確認できた。
なお、本実施の形態においては、第４の絶縁膜２５を低誘電率化させるための処理として、紫外線を照射する処理を行ったが、この方法に限定されるものではない。その他の方法として、第４の絶縁膜２５に電子線を照射して、第４の絶縁膜２５の比誘電率を低下させる方法を用いてもよい。
ここで、電子線を照射する方が、紫外線を照射するよりも好ましいが、その理由について説明する。
図１１（ａ）は、紫外線照射後の第４の絶縁膜２５に含まれる炭素原子と水素原子の深さ方向における分布量を表している。一方、図１１（ｂ）は、電子線照射後の第４の絶縁膜２５に含まれる炭素原子と水素原子の深さ方向における分布量を表している。ここで、図１１（ａ）において、横軸は深さを表している。１．０に近づくほど基板に近いことを表し、０は第４の絶縁膜２５の照射面を表している。また、縦軸は、炭素原子の量が最も高いところを１．０とした時のそれぞれの深さ方向における炭素原子の比率、及び酸素原子の量が最も高いところを１．０とした時のそれぞれの深さ方向における酸素原子の比率をあらわしている。
また、図１１（ｂ）の横軸と縦軸の関係は、図１１（ａ）と同様である。図１１（ａ）と図１１（ｂ）の比較から分かるように、第４の絶縁膜２５に電子線を照射したときの方が、紫外線を照射したときに比べて、照射面近傍の酸素原子の割合が高くなる。配線間の信頼性は、配線間のライナー膜とその下層の絶縁膜との密着性の高さに大きく影響される。つまり、配線間のライナー膜とその下層の絶縁膜の密着性が高いと耐圧性も高く、その結果、信頼性も高くなる。絶縁膜中の酸素原子は、密着性に大きな影響を及ぼすため、照射面近傍の酸素原子の比率が高くなる電子線照射の方が、紫外線照射に比べて信頼性は向上するという効果がある。
当然、電子線照射によっても、第４の絶縁膜２５を２．５以下の低誘電率膜にすることができるので、前述した本発明の一実施の形態に係る半導体装置の製造方法と同様の効果を得ることができる。
本実施の形態においては、低誘電率膜である第４の絶縁膜２５としてＣＶＤ法にて形成する構成としたが、これに限定されるものではなく、例えばメチルシルセスキオキサン（ＭＳＱ）やメチルハイドロシルセスキオキサン（ＭＨＳＱ）などのＳｉ、Ｏ、Ｃを含む物質を塗布することによって膜を形成する構成としても良い。
これらの膜を用いても、本実施の形態に示した第４の絶縁膜２５によるバリアメタル膜２６ａ形成時の比誘電率増加の抑制および配線と隣接する絶縁膜の低比誘電率化の効果を得ることができるので、前述した本発明の一実施の形態に係る半導体装置の製造方法と同様の効果を得ることができる。
本発明の半導体装置及びその製造方法は、第１の絶縁膜全体としての誘電率上昇を抑制するとともに、配線溝およびビアホールにおける壁面および底面の低誘電率膜の比誘電率上昇を抑制することができ、配線上の信号遅延を小さくして、配線上の信号遅延特性を所望の状態に改善することができるもので、銅等からなる金属配線と低誘電率の層間絶縁膜とを備えた半導体装置及びその製造方法として有用である。
従来の半導体装置の配線部分の構造を示す断面図 従来の半導体装置の製造方法における各工程に対応する断面図 本発明の実施の形態の半導体装置の配線部分の構造を示す断面図 同実施の形態の半導体装置の製造方法における各工程に対応する断面図 同実施の形態の半導体装置の製造方法において第４の絶縁膜上にバリアメタル膜をスパッタ形成した前後における第４の絶縁膜に含まれるポロジェン量と比誘電率の測定結果の説明図 従来の半導体装置の製造方法においてポロジェンを含まない絶縁膜上にバリアメタル膜をスパッタ形成した前後における絶縁膜の比誘電率の測定結果の説明図 本発明の実施の形態の半導体装置の製造方法においてスパッタ後にポロジェンを含む膜からポロジェンが脱離し空孔が形成されている様子を示す模式図 同実施の形態の半導体装置の製造方法において第４の絶縁膜上にバリアメタル膜をスパッタした後に紫外線照射を加えた場合の第４の絶縁膜に含まれるポロジェンの量と比誘電率を測定した結果の説明図 同実施の形態の半導体装置における絶縁膜を配線側壁に使用した構造での配線間容量とポアシール膜を配線側壁に使用した構造での配線間容量との比較説明図 同実施の形態の半導体装置における絶縁膜を配線側壁に使用した構造での配線層の実効誘電率とポアシール膜を配線側壁に使用した構造での配線層の実効誘電率との比較説明図 同実施の形態の半導体装置において紫外線照射後の第４の絶縁膜中に含まれるＣ、Ｏ元素の膜の深さ方向のプロファイルと電子線照射後の第４の絶縁膜中に含まれるＣ、Ｏ元素の膜の深さ方向のプロファイルの説明図
符号の説明
１ 第１の絶縁膜
２ 第１の金属配線
２ａ バリアメタル膜
２ｂ 導電膜
３ 第２の絶縁膜
４ 第３の絶縁膜
５ 第４の絶縁膜
６ ポアシール膜
７ 第２の金属配線
７ａ バリアメタル膜
７ｂ 導電膜
７ｃ 配線溝
８ ビア
８ａ ビアホール
２１ 第１の絶縁膜
２２ 第１の金属配線
２２ａ バリアメタル膜
２２ｂ 導電膜
２３ 第２の絶縁膜
２４ 第３の絶縁膜
２４ａ 第３の絶縁膜の表面層
２５ 第４の絶縁膜
２６ 第２の金属配線
２６ａ バリアメタル膜
２６ｂ 導電膜
２６ｃ 配線溝
２７ ビア
２７ａ ビアホール

Claims (12)

  1. 基板上に層をなすように形成された層間絶縁膜と、
    前記層間絶縁膜に形成されたビアホールと、
    前記ビアホールと接続するように前記層間絶縁膜に形成された配線溝と、
    前記配線溝の底部及び側壁と前記ビアホールの側壁を覆うように形成された内側面絶縁膜と、
    前記ビアホールに導電膜が埋め込まれたビアと、
    前記配線溝に導電膜が埋め込まれた配線とを有し、
    前記内側面絶縁膜は、多孔質膜からなる
    ことを特徴とする半導体装置。
  2. 前記層間絶縁膜は、その全体として誘電率が前記内側面絶縁膜の誘電率と略同一である
    ことを特徴とする請求項１に記載の半導体装置。
  3. 前記層間絶縁膜は、前記内側面絶縁膜と接触している部分近傍の誘電率が、前記層間絶縁膜内部の誘電率と略同一である
    ことを特徴とする請求項１または請求項２に記載の半導体装置。
  4. 前記内側面絶縁膜は、比誘電率が２．５以下の炭素含有シリコンからなる
    ことを特徴とする請求項１〜請求項３のいずれかに記載の半導体装置。
  5. 前記内側面絶縁膜は、その空孔率及び空孔径が、前記配線間における前記層間絶縁膜の上部表面の空孔率及び空孔径よりも高い
    ことを特徴とする請求項１〜請求項３のいずれかに記載の半導体装置。
  6. 基板上に形成された層間絶縁膜にビアホールを形成する工程（ａ）と、
    前記工程（ａ）の後に、前記層間絶縁膜に配線溝を形成する工程（ｂ）と、
    前記工程（ｂ）の後に、前記ビアホールと前記配線溝の側壁及び底部を内側面絶縁膜で覆う工程（ｃ）と、
    前記工程（ｃ）の後に、前記ビアホールと前記配線溝の側壁及び底部を前記内側面絶縁膜を介してバリアメタル膜で覆う工程（ｄ）と、
    前記工程（ｄ）の後に、前記内側面絶縁膜の誘電率を下げる処理をする工程（ｅ）とを有する
    ことを特徴とする半導体装置の製造方法。
  7. 前記層間絶縁膜の誘電率は、前記工程（ｃ）において形成する前記内側面絶縁膜の誘電率と比較して低くする
    ことを特徴とする請求項６に記載の半導体装置の製造方法。
  8. 前記工程（ｅ）において、前記内側面絶縁膜の誘電率を２．５以下にする
    ことを特徴とする請求項６または請求項７に記載の半導体装置の製造方法。
  9. 前記工程（ｃ）において形成する前記内側面絶縁膜は、ポロジェンを含む炭素含有シリコンで形成する
    ことを特徴とする請求項６〜請求項８のいずれかに記載の半導体装置の製造方法。
  10. 前記工程（ｃ）において形成する前記内側面絶縁膜は、前記配線間における前記層間絶縁膜の上部表面よりもＳｉ−ＣＨ３／Ｓｉ−Ｏ結合比を高くする
    ことを特徴とする請求項６〜請求項８のいずれかに記載の半導体装置の製造方法。
  11. 前記工程（ｅ）は、前記内側面絶縁膜の上面を紫外線に曝す工程である
    ことを特徴とする請求項６〜請求項１０のいずれかに記載の半導体装置の製造方法。
  12. 前記工程（ｅ）は、前記内側面絶縁膜の上面を電子線に曝す工程である
    ことを特徴とする請求項６〜請求項１０のいずれかに記載の半導体装置の製造方法。
JP2007322662A 2007-12-14 2007-12-14 半導体装置及びその製造方法 Pending JP2009147096A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007322662A JP2009147096A (ja) 2007-12-14 2007-12-14 半導体装置及びその製造方法
US12/332,392 US7795133B2 (en) 2007-12-14 2008-12-11 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007322662A JP2009147096A (ja) 2007-12-14 2007-12-14 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2009147096A true JP2009147096A (ja) 2009-07-02

Family

ID=40752137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007322662A Pending JP2009147096A (ja) 2007-12-14 2007-12-14 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US7795133B2 (ja)
JP (1) JP2009147096A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011039044A (ja) * 2009-07-20 2011-02-24 Commissariat A L'energie Atomique & Aux Energies Alternatives 光学特性評価のための方法
JP2018532123A (ja) * 2015-03-21 2018-11-01 ジェイ・エイ・ウーラム・カンパニー・インコーポレイテッドＪ．Ａ．Ｗｏｏｌｌａｍ Ｃｏ．，Ｉｎｃ． 大気圧下で溶媒分圧のシーケンスの関数として実効的多孔質性基板表面の光学特性の変化を調べるシステム及び方法
KR20190135410A (ko) * 2018-05-28 2019-12-06 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법 및 기판 처리 장치

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8896125B2 (en) * 2011-07-05 2014-11-25 Sony Corporation Semiconductor device, fabrication method for a semiconductor device and electronic apparatus
US8618661B2 (en) * 2011-10-03 2013-12-31 Texas Instruments Incorporated Die having coefficient of thermal expansion graded layer
US9466563B2 (en) * 2014-12-01 2016-10-11 Stmicroelectronics, Inc. Interconnect structure for an integrated circuit and method of fabricating an interconnect structure
US9953841B2 (en) * 2015-05-08 2018-04-24 Macronix International Co., Ltd. Semiconductor device and method of fabricating the same
US10923416B2 (en) * 2017-08-30 2021-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure with insulation layer and method of forming the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347403A (ja) * 2002-05-30 2003-12-05 Fujitsu Ltd 半導体装置及びその製造方法
JP2004274020A (ja) * 2002-09-24 2004-09-30 Rohm & Haas Electronic Materials Llc 電子デバイス製造
JP2005217362A (ja) * 2004-02-02 2005-08-11 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP2005327873A (ja) * 2004-05-13 2005-11-24 Toshiba Corp 半導体装置及びその製造方法
JP2006005010A (ja) * 2004-06-15 2006-01-05 Nec Electronics Corp 半導体装置及びその製造方法
JP2007250706A (ja) * 2006-03-15 2007-09-27 Sony Corp 半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3676784B2 (ja) * 2003-01-28 2005-07-27 Ｎｅｃエレクトロニクス株式会社 半導体装置およびその製造方法
US6921978B2 (en) * 2003-05-08 2005-07-26 International Business Machines Corporation Method to generate porous organic dielectric
JP2007027347A (ja) 2005-07-15 2007-02-01 Sony Corp 半導体装置およびその製造方法
US7338893B2 (en) * 2005-11-23 2008-03-04 Texas Instruments Incorporated Integration of pore sealing liner into dual-damascene methods and devices
JP4321570B2 (ja) * 2006-09-06 2009-08-26 ソニー株式会社 半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003347403A (ja) * 2002-05-30 2003-12-05 Fujitsu Ltd 半導体装置及びその製造方法
JP2004274020A (ja) * 2002-09-24 2004-09-30 Rohm & Haas Electronic Materials Llc 電子デバイス製造
JP2005217362A (ja) * 2004-02-02 2005-08-11 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
JP2005327873A (ja) * 2004-05-13 2005-11-24 Toshiba Corp 半導体装置及びその製造方法
JP2006005010A (ja) * 2004-06-15 2006-01-05 Nec Electronics Corp 半導体装置及びその製造方法
JP2007250706A (ja) * 2006-03-15 2007-09-27 Sony Corp 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011039044A (ja) * 2009-07-20 2011-02-24 Commissariat A L'energie Atomique & Aux Energies Alternatives 光学特性評価のための方法
JP2018532123A (ja) * 2015-03-21 2018-11-01 ジェイ・エイ・ウーラム・カンパニー・インコーポレイテッドＪ．Ａ．Ｗｏｏｌｌａｍ Ｃｏ．，Ｉｎｃ． 大気圧下で溶媒分圧のシーケンスの関数として実効的多孔質性基板表面の光学特性の変化を調べるシステム及び方法
KR20190135410A (ko) * 2018-05-28 2019-12-06 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법 및 기판 처리 장치
KR102447740B1 (ko) 2018-05-28 2022-09-28 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법 및 기판 처리 장치

Also Published As

Publication number Publication date
US7795133B2 (en) 2010-09-14
US20090152732A1 (en) 2009-06-18

Similar Documents

Publication Publication Date Title
US8445377B2 (en) Mechanically robust metal/low-k interconnects
US7741224B2 (en) Plasma treatment and repair processes for reducing sidewall damage in low-k dielectrics
US7795133B2 (en) Semiconductor device and method of manufacturing the same
KR100887225B1 (ko) 반도체 디바이스의 제조 방법
JP5173863B2 (ja) 半導体装置およびその製造方法
JP2009194072A (ja) 半導体装置の製造方法
US7579277B2 (en) Semiconductor device and method for fabricating the same
JP4567587B2 (ja) 半導体装置の製造方法
US20060099802A1 (en) Diffusion barrier for damascene structures
JP4619747B2 (ja) 半導体装置の製造方法
JP5823359B2 (ja) 半導体装置の製造方法
US8390135B2 (en) Semiconductor device
US7985675B2 (en) Method for fabricating a semiconductor device that includes processing an insulating film to have an upper portion with a different composition than an other portion
WO2010113375A1 (ja) 半導体装置及びその製造方法
JP5396837B2 (ja) 半導体装置の製造方法
JP5200436B2 (ja) 半導体装置の製造方法
WO2011039898A1 (ja) 半導体装置の製造方法および半導体装置
JP2011134771A (ja) 半導体装置及びその製造方法
JP2006319116A (ja) 半導体装置およびその製造方法
US7541277B1 (en) Stress relaxation, selective nitride phase removal
JP5076545B2 (ja) 半導体装置およびその製造方法
JP2011142169A (ja) 半導体装置及びその製造方法
JP2005142433A (ja) 半導体装置の製造方法
JP5408116B2 (ja) 半導体装置の製造方法
JP2011155074A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100714

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121218

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130806