JP2003347403A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2003347403A JP2003347403A JP2002157970A JP2002157970A JP2003347403A JP 2003347403 A JP2003347403 A JP 2003347403A JP 2002157970 A JP2002157970 A JP 2002157970A JP 2002157970 A JP2002157970 A JP 2002157970A JP 2003347403 A JP2003347403 A JP 2003347403A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- layer
- insulating film
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 多孔質材料を使用しても信頼性の低下を防止
することができる半導体装置を提供する。 【解決手段】 基板上に、多数の空隙１６Ａを有する多
孔質絶縁材料からなる多孔質層間絶縁膜１６が形成され
ている。前記多孔質間絶縁膜に配線用溝及びビアホール
等の凹部が形成されている構造においては、前記凹部の
内面に一部の空隙１６Ｂが表出している。表出した空隙
内に絶縁材料からなる充填部材を充填した後、凹部内に
導電性部材が埋め込まれている。
することができる半導体装置を提供する。 【解決手段】 基板上に、多数の空隙１６Ａを有する多
孔質絶縁材料からなる多孔質層間絶縁膜１６が形成され
ている。前記多孔質間絶縁膜に配線用溝及びビアホール
等の凹部が形成されている構造においては、前記凹部の
内面に一部の空隙１６Ｂが表出している。表出した空隙
内に絶縁材料からなる充填部材を充填した後、凹部内に
導電性部材が埋め込まれている。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置及び半
導体装置の製造方法に関し、特に多孔質絶縁材料を用い
た絶縁膜を有する半導体装置及びその製造方法に関す
る。
導体装置の製造方法に関し、特に多孔質絶縁材料を用い
た絶縁膜を有する半導体装置及びその製造方法に関す
る。
【０００２】
【従来の技術】半導体集積回路装置の配線の高密度化及
び微細化に伴い、配線間の寄生容量が増大し、配線を伝
搬する信号の遅延が顕在化してきた。信号の伝搬遅延を
少なくするために、電気抵抗の低い銅配線が使用され、
配線間の絶縁膜の材料として誘電率の低い多孔質材料が
使用され始めている。
び微細化に伴い、配線間の寄生容量が増大し、配線を伝
搬する信号の遅延が顕在化してきた。信号の伝搬遅延を
少なくするために、電気抵抗の低い銅配線が使用され、
配線間の絶縁膜の材料として誘電率の低い多孔質材料が
使用され始めている。
【０００３】
【発明が解決しようとする課題】絶縁膜材料として多孔
質材料を使用し、配線の高密度化及び微細化を進める
と、配線間の絶縁不良によって半導体装置の信頼性が低
下しやすいことがわかった。
質材料を使用し、配線の高密度化及び微細化を進める
と、配線間の絶縁不良によって半導体装置の信頼性が低
下しやすいことがわかった。
【０００４】本発明の目的は、多孔質材料を使用しても
信頼性の低下を防止することができる半導体装置及びそ
の製造方法を提供することである。
信頼性の低下を防止することができる半導体装置及びそ
の製造方法を提供することである。
【０００５】
【課題を解決するための手段】本発明の一観点による
と、基板上に形成され、多数の空隙を有する多孔質絶縁
材料からなる多孔質絶縁膜と、前記多孔質絶縁膜に形成
された凹部と、前記凹部の内面に表出した空隙内に充填
された絶縁材料からなる充填部材と、前記凹部内に埋め
込まれた導電性部材とを有する半導体装置が提供され
る。
と、基板上に形成され、多数の空隙を有する多孔質絶縁
材料からなる多孔質絶縁膜と、前記多孔質絶縁膜に形成
された凹部と、前記凹部の内面に表出した空隙内に充填
された絶縁材料からなる充填部材と、前記凹部内に埋め
込まれた導電性部材とを有する半導体装置が提供され
る。
【０００６】本発明の他の観点によると、（ａ）基板上
に、多数の空隙を有する多孔質材料からなる多孔質絶縁
膜を形成する工程と、（ｂ）前記多孔質絶縁膜に凹部を
形成する工程と、（ｃ）前記凹部の側面に表出した空隙
内に、絶縁材料からなる充填部材を充填する工程と、
（ｄ）前記凹部内に導電性部材を埋め込む工程とを有す
る半導体装置の製造方法が提供される。
に、多数の空隙を有する多孔質材料からなる多孔質絶縁
膜を形成する工程と、（ｂ）前記多孔質絶縁膜に凹部を
形成する工程と、（ｃ）前記凹部の側面に表出した空隙
内に、絶縁材料からなる充填部材を充填する工程と、
（ｄ）前記凹部内に導電性部材を埋め込む工程とを有す
る半導体装置の製造方法が提供される。
【０００７】凹部の内面に表出した空隙内に絶縁材料が
充填されるため、空隙内に導電部材が充填されることに
よる不都合を回避することができる。
充填されるため、空隙内に導電部材が充填されることに
よる不都合を回避することができる。
【０００８】
【発明の実施の形態】本願発明の実施例を説明する前
に、多孔質絶縁材料からなる層間絶縁膜を用いた半導体
集積回路装置の信頼性低下の要因について説明する。
に、多孔質絶縁材料からなる層間絶縁膜を用いた半導体
集積回路装置の信頼性低下の要因について説明する。
【０００９】図１に、本願発明者らが先に提案した半導
体装置の断面図を示す。ｐ型シリコンからなる半導体基
板１の表面上に素子分離絶縁膜２が形成され、素子分離
絶縁膜２によって活性領域が画定されている。活性領域
内にＭＯＳトランジスタ３が形成されている。ＭＯＳト
ランジスタ３は、ゲート絶縁膜３ａ、ゲート電極３ｂ、
不純物拡散領域３ｃ及び３ｄを含んで構成される。不純
物拡散領域３ｃ及び３ｄの一方がソース領域であり、他
方がドレイン領域である。
体装置の断面図を示す。ｐ型シリコンからなる半導体基
板１の表面上に素子分離絶縁膜２が形成され、素子分離
絶縁膜２によって活性領域が画定されている。活性領域
内にＭＯＳトランジスタ３が形成されている。ＭＯＳト
ランジスタ３は、ゲート絶縁膜３ａ、ゲート電極３ｂ、
不純物拡散領域３ｃ及び３ｄを含んで構成される。不純
物拡散領域３ｃ及び３ｄの一方がソース領域であり、他
方がドレイン領域である。
【００１０】不純物拡散領域３ｃ及び３ｄは、ゲート電
極３ｂの両側の基板表層部に形成され、低濃度ドレイン
（ＬＤＤ）構造を有する。ゲート電極３ｂの側面上に絶
縁性のサイドウォールスペーサ３ｅが形成されている。
サイドウォールスペーサ３ｅは、不純物拡散領域３ｃ及
び３ｄの高濃度部にイオン注入する際のマスクとなる。
極３ｂの両側の基板表層部に形成され、低濃度ドレイン
（ＬＤＤ）構造を有する。ゲート電極３ｂの側面上に絶
縁性のサイドウォールスペーサ３ｅが形成されている。
サイドウォールスペーサ３ｅは、不純物拡散領域３ｃ及
び３ｄの高濃度部にイオン注入する際のマスクとなる。
【００１１】半導体基板１の上に、ＭＯＳトランジスタ
３を覆うように、酸化シリコン（ＳｉＯ2）からなる第
１の層間絶縁膜４が形成されている。不純物拡散領域３
ｃ及び３ｄに対応する位置に、それぞれ第１の層間絶縁
膜４を貫通するコンタクトホール４ａ及び４ｂが形成さ
れている。コンタクトホール４ａ及び４ｂ内に、それぞ
れ導電性のプラグ５ａ及び５ｂが埋め込まれている。プ
ラグ５ａ及び５ｂは、側面及び底面を被覆する窒化チタ
ン（ＴｉＮ）からなるバリアメタル層と、バリアメタル
層の上に形成されたタングステン部材とを含んで構成さ
れる。
３を覆うように、酸化シリコン（ＳｉＯ2）からなる第
１の層間絶縁膜４が形成されている。不純物拡散領域３
ｃ及び３ｄに対応する位置に、それぞれ第１の層間絶縁
膜４を貫通するコンタクトホール４ａ及び４ｂが形成さ
れている。コンタクトホール４ａ及び４ｂ内に、それぞ
れ導電性のプラグ５ａ及び５ｂが埋め込まれている。プ
ラグ５ａ及び５ｂは、側面及び底面を被覆する窒化チタ
ン（ＴｉＮ）からなるバリアメタル層と、バリアメタル
層の上に形成されたタングステン部材とを含んで構成さ
れる。
【００１２】第１の層間絶縁膜４の上に、アルミニウム
からなる第１層目の配線７が形成されている。この配線
７は、プラグ５ｂを介してＭＯＳトランジスタ３の不純
物拡散領域３ｄに接続されている。
からなる第１層目の配線７が形成されている。この配線
７は、プラグ５ｂを介してＭＯＳトランジスタ３の不純
物拡散領域３ｄに接続されている。
【００１３】第１の層間絶縁膜４の上に、第１層目の配
線７を覆うように第２の層間絶縁膜８が形成されてい
る。第２の層間絶縁膜８は、酸化シリコン、ボロフォス
フォシリケートガラス（ＢＰＳＧ）、またはフォスフォ
シリケートガラス（ＰＳＧ）で形成されている。プラグ
５ａに対応する位置に、第２の層間絶縁膜８を貫通する
コンタクトホール８ａが形成されている。このコンタク
トホール８ａ内に、導電性のプラグ９が埋め込まれてい
る。
線７を覆うように第２の層間絶縁膜８が形成されてい
る。第２の層間絶縁膜８は、酸化シリコン、ボロフォス
フォシリケートガラス（ＢＰＳＧ）、またはフォスフォ
シリケートガラス（ＰＳＧ）で形成されている。プラグ
５ａに対応する位置に、第２の層間絶縁膜８を貫通する
コンタクトホール８ａが形成されている。このコンタク
トホール８ａ内に、導電性のプラグ９が埋め込まれてい
る。
【００１４】ここまでの構造は、周知の薄膜形成技術、
フォトリソグラフィ、イオン注入、化学機械研磨（ＣＭ
Ｐ）等を用いて作製することができる。第２の層間絶縁
膜８の上に低誘電率絶縁材料からなる第３の層間絶縁膜
１０、及び窒化シリコンからなる第１のマスク層１１が
形成されている。低誘電率絶縁材料として、有機ポリ
マ、炭素含有酸化シリコン等が挙げられる。第３の層間
絶縁膜１０及び第１のマスク層１１に、配線用溝１０ａ
及び１０ｂが形成されている。配線用溝１０ａ及び１０
ｂ内に、それぞれ第２層目の配線１２ａ及び１２ｂが埋
め込まれている。
フォトリソグラフィ、イオン注入、化学機械研磨（ＣＭ
Ｐ）等を用いて作製することができる。第２の層間絶縁
膜８の上に低誘電率絶縁材料からなる第３の層間絶縁膜
１０、及び窒化シリコンからなる第１のマスク層１１が
形成されている。低誘電率絶縁材料として、有機ポリ
マ、炭素含有酸化シリコン等が挙げられる。第３の層間
絶縁膜１０及び第１のマスク層１１に、配線用溝１０ａ
及び１０ｂが形成されている。配線用溝１０ａ及び１０
ｂ内に、それぞれ第２層目の配線１２ａ及び１２ｂが埋
め込まれている。
【００１５】配線１２ａ及び１２ｂは、配線用溝１０ａ
及び１０ｂの側面及び底面を覆うバリアメタル層、バリ
アメタル層の表面を覆うシード層、シード層を覆い配線
用溝内に充填された主配線部材の３層構造を有する。バ
リアメタル層は、タンタル（Ｔａ）、窒化タンタル（Ｔ
ａＮ）、窒化チタン（ＴｉＮ）等で形成されている。な
お、バリアメタル層がＴａ層とＴａＮ層との積層構造と
される場合もある。シード層及び主配線部材は、銅また
は銅を主成分とする合金で形成されている。
及び１０ｂの側面及び底面を覆うバリアメタル層、バリ
アメタル層の表面を覆うシード層、シード層を覆い配線
用溝内に充填された主配線部材の３層構造を有する。バ
リアメタル層は、タンタル（Ｔａ）、窒化タンタル（Ｔ
ａＮ）、窒化チタン（ＴｉＮ）等で形成されている。な
お、バリアメタル層がＴａ層とＴａＮ層との積層構造と
される場合もある。シード層及び主配線部材は、銅また
は銅を主成分とする合金で形成されている。
【００１６】配線１２ａ、１２ｂ、及び第１のマスク層
１１の上に、エッチングストッパ層１５、第４の層間絶
縁膜１６、及び第２のマスク層１７がこの順番に積層さ
れている。エッチングストッパ層１５は、炭化シリコン
（ＳｉＣ）または窒化シリコン（ＳｉＮ）で形成されて
いる。第４の層間絶縁膜１６は、低誘電率絶縁材料で形
成されている。第２のマスク層１７は、高抵抗窒化ジル
コニウムで形成されている。
１１の上に、エッチングストッパ層１５、第４の層間絶
縁膜１６、及び第２のマスク層１７がこの順番に積層さ
れている。エッチングストッパ層１５は、炭化シリコン
（ＳｉＣ）または窒化シリコン（ＳｉＮ）で形成されて
いる。第４の層間絶縁膜１６は、低誘電率絶縁材料で形
成されている。第２のマスク層１７は、高抵抗窒化ジル
コニウムで形成されている。
【００１７】第２のマスク層１７及び第４の層間絶縁膜
１６に、第４の層間絶縁膜１６の厚さ方向の途中まで達
する配線用溝１８が形成されている。さらに、第４の層
間絶縁膜１６及びエッチングストッパ層１５に、配線用
溝１８の底面と第２層目の配線１２ａの上面とを接続す
るビアホール１９が形成されている。
１６に、第４の層間絶縁膜１６の厚さ方向の途中まで達
する配線用溝１８が形成されている。さらに、第４の層
間絶縁膜１６及びエッチングストッパ層１５に、配線用
溝１８の底面と第２層目の配線１２ａの上面とを接続す
るビアホール１９が形成されている。
【００１８】配線用溝１８及びビアホール１９内に、第
３層目の配線２０が埋め込まれている。第３層目の配線
２０は、配線用溝１８及びビアホール１９の側面及び底
面を覆うバリアメタル層、このバリアメタル層を覆うシ
ード層、及びシード層を覆い配線用溝１８とビアホール
１９との内部に充填された主配線部材で構成される。バ
リアメタル層、シード層、及び主配線部材の材料は、第
２層目の配線１２ａのこれらの材料と同じである。
３層目の配線２０が埋め込まれている。第３層目の配線
２０は、配線用溝１８及びビアホール１９の側面及び底
面を覆うバリアメタル層、このバリアメタル層を覆うシ
ード層、及びシード層を覆い配線用溝１８とビアホール
１９との内部に充填された主配線部材で構成される。バ
リアメタル層、シード層、及び主配線部材の材料は、第
２層目の配線１２ａのこれらの材料と同じである。
【００１９】第２のマスク層１７及び第３層目の配線２
０の上に、窒化ジルコニウムからなるカバー層２１が形
成されている。カバー層２１のうち配線２０の上の部分
２１ｂが低抵抗であり、第２のマスク層１７の上の部分
２１ａが高抵抗である。このため、低抵抗の部分２１ｂ
を介して、第３層目の配線２０を、それよりも上層の配
線に電気的に接続することができる。
０の上に、窒化ジルコニウムからなるカバー層２１が形
成されている。カバー層２１のうち配線２０の上の部分
２１ｂが低抵抗であり、第２のマスク層１７の上の部分
２１ａが高抵抗である。このため、低抵抗の部分２１ｂ
を介して、第３層目の配線２０を、それよりも上層の配
線に電気的に接続することができる。
【００２０】次に、図２〜図５を参照して、図１に示し
た半導体装置の製造方法について説明する。図２（Ａ）
に示すように、第２の層間絶縁膜８及びプラグ９の上
に、低誘電率絶縁材料からなる第３の層間絶縁膜１０を
形成する。低誘電率絶縁材料として有機ポリマを使用す
る場合には、有機溶媒に溶解させたポリマを基板表面に
回転塗布することにより形成することができる。また、
低誘電率絶縁材料として炭素含有酸化シリコンを使用す
る場合には、プラズマ励起化学気相成長（ＰＥ−ＣＶ
Ｄ）により第３の層間絶縁膜１０を形成することができ
る。
た半導体装置の製造方法について説明する。図２（Ａ）
に示すように、第２の層間絶縁膜８及びプラグ９の上
に、低誘電率絶縁材料からなる第３の層間絶縁膜１０を
形成する。低誘電率絶縁材料として有機ポリマを使用す
る場合には、有機溶媒に溶解させたポリマを基板表面に
回転塗布することにより形成することができる。また、
低誘電率絶縁材料として炭素含有酸化シリコンを使用す
る場合には、プラズマ励起化学気相成長（ＰＥ−ＣＶ
Ｄ）により第３の層間絶縁膜１０を形成することができ
る。
【００２１】第３の層間絶縁膜１０の上に、窒化ジルコ
ニウムからなる第１のマスク層１１を、ＣＶＤにより形
成する。使用する原料は、テトラキスジエチルアミノジ
ルコニウム（Ｚｒ（Ｎ（Ｃ2Ｈ5）2）4）とアンモニア
（ＮＨ3）である。成膜温度は３００〜４００℃であ
る。なお、アンモニアは必ずしも添加しなくてもよい。
この条件で、窒化酸化シリコン、窒化シリコン、フッ化
酸化シリコン、または低誘電率有機ポリマの上に窒化ジ
ルコニウムを成長させると、形成された窒化ジルコニウ
ムは絶縁体になる。なお、後述するように、金属表面の
上に、この条件で窒化ジルコニウムを成長させると、形
成された窒化ジルコニウムは導電性を示す。
ニウムからなる第１のマスク層１１を、ＣＶＤにより形
成する。使用する原料は、テトラキスジエチルアミノジ
ルコニウム（Ｚｒ（Ｎ（Ｃ2Ｈ5）2）4）とアンモニア
（ＮＨ3）である。成膜温度は３００〜４００℃であ
る。なお、アンモニアは必ずしも添加しなくてもよい。
この条件で、窒化酸化シリコン、窒化シリコン、フッ化
酸化シリコン、または低誘電率有機ポリマの上に窒化ジ
ルコニウムを成長させると、形成された窒化ジルコニウ
ムは絶縁体になる。なお、後述するように、金属表面の
上に、この条件で窒化ジルコニウムを成長させると、形
成された窒化ジルコニウムは導電性を示す。
【００２２】図２（Ｂ）に示すように、第１のマスク層
１１に、図１に示した第２層目の配線１２ａ、１２ｂに
対応する開口１１ａを形成する。第１のマスク層１１の
エッチングは、塩素（Ｃｌ2）系または臭化水素（ＨＢ
ｒ）系のガスを用いたドライエッチングにより行うこと
ができる。
１１に、図１に示した第２層目の配線１２ａ、１２ｂに
対応する開口１１ａを形成する。第１のマスク層１１の
エッチングは、塩素（Ｃｌ2）系または臭化水素（ＨＢ
ｒ）系のガスを用いたドライエッチングにより行うこと
ができる。
【００２３】図２（Ｃ）に示すように、第１のマスク層
１１をマスクとして、第３の層間絶縁膜１０をエッチン
グし、配線用溝１０ａを形成する。第３の層間絶縁膜１
０が有機ポリマで形成されている場合には、例えば水素
と窒素との混合ガスのプラズマを用いて第３の層間絶縁
膜１０をエッチングすることができる。
１１をマスクとして、第３の層間絶縁膜１０をエッチン
グし、配線用溝１０ａを形成する。第３の層間絶縁膜１
０が有機ポリマで形成されている場合には、例えば水素
と窒素との混合ガスのプラズマを用いて第３の層間絶縁
膜１０をエッチングすることができる。
【００２４】図３（Ｄ）に示すように、配線用溝１０ａ
の側面、底面、及び第１のマスク層１１の上面を覆うＴ
ａ、ＴａＮ、ＴｉＮ等からなるバリアメタル層１２Ａ
を、スパッタリングにより形成する。バリアメタル層１
２Ａの上に、銅からなるシード層１２Ｂをスパッタリン
グにより形成する。なお、シード層１２Ｂを、ステップ
カバレッジの良好な自己イオン化プラズマを用いたスパ
ッタリングにより形成してもよい。シード層１２Ｂの表
面に電解めっきを施すことにより、銅層１２Ｃを形成す
る。
の側面、底面、及び第１のマスク層１１の上面を覆うＴ
ａ、ＴａＮ、ＴｉＮ等からなるバリアメタル層１２Ａ
を、スパッタリングにより形成する。バリアメタル層１
２Ａの上に、銅からなるシード層１２Ｂをスパッタリン
グにより形成する。なお、シード層１２Ｂを、ステップ
カバレッジの良好な自己イオン化プラズマを用いたスパ
ッタリングにより形成してもよい。シード層１２Ｂの表
面に電解めっきを施すことにより、銅層１２Ｃを形成す
る。
【００２５】図３（Ｅ）に示すように、ＣＭＰを行っ
て、銅層１２Ｃ、シード層１２Ｂ、及びバリアメタル層
１２Ａのうち不要部分を除去する。配線用溝１０ａ内
に、バリアメタル層１２Ａ、シード層１２Ｂ、及び主配
線部材１２Ｃからなる第２層目の配線１２が残る。
て、銅層１２Ｃ、シード層１２Ｂ、及びバリアメタル層
１２Ａのうち不要部分を除去する。配線用溝１０ａ内
に、バリアメタル層１２Ａ、シード層１２Ｂ、及び主配
線部材１２Ｃからなる第２層目の配線１２が残る。
【００２６】図３（Ｆ）に示すように、第１のマスク層
１１及び第２層目の配線１２の上に、炭化シリコンまた
は窒化シリコンからなるエッチングストッパ層１５、多
孔質絶縁材料からなる第４の層間絶縁膜１６、窒化ジル
コニウムからなる第２のマスク層１７、及び炭化シリコ
ンまたは窒化シリコンからなる第３のマスク層２５をこ
の順番に形成する。
１１及び第２層目の配線１２の上に、炭化シリコンまた
は窒化シリコンからなるエッチングストッパ層１５、多
孔質絶縁材料からなる第４の層間絶縁膜１６、窒化ジル
コニウムからなる第２のマスク層１７、及び炭化シリコ
ンまたは窒化シリコンからなる第３のマスク層２５をこ
の順番に形成する。
【００２７】炭化シリコンまたは窒化シリコンからなる
エッチングストッパ層１５は、ＰＥ−ＣＶＤにより形成
することができる。炭化シリコン膜を形成する場合に
は、原料ガスとしてメチルシラン系の有機シランを用
い、必要に応じてメタン、アンモニア、窒素、ヘリウム
等のガスを添加する。窒化シリコン膜を形成する場合に
は、シリコン原料としてモノシラン、ジシラン、有機シ
ラン等を使用し、窒素原料として窒素ガスまたはアンモ
ニアを使用することができる。
エッチングストッパ層１５は、ＰＥ−ＣＶＤにより形成
することができる。炭化シリコン膜を形成する場合に
は、原料ガスとしてメチルシラン系の有機シランを用
い、必要に応じてメタン、アンモニア、窒素、ヘリウム
等のガスを添加する。窒化シリコン膜を形成する場合に
は、シリコン原料としてモノシラン、ジシラン、有機シ
ラン等を使用し、窒素原料として窒素ガスまたはアンモ
ニアを使用することができる。
【００２８】第４の層間絶縁膜１６は、ゾルゲル法によ
る加水分解と縮重合、不安定成分の熱分解と鋳型中間構
造物の形成、及び鋳型中間構造物の熱分解を経て、膜中
に空隙を形成することにより作製することができる。こ
の熱分解のために、４００℃程度の熱処理が必要とな
る。
る加水分解と縮重合、不安定成分の熱分解と鋳型中間構
造物の形成、及び鋳型中間構造物の熱分解を経て、膜中
に空隙を形成することにより作製することができる。こ
の熱分解のために、４００℃程度の熱処理が必要とな
る。
【００２９】窒化ジルコニウムからなる第２のマスク層
１７は、図２（Ａ）を参照して説明した第１のマスク層
１１と同様の方法で形成することができる。第３のマス
ク層２５は、炭化シリコンまたは窒化シリコンで形成さ
れている。第３のマスク層２５の成膜方法は、エッチン
グストッパ層１５の形成方法と同様である。
１７は、図２（Ａ）を参照して説明した第１のマスク層
１１と同様の方法で形成することができる。第３のマス
ク層２５は、炭化シリコンまたは窒化シリコンで形成さ
れている。第３のマスク層２５の成膜方法は、エッチン
グストッパ層１５の形成方法と同様である。
【００３０】図４（Ｇ）に示すように、第３のマスク層
２５の上にレジストパターン（図示せず）を形成して第
３のマスク層２５を部分的にエッチングすることによ
り、図１に示した配線用溝１８に対応する開口２５ａを
形成する。開口２５ａを形成するためのマスクとして用
いたレジストパターンを除去し、新たに第２のマスク層
１７及び第３のマスク層２５の上にレジストパターン
（図示せず）を形成する。このレジストパターンをマス
クとして第２のマスク層１７をエッチングすることによ
り、図１に示したビアホール１９に対応する開口１７ａ
を形成する。開口１７ａを形成した後、マスクとして使
用したレジストパターンを除去する。
２５の上にレジストパターン（図示せず）を形成して第
３のマスク層２５を部分的にエッチングすることによ
り、図１に示した配線用溝１８に対応する開口２５ａを
形成する。開口２５ａを形成するためのマスクとして用
いたレジストパターンを除去し、新たに第２のマスク層
１７及び第３のマスク層２５の上にレジストパターン
（図示せず）を形成する。このレジストパターンをマス
クとして第２のマスク層１７をエッチングすることによ
り、図１に示したビアホール１９に対応する開口１７ａ
を形成する。開口１７ａを形成した後、マスクとして使
用したレジストパターンを除去する。
【００３１】図４（Ｈ）に示すように、第２のマスク層
１７及び第３のマスク層２５をマスクとして、開口１７
ａの底面に露出した第４の層間絶縁膜１６を、その厚さ
方向の途中までエッチングする。これにより、凹部１６
ａが形成される。第４の層間絶縁膜１６のエッチング
は、図２（Ｃ）を参照して説明した第３の層間絶縁膜１
０のエッチングと同様の方法で行うことができる。
１７及び第３のマスク層２５をマスクとして、開口１７
ａの底面に露出した第４の層間絶縁膜１６を、その厚さ
方向の途中までエッチングする。これにより、凹部１６
ａが形成される。第４の層間絶縁膜１６のエッチング
は、図２（Ｃ）を参照して説明した第３の層間絶縁膜１
０のエッチングと同様の方法で行うことができる。
【００３２】図５（Ｉ）に示すように、第３のマスク層
２５をマスクとして、開口２５ａの底面に露出している
第２のマスク層１７をエッチングする。図５（Ｊ）に示
すように、第３のマスク層２５及び第２のマスク層１７
をマスクとして第４の層間絶縁膜１６をエッチングす
る。図５（Ｉ）に示した凹部１６ａがさらに深くなり、
ビアホール１９が形成される。この段階では、ビアホー
ル１９の底面にエッチングストッパ膜１５が残ってい
る。また、凹部１６ａが形成されていなかった領域にお
いては、第４の層間絶縁膜１６の厚さ方向の途中までエ
ッチングが進み、配線用溝１８が形成される。
２５をマスクとして、開口２５ａの底面に露出している
第２のマスク層１７をエッチングする。図５（Ｊ）に示
すように、第３のマスク層２５及び第２のマスク層１７
をマスクとして第４の層間絶縁膜１６をエッチングす
る。図５（Ｉ）に示した凹部１６ａがさらに深くなり、
ビアホール１９が形成される。この段階では、ビアホー
ル１９の底面にエッチングストッパ膜１５が残ってい
る。また、凹部１６ａが形成されていなかった領域にお
いては、第４の層間絶縁膜１６の厚さ方向の途中までエ
ッチングが進み、配線用溝１８が形成される。
【００３３】ビアホール１９の底面に露出したエッチン
グストッパ膜１５を除去して、第２層目の配線１２の上
面を露出させる。エッチングストッパ膜１５の除去は、
弗化炭素系ガスを主としたドライエッチングにより行う
ことができる。このとき、第３のマスク層２５も除去さ
れる。
グストッパ膜１５を除去して、第２層目の配線１２の上
面を露出させる。エッチングストッパ膜１５の除去は、
弗化炭素系ガスを主としたドライエッチングにより行う
ことができる。このとき、第３のマスク層２５も除去さ
れる。
【００３４】図１に示すように、配線用溝１８及びビア
ホール１９内に第３層目の配線２０を埋め込む。配線２
０の形成は、図３（Ｄ）及び図３（Ｅ）を参照して説明
した第２層目の配線１２の形成と同様の方法で行うこと
ができる。
ホール１９内に第３層目の配線２０を埋め込む。配線２
０の形成は、図３（Ｄ）及び図３（Ｅ）を参照して説明
した第２層目の配線１２の形成と同様の方法で行うこと
ができる。
【００３５】第２のマスク層１７及び第３層目の配線２
０の上に、窒化ジルコニウムからなるカバー層２１を形
成する。カバー層２１の形成は、図２（Ａ）を参照して
説明した第１のマスク層１１の形成と同様の方法で行
う。この方法で窒化ジルコニウム膜を形成すると、配線
２０の上の部分２１ｂが低抵抗になり、第２のマスク層
１７の上の部分２１ａが高抵抗になる。低抵抗の部分２
１ｂは実質的に導電性を示し、高抵抗の部分２１ａは実
質的に絶縁性を示す。
０の上に、窒化ジルコニウムからなるカバー層２１を形
成する。カバー層２１の形成は、図２（Ａ）を参照して
説明した第１のマスク層１１の形成と同様の方法で行
う。この方法で窒化ジルコニウム膜を形成すると、配線
２０の上の部分２１ｂが低抵抗になり、第２のマスク層
１７の上の部分２１ａが高抵抗になる。低抵抗の部分２
１ｂは実質的に導電性を示し、高抵抗の部分２１ａは実
質的に絶縁性を示す。
【００３６】以下、実際に窒化ジルコニウム膜を形成し
て電気抵抗を測定した結果について説明する。原料ガス
としてテトラキスジエチルアミノジルコニウムとアンモ
ニアを使用したＣＶＤにより、酸化シリコン膜及び窒化
チタン膜の上に、窒化ジルコニウム膜を形成した。窒化
ジルコニウム膜の成長温度は３８０℃とした。
て電気抵抗を測定した結果について説明する。原料ガス
としてテトラキスジエチルアミノジルコニウムとアンモ
ニアを使用したＣＶＤにより、酸化シリコン膜及び窒化
チタン膜の上に、窒化ジルコニウム膜を形成した。窒化
ジルコニウム膜の成長温度は３８０℃とした。
【００３７】酸化シリコン膜の上に厚さが２０ｎｍ以下
になるように窒化ジルコニウム膜を形成すると、その比
抵抗が数千μΩｃｍ以上の絶縁膜になった。これに対
し、窒化チタン膜上に厚さが２０ｎｍ以下になるように
窒化ジルコニウム膜を形成すると、その比抵抗が約３０
０μΩｃｍ以下の導電膜になった。なお、下地導電層の
材料が窒化チタンではなく銅である場合にも、同様に窒
化ジルコニウム膜は導電膜になる。この性質は、窒化ジ
ルコニウム膜をＣＶＤではなく、スパッタリングや蒸着
等により形成する場合でも同様である。
になるように窒化ジルコニウム膜を形成すると、その比
抵抗が数千μΩｃｍ以上の絶縁膜になった。これに対
し、窒化チタン膜上に厚さが２０ｎｍ以下になるように
窒化ジルコニウム膜を形成すると、その比抵抗が約３０
０μΩｃｍ以下の導電膜になった。なお、下地導電層の
材料が窒化チタンではなく銅である場合にも、同様に窒
化ジルコニウム膜は導電膜になる。この性質は、窒化ジ
ルコニウム膜をＣＶＤではなく、スパッタリングや蒸着
等により形成する場合でも同様である。
【００３８】上記先の提案による半導体装置において
は、図２（Ｃ）を参照して説明した第３の層間絶縁膜１
０のエッチング工程で、マスクとして、窒化ジルコニウ
ムからなる第１のマスク層１１が使用される。このた
め、従来の窒化シリコン等のマスクを使用する場合に比
べて、エッチング選択比を大きくすることができる。こ
れにより、低誘電率絶縁材料からなる層間絶縁膜の加工
を容易に行うことが可能になる。
は、図２（Ｃ）を参照して説明した第３の層間絶縁膜１
０のエッチング工程で、マスクとして、窒化ジルコニウ
ムからなる第１のマスク層１１が使用される。このた
め、従来の窒化シリコン等のマスクを使用する場合に比
べて、エッチング選択比を大きくすることができる。こ
れにより、低誘電率絶縁材料からなる層間絶縁膜の加工
を容易に行うことが可能になる。
【００３９】従来は、図１に示した第１のマスク層１１
の材料として、例えば窒化シリコンが使用されていた。
窒化シリコンの比誘電率は酸化シリコンに比べて高い。
このため、第３の層間絶縁膜１０を低誘電率絶縁材料で
形成する効果が減殺されてしまう。これに対し、ＵＳＧ
膜上に形成した厚さ約１５ｎｍ及び約３０ｎｍの窒化ジ
ルコニウム膜の比誘電率は、それぞれ２〜３、及び３.
５〜４であった。これは、酸化シリコンの比誘電率相当
またはそれ以下である。このため、配線間の寄生容量低
減効果を高めることができる。
の材料として、例えば窒化シリコンが使用されていた。
窒化シリコンの比誘電率は酸化シリコンに比べて高い。
このため、第３の層間絶縁膜１０を低誘電率絶縁材料で
形成する効果が減殺されてしまう。これに対し、ＵＳＧ
膜上に形成した厚さ約１５ｎｍ及び約３０ｎｍの窒化ジ
ルコニウム膜の比誘電率は、それぞれ２〜３、及び３.
５〜４であった。これは、酸化シリコンの比誘電率相当
またはそれ以下である。このため、配線間の寄生容量低
減効果を高めることができる。
【００４０】上記先の提案による半導体装置では、第１
のマスク層１１を窒化ジルコニウムで形成したが、その
外に、ジルコニウム、チタニウム、またはハフニウムを
構成元素として含む窒化物で形成してもよい。
のマスク層１１を窒化ジルコニウムで形成したが、その
外に、ジルコニウム、チタニウム、またはハフニウムを
構成元素として含む窒化物で形成してもよい。
【００４１】図６に、図１に示した配線２０を含む配線
層の詳細な断面図を示す。なお、図６では、紙面に垂直
な方向に延在する複数の配線２０が記載されている。配
線２０は、バリアメタル層２０Ａ、シード層２０Ｂ、及
び主配線部材２０Ｃの３層構造を有する。多孔質絶縁材
料からなる第４の層間絶縁膜１６内に、多数の空隙１６
Ａが分布している。各空隙１６Ａの直径は３〜５ｎｍで
ある。配線用溝１８及びビアホール１９の側面に一部の
空隙１６Ｂが露出する。
層の詳細な断面図を示す。なお、図６では、紙面に垂直
な方向に延在する複数の配線２０が記載されている。配
線２０は、バリアメタル層２０Ａ、シード層２０Ｂ、及
び主配線部材２０Ｃの３層構造を有する。多孔質絶縁材
料からなる第４の層間絶縁膜１６内に、多数の空隙１６
Ａが分布している。各空隙１６Ａの直径は３〜５ｎｍで
ある。配線用溝１８及びビアホール１９の側面に一部の
空隙１６Ｂが露出する。
【００４２】バリアメタル層２０Ａが配線用溝１８及び
ビアホール１９の側面に露出した空隙１６Ｂ内に埋め込
まれる。配線の微細化が進むことによるバリアメタル層
２０Ａのカバレッジ率の低下を防止するために、バリア
メタル層２０Ａの成膜方法として、スパッタリングより
もＣＶＤを採用することが好ましい。ＣＶＤによりバリ
アメタル層２０Ａを形成すると、バリアメタル層２０Ａ
の材料が、露出した空隙１６Ｂ内に侵入しやすくなる。
ビアホール１９の側面に露出した空隙１６Ｂ内に埋め込
まれる。配線の微細化が進むことによるバリアメタル層
２０Ａのカバレッジ率の低下を防止するために、バリア
メタル層２０Ａの成膜方法として、スパッタリングより
もＣＶＤを採用することが好ましい。ＣＶＤによりバリ
アメタル層２０Ａを形成すると、バリアメタル層２０Ａ
の材料が、露出した空隙１６Ｂ内に侵入しやすくなる。
【００４３】露出した空隙１６Ｂ内に導電性のバリアメ
タル層２０Ａの材料が充填されると、相互に隣り合う２
本の配線２０の実効的な間隔が狭くなる。これにより、
絶縁耐圧の低下や、リーク電流の増加が引き起こされ
る。以下、絶縁耐圧の低下や、リーク電流の増加を防止
することができる実施例について説明する。なお、以下
の実施例では、図１に示した配線２０の配置される配線
層を例にとって説明するが、以下の実施例は、配線１２
ａ及び１２ｂの配置される配線層、及び配線２０よりも
上の配線層についても適用可能である。
タル層２０Ａの材料が充填されると、相互に隣り合う２
本の配線２０の実効的な間隔が狭くなる。これにより、
絶縁耐圧の低下や、リーク電流の増加が引き起こされ
る。以下、絶縁耐圧の低下や、リーク電流の増加を防止
することができる実施例について説明する。なお、以下
の実施例では、図１に示した配線２０の配置される配線
層を例にとって説明するが、以下の実施例は、配線１２
ａ及び１２ｂの配置される配線層、及び配線２０よりも
上の配線層についても適用可能である。
【００４４】図７を参照して、第１の実施例による半導
体装置について説明する。図２（Ａ）から図５（Ｊ）を
参照して説明した工程までを実施することにより、第４
の層間絶縁膜１６に配線用溝１８及びビアホール１９を
形成する。
体装置について説明する。図２（Ａ）から図５（Ｊ）を
参照して説明した工程までを実施することにより、第４
の層間絶縁膜１６に配線用溝１８及びビアホール１９を
形成する。
【００４５】図７（Ａ）に、第４の層間絶縁膜１６の配
置された配線層の断面図を示す。第２のマスク層１７、
第４の層間絶縁膜１６、及びエッチングストッパ層１５
に、配線用溝１８及びビアホール１９が形成されてい
る。図７（Ａ）では、紙面に垂直な方向に延在する３本
の配線用溝１８が表されている。第２のマスク層１７の
上面、配線用溝１８の内面、及びビアホール１９の内面
を覆うように、窒化ジルコニウムからなる被覆層２０Ｚ
をＣＶＤにより形成する。使用する原料は、テトラキス
ジエチルアミノジルコニウム（Ｚｒ（Ｎ（Ｃ
2Ｈ5）2）4）とアンモニア（ＮＨ3）である。成膜温度
は３００〜４００℃である。なお、アンモニアは必ずし
も添加しなくてもよい。この条件で成膜を行うと、多孔
質絶縁材料が表出した配線用溝１８及びビアホール１９
の側面上に堆積した部分が絶縁体になり、ビアホール１
９の底面に露出した配線１２の上に堆積した部分２０Ｚ
Ｃが導電体になる。
置された配線層の断面図を示す。第２のマスク層１７、
第４の層間絶縁膜１６、及びエッチングストッパ層１５
に、配線用溝１８及びビアホール１９が形成されてい
る。図７（Ａ）では、紙面に垂直な方向に延在する３本
の配線用溝１８が表されている。第２のマスク層１７の
上面、配線用溝１８の内面、及びビアホール１９の内面
を覆うように、窒化ジルコニウムからなる被覆層２０Ｚ
をＣＶＤにより形成する。使用する原料は、テトラキス
ジエチルアミノジルコニウム（Ｚｒ（Ｎ（Ｃ
2Ｈ5）2）4）とアンモニア（ＮＨ3）である。成膜温度
は３００〜４００℃である。なお、アンモニアは必ずし
も添加しなくてもよい。この条件で成膜を行うと、多孔
質絶縁材料が表出した配線用溝１８及びビアホール１９
の側面上に堆積した部分が絶縁体になり、ビアホール１
９の底面に露出した配線１２の上に堆積した部分２０Ｚ
Ｃが導電体になる。
【００４６】被覆層２０Ｚは、配線用溝１８及びビアホ
ール１９の側面に露出した空隙１６Ｂの内部を充填する
のに十分な厚さとする。例えば、第４の層間絶縁膜１６
内に形成された空隙１６Ａの平均の直径と同程度の厚さ
とすればよい。本実施例の場合には、被覆層２０Ｚの厚
さは例えば５ｎｍである。
ール１９の側面に露出した空隙１６Ｂの内部を充填する
のに十分な厚さとする。例えば、第４の層間絶縁膜１６
内に形成された空隙１６Ａの平均の直径と同程度の厚さ
とすればよい。本実施例の場合には、被覆層２０Ｚの厚
さは例えば５ｎｍである。
【００４７】被覆層２０Ｚの表面を覆うように、銅から
なるシード層２０Ｂをスパッタリングまたは化学気相成
長（ＣＶＤ）により形成する。銅の電解めっきを行うこ
とにより、配線用溝１８及びビアホール１９内に主配線
部材２０Ｃを埋め込む。なお、第４の層間絶縁膜１６の
上にも主配線部材２０Ｃが堆積する。
なるシード層２０Ｂをスパッタリングまたは化学気相成
長（ＣＶＤ）により形成する。銅の電解めっきを行うこ
とにより、配線用溝１８及びビアホール１９内に主配線
部材２０Ｃを埋め込む。なお、第４の層間絶縁膜１６の
上にも主配線部材２０Ｃが堆積する。
【００４８】図７（Ｂ）に示すように、第２のマスク層
１７が露出するまでＣＭＰを行い、余分な主配線部材２
０Ｃ、シード層２０Ｂ、及び被覆層２０Ｚを除去する。
配線用溝１８及びビアホール１９内に、シード層２０Ｂ
及び主配線部材２０Ｃからなる配線２０が残る。配線２
０は、被覆層２０Ｚのうちビアホールの底面上の導電性
の部分２０ＺＣを介して下層の配線１２に電気的に接続
される。
１７が露出するまでＣＭＰを行い、余分な主配線部材２
０Ｃ、シード層２０Ｂ、及び被覆層２０Ｚを除去する。
配線用溝１８及びビアホール１９内に、シード層２０Ｂ
及び主配線部材２０Ｃからなる配線２０が残る。配線２
０は、被覆層２０Ｚのうちビアホールの底面上の導電性
の部分２０ＺＣを介して下層の配線１２に電気的に接続
される。
【００４９】配線用溝１８及びビアホール１９の側面に
露出した空隙１６Ｂ内に、絶縁性の窒化ジルコニウムが
充填される。このため、相互に隣り合う２本の配線２０
の実効的な間隔が狭まることがない。これにより、耐圧
の低下やリーク電流の増加を防止することができる。
露出した空隙１６Ｂ内に、絶縁性の窒化ジルコニウムが
充填される。このため、相互に隣り合う２本の配線２０
の実効的な間隔が狭まることがない。これにより、耐圧
の低下やリーク電流の増加を防止することができる。
【００５０】図８に、アンドープドシリケートガラス
（ＵＳＧ）膜、及びＵＳＧ膜と窒化ジルコニウム膜との
積層構造の耐圧特性を示す。横軸は電界を単位「ＭＶ／
ｃｍ」で表し、縦軸はリーク電流を単位「Ａ」で表す。
（ＵＳＧ）膜、及びＵＳＧ膜と窒化ジルコニウム膜との
積層構造の耐圧特性を示す。横軸は電界を単位「ＭＶ／
ｃｍ」で表し、縦軸はリーク電流を単位「Ａ」で表す。
【００５１】シリコン基板上に、ＵＳＧ膜及び銅電極を
順番に形成した第１の試料、及びシリコン基板上にＵＳ
Ｇ膜、窒化ジルコニウム膜、及び銅電極を順番に形成し
た第２の試料を準備した。第１の試料のＵＳＧ膜の厚さ
は４７ｎｍである。第２の試料のＵＳＧ膜の厚さは４７
ｎｍであり、窒化ジルコニウム膜の厚さは３．５ｎｍで
ある。図中の黒四角が第１の試料のリーク電流を示し、
黒丸が第２の試料のリーク電流を示す。
順番に形成した第１の試料、及びシリコン基板上にＵＳ
Ｇ膜、窒化ジルコニウム膜、及び銅電極を順番に形成し
た第２の試料を準備した。第１の試料のＵＳＧ膜の厚さ
は４７ｎｍである。第２の試料のＵＳＧ膜の厚さは４７
ｎｍであり、窒化ジルコニウム膜の厚さは３．５ｎｍで
ある。図中の黒四角が第１の試料のリーク電流を示し、
黒丸が第２の試料のリーク電流を示す。
【００５２】第１の試料においては、電界が７．４ＭＶ
／ｃｍまで増加した時点で絶縁破壊が生じている。な
お、電界の増加速度は、０．１ＭＶ／ｃｍ・ｓである。
絶縁破壊は、銅電極中の銅原子がＵＳＧ膜中に拡散する
ことにより生ずると考えられる。これに対し、第２の試
料では、絶縁破壊の生じる電界が１１．６ＭＶ／ｃｍで
ある。このように、銅電極とＵＳＧ膜との間に窒化ジル
コニウム膜を挟むことにより、耐圧を高めることができ
る。この結果は、窒化ジルコニウム膜が、銅電極からＵ
ＳＧ膜への銅の拡散を抑制していることを示している。
従って、図７（Ｂ）に示した第１の実施例において、窒
化ジルコニウムからなる被覆層２０Ｚが、銅の拡散バリ
ア層として機能する。
／ｃｍまで増加した時点で絶縁破壊が生じている。な
お、電界の増加速度は、０．１ＭＶ／ｃｍ・ｓである。
絶縁破壊は、銅電極中の銅原子がＵＳＧ膜中に拡散する
ことにより生ずると考えられる。これに対し、第２の試
料では、絶縁破壊の生じる電界が１１．６ＭＶ／ｃｍで
ある。このように、銅電極とＵＳＧ膜との間に窒化ジル
コニウム膜を挟むことにより、耐圧を高めることができ
る。この結果は、窒化ジルコニウム膜が、銅電極からＵ
ＳＧ膜への銅の拡散を抑制していることを示している。
従って、図７（Ｂ）に示した第１の実施例において、窒
化ジルコニウムからなる被覆層２０Ｚが、銅の拡散バリ
ア層として機能する。
【００５３】また、図８からわかるように、窒化ジルコ
ニウム膜を挿入することにより、リーク電流自体を低減
させることもできる。図９に、ＵＳＧ膜の上に窒化ジル
コニウム膜を形成した時の、窒化ジルコニウム膜の膜厚
と比誘電率との関係を示す。横軸は窒化ジルコニウム膜
の膜厚を単位「ｎｍ」で表し、縦軸は比誘電率を表す。
図中の丸記号は成膜中にアンモニアを添加した場合の比
誘電率を示し、三角記号は成膜中にアンモニアを添加し
なかった場合の比誘電率を示す。膜厚が増加するに従っ
て、窒化ジルコニウムの比誘電率が高くなっていること
がわかる。
ニウム膜を挿入することにより、リーク電流自体を低減
させることもできる。図９に、ＵＳＧ膜の上に窒化ジル
コニウム膜を形成した時の、窒化ジルコニウム膜の膜厚
と比誘電率との関係を示す。横軸は窒化ジルコニウム膜
の膜厚を単位「ｎｍ」で表し、縦軸は比誘電率を表す。
図中の丸記号は成膜中にアンモニアを添加した場合の比
誘電率を示し、三角記号は成膜中にアンモニアを添加し
なかった場合の比誘電率を示す。膜厚が増加するに従っ
て、窒化ジルコニウムの比誘電率が高くなっていること
がわかる。
【００５４】配線間の寄生容量の増大を抑制するため
に、図７（Ｂ）に示した被覆層２０Ｚの誘電率は低いほ
うが好ましい。従って、被覆層２０Ｚは、露出した空隙
１６Ｂを埋め込むことが可能な厚さであれば、薄いほう
が好ましい。なお、露出した空隙１６Ｂを埋め込むこと
ができる程度の厚さがあれば、被覆層２０Ｚは銅の拡散
バリア層を兼ねることができる。
に、図７（Ｂ）に示した被覆層２０Ｚの誘電率は低いほ
うが好ましい。従って、被覆層２０Ｚは、露出した空隙
１６Ｂを埋め込むことが可能な厚さであれば、薄いほう
が好ましい。なお、露出した空隙１６Ｂを埋め込むこと
ができる程度の厚さがあれば、被覆層２０Ｚは銅の拡散
バリア層を兼ねることができる。
【００５５】上記第１の実施例では、被覆層２０Ｚを窒
化ジルコニウムで形成したが、その他の金属窒化物また
は金属珪化窒化物で形成してもよい。金属窒化物または
金属珪化物を構成する金属として、Ｔｉ、Ｖ、Ｔａ、
Ｗ、Ｚｒ、Ｈｆ、及びＮｂ等が挙げられる。これらの金
属の窒化物または珪化窒化物は、組成比によって導電性
を示したり、絶縁性を示したりする。また、有機金属化
学気相成長（ＭＯＣＶＤ）により成膜すると、膜中に炭
素等の不純物が含有される。この不純物の量によっても
導電性が変化する。すなわち、成膜条件を好適化して組
成比や不純物濃度を制御することにより、導電性の膜や
絶縁性の膜を形成することが可能になる。
化ジルコニウムで形成したが、その他の金属窒化物また
は金属珪化窒化物で形成してもよい。金属窒化物または
金属珪化物を構成する金属として、Ｔｉ、Ｖ、Ｔａ、
Ｗ、Ｚｒ、Ｈｆ、及びＮｂ等が挙げられる。これらの金
属の窒化物または珪化窒化物は、組成比によって導電性
を示したり、絶縁性を示したりする。また、有機金属化
学気相成長（ＭＯＣＶＤ）により成膜すると、膜中に炭
素等の不純物が含有される。この不純物の量によっても
導電性が変化する。すなわち、成膜条件を好適化して組
成比や不純物濃度を制御することにより、導電性の膜や
絶縁性の膜を形成することが可能になる。
【００５６】次に、図１０及び図１１を参照して、第２
の実施例による半導体装置について説明する。図２
（Ａ）から図５（Ｊ）に示した工程までを実施すること
により、第４層目の層間絶縁膜１６に配線用溝１８及び
ビアホール１９を形成する。
の実施例による半導体装置について説明する。図２
（Ａ）から図５（Ｊ）に示した工程までを実施すること
により、第４層目の層間絶縁膜１６に配線用溝１８及び
ビアホール１９を形成する。
【００５７】図１０（Ａ）に、第４の層間絶縁膜１６の
配置された配線層の断面図を示す。第２のマスク層１
７、第４の層間絶縁膜１６、及びエッチングストッパ層
１５に、配線用溝１８及びビアホール１９が形成されて
いる。図１０（Ａ）では、紙面に垂直な方向に延在する
３本の配線用溝１８が表されている。
配置された配線層の断面図を示す。第２のマスク層１
７、第４の層間絶縁膜１６、及びエッチングストッパ層
１５に、配線用溝１８及びビアホール１９が形成されて
いる。図１０（Ａ）では、紙面に垂直な方向に延在する
３本の配線用溝１８が表されている。
【００５８】配線用溝１８の内面、ビアホール１９の内
面、及び第２のマスク層１７の上面を覆うように、酸化
シリコンからなる被覆層２０Ｓを形成する。被覆層２０
Ｓの形成は、原料としてビスターシャルブチルアミノシ
ラン（ＢＴＢＡＳ）を用い、成長温度を４００℃とした
ＣＶＤにより行う。ＣＶＤで形成することにより、良好
なステップカバレッジを確保することができる。このた
め、配線用溝１８及びビアホール１９の内面に露出した
空隙１６Ｂ内に酸化シリコンを充填することができる。
被覆層２０Ｓは、露出した空隙１６Ｂ内を充填するのに
必要な厚さとすることが好ましい。例えば、第４の層間
絶縁膜１６内の空隙１６Ａの平均直径以上の厚さとする
ことが好ましい。本実施例では、被覆層２０Ｓの厚さを
５ｎｍとした。
面、及び第２のマスク層１７の上面を覆うように、酸化
シリコンからなる被覆層２０Ｓを形成する。被覆層２０
Ｓの形成は、原料としてビスターシャルブチルアミノシ
ラン（ＢＴＢＡＳ）を用い、成長温度を４００℃とした
ＣＶＤにより行う。ＣＶＤで形成することにより、良好
なステップカバレッジを確保することができる。このた
め、配線用溝１８及びビアホール１９の内面に露出した
空隙１６Ｂ内に酸化シリコンを充填することができる。
被覆層２０Ｓは、露出した空隙１６Ｂ内を充填するのに
必要な厚さとすることが好ましい。例えば、第４の層間
絶縁膜１６内の空隙１６Ａの平均直径以上の厚さとする
ことが好ましい。本実施例では、被覆層２０Ｓの厚さを
５ｎｍとした。
【００５９】図１０（Ｂ）に示すように、ビアホール１
９の底面上に堆積した被覆層２０Ｓを、逆スパッタリン
グ、またはフッ素系ガスを用いた異方性エッチングによ
り除去する。このとき、第２のマスク層１７の上に堆積
していた被覆層２０Ｃも除去される。これにより、配線
用溝１８及びビアホール１９の側面上にのみ被覆層２０
Ｓが残る。
９の底面上に堆積した被覆層２０Ｓを、逆スパッタリン
グ、またはフッ素系ガスを用いた異方性エッチングによ
り除去する。このとき、第２のマスク層１７の上に堆積
していた被覆層２０Ｃも除去される。これにより、配線
用溝１８及びビアホール１９の側面上にのみ被覆層２０
Ｓが残る。
【００６０】図１１（Ｃ）に示すように、第２のマスク
層１７の上面、配線用溝１８の内面、及びビアホール１
９の内面を、バリアメタル層２０Ａで覆う。バリアメタ
ル層２０Ａの表面に銅のシード層２０Ｂを形成し、銅の
主配線部材２０Ｃを電解めっきにより形成する。
層１７の上面、配線用溝１８の内面、及びビアホール１
９の内面を、バリアメタル層２０Ａで覆う。バリアメタ
ル層２０Ａの表面に銅のシード層２０Ｂを形成し、銅の
主配線部材２０Ｃを電解めっきにより形成する。
【００６１】図１１（Ｄ）に示すように、第２のマスク
層１７が露出するまでＣＭＰを行い、主配線部材２０
Ｃ、シード層２０Ｂ、及びバリアメタル層２０Ａの不要
部分を除去する。配線用溝１８及びビアホール１９内
に、バリアメタル層２０Ａ、シード層２０Ｂ、及び主配
線部材２０Ｃの３層構造を有する配線２０が残る。
層１７が露出するまでＣＭＰを行い、主配線部材２０
Ｃ、シード層２０Ｂ、及びバリアメタル層２０Ａの不要
部分を除去する。配線用溝１８及びビアホール１９内
に、バリアメタル層２０Ａ、シード層２０Ｂ、及び主配
線部材２０Ｃの３層構造を有する配線２０が残る。
【００６２】第２の実施例の場合も、露出した空隙１６
Ｂ内に絶縁性の被覆層２０Ｓが充填されるため、第１の
実施例の場合と同様に、絶縁耐力の低下やリーク電流の
増加を防止することができる。
Ｂ内に絶縁性の被覆層２０Ｓが充填されるため、第１の
実施例の場合と同様に、絶縁耐力の低下やリーク電流の
増加を防止することができる。
【００６３】また、第２の実施例では、被覆層２０Ｓの
成膜時の原料として、４００℃程度の低温で分解するＢ
ＴＢＡＳを使用している。酸化シリコン成膜用の原料と
して一般的に使用されるシラン等を使用する場合には、
成膜温度を６００℃程度まで高くする必要があるため、
多孔質絶縁材料が熱分解してしまう。プラズマ励起型Ｃ
ＶＤを用いることにより、成長温度を低くすることが可
能であるが、プラズマ励起型ＣＶＤを用いるとステップ
カバレッジが低下してしまう。このため、露出した空隙
１６Ｂ内に酸化シリコンを均一性よく充填することが困
難になる。
成膜時の原料として、４００℃程度の低温で分解するＢ
ＴＢＡＳを使用している。酸化シリコン成膜用の原料と
して一般的に使用されるシラン等を使用する場合には、
成膜温度を６００℃程度まで高くする必要があるため、
多孔質絶縁材料が熱分解してしまう。プラズマ励起型Ｃ
ＶＤを用いることにより、成長温度を低くすることが可
能であるが、プラズマ励起型ＣＶＤを用いるとステップ
カバレッジが低下してしまう。このため、露出した空隙
１６Ｂ内に酸化シリコンを均一性よく充填することが困
難になる。
【００６４】第２の実施例では、ＣＶＤの原料としてＢ
ＴＢＡＳを使用しているため、第４の層間絶縁膜１６を
形成する多孔質絶縁材料が熱分解される温度以下で、被
覆層２０Ｓを形成することができる。また、熱ＣＶＤに
より成膜を行うため、露出した空隙１６Ｂ内に再現性よ
く被覆層２０Ｓの材料を充填することができる。
ＴＢＡＳを使用しているため、第４の層間絶縁膜１６を
形成する多孔質絶縁材料が熱分解される温度以下で、被
覆層２０Ｓを形成することができる。また、熱ＣＶＤに
より成膜を行うため、露出した空隙１６Ｂ内に再現性よ
く被覆層２０Ｓの材料を充填することができる。
【００６５】上記第２の実施例では、被覆層２０Ｓを酸
化シリコンで形成したが、他の絶縁材料で形成してもよ
い。例えば、酸化タンタル（ＴａＯ）やチタン酸ストロ
ンチウム（ＳｒＴｉＯ3）で被覆層２０Ｓを形成しても
よい。酸化タンタル膜は、原料としてペンタエトキシタ
ンタル（Ｔａ（ＯＣＨ3）5）を用いることにより、４５
０℃以下の低温でＣＶＤにより形成することができる。
チタン酸ストロンチウム膜は、ストロンチウム原料とし
てストロンチウムビス（２，２，６，６−テトラメチル
−３，５−ヘプタネディオネート）（Ｓｒ（ｔｈ
ｄ）2）を用い、チタニウム原料としてチタニウムビス
（イソプロポキサイド）ビス（２，２，６，６−テトラ
メチル−３，５−ヘプタネディオネート）（Ｔｉ（Ｏ−
ｉＰｒ）2（ｔｈｄ）2）を用いることにより、４５０℃
以下の低温でＣＶＤにより形成することができる。酸化
タンタルやチタン酸ストロンチウムの被覆層２０Ｓが、
銅の拡散に対して十分なバリア性を有する場合には、バ
リアメタル層２０Ａを形成しなくてもよい。
化シリコンで形成したが、他の絶縁材料で形成してもよ
い。例えば、酸化タンタル（ＴａＯ）やチタン酸ストロ
ンチウム（ＳｒＴｉＯ3）で被覆層２０Ｓを形成しても
よい。酸化タンタル膜は、原料としてペンタエトキシタ
ンタル（Ｔａ（ＯＣＨ3）5）を用いることにより、４５
０℃以下の低温でＣＶＤにより形成することができる。
チタン酸ストロンチウム膜は、ストロンチウム原料とし
てストロンチウムビス（２，２，６，６−テトラメチル
−３，５−ヘプタネディオネート）（Ｓｒ（ｔｈ
ｄ）2）を用い、チタニウム原料としてチタニウムビス
（イソプロポキサイド）ビス（２，２，６，６−テトラ
メチル−３，５−ヘプタネディオネート）（Ｔｉ（Ｏ−
ｉＰｒ）2（ｔｈｄ）2）を用いることにより、４５０℃
以下の低温でＣＶＤにより形成することができる。酸化
タンタルやチタン酸ストロンチウムの被覆層２０Ｓが、
銅の拡散に対して十分なバリア性を有する場合には、バ
リアメタル層２０Ａを形成しなくてもよい。
【００６６】被覆層２０Ｓを、酸化シリコン、酸化タン
タル、チタン酸ストロンチウム以外に、シリコンを含む
絶縁材料、絶縁性の金属酸化物、絶縁性の金属酸化窒化
物で形成してもよい。
タル、チタン酸ストロンチウム以外に、シリコンを含む
絶縁材料、絶縁性の金属酸化物、絶縁性の金属酸化窒化
物で形成してもよい。
【００６７】次に、図１２を参照して、第３の実施例に
よる半導体装置について説明する。図２（Ａ）から図５
（Ｊ）に示した工程までを実施することにより、第４層
目の層間絶縁膜１６に配線用溝１８及びビアホール１９
を形成する。
よる半導体装置について説明する。図２（Ａ）から図５
（Ｊ）に示した工程までを実施することにより、第４層
目の層間絶縁膜１６に配線用溝１８及びビアホール１９
を形成する。
【００６８】図１２（Ａ）に、第４の層間絶縁膜１６の
配置された配線層の断面図を示す。第２のマスク層１
７、第４の層間絶縁膜１６、及びエッチングストッパ層
１５に、配線用溝１８及びビアホール１９が形成されて
いる。図１２（Ａ）では、紙面に垂直な方向に延在する
３本の配線用溝１８が表されている。
配置された配線層の断面図を示す。第２のマスク層１
７、第４の層間絶縁膜１６、及びエッチングストッパ層
１５に、配線用溝１８及びビアホール１９が形成されて
いる。図１２（Ａ）では、紙面に垂直な方向に延在する
３本の配線用溝１８が表されている。
【００６９】図１２（Ａ）に示すように、第２のマスク
層１７の表面上に、絶縁性塗布膜の原料溶液２０Ｌを塗
布する。原料溶液２０Ｌは、配線用溝１８及びビアホー
ル１９内まで充填される。この原料溶液２０Ｌには、界
面活性剤が混入されている。これにより、濡れ性を高
め、微細な露出した空隙１６Ｂ内まで原料溶液２０Ｌを
充填させることができる。原料溶液２０Ｌとして、Ｓｉ
ＬＫ（ダウケミカル社の商標）を有機溶媒、例えばヘキ
サン、テトラハイドロフラン、酢酸ブチル等で希釈した
ものを用いることができる。その他に、有機系または無
機系の低誘電率材料を溶解させた溶液、第４の層間絶縁
膜１６の材料と同じ多孔質絶縁膜の原料を溶解させた溶
液等を用いることができる。
層１７の表面上に、絶縁性塗布膜の原料溶液２０Ｌを塗
布する。原料溶液２０Ｌは、配線用溝１８及びビアホー
ル１９内まで充填される。この原料溶液２０Ｌには、界
面活性剤が混入されている。これにより、濡れ性を高
め、微細な露出した空隙１６Ｂ内まで原料溶液２０Ｌを
充填させることができる。原料溶液２０Ｌとして、Ｓｉ
ＬＫ（ダウケミカル社の商標）を有機溶媒、例えばヘキ
サン、テトラハイドロフラン、酢酸ブチル等で希釈した
ものを用いることができる。その他に、有機系または無
機系の低誘電率材料を溶解させた溶液、第４の層間絶縁
膜１６の材料と同じ多孔質絶縁膜の原料を溶解させた溶
液等を用いることができる。
【００７０】図１２（Ｂ）に示すように、原料溶液２０
Ｌの溶媒を蒸発させる。これにより、第２のマスク層１
７の上面上、配線用溝１８の内面上、及びビアホール１
９の内面上に、絶縁性の塗布膜２０Ｐが形成される。塗
布膜２０Ｐは、露出した空隙１６Ｂ内に充填される。
Ｌの溶媒を蒸発させる。これにより、第２のマスク層１
７の上面上、配線用溝１８の内面上、及びビアホール１
９の内面上に、絶縁性の塗布膜２０Ｐが形成される。塗
布膜２０Ｐは、露出した空隙１６Ｂ内に充填される。
【００７１】第２の実施例の説明で参照した図１０
（Ｂ）から図１１（Ｃ）までの工程と同様の工程を実施
することにより、配線用溝１８及びビアホール１９内に
埋め込まれた配線を形成することができる。
（Ｂ）から図１１（Ｃ）までの工程と同様の工程を実施
することにより、配線用溝１８及びビアホール１９内に
埋め込まれた配線を形成することができる。
【００７２】塗布膜２０Ｐの厚さは、原料溶液２０Ｌの
濃度により調節することができる。原料溶液２０Ｌの濃
度の好適値の下限は、塗布膜２０Ｐの厚さが、空隙１６
Ａの平均直径と等しくなる条件から求めることができ
る。塗布膜２０Ｐが厚すぎると、配線用溝１８及びビア
ホール１９が細くなってしまうため、塗布膜２０Ｐの厚
さは、配線用溝１８の幅及びビアホール１９の直径の１
０％以下とすることが好ましい。原料溶液２０Ｌの濃度
の好適値の上限値は、塗布膜２０Ｐの厚さの好適値の上
限値から求めることができる。
濃度により調節することができる。原料溶液２０Ｌの濃
度の好適値の下限は、塗布膜２０Ｐの厚さが、空隙１６
Ａの平均直径と等しくなる条件から求めることができ
る。塗布膜２０Ｐが厚すぎると、配線用溝１８及びビア
ホール１９が細くなってしまうため、塗布膜２０Ｐの厚
さは、配線用溝１８の幅及びビアホール１９の直径の１
０％以下とすることが好ましい。原料溶液２０Ｌの濃度
の好適値の上限値は、塗布膜２０Ｐの厚さの好適値の上
限値から求めることができる。
【００７３】第３の実施例の場合も、露出した空隙１６
Ｂ内に絶縁性の塗布膜２０Ｐが充填されるため、第１及
び第２の実施例の場合と同様に、絶縁耐力の低下やリー
ク電流の増加を防止することができる。
Ｂ内に絶縁性の塗布膜２０Ｐが充填されるため、第１及
び第２の実施例の場合と同様に、絶縁耐力の低下やリー
ク電流の増加を防止することができる。
【００７４】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
【００７５】上述の実施例から、以下の付記に示された
発明が導出される。 （付記１） 基板上に形成され、多数の空隙を有する多
孔質絶縁材料からなる多孔質絶縁膜と、前記多孔質絶縁
膜に形成された凹部と、前記凹部の内面に表出した空隙
内に充填された絶縁材料からなる充填部材と、前記凹部
内に埋め込まれた導電性部材とを有する半導体装置。
発明が導出される。 （付記１） 基板上に形成され、多数の空隙を有する多
孔質絶縁材料からなる多孔質絶縁膜と、前記多孔質絶縁
膜に形成された凹部と、前記凹部の内面に表出した空隙
内に充填された絶縁材料からなる充填部材と、前記凹部
内に埋め込まれた導電性部材とを有する半導体装置。
【００７６】（付記２） 前記充填部材が、前記凹部の
側面の全領域を覆っている付記１に記載の半導体装置。 （付記３） 前記基板の上面の一部が導電性の領域であ
り、他の領域が絶縁性の領域であり、前記凹部が前記多
孔質絶縁膜を貫通して前記基板の表面の導電性の領域ま
で達しており、前記導電性部材が、該基板の表面の導電
性の領域と電気的に接続されている付記１または２に記
載の半導体装置。
側面の全領域を覆っている付記１に記載の半導体装置。 （付記３） 前記基板の上面の一部が導電性の領域であ
り、他の領域が絶縁性の領域であり、前記凹部が前記多
孔質絶縁膜を貫通して前記基板の表面の導電性の領域ま
で達しており、前記導電性部材が、該基板の表面の導電
性の領域と電気的に接続されている付記１または２に記
載の半導体装置。
【００７７】（付記４） 前記充填部材が、金属窒化物
または金属珪化窒化物である付記３に記載の半導体装
置。 （付記５） 前記充填部材が、Ｔｉ、Ｖ、Ｔａ、Ｗ、Ｚ
ｒ、Ｈｆ、及びＮｂからなる群より選択された１つの金
属の窒化物または珪化窒化物である付記３に記載の半導
体装置。
または金属珪化窒化物である付記３に記載の半導体装
置。 （付記５） 前記充填部材が、Ｔｉ、Ｖ、Ｔａ、Ｗ、Ｚ
ｒ、Ｈｆ、及びＮｂからなる群より選択された１つの金
属の窒化物または珪化窒化物である付記３に記載の半導
体装置。
【００７８】（付記６） さらに、前記凹部の底面上に
形成され、前記充填部材と同一の組成を有する第１の膜
を有し、該第１の膜のうち前記基板表面の導電性の領域
上の部分が導電性を示す付記４または５に記載の半導体
装置。
形成され、前記充填部材と同一の組成を有する第１の膜
を有し、該第１の膜のうち前記基板表面の導電性の領域
上の部分が導電性を示す付記４または５に記載の半導体
装置。
【００７９】（付記７） （ａ）基板上に、多数の空隙
を有する多孔質材料からなる多孔質絶縁膜を形成する工
程と、（ｂ）前記多孔質絶縁膜に凹部を形成する工程
と、（ｃ）前記凹部の側面に表出した空隙内に、絶縁材
料からなる充填部材を充填する工程と、（ｄ）前記凹部
内に導電性部材を埋め込む工程とを有する半導体装置の
製造方法。
を有する多孔質材料からなる多孔質絶縁膜を形成する工
程と、（ｂ）前記多孔質絶縁膜に凹部を形成する工程
と、（ｃ）前記凹部の側面に表出した空隙内に、絶縁材
料からなる充填部材を充填する工程と、（ｄ）前記凹部
内に導電性部材を埋め込む工程とを有する半導体装置の
製造方法。
【００８０】（付記８） 前記基板の上面の一部が導電
性の領域であり、他の領域が絶縁性の領域であり、前記
凹部が前記多孔質絶縁膜を貫通して前記基板の表面の導
電性の領域まで達しており、前記導電性部材が、該基板
の表面の導電性の領域と電気的に接続されている付記７
に記載の半導体装置の製造方法。
性の領域であり、他の領域が絶縁性の領域であり、前記
凹部が前記多孔質絶縁膜を貫通して前記基板の表面の導
電性の領域まで達しており、前記導電性部材が、該基板
の表面の導電性の領域と電気的に接続されている付記７
に記載の半導体装置の製造方法。
【００８１】（付記９） 前記工程（ｃ）において、化
学気相成長により、前記凹部の内面上に、金属窒化物ま
たは金属珪化窒化物からなる第１の膜を形成し、該第１
の膜の一部が前記空隙内に充填される付記７または８に
記載の半導体装置の製造方法。
学気相成長により、前記凹部の内面上に、金属窒化物ま
たは金属珪化窒化物からなる第１の膜を形成し、該第１
の膜の一部が前記空隙内に充填される付記７または８に
記載の半導体装置の製造方法。
【００８２】（付記１０） 前記充填部材が、Ｔｉ、
Ｖ、Ｔａ、Ｗ、Ｚｒ、Ｈｆ、及びＮｂからなる群より選
択された１つの金属の窒化物または珪化窒化物である付
記９に記載の半導体装置の製造方法。
Ｖ、Ｔａ、Ｗ、Ｚｒ、Ｈｆ、及びＮｂからなる群より選
択された１つの金属の窒化物または珪化窒化物である付
記９に記載の半導体装置の製造方法。
【００８３】（付記１１） 前記工程（ｃ）において、
原料としてテトラキスジエチルアミノジルコニウムを用
いて、窒化ジルコニウムからなる前記第１の膜を形成す
る付記９に記載の半導体装置の製造方法。
原料としてテトラキスジエチルアミノジルコニウムを用
いて、窒化ジルコニウムからなる前記第１の膜を形成す
る付記９に記載の半導体装置の製造方法。
【００８４】（付記１２） 前記工程（ｃ）において、
前記多孔質絶縁膜を形成する多孔質材料が分解する温度
よりも低い温度で、化学気相成長により、前記凹部の内
面上に絶縁材料からなる第２の膜を形成し、該第２の膜
の一部が前記空隙内に充填される付記７または８に記載
の半導体装置の製造方法。
前記多孔質絶縁膜を形成する多孔質材料が分解する温度
よりも低い温度で、化学気相成長により、前記凹部の内
面上に絶縁材料からなる第２の膜を形成し、該第２の膜
の一部が前記空隙内に充填される付記７または８に記載
の半導体装置の製造方法。
【００８５】（付記１３） 前記第２の膜は、シリコン
を含む絶縁材料、金属酸化物、または金属酸化窒化物で
形成される付記１２に記載の半導体装置の製造方法。 （付記１４） 前記工程（ｄ）の前に、前記凹部の底面
を覆う前記第２の膜を除去し、前記基板の表面の導電性
の領域を露出させる工程を含む付記１２または１３に記
載の半導体装置の製造方法。
を含む絶縁材料、金属酸化物、または金属酸化窒化物で
形成される付記１２に記載の半導体装置の製造方法。 （付記１４） 前記工程（ｄ）の前に、前記凹部の底面
を覆う前記第２の膜を除去し、前記基板の表面の導電性
の領域を露出させる工程を含む付記１２または１３に記
載の半導体装置の製造方法。
【００８６】（付記１５） 前記工程（ｃ）が、絶縁材
料の溶解した溶液を前記凹部内に充填させる工程と、前
記溶液の溶媒を蒸発させることにより、前記凹部の内面
上に絶縁材料からなる第３の膜を形成し、該第３の膜の
一部で前記空隙内を充填する工程とを有する付記７また
は８に記載の半導体装置の製造方法。
料の溶解した溶液を前記凹部内に充填させる工程と、前
記溶液の溶媒を蒸発させることにより、前記凹部の内面
上に絶縁材料からなる第３の膜を形成し、該第３の膜の
一部で前記空隙内を充填する工程とを有する付記７また
は８に記載の半導体装置の製造方法。
【００８７】（付記１６） 前記工程（ｄ）の前に、前
記凹部の底面を覆う前記第３の膜を除去し、前記基板の
表面の導電性の領域を露出させる工程を含む付記１２ま
たは１５に記載の半導体装置の製造方法。
記凹部の底面を覆う前記第３の膜を除去し、前記基板の
表面の導電性の領域を露出させる工程を含む付記１２ま
たは１５に記載の半導体装置の製造方法。
【００８８】（付記１７） 前記溶液が、界面活性剤を
含む付記１５または１６に記載の半導体装置の製造方
法。
含む付記１５または１６に記載の半導体装置の製造方
法。
【００８９】
【発明の効果】以上説明したように、本発明によれば、
多孔質絶縁膜に形成された凹部の内面に現れた空隙内に
絶縁材料を充填することにより、空隙内に導電材料が充
填されてしまうことによる問題の発生を防止することが
できる。
多孔質絶縁膜に形成された凹部の内面に現れた空隙内に
絶縁材料を充填することにより、空隙内に導電材料が充
填されてしまうことによる問題の発生を防止することが
できる。
【図１】 本願発明者らが先に提案した半導体装置の断
面図である。
面図である。
【図２】 本願発明者らが先に提案した半導体装置の製
造方法を説明するための基板の断面図（その１）であ
る。
造方法を説明するための基板の断面図（その１）であ
る。
【図３】 本願発明者らが先に提案した半導体装置の製
造方法を説明するための基板の断面図（その２）であ
る。
造方法を説明するための基板の断面図（その２）であ
る。
【図４】 本願発明者らが先に提案した半導体装置の製
造方法を説明するための基板の断面図（その３）であ
る。
造方法を説明するための基板の断面図（その３）であ
る。
【図５】 本願発明者らが先に提案した半導体装置の製
造方法を説明するための基板の断面図（その４）であ
る。
造方法を説明するための基板の断面図（その４）であ
る。
【図６】 本願発明者らが先に提案した半導体装置の第
４の層間絶縁膜部分の詳細な断面図である。
４の層間絶縁膜部分の詳細な断面図である。
【図７】 第１の実施例による半導体装置の第４の層間
絶縁膜部分の製造途中の断面図である。
絶縁膜部分の製造途中の断面図である。
【図８】 シリコン／ＵＳＧ／銅構造、及びシリコン／
ＵＳＧ／ＺｒＮ／銅構造の耐圧特性を示すグラフであ
る。
ＵＳＧ／ＺｒＮ／銅構造の耐圧特性を示すグラフであ
る。
【図９】 窒化ジルコニウム膜の膜厚と比誘電率との関
係を示すグラフである。
係を示すグラフである。
【図１０】 第２の実施例による半導体装置の第４の層
間絶縁膜部分の製造途中の断面図（その１）である。
間絶縁膜部分の製造途中の断面図（その１）である。
【図１１】 第２の実施例による半導体装置の第４の層
間絶縁膜部分の製造途中の断面図（その２）である。
間絶縁膜部分の製造途中の断面図（その２）である。
【図１２】 第３の実施例による半導体装置の第４の層
間絶縁膜部分の製造途中の断面図である。
間絶縁膜部分の製造途中の断面図である。
１ 半導体基板
２ 素子分離絶縁膜
３ ＭＯＳトランジスタ
４ 第１の層間絶縁膜
４ａ、４ｂ、８ａ コンタクトホール
５ａ、５ｂ、９ プラグ
７ 第１層目の配線
８ 第２の層間絶縁膜
１０ 第３の層間絶縁膜
１０ａ、１０ｂ、１８ 配線用溝
１１ 第１のマスク層
１２ａ、１２ｂ 第２層目の配線
１５ エッチングストッパ層
１６ 第４の層間絶縁膜
１６Ａ、１６Ｂ 空隙
１７ 第２のマスク層
１９ ビアホール
２０ 第３層目の配線
２０Ｚ、２０Ｓ 被覆層
２０Ｐ 塗布膜
２０Ｌ 原料溶液
２１ カバー層
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 大場 隆之
神奈川県川崎市中原区上小田中４丁目１番
１号 富士通株式会社内
Ｆターム(参考） 5F033 HH08 HH11 HH12 HH21 HH32
HH33 HH34 JJ01 JJ11 JJ12
JJ19 JJ21 JJ32 JJ33 JJ34
KK01 KK08 KK12 KK21 KK32
KK33 KK34 MM01 MM02 MM12
MM13 NN06 NN07 PP06 PP11
PP15 PP19 PP27 PP33 QQ09
QQ10 QQ11 QQ12 QQ14 QQ18
QQ24 QQ25 QQ27 QQ28 QQ30
QQ37 QQ48 QQ92 RR01 RR03
RR04 RR05 RR06 RR08 RR11
RR14 RR15 RR21 RR29 SS02
SS03 SS11 SS15 SS21 TT04
XX01 XX02 XX03 XX14 XX18
XX31
Claims (10)
- 【請求項１】 基板上に形成され、多数の空隙を有する
多孔質絶縁材料からなる多孔質絶縁膜と、 前記多孔質絶縁膜に形成された凹部と、 前記凹部の内面に表出した空隙内に充填された絶縁材料
からなる充填部材と、 前記凹部内に埋め込まれた導電性部材とを有する半導体
装置。 - 【請求項２】 前記充填部材が、前記凹部の側面の全領
域を覆っている請求項１に記載の半導体装置。 - 【請求項３】 前記基板の上面の一部が導電性の領域で
あり、他の領域が絶縁性の領域であり、前記凹部が前記
多孔質絶縁膜を貫通して前記基板の表面の導電性の領域
まで達しており、前記導電性部材が、該基板の表面の導
電性の領域と電気的に接続されている請求項１または２
に記載の半導体装置。 - 【請求項４】 前記充填部材が、金属窒化物または金属
珪化窒化物である請求項３に記載の半導体装置。 - 【請求項５】 さらに、前記凹部の底面上に形成され、
前記充填部材と同一の組成を有する第１の膜を有し、該
第１の膜のうち前記基板表面の導電性の領域上の部分が
導電性を示す請求項４に記載の半導体装置。 - 【請求項６】 （ａ）基板上に、多数の空隙を有する多
孔質材料からなる多孔質絶縁膜を形成する工程と、 （ｂ）前記多孔質絶縁膜に凹部を形成する工程と、 （ｃ）前記凹部の側面に表出した空隙内に、絶縁材料か
らなる充填部材を充填する工程と、 （ｄ）前記凹部内に導電性部材を埋め込む工程とを有す
る半導体装置の製造方法。 - 【請求項７】 前記基板の上面の一部が導電性の領域で
あり、他の領域が絶縁性の領域であり、前記凹部が前記
多孔質絶縁膜を貫通して前記基板の表面の導電性の領域
まで達しており、前記導電性部材が、該基板の表面の導
電性の領域と電気的に接続されている請求項６に記載の
半導体装置の製造方法。 - 【請求項８】 前記工程（ｃ）において、化学気相成長
により、前記凹部の内面上に、金属窒化物または金属珪
化窒化物からなる第１の膜を形成し、該第１の膜の一部
が前記空隙内に充填される請求項６または７に記載の半
導体装置の製造方法。 - 【請求項９】 前記工程（ｃ）において、前記多孔質絶
縁膜を形成する多孔質材料が分解する温度よりも低い温
度で、化学気相成長により、前記凹部の内面上に絶縁材
料からなる第２の膜を形成し、該第２の膜の一部が前記
空隙内に充填される請求項６または７に記載の半導体装
置の製造方法。 - 【請求項１０】 前記工程（ｃ）が、 絶縁材料の溶解した溶液を前記凹部内に充填させる工程
と、 前記溶液の溶媒を蒸発させることにより、前記凹部の内
面上に絶縁材料からなる第３の膜を形成し、該第３の膜
の一部で前記空隙内を充填する工程とを有する請求項６
または７に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002157970A JP3967196B2 (ja) | 2002-05-30 | 2002-05-30 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002157970A JP3967196B2 (ja) | 2002-05-30 | 2002-05-30 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003347403A true JP2003347403A (ja) | 2003-12-05 |
| JP3967196B2 JP3967196B2 (ja) | 2007-08-29 |
Family
ID=29773562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002157970A Expired - Fee Related JP3967196B2 (ja) | 2002-05-30 | 2002-05-30 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3967196B2 (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004107434A1 (ja) * | 2003-05-29 | 2004-12-09 | Nec Corporation | 配線構造およびその製造方法 |
| JP2006080400A (ja) * | 2004-09-10 | 2006-03-23 | Toshiba Corp | 半導体素子とその製造方法 |
| JP2007027347A (ja) * | 2005-07-15 | 2007-02-01 | Sony Corp | 半導体装置およびその製造方法 |
| JP2007048785A (ja) * | 2005-08-05 | 2007-02-22 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2007258457A (ja) * | 2006-03-23 | 2007-10-04 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| JP2007263649A (ja) * | 2006-03-28 | 2007-10-11 | Dainippon Printing Co Ltd | 電気信号計測用治具およびその製造方法 |
| JP2007263650A (ja) * | 2006-03-28 | 2007-10-11 | Dainippon Printing Co Ltd | 電気信号測定用治具およびその製造方法 |
| US7329601B2 (en) | 2004-03-31 | 2008-02-12 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
| JP2009147096A (ja) * | 2007-12-14 | 2009-07-02 | Panasonic Corp | 半導体装置及びその製造方法 |
| WO2011059036A1 (ja) * | 2009-11-12 | 2011-05-19 | 株式会社 アルバック | 半導体装置の製造方法 |
| WO2011059035A1 (ja) * | 2009-11-12 | 2011-05-19 | 株式会社 アルバック | 半導体装置の製造方法 |
| JP2016157921A (ja) * | 2014-12-26 | 2016-09-01 | ローム アンド ハース エレクトロニック マテリアルズ エルエルシーＲｏｈｍ ａｎｄ Ｈａａｓ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ ＬＬＣ | 電子装置の形成方法 |
| CN112563143A (zh) * | 2019-09-25 | 2021-03-26 | 长鑫存储技术有限公司 | 半导体结构制造方法 |
-
2002
- 2002-05-30 JP JP2002157970A patent/JP3967196B2/ja not_active Expired - Fee Related
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004107434A1 (ja) * | 2003-05-29 | 2004-12-09 | Nec Corporation | 配線構造およびその製造方法 |
| US7701060B2 (en) | 2003-05-29 | 2010-04-20 | Nec Corporation | Wiring structure and method for manufacturing the same |
| US8592303B2 (en) | 2003-05-29 | 2013-11-26 | Renesas Electronics Corporation | Wiring structure and method for manufacturing the same |
| US7329601B2 (en) | 2004-03-31 | 2008-02-12 | Kabushiki Kaisha Toshiba | Method of manufacturing semiconductor device |
| JP2006080400A (ja) * | 2004-09-10 | 2006-03-23 | Toshiba Corp | 半導体素子とその製造方法 |
| JP2007027347A (ja) * | 2005-07-15 | 2007-02-01 | Sony Corp | 半導体装置およびその製造方法 |
| JP2007048785A (ja) * | 2005-08-05 | 2007-02-22 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP4630756B2 (ja) * | 2005-08-05 | 2011-02-09 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| JP2007258457A (ja) * | 2006-03-23 | 2007-10-04 | Nec Electronics Corp | 半導体装置およびその製造方法 |
| JP4703456B2 (ja) * | 2006-03-28 | 2011-06-15 | 大日本印刷株式会社 | 電気信号測定用治具 |
| JP2007263649A (ja) * | 2006-03-28 | 2007-10-11 | Dainippon Printing Co Ltd | 電気信号計測用治具およびその製造方法 |
| JP2007263650A (ja) * | 2006-03-28 | 2007-10-11 | Dainippon Printing Co Ltd | 電気信号測定用治具およびその製造方法 |
| JP2009147096A (ja) * | 2007-12-14 | 2009-07-02 | Panasonic Corp | 半導体装置及びその製造方法 |
| WO2011059035A1 (ja) * | 2009-11-12 | 2011-05-19 | 株式会社 アルバック | 半導体装置の製造方法 |
| JPWO2011059036A1 (ja) * | 2009-11-12 | 2013-04-04 | 株式会社アルバック | 半導体装置の製造方法 |
| WO2011059036A1 (ja) * | 2009-11-12 | 2011-05-19 | 株式会社 アルバック | 半導体装置の製造方法 |
| JP5362029B2 (ja) * | 2009-11-12 | 2013-12-11 | 株式会社アルバック | 半導体装置の製造方法 |
| JP2016157921A (ja) * | 2014-12-26 | 2016-09-01 | ローム アンド ハース エレクトロニック マテリアルズ エルエルシーＲｏｈｍ ａｎｄ Ｈａａｓ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ ＬＬＣ | 電子装置の形成方法 |
| CN112563143A (zh) * | 2019-09-25 | 2021-03-26 | 长鑫存储技术有限公司 | 半导体结构制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3967196B2 (ja) | 2007-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8067309B2 (en) | Semiconductor device using metal nitride as insulating film and its manufacture method | |
| TWI334220B (en) | Mim capacitor integrated into the damascens structure and method of making thereof | |
| US8298911B2 (en) | Methods of forming wiring structures | |
| US7419916B2 (en) | Manufacturing method of semiconductor device | |
| US6309801B1 (en) | Method of manufacturing an electronic device comprising two layers of organic-containing material | |
| US7670946B2 (en) | Methods to eliminate contact plug sidewall slit | |
| US20040206997A1 (en) | Semiconductor memory device and method for manufacturing the same | |
| US20020079522A1 (en) | Inter-wiring-layer capacitors | |
| US6905964B2 (en) | Method of fabricating self-aligned metal barriers by atomic layer deposition on the copper layer | |
| KR20080086375A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR20190090514A (ko) | 반도체 소자 | |
| KR20010016923A (ko) | 반도체소자의 콘택 구조체 형성방법 | |
| JP2006005190A (ja) | 半導体装置 | |
| JP3967196B2 (ja) | 半導体装置及びその製造方法 | |
| KR100533971B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| US6762110B1 (en) | Method of manufacturing semiconductor device having capacitor | |
| KR20020031283A (ko) | 반도체집적회로장치 및 그 제조방법 | |
| US7332391B2 (en) | Method for forming storage node contacts in semiconductor device | |
| US20030215997A1 (en) | Method of manufacturing semiconductor device | |
| KR20080092557A (ko) | 반도체소자의 배선 형성방법 | |
| JP2000340769A (ja) | キャパシタの電極構造 | |
| US6818497B2 (en) | Method for fabricating capacitor using electrochemical deposition | |
| KR100780614B1 (ko) | 반도체 소자 제조방법 | |
| TW202347449A (zh) | 半導體裝置及其製造方法 | |
| KR100562271B1 (ko) | 반도체 소자의 캐패시터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041026 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060927 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061031 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070409 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070508 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070530 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100608 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |