WO2011059036A1 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
WO2011059036A1
WO2011059036A1 PCT/JP2010/070133 JP2010070133W WO2011059036A1 WO 2011059036 A1 WO2011059036 A1 WO 2011059036A1 JP 2010070133 W JP2010070133 W JP 2010070133W WO 2011059036 A1 WO2011059036 A1 WO 2011059036A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
hole
aluminum
semiconductor device
recess
Prior art date
Application number
PCT/JP2010/070133
Other languages
English (en)
French (fr)
Inventor
正信 畠中
Original Assignee
株式会社 アルバック
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社 アルバック filed Critical 株式会社 アルバック
Priority to JP2011540539A priority Critical patent/JPWO2011059036A1/ja
Publication of WO2011059036A1 publication Critical patent/WO2011059036A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0227—Pretreatment of the material to be coated by cleaning or etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Definitions

  • the present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device in which an aluminum wiring is formed using a CVD method.
  • the damascene method is employed for the purpose of facilitating wiring processing and improving the reliability of the wiring structure.
  • a barrier layer is first formed so as to cover the entire inner surface of the connection hole.
  • the above-described barrier layer and wiring layer that are an excess of the portion other than the inside of the connection hole are removed by CMP technology or the like. Through these steps, a wiring that fills the connection hole is formed.
  • Patent Document 1 As an example of a combination of such a barrier layer and a wiring layer, as shown in Patent Document 1, (a) a titanium nitride layer formed by a reactive sputtering method using nitrogen as a reactive gas, and (b) For example, a metal organic vapor phase epitaxy method (MOCVD method) in which MPA (1-methylpyrrolidene alane), DMEAA (Dimethylthylamine alane), DMAH (Dimethylaluminum hydride), TMAA (Trimethylalumina alane) is used as a raw material is used as a raw material.
  • MOCVD method metal organic vapor phase epitaxy method in which MPA (1-methylpyrrolidene alane), DMEAA (Dimethylthylamine alane), DMAH (Dimethylaluminum hydride), TMAA (Trimethylalumina alane) is used as a raw material is used as a raw material.
  • the titanium nitride layer is formed by the reactive sputtering method as described above (a)
  • the amount of nitrogen reaching the bottom of the connection hole is smaller than the opening of the connection hole.
  • the concentration is also lowered.
  • a Ti-rich titanium nitride layer having a relatively higher amount of titanium than the titanium nitride layer in the vicinity of the opening of the connection hole is formed at the bottom of the connection hole.
  • the aluminum layer is formed by the MOCVD method as in the above (b)
  • aluminum is preferentially adsorbed on the conductive portion such as metal Ti, so that the aluminum layer is formed on the highly conductive base portion. The growth of (Al layer) will be promoted.
  • the Al layer is preferentially grown from the base portion having a relatively high conductivity, that is, the bottom of the connection hole. . That is, if the wiring configuration is a combination of a TiN layer formed by a reactive sputtering method and an Al layer formed by MOCVD method, the embeddability in such a connection hole is improved.
  • the surface of the target substrate in wiring formation generally includes a large number of connection holes, and the hole diameter and depth of the connection holes form the size of the connection destination of the connection holes and the connection holes. In general, they are different from each other depending on the thickness of the insulating layer to be formed. If the reactive sputtering method is applied to such a large number of connection holes at once, the Ti concentration in the TiN layer differs depending on the hole diameter and depth of the connection hole, and the Ti concentration in the TiN layer The growth of the Al layer depending on the thickness also varies depending on the hole diameter and depth.
  • a Ti-rich TiN layer is formed at the bottom of a connection hole with a small hole diameter, whereas a Ti-rich TiN layer is not formed at the bottom of a connection hole with a large hole diameter. Will be disturbed. As a result, a defective filling of the Al layer formed by the MOCVD method occurs, and the reliability of the wiring having such a configuration is lowered.
  • the present invention has been made in view of the above problems, and an object of the present invention is to provide a method for manufacturing a semiconductor device in which an aluminum layer formed by a metal organic chemical vapor deposition method is embedded in a recess. It is an object of the present invention to provide a method of manufacturing a semiconductor device that can improve the reliability by enhancing the burying property of an aluminum layer formed by a phase growth method.
  • a method of manufacturing a semiconductor device includes a step of forming a recess having a bottom of the conductive layer in an insulating layer formed on the conductive layer of a semiconductor substrate, and covering the entire inner surface of the recess.
  • Forming a barrier layer in the form, and embedding an aluminum layer by at least metal organic vapor phase epitaxy in the concave portion covered with the barrier layer after the formation of the barrier layer It is a zirconium boronitride layer that exhibits conductivity on the conductive layer and also exhibits insulation on the insulating layer.
  • the inside of the recess having the conductive layer at the bottom is covered with the zirconium boronitride layer. Since only the portion in contact with the conductive layer becomes conductive and the portion in contact with the insulating layer becomes insulative, the aluminum layer grows only from the bottom of the recess in contact with the conductive layer. Moreover, even if the recesses have different shapes, sizes, and positions within the semiconductor substrate, the zirconium boronitride layer exhibits conductivity only at the bottom of the recesses. As a result, the recess is not blocked by the aluminum film grown from the side wall, and the recess can be completely filled with aluminum.
  • the step of embedding the aluminum layer includes a step of embedding a first aluminum layer in the concave portion covered with the barrier layer by metal organic vapor phase epitaxy, and the concave portion in which the first aluminum layer is embedded. And further embedding the second aluminum layer by physical vapor deposition.
  • the bottom of the conductive barrier layer can be filled with the first aluminum layer, the vicinity of the opening of the recess can be filled with the second aluminum layer, and the recess can be completely filled with aluminum.
  • the first aluminum layer is formed continuously from the formation of the zirconium boronitride layer in a vacuum system in which the zirconium boronitride layer is formed. Since the formation of the zirconium boronitride layer and the formation of the first aluminum layer are continuously performed in a common vacuum system, contact between the zirconium boronitride layer constituting the bottom of the recess and the atmosphere can be avoided. The conductivity of the recess continues to be maintained. Therefore, in the formation of the first aluminum layer subsequent to the formation of the zirconium boronitride layer, the first aluminum layer grows more reliably from the bottom of the recess. Therefore, it is possible to improve the embedding property of the aluminum layer formed by the metal organic vapor phase epitaxy method, thereby improving the reliability of the semiconductor device.
  • the zirconium boronitride layer is formed after exposing the bottom of the recess to a reducing atmosphere. Even when the bottom of the recess is formed of a conductive layer, if there is an insulating residue or the like on such a conductive layer, the conductivity of the zirconium boronitride layer on the conductive layer is impaired. In particular, when a recess is formed in the insulating layer, not only a small amount of organic components contained in the resist and the insulating layer itself become an insulating residue as described above.
  • the zirconium boronitride layer is formed after the bottom of the recess is exposed to the reducing atmosphere, organic residues on the base of the zirconium boronitride layer can be removed by reduction. Therefore, the zirconium boronitride layer at the bottom of the concave portion can exhibit the conductivity more reliably, and the embedding property of the aluminum layer formed by the metal organic vapor phase epitaxy can be more reliably improved.
  • the conductive layer is a laminate composed of a metal cap layer and a wiring layer
  • the insulating layer is an insulator laminated on the metal cap layer
  • the recess is a hole penetrating the metal cap layer.
  • the bottom of the said recessed part is the said wiring layer.
  • the embedding property of the aluminum wiring connected to the wiring layer can be remarkably improved.
  • a zirconium boronitride layer is formed after the bottom of the recess is exposed to a reducing atmosphere, even if the wiring layer is prone to oxidation, the connection between such wiring layer and the aluminum wiring It is also possible to sufficiently reduce the resistance.
  • the conductive layer is a laminate composed of a metal cap layer and a wiring layer
  • the insulating layer is an insulator laminated on the metal cap layer
  • the bottom of the recess is the metal cap layer.
  • the embedding property of the aluminum wiring connected to the metal cap layer can be remarkably improved.
  • the wiring layer constituting the conductive layer is continuously covered with the metal cap layer, the characteristics of the wiring layer can be reliably ensured regardless of the formation of the recess, the formation of the zirconium boronitride layer, or the formation of the aluminum wiring. It becomes. In other words, the degree of freedom of various conditions relating to the formation of the recess, the formation of the zirconium boronitride layer, the formation of the aluminum wiring, and the like can be expanded.
  • the semiconductor substrate is a silicon substrate
  • the conductive layer is a metal silicide layer laminated on the silicon substrate.
  • the embedding property of the aluminum wiring connected to the metal silicide layer which is the surface layer of the silicon substrate can be remarkably improved.
  • the barrier layer is a zirconium boronitride layer that includes a conductor portion in contact with the conductive layer and an insulator portion in contact with the insulating layer in a single layer.
  • the above-described effects can be obtained without increasing the number of steps required for forming the barrier layer.
  • a hole forming step (step S1), a pretreatment step of zirconium boronitride (ZrBN) (step S2), a ZrBN film forming step (step S3).
  • An aluminum film deposition process by metal organic chemical vapor deposition (MOCVD-Al deposition process: step S4), an aluminum film deposition process by physical vapor deposition (PVD-Al deposition process: step S5) ) are executed in this order.
  • MOCVD-Al deposition process MOCVD-Al deposition process: step S4
  • PVD-Al deposition process step S5
  • the semiconductor device is a semiconductor device in which aluminum can be used for contact plugs and via plugs such as memories including various RAMs and various ROMs, logic including MPUs and general-purpose logics.
  • 2A to 2D are process diagrams showing an example in which such a wiring forming method is applied to a multilayer wiring on a semiconductor substrate.
  • step S1 In the hole forming step (step S1), first, as shown in FIG. 2A, a lower insulating layer 11, a barrier layer 12, a metal wiring layer 13, and a metal cap layer 14 as a conductive layer are laminated in this order. An upper insulating layer 15 is formed on the multilayer wiring. Next, after a resist mask is formed on the upper insulating layer 15, through holes (via holes: holes H) serving as recesses that penetrate the upper insulating layer 15 are formed by a dry etching method using the resist mask as a mask. Is formed on the bottom Hb. In the illustrated example, the side surface of the hole H is provided by the insulating layer 15, and the bottom Hb of the hole H is provided by the metal cap layer 14. Therefore, only the bottom Hb of the inner surface of the hole H is conductive.
  • the lower insulating layer 11 uses an insulating film such as a silicon oxide film (SiO 2 ) or a low dielectric constant organic film formed by a film forming method such as chemical vapor deposition (CVD) or spin coating. It is possible.
  • the barrier layer 12 uses a barrier film such as a titanium nitride film (TiN film) or a zirconium boronitride film (ZrBN film) formed by a film forming method such as a physical vapor deposition method (PVD method) or a CVD method. It is possible.
  • the metal wiring layer 13 can be a metal film such as an aluminum film (Al film), a copper film (Cu film), or a tungsten film (W film) formed by a film forming method such as a PVD method or a plating method. It is.
  • a metal cap film such as a zirconium boronitride film or a zirconium boride film formed by various film forming methods such as a PVD method and a CVD method.
  • the upper insulating layer 15 that is the target for forming the hole H include a silicon oxide film (SiO 2 ), a silicon oxide film to which phosphorus is added, a silicon oxide film to which boron is added, and a low dielectric constant organic film. It is possible to use an insulating film. Further, as a method for forming such an upper insulating layer 15, various film forming methods such as a chemical vapor deposition method (CVD method), a spin coating method and the like can be cited, and a method suitable for a target wiring structure. However, what is necessary is just to be suitably selected from these methods.
  • CVD method chemical vapor deposition method
  • spin coating method a spin coating method
  • the semiconductor substrate having the holes H is placed in a reducing atmosphere, and a part of the metal cap layer 14 that is the bottom Hb of the holes H is reduced. Exposed to the atmosphere.
  • organic components contained in the resist mask, organic by-products generated by the dry etching method, and organic components contained in the low dielectric constant organic film itself Various organic components such as these components are not a little, and a residue is formed at the bottom Hb of the hole H.
  • the bottom Hb of the hole H is exposed to a reducing atmosphere that makes it possible to remove such residues on the bottom Hb of the hole H. If such a reduction treatment is applied to the bottom Hb of the hole H, the organic residue at the bottom Hb of the hole H becomes a volatile gas and is removed from the semiconductor substrate.
  • a gas atmosphere composed of hydrogen gas or ammonia gas, or a plasma atmosphere containing hydrogen ions or hydrogen radicals can be used.
  • the above-described reducing gas is supplied into a vacuum chamber on which a semiconductor substrate is placed. Further, hydrogen gas or ammonia is excited to an excitation source such as a microwave source. A mode in which the generated plasma is generated in the same vacuum chamber may be mentioned, and a method corresponding to the target organic residue may be appropriately selected from these modes.
  • the hydrogen radical is used, the reduction treatment described above can be performed under the following conditions.
  • a ZrBN layer 16 as a barrier layer is formed so as to cover the entire inner surface of the hole H.
  • the ZrBN layer 16 is a film having a high barrier property that suppresses diffusion of aluminum atoms to the upper insulating layer 15 and diffusion of moisture and the like from the upper insulating layer 15 into the hole H, and is a metal cap that is a conductor.
  • the portion of the ZrBN layer 16 (conductor portion 16a) on the metal cap layer 14 exhibits a specific resistance value of 5 to 8 ⁇ ⁇ cm
  • the ZrBN on the upper insulating layer 15 It can be mentioned that the portion of the layer 16 (insulator portion 16b) exhibits a specific resistance value of 10 2 ⁇ ⁇ cm or more.
  • a method for forming such a ZrBN layer 16 for example, nitrogen radicals are introduced into the vacuum chamber while Zr (BH 4 ) 4 is supplied into the vacuum chamber on which the semiconductor substrate is placed by bubbling with argon gas.
  • ZrBN layer 16 is formed by the supply.
  • atomic layer deposition in which Zr (BH 4 ) 4 is intermittently supplied into a vacuum chamber on which a semiconductor substrate is placed and nitrogen radicals are supplied into the vacuum chamber to form a ZrBN layer 16.
  • ALD Atomic Layer Deposition
  • a sputtering method in which one target selected from the group consisting of zirconium, zirconium nitride, and zirconium boride and a target mainly composed of boron nitride are used in a vacuum chamber on which a semiconductor substrate is placed.
  • a sputtering method in which the ZrBN layer 16 is formed by the above-described method is also included.
  • the above-described ZrBN layer 16 can be obtained under the following conditions.
  • step S4 the first aluminum layer 17 is buried in the hole H covered with the ZrBN layer 16 by the MOCVD method.
  • the MOCVD-Al film forming process subsequent to the ZrBN film forming process, the first aluminum layer 17 is buried in the hole H covered with the ZrBN layer 16 by the MOCVD method.
  • the previously formed ZrBN layer 16 is not exposed to the atmosphere, and the ZrBN layer 16 is formed in a vacuum system in which the ZrBN layer 16 is formed.
  • the first aluminum layer 17 is formed continuously from the formation.
  • a ZrBN layer 16 is formed by using a cluster type apparatus in which a vacuum chamber in which the ZrBN layer 16 is formed and a vacuum chamber in which the first aluminum layer 17 is formed are connected to one vacuum transfer chamber.
  • the semiconductor substrate thus formed is transferred from the vacuum chamber for the ZrBN layer 16 to the vacuum chamber for the first aluminum layer 17 through the vacuum transfer chamber.
  • the ZrBN layer 16 serving as a barrier layer covering the hole H exhibits conductivity only at the bottom Hb of the hole H. . Therefore, even if the holes H have different shapes and sizes, the first aluminum layer grows from the bottom Hb of the hole H in the formation of the first aluminum layer 17 following the formation of the ZrBN layer 16. . Therefore, it is possible to improve the embedding property of the first aluminum layer 17 formed by the MOCVD method.
  • Examples of the organoaluminum compound that is a raw material for the first aluminum layer 17 include MPA (1-methylpyrrolidene alane), DMEAA (dimethylthylamane alane), DMAH (dimethylaluminum hydride), and TMAA (trimethylalumine). It is.
  • MPA 1,3-methylpyrrolidene alane
  • DMEAA dimethylthylamane alane
  • DMAH dimethylaluminum hydride
  • TMAA trimethylalumine
  • the second aluminum layer 18 is formed on the surface of the semiconductor substrate by the sputtering method from the state where most of the holes H are filled with the first aluminum layer 17.
  • the temperature of the semiconductor substrate is maintained at 380 ° C. to 450 ° C., and the fluidity of aluminum is used for filling the holes H.
  • the portion of the hole H that is not filled with the first aluminum layer 17 is completely filled with the second aluminum layer 18. Thereafter, a resist mask is formed on the second aluminum layer 18, and a dry etching method using the resist mask as a mask is applied to the second aluminum layer 18, whereby the metal cap layer 14 and the upper insulating layer are formed. 15 is formed.
  • the following effects can be obtained. (1) In the hole H when the first aluminum layer 17 is buried, only the bottom Hb of the hole H becomes conductive due to the dependency of the base inherent to the ZrBN layer. Since the ZrBN layer 16 and the first aluminum layer 17 are continuously formed in a common vacuum system, contact between the ZrBN layer 16 constituting the bottom Hb of the hole H and the atmosphere can be avoided. The conductivity at the bottom Hb of H will continue to be maintained. As a result, even if the holes H have different shapes and sizes, the ZrBN layer 16 covering the holes H exhibits conductivity only at the bottom Hb of the hole H.
  • the first aluminum layer 17 is formed from the bottom Hb of the hole H in the formation of the first aluminum layer 17 following the formation of the ZrBN layer 16. Will grow. Therefore, it is possible to improve the embedding property of the first aluminum layer 17 formed by the MOCVD method, and thus it is possible to improve the reliability of the semiconductor device.
  • the ZrBN layer 16 Since the ZrBN layer 16 is formed after the bottom Hb of the hole H is exposed to a reducing atmosphere, organic residues on the underlayer of the ZrBN layer 16 can be removed by reduction. Therefore, the ZrBN layer 16 at the bottom Hb of the hole H exhibits the conductivity more reliably, and the embedding property of the first aluminum layer 17 formed by the MOCVD method can be more reliably improved. .
  • the second aluminum layer 18 is formed by utilizing the fluidity of aluminum. Therefore, even when the first aluminum layer 17 is formed on a part of the insulator portion 16 b in the ZrBN layer 16, the uneven shape due to the first aluminum layer 17 is planarized by the second aluminum layer 18. Will be. As a result, the wiring processing on the second aluminum layer 18 can be facilitated, and the reliability of the wiring structure including the second aluminum layer 18 can be improved.
  • FIGS. 3A to 3D correspond to FIGS. 2A to 2D described in the first embodiment, respectively. That is, FIG. 2A is a process diagram showing a hole forming process (step S1) and a ZrBN pretreatment process (step S2), and FIG. 2B is a process chart showing a ZrBN film forming process.
  • FIG. 2C is a process diagram showing the MOCVD-Al film forming process, and FIG. 2D is a process chart showing the PVD-Al film forming process.
  • a through hole (via hole: hole H) as a recess penetrating the upper insulating layer 15 and the metal cap layer 14 is formed.
  • a metal wiring layer 13 as a conductive layer is formed on the bottom Hb.
  • the side surface of the hole H is provided by the insulating layer 15, and the bottom Hb of the hole H is provided by the metal wiring layer 13. Therefore, only the bottom Hb of the inner surface of the hole H is conductive.
  • step S2 the semiconductor substrate having the holes H is placed in a reducing atmosphere, and the bottom Hb of the holes H is obtained. A part of the metal wiring layer 13 is exposed to a reducing atmosphere.
  • such a residue on the bottom Hb of the hole H can be removed, and the atmosphere of the hole H can be reduced to an atmosphere that can reduce the metal oxide grown on the bottom Hb of the hole H.
  • the bottom Hb will be exposed.
  • the organic residue at the bottom Hb of the hole H is removed from the semiconductor substrate as a volatile gas, and the surface of the metal wiring layer 13 is also removed. Will be reduced to a metal having the same characteristics as the bulk.
  • Examples of such a reducing atmosphere include a gas atmosphere composed of hydrogen gas and ammonia gas, and a plasma atmosphere containing hydrogen ions and hydrogen radicals, as in the first embodiment.
  • a ZrBN layer as a barrier layer is formed so as to cover the entire inner surface of the hole H as shown in FIG. 16 is formed.
  • the organic residue in the base of the ZrBN layer 16 is removed by reduction, and further, the metal wiring layer The metal oxide at 13 is also removed by the reduction, and the ZrBN layer 16 at the bottom Hb of the hole H will more reliably exhibit conductivity.
  • the conductivity of the bottom Hb in the hole H can be secured, and the conductivity of the ZrBN layer 16 stacked thereon can be secured. Therefore, when forming the hole H, it is not necessary to intentionally leave the metal cap layer 14 which is a thin film, and the hole H can be formed in such a manner as to penetrate the metal cap layer 14. Therefore, when the hole H is formed, the range of the thickness of the resist mask, the etching selectivity between the resist mask and the upper insulating layer 15, the etching time in the dry etching method, the gas type used for the etching, etc. The range can be expanded in various processing conditions.
  • the first hole is formed in the hole H covered with the ZrBN layer 16 by the MOCVD method.
  • An aluminum layer 17 is embedded.
  • the second aluminum layer 18 is formed on the surface of the semiconductor substrate by sputtering from the state in which most of the holes H are filled with the first aluminum layer 17.
  • the following effects can be obtained in addition to the above (1) to (3).
  • the metal wiring layer 13 with poor oxidation resistance is the bottom Hb of the hole H, the metal oxide that can be formed on the surface of the metal wiring layer 13 is removed by the ZrBN pretreatment process (step S2). Therefore, the conductivity of the conductor portion 16a of the ZrBN layer 16 can be secured.
  • the hole H it is not necessary to intentionally leave the metal cap layer 14 which is a thin film, and the hole H can be formed by penetrating the metal cap layer 14. That is, when the hole H is formed, the resist mask thickness range, the etching selection ratio between the resist mask and the upper insulating layer 15, the etching time in the dry etching method, the gas type used for the etching, etc. This range can be expanded under the processing conditions.
  • the bottom Hb (metal wiring layer 13) and a part of the side wall (metal cap layer 14) continuous from the bottom Hb are configured as a conductive laminate. In the vicinity of the conductor region, a part of the side wall is expanded. Therefore, the growth from near the bottom of the first aluminum layer 17 is also accelerated in a part of the side wall.
  • FIGS. 4A to 4D correspond to FIGS. 2A to 2D described in the first embodiment, respectively. That is, FIG. 4A is a process diagram showing a hole forming process (step S1) and a ZrBN pretreatment process (step S2), and FIG. 4B is a process chart showing a ZrBN film forming process.
  • FIG. 4C is a process diagram showing the MOCVD-Al film forming process, and FIG. 4D is a process chart showing the PVD-Al film forming process.
  • step S1 in the third embodiment first, as shown in FIG. 4A, a metal silicide layer 21 is formed on the surface layer of a silicon substrate S as a semiconductor substrate, and the metal silicide layer A hard mask layer 22 and an insulating layer 23 are formed in this order on 21. Next, after a resist mask is formed on the insulating layer 23, through holes (contact holes: holes H) serving as recesses penetrating the insulating layer 23 are formed on the metal silicide layer 21 by dry etching using the resist mask as a mask. Formed in the shape of the bottom Hb.
  • the side surface of the hole H is provided by the insulating layer 23 and the hard mask layer 22, and the bottom Hb of the hole H is provided by the metal silicide layer 21. Therefore, only the bottom Hb of the inner surface of the hole H is conductive.
  • the metal silicide layer 21 is a titanium silicide film, a cobalt silicide film, a nickel silicide film or the like formed by a CVD method, and has a resistance value of several tens of ⁇ ⁇ cm and a thickness of several tens of ⁇ at 20 nm. A film which becomes / ⁇ can be used.
  • the hard mask layer 22 is a mask used when forming a trench in the silicon substrate S, and a silicon nitride film formed by a CVD method can be used.
  • various insulating films such as a silicon oxide film to which SiO 2 and phosphorus are added, a silicon oxide film to which boron is added, and the like are used as in the first embodiment. It is possible to use. Further, as a method for forming the insulating layer 23, various film forming methods such as a CVD method and a spin coating method can be used as in the first embodiment.
  • the semiconductor substrate having the hole H is placed in a reducing atmosphere, and the hole H is formed. A part of the metal silicide layer 21 which is the bottom Hb is exposed to a reducing atmosphere.
  • a ZrBN layer 16 as a barrier layer is formed so as to cover the entire inner surface of the hole H.
  • the first aluminum layer 17 is buried in the hole H covered with the ZrBN layer 16 by MOCVD.
  • the second aluminum layer 18 is formed on the surface of the semiconductor substrate by the sputtering method from the state where most of the holes H are filled with the first aluminum layer 17.
  • the following effects can be obtained in addition to the above (1) to (3).
  • the embeddability of the aluminum wiring to which the metal silicide layer 21 is connected that is, the contact wiring can be improved.
  • the insulating layer constituting the hole H is a laminated structure composed of the hard mask layer 22 and the insulating layer 23, only the bottom Hb of the hole H surrounded by them is made of a conductor. In this case, the embedding property of the aluminum wiring can be improved.
  • each of the upper insulating layer 15, the metal cap layer 14, and the metal wiring layer 13 is embodied as a single layer structure, but this is changed.
  • each of these layers may be embodied as a multilayer structure while maintaining its function. With such a configuration, the application range of the upper insulating layer 15, the metal cap layer 14, and the metal wiring layer 13 can be expanded.
  • the first aluminum layer 17 is configured to fill most of the depth direction with respect to the hole H.
  • the hole H may be sufficiently filled by the second aluminum layer 18.
  • the first aluminum layer 17 may be only filled with, for example, half or less of the hole H in the depth direction.
  • the ZrBN pretreatment step is performed before the ZrBN film forming step. However, if the bottom of the recess has sufficient conductivity before the ZrBN layer is formed, such a ZrBN pretreatment step is performed. Processing steps may be omitted.
  • the concave portion is embodied as a hole H such as a via hole or a contact hole, but the concave portion may be embodied as a groove such as a wiring groove formed in the dual damascene method.

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

導電層（１３）が凹部（Ｈ）の底に露出するように絶縁層（１５）に凹部（Ｈ）を形成する。凹部（Ｈ）の内面全体を覆うバリア層（１６）を形成する。バリア層（１６）は、導電層（１３）上では導電性を発現し、絶縁層（１５）上では絶縁性を発現する硼窒化ジルコニウム層である。バリア層（１６）の形成後、凹部（Ｈ）に有機金属気相成長法によりアルミニウム層（１７）を埋め込む。

Description

半導体装置の製造方法
　本発明は、半導体装置の製造方法、特にＣＶＤ法を用いてアルミニウム配線が形成されてなる半導体装置の製造方法に関するものである。
　微細化や多層化が進む半導体装置の製造方法では、配線加工を容易にすること、配線構造の信頼性を向上すること等、それらを目的としてダマシン法が採用されている。ダマシン法によって接続孔に配線が形成される際にはまず、接続孔の内面全体が覆われるようにバリア層が形成される。続いて接続孔内が充填されるように配線層が形成された後に、接続孔内を除いた部分の余剰となる上記バリア層及び配線層がＣＭＰ技術等によって除去される。そしてこれらの工程を経て、接続孔内を充填するような配線が形成される。このようなバリア層と配線層との組み合わせの一例には、特許文献１に示されるように、（ａ）窒素が反応ガスとなる反応性スパッタリング法によって形成される窒化チタン層と、（ｂ）例えばＭＰＡ（１－Ｍｅｔｈｙｌｐｙｒｒｏｌｉｄｉｎｅ　ａｌａｎｅ）、ＤＭＥＡＡ（Ｄｉｍｅｔｈｙｌｅｔｈｙｌａｍｉｎｅ　ａｌａｎｅ）、ＤＭＡＨ（Ｄｉｍｅｔｈｙｌａｌｕｍｉｎｕｍ ｈｙｄｒｉｄｅ）、ＴＭＡＡ（Ｔｒｉｍｅｔｈｙｌａｍｉｎｅ　ａｌａｎｅ）が原料となる有機金属気相成長法（ＭＯＣＶＤ法）によって形成されるアルミニウム層との組み合わせが知られている。
　上記（ａ）のような反応性スパッタリング法により窒化チタン層を形成すると、接続孔の底に到達する窒素の量が接続孔の開口と比較して少なくなるために、接続孔の底で窒素の濃度も低くなる。その結果、接続孔の開口付近の窒化チタン層よりもチタンの量が相対的に高いＴｉリッチな窒化チタン層が接続孔の底に形成されることとなる。一方、上記（ｂ）のようなＭＯＣＶＤ法によりアルミニウム層を形成すると、アルミニウムは金属Ｔｉのような導電性を有した部分に優先的に吸着するために、導電性の高い下地部分にてアルミニウム層（Ａｌ層）の成長が促進されることとなる。
　そのため上述したようなＴｉＮ層を下地として上記ＭＯＣＶＤ法が実行されることとなれば、比較的に高い導電性を有する下地部分、すなわち接続孔の底から優先的にＡｌ層が成長することとなる。つまり反応性のスパッタリング法によって形成されるＴｉＮ層と、ＭＯＣＶＤ法によって形成されるＡｌ層との組み合わせからなる配線構成であれば、こうした接続孔に対する埋め込み性が向上されることとなる。
特開２００５－３４０８３０号公報
　ところで、バリア層にＴｉＮ層を用いた場合には、接続孔の側壁にもＴｉＮが成膜され、側壁からもＡｌ膜が成長する。ここで、接続孔のアスペクト比（＝深さ／直径）が高い場合には、接続孔底部周辺で十分にＡｌ膜が成長する前に側壁から成長したＡｌ膜が接続孔を塞いでしまい、接続孔にＡｌを十分に埋め込むことができないという問題点があった。
　また、配線形成における対象基板の表面には多数の接続孔が含まれることが一般的であり、また接続孔の孔径や深さが、接続孔の接続先となる領域のサイズや接続孔が形成される絶縁層の膜厚に応じて互いに異なることも一般的である。上記反応性のスパッタリング法がこうした多数の接続孔に一度に適用されるとなれば、ＴｉＮ層におけるＴｉ濃度が接続孔の孔径や深さに応じて異なることとなってしまい、ＴｉＮ層におけるＴｉ濃度に依存するＡｌ層の成長も孔径や深さに応じて異なることになってしまう。例えば孔径の小さい接続孔の底ではＴｉリッチのＴｉＮ層が形成される一方、孔径の大きい接続孔の底ではＴｉリッチなＴｉＮ層が形成されなくなるために、孔径の大きい接続孔においてＡｌ層の成長が阻害されることになってしまう。その結果、ＭＯＣＶＤ法によって形成されるＡｌ層の埋め込み不良が発生することとなり、こうした構成からなる配線の信頼性を低下させることとなる。
　本発明は、上記問題に鑑みてなされたものであり、その目的は、有機金属気相成長法によって形成されるアルミニウム層が凹部に埋め込まれてなる半導体装置の製造方法であって、有機金属気相成長法によって形成されるアルミニウム層の埋め込み性を高めることによって信頼性を向上可能にする半導体装置の製造方法を提供することである。
　上記課題を解決するための手段及びその作用効果を以下に記載する。
　本発明の第１の態様に従う半導体装置の製造方法は、半導体基板の導電層上に形成された絶縁層に、前記導電層を底に有する凹部を形成する工程と、前記凹部の内面全体を覆うかたちにバリア層を形成する工程と、前記バリア層の形成後に前記バリア層に覆われた前記凹部に少なくとも有機金属気相成長法によりアルミニウム層を埋め込む工程ととを備え、前記バリア層は、前記導電層上では導電性を発現し、且つ前記絶縁層上では絶縁性を発現する硼窒化ジルコニウム層である。
　第１の態様によればまず、導電層を底に有する凹部の内部が硼窒化ジルコニウム層によって覆われることになる。そして、導電層に接する部分のみが導電性となり、絶縁層に接する部分は絶縁性となるので、導電層と接する凹部の底部のみからアルミニウム層が成長する。しかも、形状、サイズ、半導体基板内における位置が互いに異なる凹部であっても、硼窒化ジルコニウム層が凹部の底でのみ導電性を発現することとなる。その結果、側壁から成長したアルミニウム膜により凹部が塞がれることがなく、凹部内をアルミニウムで完全に埋め込むことができる。
　一例では、前記アルミニウム層を埋め込む工程は、前記バリア層に覆われた前記凹部に有機金属気相成長法により第１のアルミニウム層を埋め込む工程と、前記第１のアルミニウム層が埋め込まれた前記凹部に物理的気相成長法により第２のアルミニウム層を更に埋め込む工程とを備える。
　この場合、導電性を有するバリア層の底を第１のアルミニウム層で埋め、凹部の開口付近を第２のアルミニウム層で埋めることができ、凹部をアルミニウムで完全に埋め込むことができる。
　一例では、前記硼窒化ジルコニウム層が形成される真空系にて同硼窒化ジルコニウム層の形成から連続して前記第１のアルミニウム層が形成される。
　硼窒化ジルコニウム層の形成と第１のアルミニウム層の形成とが、共通する真空系にて連続的に行われるために、凹部の底を構成する硼窒化ジルコニウム層と大気等との接触が回避でき、凹部の導電性が保持され続ける。よって、硼窒化ジルコニウム層の形成に続く第１のアルミニウム層の形成では、凹部の底から、第１のアルミニウム層がより確実に成長することとなる。したがって、有機金属気相成長法によって形成されるアルミニウム層の埋め込み性を向上させることが可能となり、ひいては半導体装置の信頼性を向上させることが可能になる。
　一例では、前記バリア層を形成する工程では、前記凹部の底を還元性の雰囲気に曝した後に前記硼窒化ジルコニウム層を形成する。
　凹部の底が導電層によって構成される場合であっても、こうした導電層上に絶縁性の残渣等があっては、導電層上の硼窒化ジルコニウム層の導電性が損なわれることとなる。特に絶縁層に凹部を形成する際には、レジストや絶縁層そのものに含まれる有機系の成分が少なからず上述したような絶縁性の残渣となってしまう。この点、凹部の底が還元性の雰囲気に曝された後に硼窒化ジルコニウム層が形成されることから、硼窒化ジルコニウム層の下地における有機系の残渣が還元によって除去可能になる。それゆえに、凹部の底における硼窒化ジルコニウム層が導電性をより確実に発現させることとなり、有機金属気相成長法によって形成されるアルミニウム層の埋め込み性をより確実に向上させることが可能となる。
　一例では、前記導電層がメタルキャップ層と配線層とからなる積層体であり、前記絶縁層が前記メタルキャップ層に積層される絶縁体であり、前記凹部が前記メタルキャップ層を貫通する孔であって、当該凹部の底が前記配線層である。
　この層構造の場合、配線層に接続されるアルミニウム配線の埋め込み性が顕著に向上可能になる。特に、凹部の底が還元性の雰囲気に曝された後に硼窒化ジルコニウム層が形成されるとなれば、配線層が酸化されやすい場合であっても、こうした配線層とアルミニウム配線との間の接続抵抗が十分に低減させることも可能となる。
　一例では、前記導電層がメタルキャップ層と配線層とからなる積層体であり、前記絶縁層が前記メタルキャップ層に積層される絶縁体であり、前記凹部の底が前記メタルキャップ層である。
　この層構造の場合、メタルキャップ層に接続されるアルミニウム配線の埋め込み性が顕著に向上可能になる。また導電層を構成する配線層がメタルキャップ層に覆われ続けるために、凹部の形成、硼窒化ジルコニウム層の形成、アルミニウム配線の形成に関わらず、同配線層の特性が確実に担保されることとなる。言い換えれば、凹部の形成、硼窒化ジルコニウム層の形成、アルミニウム配線の形成、これらに関わる各種条件の自由度が拡張可能にもなる。
　一例では、前記半導体基板がシリコン基板であり、前記導電層が前記シリコン基板に積層された金属シリサイド層である。
　この層構造の場合、シリコン基板の表層である金属シリサイド層に接続されるアルミニウム配線の埋め込み性が顕著に向上可能になる。
　一例では、バリア層は、導電層に接触する導電体部分と、絶縁層に接触する絶縁体部分とを単一層内に含む硼窒化ジルコニウム層である。この場合、バリア層の形成に要する工程数を増やすことなく、上記の作用効果を得ることができる。
配線形成方法の各工程の流れを示すフローチャート。 （ａ）（ｂ）（ｃ）（ｄ）第一の実施の形態の配線形成方法における各工程を示す工程図。 （ａ）（ｂ）（ｃ）（ｄ）第二の実施の形態の配線形成方法における各工程を示す工程図。 （ａ）（ｂ）（ｃ）（ｄ）第三の実施の形態の配線形成方法における各工程を示す工程図。
　（第一の実施形態）
　以下、本発明を具体化した第一の実施形態について図１を参照して説明する。図１に示されるように、半導体装置の製造方法としての配線形成方法では、ホール形成工程（ステップＳ１）、硼窒化ジルコニウム（ＺｒＢＮ）の前処理工程（ステップＳ２）、ＺｒＢＮ成膜工程（ステップＳ３）、有機金属気相成長法によるアルミニウム膜の成膜工程（ＭＯＣＶＤ－Ａｌ成膜工程：ステップＳ４）、物理的気相成長法によるアルミニウム膜の成膜工程（ＰＶＤ－Ａｌ成膜工程：ステップＳ５）がこの順に実行される。なお半導体装置とは、例えば各種ＲＡＭや各種ＲＯＭを含むメモリ、ＭＰＵや汎用ロジックを含むロジック等、コンタクトプラグやビアプラグにアルミニウムが採用され得る半導体装置である。図２（ａ）～（ｄ）は、こうした配線形成方法が半導体基板における多層配線上に適用された一例を示す工程図である。
　ホール形成工程（ステップＳ１）ではまず、図２（ａ）に示されるように、下層絶縁層１１、バリア層１２、金属配線層１３、導電層としてのメタルキャップ層１４がこの順に積層されてなる多層配線上に、上層絶縁層１５が形成される。次いで上層絶縁層１５上にレジストマスクが形成された後に、当該レジストマスクがマスクとなるドライエッチング法によって、上層絶縁層１５を貫通する凹部としての貫通孔（ビアホール：ホールＨ）がメタルキャップ層１４を底Ｈｂに有するかたちに形成される。図示した例では、ホールＨの側面は絶縁層１５により提供され、ホールＨの底Ｈｂはメタルキャップ層１４により提供される。よって、ホールＨの内面のうち底Ｈｂのみが導電性である。
　なお下層絶縁層１１は、化学的気相成長法（ＣＶＤ法）やスピンコート法等の成膜方法によって形成される、シリコン酸化膜（ＳｉＯ２）や低誘電率有機膜等の絶縁膜を用いることが可能である。バリア層１２は、物理的気相成長法（ＰＶＤ法）やＣＶＤ法等の成膜方法によって形成される、窒化チタン膜（ＴｉＮ膜）、硼窒化ジルコニウム膜（ＺｒＢＮ膜）等のバリア膜を用いることが可能である。金属配線層１３は、ＰＶＤ法やめっき法等の成膜方法によって形成される、アルミニウム膜（Ａｌ膜）、銅膜（Ｃｕ膜）、タングステン膜（Ｗ膜）等の金属膜を用いることが可能である。メタルキャップ層１４としては、ＰＶＤ法やＣＶＤ法等、各種の成膜方法によって形成される、硼窒化ジルコニウム膜や硼化ジルコニウム膜等のメタルキャップ膜を用いることが可能である。
　ホールＨが形成される対象である上層絶縁層１５としては、シリコン酸化膜（ＳｉＯ２）、リンが添加されたシリコン酸化膜、硼素が添加されたシリコン酸化膜、低誘電率有機膜等、各種の絶縁膜を用いることが可能である。またこうした上層絶縁層１５の形成方法としては、化学的気相成長法（ＣＶＤ法）、スピンコート法等、これもまた各種の成膜方法が挙げられて、対象となる配線構造に適した方法がこれらの方法のうちから適宜選択されるものであればよい。
　ホール形成工程に続くＺｒＢＮ前処理工程（ステップＳ２）では、ホールＨを有する半導体基板が還元性の雰囲気下に置かれて、ホールＨの底Ｈｂであるメタルキャップ層１４の一部が還元性の雰囲気に曝される。上層絶縁層１５にホールＨが形成される際には、レジストマスクに含まれる有機系の成分、ドライエッチング法によって生成される有機系の副生成物、低誘電率有機膜そのものに含まれる有機系の成分等、各種の有機系の成分が少なからずホールＨの底Ｈｂで残渣となってしまう。このＺｒＢＮ前処理工程では、ホールＨの底Ｈｂにおけるこうした残渣を除去可能にする還元性の雰囲気に、同ホールＨの底Ｈｂが曝されることとなる。こうした還元処理がホールＨの底Ｈｂに施されることとなれば、ホールＨの底Ｈｂにおける有機系の残渣が揮発性のガスとなって半導体基板から除去されることとなる。
　このような還元性の雰囲気としては、水素ガスやアンモニアガスから構成されるガス雰囲気、水素イオンや水素ラジカルを含むプラズマ雰囲気を用いることが可能である。またこうした還元性の雰囲気の形成方法としては、半導体基板が載置される真空チャンバ内に上述した還元性のガスが供給される態様、さらには水素ガスやアンモニアがマイクロ波源等の励起源に励起されてなるプラズマが同真空チャンバ内に生成される態様が挙げられて、対象となる有機系の残渣に応じた方法がこれらの態様のうちから適宜選択されるものであればよい。例えば上記水素ラジカルが用いられる場合であれば、以下の条件によって上述した還元処理が可能となる。
・基板温度：１００℃～２５０℃
・水素ガス流量：２００ｓｃｃｍ
・アルゴンガス流量：３０ｓｃｃｍ
・マイクロ波出力：１００Ｗ
・処理圧力：５０～５００Ｐａ
　ＺｒＢＮ前処理工程に続くＺｒＢＮ成膜工程（ステップＳ３）では、図２（ｂ）に示されるように、ホールＨの内面全体を覆うかたちにバリア層としてのＺｒＢＮ層１６が形成される。ここにおけるＺｒＢＮ層１６は、上層絶縁層１５に対するアルミニウム原子の拡散や上層絶縁層１５からホールＨ内への水分等の拡散を抑制する高いバリア性を有する膜であって、導電体であるメタルキャップ層１４上では導電性を発現し、且つ上層絶縁層１５上では絶縁性を発現する膜である。このような電気導電率の指標としては、例えばメタルキャップ層１４上におけるＺｒＢＮ層１６の部分（導電体部分１６ａ）が５～８μΩ・ｃｍの比抵抗値を示し、また上層絶縁層１５上におけるＺｒＢＮ層１６の部分（絶縁体部分１６ｂ）が１０２Ω・ｃｍ以上の比抵抗値を示すことが挙げられる。
　なおホールＨの底Ｈｂがメタルキャップ層１４によって構成される場合であっても、こうしたメタルキャップ層１４上に絶縁性の残渣等があっては、メタルキャップ層１４上のＺｒＢＮ層１６の導電性が損なわれることとなる。特に上記上層絶縁層１５にホールＨが形成される際には、レジストや上層絶縁層１５そのものに含まれる有機系の成分が少なからず上述したような絶縁性の残渣となってしまう。この点、本実施形態では、このＺｒＢＮ層１６の形成に先立ってホールＨの底Ｈｂが還元性の雰囲気に曝されているために、ＺｒＢＮ層１６の下地における有機系の残渣がこれの還元によって除去されて、ホールＨの底ＨｂにおけるＺｒＢＮ層１６が導電性をより確実に発現可能となる。
　このようなＺｒＢＮ層１６の形成方法としては、例えば半導体基板が載置される真空チャンバ内に、アルゴンガスによるバブリング法によってＺｒ（ＢＨ４）４が供給されつつ、同真空チャンバ内に窒素ラジカルが供給されることによってＺｒＢＮ層１６が形成されるといったＣＶＤ法が挙げられる。また半導体基板が載置される真空チャンバ内にＺｒ（ＢＨ４）４が間欠的に供給されつつ、同真空チャンバ内に窒素ラジカルが供給されることによってＺｒＢＮ層１６が形成されるといった原子層蒸着法（ＡＬＤ：Ａｔｏｍｉｃ　Ｌａｙｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）も挙げられる。さらにまた、半導体基板が載置される真空チャンバ内において、ジルコニウムと窒化ジルコニウムとホウ化ジルコニウムとからなる群から選択される一つのターゲットと、窒化ホウ素を主成分とするターゲットとが用いられるスパッタリング法によってＺｒＢＮ層１６が形成されるといったスパッタリング方法も挙げられる。例えば上記ＣＶＤ法が用いられる場合であれば、以下の条件によって上述したＺｒＢＮ層１６を得ることが可能となる。
・基板温度：２４０℃
・Ｚｒ（ＢＨ４）４供給方法：アルゴンガスがキャリアガスとなるバブリング法
・Ｚｒ（ＢＨ４）４供給量：１００ｓｃｃｍ
・Ｎ２ガス供給量：１００ｓｃｃｍ
・マイクロ波出力：５００Ｗ
・処理圧力：７００Ｐａ
　ＺｒＢＮ成膜工程に続くＭＯＣＶＤ－Ａｌ成膜工程（ステップＳ４）では、ＺｒＢＮ層１６の覆われたホールＨ内にＭＯＣＶＤ法によって第１のアルミニウム層１７が埋め込まれる。この第１のアルミニウム層１７が形成される際には、先行して形成されたＺｒＢＮ層１６が大気等に曝されることなく、且つＺｒＢＮ層１６が形成される真空系にて同ＺｒＢＮ層１６の形成から連続して第１のアルミニウム層１７が形成される。例えば上記ＺｒＢＮ層１６が形成される真空チャンバと上記第１のアルミニウム層１７が形成される真空チャンバとが１つの真空搬送チャンバに連結されたクラスター型の装置が用いられて、ＺｒＢＮ層１６が形成された半導体基板は、真空搬送チャンバを介して、ＺｒＢＮ層１６用の真空チャンバから第１のアルミニウム層１７用の真空チャンバへと搬送される。こうした構成であれば、ＺｒＢＮ層１６と第１のアルミニウム層１７とが共通する真空系で連続的に形成されるために、ホールＨの底Ｈｂを構成するＺｒＢＮ層１６と大気等との接触が回避可能となり、ホールＨの底Ｈｂにおける酸化が抑えられてそれの導電性がより確実に保持され続けることとなる。
　その結果、形状、サイズ、半導体基板における位置が互いに異なるホールＨであっても、同ホールＨを覆うバリア層としてのＺｒＢＮ層１６が、ホールＨの底Ｈｂでのみ導電性を発現することとなる。よって、形状やサイズが互いに異なるホールＨであっても、ＺｒＢＮ層１６の形成に続く第１のアルミニウム層１７の形成では、ホールＨの底Ｈｂから、第１のアルミニウム層が成長することとなる。したがって、ＭＯＣＶＤ法によって形成される第１のアルミニウム層１７の埋め込み性を向上させることが可能となる。
　このような第１のアルミニウム層１７の原料である有機アルミニウム化合物としては、例えばＭＰＡ（１－Ｍｅｔｈｙｌｐｙｒｒｏｌｉｄｉｎｅ　ａｌａｎｅ）、ＤＭＥＡＡ（Ｄｉｍｅｔｈｙｌｅｔｈｙｌａｍｉｎｅ　ａｌａｎｅ）、ＤＭＡＨ（Ｄｉｍｅｔｈｙｌａｌｕｍｉｎｕｍ ｈｙｄｒｉｄｅ）、ＴＭＡＡ（Ｔｒｉｍｅｔｈｙｌａｍｉｎｅ　ａｌａｎｅ）を用いることが可能である。例えばＭＰＡを用いる場合であれば、以下の条件によって上述した第１のアルミニウム層１７を得ることが可能となる。
・基板温度：９０℃～１３０℃
・ＭＰＡ供給方法：アルゴンガスがキャリアガスとなるバブリング法
・ＭＰＡ供給量：０．０１ｇ／ｍｉｎ～０．５ｇ／ｍｉｎ
・処理圧力：１０Ｐａ～６６６Ｐａ
　ＰＶＤ－Ａｌ成膜工程（ステップＳ５）では、ホールＨの殆どが第１のアルミニウム層１７によって埋め込まれた状態から、第２のアルミニウム層１８がスパッタリング法によって半導体基板の表面に形成される。この第２のアルミニウム層１８が形成される際には、半導体基板の温度が３８０℃～４５０℃に保持されており、アルミニウムの流動性がホールＨの埋め込みに対して利用される。そして第１のアルミニウム層１７によって埋め込まれていないホールＨの部分が第２のアルミニウム層１８によって完全に充填されることとなる。その後、こうした第２のアルミニウム層１８にレジストマスクが形成されて、さらに当該レジストマスクがマスクとなるドライエッチング法が第２のアルミニウム層１８に適用されることによって、メタルキャップ層１４と上層絶縁層１５上とを接続するアルミニウム配線が形成される。
　以上説明したように、第一の実施形態によれば以下の効果を得ることができる。
　（１）第１のアルミニウム層１７が埋め込まれる際のホールＨでは、ＺｒＢＮ層に固有の下地の依存性によって同ホールＨの底Ｈｂのみが導電性となる。そしてＺｒＢＮ層１６と第１のアルミニウム層１７とが共通する真空系で連続的に形成されるために、ホールＨの底Ｈｂを構成するＺｒＢＮ層１６と大気等との接触が回避可能となり、ホールＨの底Ｈｂにおける導電性が保持され続けることとなる。その結果、形状やサイズが互いに異なるホールＨであっても、同ホールＨを覆うＺｒＢＮ層１６が、ホールＨの底Ｈｂでのみ導電性を発現することとなる。よって、形状、サイズ、半導体基板における位置が互いに異なるホールＨであっても、ＺｒＢＮ層１６の形成に続く第１のアルミニウム層１７の形成では、ホールＨの底Ｈｂから、第１のアルミニウム層１７が成長することとなる。したがって、ＭＯＣＶＤ法によって形成される第１のアルミニウム層１７の埋め込み性を向上させることが可能となり、ひいては半導体装置の信頼性を向上させることが可能になる。
　（２）ホールＨの底Ｈｂが還元性の雰囲気に曝された後にＺｒＢＮ層１６が形成されることから、ＺｒＢＮ層１６の下地における有機系の残渣が還元によって除去可能になる。それゆえに、ホールＨの底ＨｂにおけるＺｒＢＮ層１６が導電性をより確実に発現させることとなり、ＭＯＣＶＤ法によって形成される第１のアルミニウム層１７の埋め込み性をより確実に向上させることが可能となる。
　（３）アルミニウムの流動性を利用して第２のアルミニウム層１８が形成される。それゆえに、ＺｒＢＮ層１６における絶縁体部分１６ｂの一部に第１のアルミニウム層１７が形成される場合であっても、第１のアルミニウム層１７による凹凸形状が第２のアルミニウム層１８によって平坦化されることとなる。その結果、第２のアルミニウム層１８上における配線加工を容易にすること、また第２のアルミニウム層１８を含む配線構造の信頼性を向上すること等、それらがより効果的に実現可能となる。
　（第二の実施の形態）
　以下、本発明を具体化した第二の実施形態について図３を参照して説明する。なお第二の実施形態は、第一の実施形態におけるホールＨの底Ｈｂを金属配線層１３に変更したものであるため、以下ではその変更点について説明する。図３（ａ）～（ｄ）は、それぞれ第一の実施形態において説明された図２（ａ）～（ｄ）に対応する図である。つまり図２（ａ）はホール形成工程（ステップＳ１）及びＺｒＢＮ前処理工程（ステップＳ２）を示す工程図であり、図２（ｂ）はＺｒＢＮ成膜工程を示す工程図であり、図２（ｃ）はＭＯＣＶＤ－Ａｌ成膜工程を示す工程図であり、そして図２（ｄ）はＰＶＤ－Ａｌ成膜工程を示す工程図である。
　第二の実施形態におけるホール形成工程（ステップＳ１）では、図３（ａ）に示されるように、上層絶縁層１５及びメタルキャップ層１４を貫通する凹部としての貫通孔（ビアホール：ホールＨ）が導電層としての金属配線層１３を底Ｈｂに有するかたちに形成される。図示した例では、ホールＨの側面は絶縁層１５により提供され、ホールＨの底Ｈｂは金属配線層１３により提供される。よって、ホールＨの内面のうち底Ｈｂのみが導電性である。このホール形成工程（ステップＳ１）に続くＺｒＢＮ前処理工程（ステップＳ２）では、第一の実施形態と同じく、ホールＨを有する半導体基板が還元性の雰囲気下に置かれて、ホールＨの底Ｈｂである金属配線層１３の一部が還元性の雰囲気に曝される。
　上述したように上層絶縁層１５及びメタルキャップ層１４にホールＨを形成する際には、レジストマスクに含まれる有機系の成分、ドライエッチング法によって生成される有機系の副生成物、低誘電率有機膜そのものに含まれる有機系の成分等、各種の有機系の成分が少なからずホールＨの底Ｈｂで残渣となってしまう。さらに金属配線層１３が最表面となるかたちに形成されるホールＨにおいては、ホールＨの底Ｈｂと大気等との接触によってホールＨの底Ｈｂである金属配線層１３がそれの酸化を進行させることもある。
　第二の実施形態におけるＺｒＢＮ前処理工程では、ホールＨの底Ｈｂにおけるこうした残渣を除去可能にするとともに、ホールＨの底Ｈｂに成長した金属酸化物を還元可能にする雰囲気に、同ホールＨの底Ｈｂが曝されることとなる。こうした還元処理がホールＨの底Ｈｂに施されることとなれば、ホールＨの底Ｈｂにおける有機系の残渣が揮発性のガスとなって半導体基板から除去されるとともに、金属配線層１３の表面を構成する金属酸化物がバルクと同じ特性を有する金属へと還元されることとなる。このような還元性の雰囲気としては、第一の実施形態と同じく、水素ガスやアンモニアガスから構成されるガス雰囲気、水素イオンや水素ラジカルを含むプラズマ雰囲気が挙げられる。
　そして上記ホール形成工程及びＺｒＢＮ前処理工程が実行されると、第一の実施形態と同じく、図３（ｂ）に示されるように、ホールＨの内面全体を覆うかたちにバリア層としてのＺｒＢＮ層１６が形成される。この際、ＺｒＢＮ層１６の形成に先立ってホールＨの底Ｈｂが還元性の雰囲気に曝されるために、ＺｒＢＮ層１６の下地における有機系の残渣が還元によって除去されて、さらには金属配線層１３における金属酸化物も還元によって除去されて、ホールＨの底ＨｂにおけるＺｒＢＮ層１６が導電性をより確実に発現させることとなる。
　つまりメタルキャップ層１４を露出させるホールＨであっても、同ホールＨにおける底Ｈｂの導電性が確保可能となって、これに積み重ねられるＺｒＢＮ層１６の導電性も確保可能となる。そのためホールＨを形成する際に、薄膜であるメタルキャップ層１４を意図的に残す必要がなく、こうしたメタルキャップ層１４を貫通するかたちでホールＨが形成可能となる。それゆえにホールＨが形成される際に、レジストマスクの厚みの範囲やレジストマスクと上層絶縁層１５との間のエッチングの選択比、さらにドライエッチング法におけるエッチング時間やそれに利用されるガス種等、各種の処理条件においてそれの範囲が拡張可能になる。
　このようにしてＺｒＢＮ層１６が形成されると、第一の実施形態と同じく、図３（ｃ）に示されるように、ＺｒＢＮ層１６の覆われたホールＨ内に、ＭＯＣＶＤ法によって第１のアルミニウム層１７が埋め込まれる。次いで、図３（ｄ）に示されるように、ホールＨの殆どが第１のアルミニウム層１７によって埋め込まれた状態から、スパッタリング法によって第２のアルミニウム層１８が半導体基板の表面に形成される。
　以上説明したように、第二の実施形態によれば上記（１）～（３）に加えて以下の効果を得ることができる。
　（４）耐酸化性の乏しい金属配線層１３がホールＨの底Ｈｂとなる構成であっても、金属配線層１３の表面に形成され得る金属酸化物がＺｒＢＮ前処理工程（ステップＳ２）によって除去可能となるために、ＺｒＢＮ層１６の導電体部分１６ａではそれの導電性が担保可能となる。
　（５）そのうえホールＨを形成する際に、薄膜であるメタルキャップ層１４を意図的に残す必要がなく、こうしたメタルキャップ層１４を貫通するかたちでホールＨが形成可能となる。つまりホールＨが形成される際に、レジストマスクの厚みの範囲やレジストマスクと上層絶縁層１５との間のエッチングの選択比、さらにドライエッチング法におけるエッチング時間やそれに利用されるガス種等、各種の処理条件においてそれの範囲が拡張可能になる。
　（６）ホールＨにおいて、底Ｈｂ（金属配線層１３）と当該底Ｈｂから連続する側壁の一部（メタルキャップ層１４）とが導電性の積層体として構成されるために、ホールＨの底付近における導電体の領域について、当該側壁の一部が拡張されることとなる。それゆえに第１のアルミニウム層１７の底付近からの成長が同側壁の一部においも加速されることとなる。
　（第三の実施の形態）
　以下、本発明を具体化した第三の実施形態について図４を参照して説明する。なお第三の実施形態は、第一の実施形態におけるホールＨの底Ｈｂを半導体基板の表層に変更したものであるため、以下ではその変更点について説明する。図４（ａ）～（ｄ）は、それぞれ第一の実施形態において説明された図２（ａ）～（ｄ）に対応する図である。つまり図４（ａ）はホール形成工程（ステップＳ１）及びＺｒＢＮ前処理工程（ステップＳ２）を示す工程図であり、図４（ｂ）はＺｒＢＮ成膜工程を示す工程図であり、図４（ｃ）はＭＯＣＶＤ－Ａｌ成膜工程を示す工程図であり、そして図４（ｄ）はＰＶＤ－Ａｌ成膜工程を示す工程図である。
　第三の実施形態におけるホール形成工程（ステップＳ１）ではまず、図４（ａ）に示されるように、半導体基板としてのシリコン基板Ｓの表層に金属シリサイド層２１が形成されて、当該金属シリサイド層２１上にハードマスク層２２と絶縁層２３がこの順に形成される。次いで絶縁層２３上にレジストマスクが形成された後に、当該レジストマスクがマスクとなるドライエッチング法によって、絶縁層２３を貫通する凹部としての貫通孔（コンタクトホール：ホールＨ）が金属シリサイド層２１を底Ｈｂに有するかたちに形成される。図示した例では、ホールＨの側面は絶縁層２３及びハードマスク層２２により提供され、ホールＨの底Ｈｂは金属シリサイド層２１により提供される。よって、ホールＨの内面のうち底Ｈｂのみが導電性である。
　なお金属シリサイド層２１は、ＣＶＤ法によって形成されるチタンシリサイド膜、コバルトシリサイド膜、ニッケルシリサイド膜等であって、その抵抗値が数十μΩ・ｃｍであって、膜厚が２０ｎｍで数十μΩ／□となる膜を用いることが可能である。ハードマスク層２２は、シリコン基板Ｓにトレンチを形成する際に利用されるマスクであって、ＣＶＤ法によって形成されるシリコン窒化膜を用いることが可能である。ホールＨが形成される対象である絶縁層２３としては、第一の実施形態と同じく、ＳｉＯ２、リンが添加されたシリコン酸化膜、硼素が添加されたシリコン酸化膜等、各種の絶縁膜を用いることが可能である。またこうした絶縁層２３の形成方法としても、第一の実施形態と同じく、ＣＶＤ法、スピンコート法等、これもまた各種の成膜方法を用いることが可能である。
　このようにしてホールＨが形成されると、第一の実施形態と同じく、ＺｒＢＮ前処理工程（ステップＳ２）では、ホールＨを有する半導体基板が還元性の雰囲気下に置かれて、ホールＨの底Ｈｂである金属シリサイド層２１の一部が還元性の雰囲気に曝される。次いで図４（ｂ）に示されるように、ＺｒＢＮ成膜工程（ステップＳ３）において、ホールＨの内面全体を覆うかたちにバリア層としてのＺｒＢＮ層１６が形成される。続いて図４（ｃ）に示されるように、ＺｒＢＮ層１６の覆われたホールＨ内に、ＭＯＣＶＤ法によって第１のアルミニウム層１７が埋め込まれる。そして図４（ｄ）に示されるように、ホールＨの殆どが第１のアルミニウム層１７によって埋め込まれた状態から、スパッタリング法によって第２のアルミニウム層１８が半導体基板の表面に形成される。
　以上説明したように、第三の実施形態によれば上記（１）～（３）に加えて以下の効果を得ることができる。
　（７）シリコン基板Ｓの表層である金属シリサイド層２１においても、これが接続されるアルミニウム配線、すなわちコンタクト配線について、その埋め込み性が向上可能になる。またホールＨを構成する絶縁層がハードマスク層２２と絶縁層２３とからなる積層構造であっても、それらに囲まれるホールＨの底Ｈｂのみが導電体で構成されることから、こうしたホールＨにおいてもアルミニウム配線の埋め込み性が向上可能になる。
　なお、上記実施形態は以下のように変更して実施することもできる。
　・上記第一の実施形態、及び第二の実施形態においては、上層絶縁層１５、メタルキャップ層１４、及び金属配線層１３の各々が単層構造として具体化されているが、これを変更して、これらの各層は、それの機能が維持される上において多層構造として具体化されてもよい。こうした構成であれば、上層絶縁層１５、メタルキャップ層１４、及び金属配線層１３の適用範囲が拡張可能にもなる。
　・上記各実施形態では、ドライエッチング法が第２のアルミニウム層１８に適用されることによって、メタルキャップ層１４と上層絶縁層１５上とを接続するアルミニウム配線が形成される。これを変更して、第２のアルミニウム層１８の表面とＺｒＢＮ層１６（絶縁体部分１６ｂ）の表面とが一致する態様で化学的機械研磨法が第２のアルミニウム層１８に適用されることによって、アルミニウム配線がホールＨの内部にのみ形成されてもよい。こうした構成であっても、上記（１）～（７）に記載の効果に準じた効果が得られることとなる。
　・上記各実施形態では、第１のアルミニウム層１７がホールＨに対してそれの深さ方向の殆どを充填する構成であるが、第２のアルミニウム層１８によってホールＨが十分に埋め込まれるのであれば、第１のアルミニウム層１７が例えばホールＨに対してそれの深さ方向の半分以下を充填だけでもよい。
　・上記各実施形態では、ＺｒＢＮ成膜工程の前にＺｒＢＮ前処理工程を実行する構成であるが、ＺｒＢＮ層の形成前において凹部の底が十分に導電性を有する構成であれば、こうしたＺｒＢＮ前処理工程が割愛されてもよい。
　・上記各実施形態では、ビアホールやコンタクトホール等といったホールＨとして凹部が具体化されているが、デュアルダマシン法において形成される配線溝等といった溝として凹部が具体化されてもよい。

Claims (8)

  1. 　半導体基板の導電層上に形成された絶縁層に、前記導電層を底に有する凹部を形成する工程と、
    　前記凹部の内面全体を覆うかたちにバリア層を形成する工程と、
    　前記バリア層の形成に前記バリア層に覆われた前記凹部に少なくとも有機金属気相成長法によりアルミニウム層を埋め込む工程と、
    を備える半導体装置の製造方法であって、
    　前記バリア層が、前記導電層上では導電性を発現し、且つ前記絶縁層上では絶縁性を発現する硼窒化ジルコニウム層であることを特徴とする半導体装置の製造方法。
  2. 　前記アルミニウム層を埋め込む工程は、
    　前記バリア層に覆われた前記凹部に有機金属気相成長法により第１のアルミニウム層を埋め込む工程と、
    　前記第１のアルミニウム層が埋め込まれた前記凹部に物理的気相成長法により第２のアルミニウム層を更に埋め込む工程と
    を備えることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 　前記硼窒化ジルコニウム層が形成される真空系にて同硼窒化ジルコニウム層の形成から連続して前記第１のアルミニウム層が形成されることを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 　前記バリア層を形成する工程では、前記凹部の底を還元性の雰囲気に曝した後に前記硼窒化ジルコニウム層を形成する請求項１～３のいずれか一項に記載の半導体装置の製造方法。
  5. 　前記導電層がメタルキャップ層と配線層とからなる積層体であり、
    　前記絶縁層が前記メタルキャップ層に積層される絶縁体であり、
    　前記凹部が前記メタルキャップ層を貫通する孔であって、当該凹部の底が前記配線層である請求項１～４のいずれか一項に記載の半導体装置の製造方法。
  6. 　前記導電層がメタルキャップ層と配線層とからなる積層体であり、
    　前記絶縁層が前記メタルキャップ層に積層される絶縁体であり、
    　前記凹部の底が前記メタルキャップ層である請求項１～４のいずれか一項に記載の半導体装置の製造方法。
  7. 　前記半導体基板がシリコン基板であり、
    　前記導電層が前記シリコン基板に積層された金属シリサイド層である請求項１～４のいずれか一項に記載の半導体装置の製造方法。
  8. 　前記バリア層は、前記導電層に接触する導電体部分と、前記絶縁層に接触する絶縁体部分とを単一層内に含む硼窒化ジルコニウム層である請求項１～４のいずれか一項に記載の半導体装置の製造方法。
PCT/JP2010/070133 2009-11-12 2010-11-11 半導体装置の製造方法 WO2011059036A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011540539A JPWO2011059036A1 (ja) 2009-11-12 2010-11-11 半導体装置の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009259199 2009-11-12
JP2009-259199 2009-11-12

Publications (1)

Publication Number Publication Date
WO2011059036A1 true WO2011059036A1 (ja) 2011-05-19

Family

ID=43991693

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/070133 WO2011059036A1 (ja) 2009-11-12 2010-11-11 半導体装置の製造方法

Country Status (3)

Country Link
JP (1) JPWO2011059036A1 (ja)
TW (1) TW201126608A (ja)
WO (1) WO2011059036A1 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08298288A (ja) * 1995-03-02 1996-11-12 Kawasaki Steel Corp 半導体装置の製造方法
JPH10303193A (ja) * 1997-04-18 1998-11-13 Texas Instr Inc <Ti> 選択的沈着を用いた導電体の処理工程
JP2003347403A (ja) * 2002-05-30 2003-12-05 Fujitsu Ltd 半導体装置及びその製造方法
JP2004111924A (ja) * 2002-09-14 2004-04-08 Samsung Electronics Co Ltd 金属膜形成方法、半導体装置、および半導体装置の製造方法
JP2005340830A (ja) * 2004-05-25 2005-12-08 Samsung Electronics Co Ltd コンタクトホール内の金属窒化膜の形成方法、及びその方法によって形成された金属窒化膜
JP2008141051A (ja) * 2006-12-04 2008-06-19 Ulvac Japan Ltd 半導体装置の製造方法及び半導体装置の製造装置
JP2008211079A (ja) * 2007-02-27 2008-09-11 Ulvac Japan Ltd バリア膜の形成方法及びバリア膜、並びに多層配線構造の作製方法及び多層配線構造

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4480516B2 (ja) * 2004-08-23 2010-06-16 株式会社アルバック バリア膜の形成方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08298288A (ja) * 1995-03-02 1996-11-12 Kawasaki Steel Corp 半導体装置の製造方法
JPH10303193A (ja) * 1997-04-18 1998-11-13 Texas Instr Inc <Ti> 選択的沈着を用いた導電体の処理工程
JP2003347403A (ja) * 2002-05-30 2003-12-05 Fujitsu Ltd 半導体装置及びその製造方法
JP2004111924A (ja) * 2002-09-14 2004-04-08 Samsung Electronics Co Ltd 金属膜形成方法、半導体装置、および半導体装置の製造方法
JP2005340830A (ja) * 2004-05-25 2005-12-08 Samsung Electronics Co Ltd コンタクトホール内の金属窒化膜の形成方法、及びその方法によって形成された金属窒化膜
JP2008141051A (ja) * 2006-12-04 2008-06-19 Ulvac Japan Ltd 半導体装置の製造方法及び半導体装置の製造装置
JP2008211079A (ja) * 2007-02-27 2008-09-11 Ulvac Japan Ltd バリア膜の形成方法及びバリア膜、並びに多層配線構造の作製方法及び多層配線構造

Also Published As

Publication number Publication date
TW201126608A (en) 2011-08-01
JPWO2011059036A1 (ja) 2013-04-04

Similar Documents

Publication Publication Date Title
US20070082132A1 (en) Method for forming metal wiring structure
US20050181598A1 (en) Methods of providing an adhesion layer for adhesion of barrier and/or seed layers to dielectric films
CN110649155A (zh) 半导体结构及其形成方法
US7799681B2 (en) Method for forming a ruthenium metal cap layer
KR100455382B1 (ko) 듀얼 다마신 구조를 가지는 반도체 소자의 금속 배선 형성방법
US20150325467A1 (en) Methods for fabricating integrated circuits including barrier layers for interconnect structures
US7615489B1 (en) Method for forming metal interconnects and reducing metal seed layer overhang
US7872351B2 (en) Multi-layered metal line of semiconductor device for preventing diffusion between metal lines and method for forming the same
KR20020072875A (ko) 반도체 소자의 금속 배선 형성 방법
US8008774B2 (en) Multi-layer metal wiring of semiconductor device preventing mutual metal diffusion between metal wirings and method for forming the same
JP4804725B2 (ja) 半導体装置の導電性構造体の形成方法
US7531902B2 (en) Multi-layered metal line of semiconductor device having excellent diffusion barrier and method for forming the same
US10373867B2 (en) Cobalt contact and interconnect structures
KR101767538B1 (ko) 진보된 배선들을 위한 유전체 캡핑 배리어로서의 금속-함유 필름들
US20050250321A1 (en) Method for fabricating semiconductor device having diffusion barrier layer
WO2011059036A1 (ja) 半導体装置の製造方法
JP2004179605A (ja) アルミニウム金属配線形成方法
US20100072622A1 (en) Method for forming Barrier Layer and the Related Damascene Structure
US7855456B2 (en) Metal line of semiconductor device without production of high resistance compound due to metal diffusion and method for forming the same
TW201606932A (zh) 導線結構與其製作方法
JP5362029B2 (ja) 半導体装置の製造方法
JPH11186390A (ja) 半導体装置の製造方法
US8008708B2 (en) Metal line of semiconductor device having a diffusion barrier and method for forming the same
JP2006073792A (ja) 半導体装置および半導体装置の製造方法
KR101089249B1 (ko) 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10829995

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2011540539

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10829995

Country of ref document: EP

Kind code of ref document: A1