JP4630756B2 - 半導体装置及びその製造方法 - Google Patents

Description

本発明は、半導体装置及びその製造方法、特に、高集積化し微細化されたＬＳＩデバイス及びその製造方法に関する。

低い抵抗を有し且つ高いエレクトロマイグレーション（ＥＭ）耐性を有するＣｕ配線は、高集積化し微細化されたＬＳＩデバイスにおける配線用の材料として期待されている。

しかしながら、Ｃｕ配線の微細加工は、非常に困難である。このため、微細加工が施されたＣｕ配線を実現するための有効な手法の１つとして、ビア孔・配線溝加工が施された下地膜に、Ｃｕ膜の埋め込みを行うダマシン法が挙げられ、該Ｃｕ膜の埋め込みを行う手段として、電解めっき法が挙げられる。

以下に、ダマシン法によって形成されたＣｕ配線を備える半導体装置の製造方法について、図４(a) 〜(c) 並びに図５(a) 及び(b) を参照しながら説明する（例えば、非特許文献１参照）。図４(a) 〜(c) 並びに図５(a) 及び(b) は、従来例に係る半導体装置の製造方法を示す要部工程断面図である。

まず、図４(a) に示すように、基板（図示せず）上に形成された層間絶縁膜３００に、バリアメタル３０１ａを介してＣｕ膜３０１ｂよりなる下部配線３０１を形成した後、層間絶縁膜３００上に、低誘電率膜３０２を形成する。続いて、低誘電率膜３０２に対してドライエッチングを選択的に行うことにより、低誘電率膜３０２に下部配線３０１の上面を露出させるビア孔３０３を形成すると共に、低誘電率膜３０２にビア孔３０３と連通する配線溝３０４を形成する。次に、図４(b) に示すように、ビア孔３０３の側壁及び底部、配線溝３０４の側壁及び底部、並びに低誘電率膜３０２の上面に、例えば、ＴａＮ、ＴｉＮ又はＷＮよりなるバリアメタル３０５を形成する。次に、図４(c) に示すように、バリアメタル３０５上に、Ｃｕよりなる電界めっき用シード層３０６を形成する。

次に、図５(a) に示すように、電解めっき法を用いて、ビア孔３０３及び配線溝３０４の内部にＣｕを埋め込むことにより、Ｃｕよりなるめっき層３０７を形成する。このとき、シード層３０６を構成するＣｕは、めっき層３０７中へ拡散されるため、シード層３０６とめっき層３０７との境界線は、実質的に確認できなくなるので、図示していない。次に、図５(b) に示すように、ＣＭＰ法を用いて、低誘電率膜３０２の表面が露出するまで、バリアメタル３０５及びめっき層３０７における配線溝３０４からはみ出している部分を除去し、表面の平坦化を行う。

このようにして、ビア孔３０３内に、バリアメタル３０５を介して、Ｃｕが埋め込まれてなる配線プラグを形成すると共に、配線溝３０４内に、バリアメタル３０５を介して、Ｃｕが埋め込まれてなる上部配線３０８を形成する。

また、最近のデバイス開発では、低誘電率膜の更なる低誘電率化を図ることを目的に、内部に空孔を有する低誘電率膜を利用することが検討されている。

以下に、内部に空孔を有する低誘電率膜の形成方法について説明する。

下部配線を有する層間絶縁膜上に、例えば、目標とする空孔のサイズ（例えば、孔径が約１[ｎｍ]）とほぼ等しいサイズの有機物粒が含有されている溶液を塗布する。続いて、低温（具体的には、１００[℃]〜２００[℃]の温度）の下、塗布液に含有されている有機物粒を除去することにより、所望のサイズの空孔を有する、低誘電率膜形成用塗布層を形成することができる。このように、塗布液に含有される有機物粒として、所望のサイズを有する有機物粒を選択することにより、有機物粒が除去されてなる空孔を有する塗布層が形成されており、空孔のサイズは有機物粒のサイズに由来しており、有機物粒はポロジェン又はテンプレートと称される。

また、下部配線を有する層間絶縁膜上に、例えば、内部に微細なサイズ（例えば、孔径が約１[ｎｍ]）の空孔を有する物質（例えば、ＮＣＳ等）が含有されている溶液を塗布することにより、所望のサイズの空孔を有する、低誘電率膜形成用塗布層を形成することができる（例えば、非特許文献２参照）。このように、塗布液に含有される物質として、内部に所望のサイズの空孔を有する物質を選択することにより、該空孔を有する塗布層が形成されている。

上記いずれの場合においても、所望のサイズの空孔を有する塗布層の形成後、温度が４００℃の下、熱処理によって該塗布層を焼しめることにより、内部に所望のサイズ（例えば、孔径が約１[ｎｍ]〜約２[ｎｍ]）の空孔を有する低誘電率膜を形成することができる。
ＩＥＥＥ，ＩＩＴＣ２００３、P97〜99、Fig.7 ＩＥＥＥ，ＩＩＴＣ２００４、P175〜177、Fig.1 ＩＥＥＥ，ＩＩＴＣ２００４、P39〜41

しかしながら、従来例に係る半導体装置の製造方法では、以下に示す問題があった。従来例に係る半導体装置の製造方法における問題について、図６(a) 及び(b) を参照しながら説明する。図６(a) 及び(b) は、従来例に係る半導体装置の製造方法を示す要部工程断面図である。

内部に空孔を有する低誘電率膜（以下、多孔質低誘電率膜と記す）３０２を用いた場合、従来例に係る半導体装置の製造方法では、ビア孔３０３及び配線溝３０４の形成工程（前述した図４(a) 参照）の際に、多孔質低誘電率膜３０２におけるドライエッチングが施された領域、すなわち、ビア孔３０３の側壁並びに配線溝３０４の底部及び側壁には、孔径が約１[ｎｍ]〜約２[ｎｍ]の空孔（図示せず）が曝露する。

このため、バリアメタル３０５の形成工程（前述した図４(b) 参照）の際に、表面に空孔が曝露されているビア孔３０３の側壁並びに配線溝３０４の底部及び側壁に、バリアメタル３０５が直接形成されるため、図６(a) に示すように、該空孔を通じて、バリアメタル３０５を構成する材料（例えば、ＴａＮ、ＴｉＮ又はＷＮ等）が、多孔質低誘電率膜３０２中へ拡散されることにより、拡散領域４００が形成されて、バリアメタル３０５のバリア性が低下するという問題があった。

そのため、バリアメタル３０５はバリア膜としての機能を充分に果たすことができないため、めっき層３０７の形成工程（前述した図５(a) 参照）の際に、図６(b) に示すように、バリアメタル３０５を通過し、更には、空孔を通じて、めっき層３０７を構成する材料Ｃｕが、多孔質低誘電率膜３０２中へ拡散されるので、Ｃｕ拡散領域４０１が形成される。更に、半導体装置が動作する際にも、めっき層３０７を構成する材料Ｃｕが、多孔質低誘電率膜３０２中へ拡散される。

このように、従来例に係る半導体装置の製造方法では、バリアメタル３０５のバリア性が低下するので、半導体装置の製造時及び半導体装置の動作時に、めっき層３０７を構成する材料Ｃｕが、多孔質低誘電率膜３０２中へ拡散される。このため、Ｃｕ拡散領域４０１が形成されることにより、図６(b) に示すように、経路Ｒを通じて、上部配線３０８と上部配線３０８との間にリーク電流が発生するため、半導体装置の動作不良を引き起こすので、半導体装置の歩留まりの著しい低下を招くという問題もあった。

これらの問題を解決する手法として、ビア孔及び配線溝の形成工程の際に、多孔質低誘電率膜の表面に、ドライエッチングの際に発生するプラズマ副生成物を堆積させることにより、多孔質低誘電率膜の表面に曝露されている空孔を塞ぐ方法が提案されている（例えば、非特許文献３参照）。

しかしながら、上記方法では、多孔質低誘電率膜（特に、多孔質低誘電率膜における空孔が曝露されている部分）の表面に、プラズマ副生成物を再現性良く堆積させることが困難であるので、多孔質低誘電率膜の表面に曝露されている空孔を確実に塞ぐことが困難であった。

前記に鑑み、本発明の目的は、ビア孔及び配線溝の形成の際に多孔質低誘電率膜の表面に曝露する空孔を確実に塞ぐことにより、バリアメタルのバリア性を確保すると共に、高信頼性を有し且つ微細構造を有する配線を実現することができる、半導体装置及びその製造方法を提供することである。

前記の課題を解決するために、本発明に係る半導体装置は、基板上に形成された、開口部を有する多孔質低誘電率膜と、多孔質低誘電率膜における開口部を構成する部分の表面に形成された、各々の直径が１ｎｍ以上であって且つ２ｎｍ以下である複数の微粒子が集積されてなる微粒子体膜とを備え、多孔質低誘電率膜における開口部を構成する部分の表面に曝露する空孔には、微粒子が充填されていることを特徴とする。

本発明に係る半導体装置によると、多孔質低誘電率膜における開口部を構成する部分の表面に曝露されている空孔のサイズと同等のサイズ（例えば、直径が１[ｎｍ]〜２[ｎｍ]）を有する微粒子を選択することにより、該部分の表面に曝露されている空孔を微粒子によって充填することができるので、該空孔を通じて、開口部の内部に埋め込まれている材料（例えば、導電性材料）が、多孔質低誘電率膜中へ拡散されることを防止することが可能になる。

本発明に係る半導体装置において、開口部の内部には、多孔質低誘電率膜との間に微粒子体膜が介在するように、ビア又は配線となる導電性部材が埋め込まれていることが好ましい。

このようにすると、前述したように、多孔質低誘電率膜における開口部を構成する部分の表面に曝露されている空孔は、微粒子体膜を構成する微粒子によって充填されているので、該空孔を通じて、開口部の内部に埋め込まれている導電性材料（例えば、ビア部材又は配線部材）が、多孔質低誘電率膜中へ拡散されることを防止することができる。

このため、本発明に係る半導体装置では、配線部材が埋め込まれてなる配線と配線との間に、リーク電流が発生することはないため、高信頼性を有し且つ微細構造を有する配線を実現することができるので、半導体装置の信頼性の向上を図ると共に半導体装置の歩留まりの向上を図ることができる。

本発明に係る半導体装置において、少なくとも導電性材料と微粒子体膜との間には、バリア膜が介在していることが好ましい。

このようにすると、前述したように、多孔質低誘電率膜における開口部を構成する部分の表面に曝露されている空孔は、微粒子体膜を構成する微粒子によって充填されているので、表面に空孔が曝露されている多孔質低誘電率膜上に、バリア膜が直接形成されることはない。

このため、該空孔を通じて、バリア膜を構成する材料が、多孔質低誘電率膜中へ拡散されることはないため、バリア膜のバリア性を充分に確保することができるので、開口部の内部に埋め込まれている導電性材料（例えば、ビア部材又は配線部材）が、多孔質低誘電率膜中へ拡散されることを確実に防止することができる。

したがって、本発明に係る半導体装置では、配線部材が埋め込まれてなる配線と配線との間に、リーク電流が発生することはないため、高信頼性を有し且つ微細構造を有する配線を確実に実現することができるので、半導体装置の信頼性の向上を図ると共に半導体装置の歩留まりの向上をより一層図ることができる。

本発明に係る半導体装置において、導電性材料はＣｕであることが好ましい。

また、本発明に係る半導体装置において、微粒子は、フラーレン又は二酸化ケイ素よりなることが好ましい。

本発明に係る半導体装置の製造方法は、基板上に多孔質低誘電率膜を形成する工程（ａ）と、多孔質低誘電率膜に開口部を形成する工程（ｂ）と、多孔質低誘電率膜における開口部を構成する部分の表面に、各々の直径が１ｎｍ以上であって且つ２ｎｍ以下である複数の微粒子を含む溶液を塗布した後、溶液における溶媒を除去することにより、複数の微粒子が集積されてなる微粒子体膜を形成する工程（ｃ）とを備えることを特徴とする。

本発明に係る半導体装置の製造方法によると、微粒子体膜の形成の際に、多孔質低誘電率膜における開口部を構成する部分の表面に、該部分の表面に曝露されている空孔のサイズと同等のサイズ（例えば、直径が１[ｎｍ]〜２[ｎｍ]）を有する微粒子を塗布することができるので、微粒子体膜を構成する微粒子によって、開口部の形成の際に該部分の表面に曝露する空孔を充填することができる。

本発明の半導体装置及びその製造方法によると、微粒子体膜を構成する微粒子によって、多孔質低誘電率膜における開口部を構成する部分の表面に曝露されている空孔を充填することができるので、バリア膜のバリア性を確保すると共に、高信頼性を有し且つ微細構造を有する配線を実現することができる。

以下に、本発明の一実施形態について図面を参照しながら説明する。

以下に、本発明の一実施形態に係る半導体装置の製造方法について、図１(a) 及び(b) 並びに図２(a) 及び(b) を参照しながら説明する。図１(a) 及び(b) 並びに図２(a) 及び(b) は、本発明の一実施形態に係る半導体装置の製造方法を示す要部工程断面図である。

まず、図１(a) に示すように、基板（図示せず）上に形成された層間絶縁膜１００に、バリアメタル１０１ａを介してＣｕ膜１０１ｂよりなる下部配線１０１を形成した後、層間絶縁膜１００上に、多孔質低誘電率膜１０２を形成する。このとき、多孔質低誘電率膜１０２を構成する材料として、例えば、メチル含有ポリシロキサン（ＭＳＱ：Ｍethylsilsesquioxane）系の膜を用いる。

このように、本発明の一実施形態に係る半導体装置の製造方法では、多孔質低誘電率膜１０２を構成する材料として、低誘電率を有するＭＳＱを用いており、更には、ＭＳＱの更なる低誘電率化を図ることを目的に、内部に空孔を有する多孔質ＭＳＱを用いる。

次に、多孔質低誘電率膜１０２上に所望のパターンを有するフォトレジスト１０３を形成した後、フォトレジスト１０３をマスクとして、多孔質低誘電率膜１０２に対してドライエッチングを選択的に行う。これにより、多孔質低誘電率膜１０２に下部配線１０１の上面を露出させるビア孔１０４を形成すると共に、多孔質低誘電率膜１０２にビア孔１０４と連通する配線溝１０５を形成する。このとき、多孔質低誘電率膜１０２に対して施されるドライエッチングに用いられるドライエッチングガスとして、例えば、一般的な反応性ガスであるＣＨＦ₃ 、ＣＦ₂ Ｈ₂ 又はＣ₅ Ｆ₈ 等よりなるガスを用いる。

ここで、多孔質低誘電率膜１０２へのドライエッチングが進行するに従って、図１(a) に示すように、ビア孔１０４の側壁並びに配線溝１０５の底部及び側壁には、多孔質低誘電率膜１０２を構成するＭＳＱに含まれるＳｉ-Ｏ-Ｃ骨格とドライエッチングガスとの反応生成物（Ｃ元素及びＦ元素を含む）よりなる、堆積膜１０６が形成される。

次に、図１(b) に示すように、多孔質低誘電率膜１０２へのドライエッチングの後、アッシングにより、フォトレジスト１０３を除去する。続いて、アッシング後のウエハの洗浄を行う。このとき、アッシング工程又は洗浄工程の際に、堆積膜１０６も除去される。これにより、多孔質低誘電率膜１０２における堆積膜１０６が除去された領域、すなわち、ビア孔１０４の側壁並びに配線溝１０５の底部及び側壁には、孔径が約１[ｎｍ]〜約２[ｎｍ]の空孔（図示せず）が曝露する。

次に、図２(a) に示すように、ビア孔１０４の側壁並びに配線溝１０５の底部及び側壁に、例えば、イソプロピルアルコール等の有機溶剤中に、フラーレン（Ｃ６０）又はシリカ（ＳｉＯ₂ ）よりなる直径が約１[ｎｍ]〜約２[ｎｍ]の微粒子が混合された溶液を塗布する。該溶液を塗布する手法として、例えば、レジストの塗布工程等の際に用いられるスピンコータ装置を用い、スピンコート法により、ウエハを水平に保持した状態で、ビア孔１０４の側壁並びに配線溝１０５の底部及び側壁に、該溶液を滴下しウエハを回転させることにより、該溶液を均一に塗布する方法が挙げられる。

次に、微粒子が混合された溶液に対して、例えば、温度が５０℃〜２００℃の下、３０秒間の加熱乾燥を行うことにより、溶媒（例えば、イソプロピルアルコール等）を除去する。これにより、ビア孔１０４の側壁並びに配線溝１０５の底部及び側壁に、多孔質低誘電率膜１０２の表面に曝露されている空孔を埋め込むように、膜厚が約１[ｎｍ]〜約５[ｎｍ]であって、各々の直径が約１[ｎｍ]〜約２[ｎｍ]である複数の微粒子が集積されてなる微粒子体膜１０７を形成することができる。

ここで、微粒子体膜１０７について、図３を参照しながら詳細に説明する。

図３は、微粒子体膜１０７が形成された多孔質低誘電率膜１０２の表面近傍の拡大図であって、具体的には、図２(a) に示している部分Ａの拡大図である。

図３に示すように、多孔質低誘電率膜１０２の表面に形成された微粒子体膜１０７を構成する微粒子２００のなかには、空孔２０１内部に入り込む微粒子２００ａがある。このように、空孔２０１を通じて、又は空孔２０１が互いに連結している連結部２０２を介して、微粒子２００が多孔質低誘電率膜１０２内に拡散されることはあっても、空孔２０１の孔径Ｗは約１[ｎｍ]以下であり、微粒子２００の直径は約１[ｎｍ]〜約２[ｎｍ]であるため、空孔２０１内に入り込んでいる微粒子２００ａは、多孔質低誘電率膜１０２の表面からの深さが約１[ｎｍ]〜約２[ｎｍ]の位置に存在しており、多孔質低誘電率膜１０２の表面領域に留まっている。

このように、本発明の一実施形態に係る半導体装置の製造方法では、微粒子体膜１０７の形成の際に、多孔質低誘電率膜１０２におけるビア孔１０４及び配線溝１０５を構成する部分の表面に、該部分の表面に曝露されている空孔２０１のサイズと同等のサイズを有する微粒子２００を塗布することができるので、図３に示すように、微粒子体膜１０７を構成する微粒子２００によって、ビア孔１０４及び配線溝１０５の形成の際に該部分の表面に曝露する空孔２０１を充填することができる。

更には、図３に示すように、空孔２０１内に入り込んでいる微粒子２００ａは、多孔質低誘電率膜１０２の表面領域に留まっており、多孔質低誘電率膜１０２の内部領域にまで侵入することがないため、多孔質低誘電率膜１０２内に存在する空孔２０１が微粒子２００によって完全に充填されることはないので、多孔質低誘電率膜１０２の低誘電率化を充分に確保することができる。

次に、図２(b) に示すように、ビア孔１０４の底部及び側壁、配線溝１０５の底部及び側壁、並びに多孔質低誘電率膜１０２の上面に、例えば、ＴａＮ、ＴｉＮ又はＷＮ等よりなるバリアメタル１０８を形成する。続いて、バリアメタル１０８上に、電解めっき法に用いられるシード層としてのＣｕ膜を形成した後、電解めっき法により、ビア孔１０４及び配線溝１０５の内部にＣｕを埋め込むことにより、Ｃｕよりなる埋め込み層１０９を形成する。続いて、ＣＭＰ法により、多孔質低誘電率膜１０２の表面が露出するまで、バリアメタル１０８及び埋め込み層１０９における配線溝１０５からはみ出している部分を除去し、表面の平坦化を行う。

このようにして、ビア孔１０４内に、微粒子体膜１０７及びバリアメタル１０８を介して、Ｃｕが埋め込まれてなる配線プラグを形成すると共に、配線溝１０５内に、微粒子体膜１０７及びバリアメタル１０８を介して、Ｃｕが埋め込まれてなる上部配線１１０を形成する。

以上のように、本発明の一実施形態に係る半導体装置の製造方法によると、図２(a) に示すように、ビア孔１０４の側壁並びに配線溝１０５の底部及び側壁に、複数の微粒子２００が集積されてなる微粒子体膜１０７を形成することにより、図３に示すように、微粒子体膜１０７を構成する微粒子２００によって、多孔質低誘電率膜１０２におけるビア孔１０４及び配線溝１０５を構成する部分の表面に曝露されている空孔２０１を充填することができる。

このため、表面に空孔２０１が曝露されている多孔質低誘電率膜１０２上に、バリアメタル１０８が直接形成されることはなく、図２(b) に示すように、微粒子体膜１０７を介して、バリアメタル１０８を形成することができるので、空孔２０１を通じて、バリアメタル１０８を構成する材料が、多孔質低誘電率膜１０２中へ拡散されることを防止することができるので、バリアメタル１０８のバリア性を充分に確保することができる。

更には、図２(b) に示すように、ビア孔１０４及び配線溝１０５の内部に、多孔質低誘電率膜１０２との間に微粒子体膜１０７及びバリアメタル１０８が介在するように、埋め込み層１０９を形成することができるので、埋め込み層１０９を構成する材料Ｃｕが、多孔質低誘電率膜１０２中へ拡散されることを確実に防止することができる。

このように、本発明の一実施形態に係る半導体装置の製造方法によって製造された半導体装置では、ビア孔１０４の側壁並びに配線溝１０５の底部及び側壁、すなわち、多孔質低誘電率膜１０２におけるビア孔１０４及び配線溝１０５を構成する部分の表面には、該部分の表面に曝露されている空孔を充填するようにして、微粒子体膜１０７が形成されている。

このため、半導体装置の製造時及び半導体装置の動作時に、埋め込み層１０９を構成する材料Ｃｕが、バリアメタル１０８を通過し、更には、空孔を通じて、多孔質低誘電率膜１０２中へ拡散されることを防止することができるので、Ｃｕ拡散領域（前述した図６(b)：４０１参照）が形成されることはない。

したがって、本発明に係る半導体装置では、上部配線１１０と上部配線１１０との間に、リーク電流が発生することはないため、高信頼性を有し且つ微細構造を有するＣｕ−Ｌｏｗ Ｋ配線を実現することができるので、半導体装置の信頼性の向上を図ると共に半導体装置の歩留まりの向上を図ることができる。

尚、本発明の一実施形態に係る半導体装置及びその製造方法では、Ｃｕよりなる上部配線１１０を具体例に挙げて説明したが、本発明はこれに限定されることはなく、例えば、Ｗ、Ａｌ又はＡｕ等よりなる配線を用いた場合においても、本発明の一実施形態に係る半導体装置及びその製造方法と同様の効果を得ることができる。

また、本発明の一実施形態に係る半導体装置及びその製造方法では、微粒子体膜１０７の形成の際に、図２(a) に示すように、溶媒（例えば、イソプロピルアルコール等）中に、微粒子が混合された溶液を用いたが、本発明はこれに限定されることはなく、例えば、溶媒中に、微粒子及び炭化水素系アルコール界面活性剤が混合された溶液を用いても良い。

このようにすると、界面活性剤は分散剤として機能するので、溶媒中に混合された微粒子の分散化を図ることができるので、ビア孔１０４の側壁並びに配線溝１０５の底部及び側壁に、複数の微粒子が均一に集積されてなる微粒子体膜１０７を形成することができる。

本発明は、高信頼性を有し且つ微細構造を有する配線を実現することができるので、特に、高集積化し微細化されたＬＳＩ配線を備える半導体装置及びその製造方法に有用である。

(a) 及び(b) は、本発明の一実施形態に係る半導体装置の製造方法を示す要部工程断面図である。 (a) 及び(b) は、本発明の一実施形態に係る半導体装置の製造方法を示す要部工程断面図である。 微粒子体膜が形成された多孔質低誘電率膜の表面近傍の拡大図である。 (a) 〜(c) は、従来例に係る半導体装置の製造方法を示す要部工程断面図である。 (a) 及び(b) は、従来例に係る半導体装置の製造方法を示す要部工程断面図である。 (a) 及び(b) は、従来例に係る半導体装置の製造方法を示す要部工程断面図である。

符号の説明

１００ 層間絶縁膜
１０１ 下部配線
１０１ａ バリアメタル
１０１ｂ Ｃｕ膜
１０２ 多孔質低誘電率膜
１０３ フォトレジスト
１０４ 配線溝
１０５ ビア孔
１０６ 堆積膜（Ｃ元素及びＦ元素を含む薄膜）
１０７ 微粒子体膜
１０８ バリアメタル
１０９ 埋め込み層
１１０ 上部配線
２００ 微粒子
２０１ 空孔
２０２ 連結部
Ｗ 孔径
３００ 層間絶縁膜
３０１ 下部配線
３０１ａ バリアメタル
３０１ｂ Ｃｕ膜
３０２ 低誘電率膜
３０３ ビア孔
３０４ 配線溝
３０５ バリアメタル
３０６ シード層
３０７ めっき層
３０８ 上部配線
４００ 拡散領域
４０１ Ｃｕ拡散領域
Ｒ 経路

Claims (13)

1. 基板上に形成された、開口部を有する多孔質低誘電率膜と、
   前記多孔質低誘電率膜における前記開口部を構成する部分の表面に形成された、フラーレン又は二酸化ケイ素よりなる複数の微粒子が集積されてなる微粒子体膜と、
   前記微粒子体膜の表面に形成されたバリア膜と、
   前記バリア膜の表面に、前記開口部の内部を埋め込むように形成された、ビア又は配線となる導電性材料とを備え、
   前記多孔質低誘電率膜における前記開口部を構成する部分の表面に曝露する空孔には、前記空孔内に入り込む前記微粒子が前記多孔質低誘電率膜の表面からの深さが１ｎｍ以上であって且つ２ｎｍ以下の位置に存在するように充填されていることを特徴とする半導体装置。
2. 前記空孔のサイズは、１ｎｍ以上であって且つ２ｎｍ以下であることを特徴とする請求項１に記載の半導体装置。
3. 前記複数の微粒子の各々の直径は、１ｎｍ以上であって且つ２ｎｍ以下であることを特徴とする請求項１または２に記載の半導体装置。
4. 前記バリア膜は、ＴａＮ、ＴｉＮおよびＷＮのうちから選ばれた材料からなることを特徴とする請求項１〜３のうちのいずれか１項に記載の半導体装置。
5. 前記導電性材料はＣｕ、Ｗ、ＡｌおよびＡｕのうちから選ばれた材料からなることを特徴とする請求項１〜４のうちのいずれか１項に記載の半導体装置。
6. 前記多孔質低誘電率膜は、メチル含有ポリシロキサン系材料を含むことを特徴とする請求項１〜５のうちのいずれか１項に記載の半導体装置。
7. 基板上に多孔質低誘電率膜を形成する工程（ａ）と、
   前記多孔質低誘電率膜に開口部を形成する工程（ｂ）と、
   前記多孔質低誘電率膜における前記開口部を構成する部分の表面に、フラーレン又は二酸化ケイ素よりなる複数の微粒子を含む溶液を塗布した後、前記溶液における溶媒を除去することにより、前記複数の微粒子が集積されてなる微粒子体膜を形成する工程（ｃ）と、
   前記微粒子体膜の表面に、バリア膜を形成する工程（ｄ）と、
   前記バリア膜の表面に、前記開口部の内部を埋め込むように、ビア又は配線となる導電性材料を埋め込む工程（ｅ）とを備えることを特徴とする半導体装置の製造方法。
8. 前記工程（ｂ）において、
   前記開口部の表面に露出する前記多孔質低誘電率膜の空孔の孔径は、１ｎｍ以上であって且つ２ｎｍ以下であることを特徴とする請求項７に記載の半導体装置の製造方法。
9. 前記工程（ｃ）において、
   前記複数の微粒子の各々の直径は、１ｎｍ以上であって且つ２ｎｍ以下であることを特徴とする請求項７または８に記載の半導体装置の製造方法。
10. 前記工程（ｃ）において、
    前記開口部の表面に露出した前記多孔質低誘電率膜の空孔内に入り込む前記微粒子は、前記多孔質低誘電率膜の表面からの深さが１ｎｍ以上であって且つ２ｎｍ以下の位置に存在していることを特徴とする請求項７〜９のうちのいずれか１項に記載の半導体装置の製造方法。
11. 前記バリア膜は、ＴａＮ、ＴｉＮおよびＷＮのうちから選ばれた材料からなることを特徴とする請求項７〜１０のうちのいずれか１項に記載の半導体装置の製造方法。
12. 前記導電性材料はＣｕ、Ｗ、ＡｌおよびＡｕのうちから選ばれた材料からなることを特徴とする請求項７〜１１のうちのいずれか１項に記載の半導体装置の製造方法。
13. 前記多孔質低誘電率膜は、メチル含有ポリシロキサン系材料を含むことを特徴とする請求項７〜１２のうちのいずれか１項に記載の半導体装置の製造方法。