JP3888794B2 - 多孔質膜の形成方法、配線構造体及びその形成方法 - Google Patents

多孔質膜の形成方法、配線構造体及びその形成方法 Download PDF

Info

Publication number
JP3888794B2
JP3888794B2 JP01791499A JP1791499A JP3888794B2 JP 3888794 B2 JP3888794 B2 JP 3888794B2 JP 01791499 A JP01791499 A JP 01791499A JP 1791499 A JP1791499 A JP 1791499A JP 3888794 B2 JP3888794 B2 JP 3888794B2
Authority
JP
Japan
Prior art keywords
organic
film
inorganic composite
composite film
porous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP01791499A
Other languages
English (en)
Other versions
JP2000216153A (ja
Inventor
信雄 青井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=11957035&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3888794(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP01791499A priority Critical patent/JP3888794B2/ja
Priority to US09/492,349 priority patent/US6387824B1/en
Publication of JP2000216153A publication Critical patent/JP2000216153A/ja
Priority to US10/126,687 priority patent/US6602802B2/en
Priority to US10/608,126 priority patent/US6873052B2/en
Application granted granted Critical
Publication of JP3888794B2 publication Critical patent/JP3888794B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1036—Dual damascene with different via-level and trench-level dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED

Description

【０００１】
【発明の属する技術分野】
本発明は、例えば半導体集積回路装置の層間絶縁膜として用いられる多孔質膜の形成方法に関する。
【０００２】
【従来の技術】
半導体集積回路の高集積化の進展に伴い、金属配線同士の間の寄生容量である配線間容量の増加に起因する配線遅延時間の増大が半導体集積回路の高性能化の妨げとなっている。配線遅延時間は金属配線の抵抗と配線間容量との積に比例するいわゆるＲＣ遅延といわれるものである。
【０００３】
従って、配線遅延時間を低減するためには、金属配線の抵抗を小さくするか又は配線間容量を小さくすることが必要である。
【０００４】
配線間容量を小さくする方法としては、金属配線同士の間に形成される層間絶縁膜の比誘電率を低くすることが考えられ、比誘電率の低い層間絶縁膜としては、従来のシリコン酸化膜に代えて、多孔質膜が検討されている。多孔質膜は２．０以下の比誘電率を実現できる唯一の膜と言える。
【０００５】
そこで、種々の多孔質膜の形成方法が提案されている。
【０００６】
第１の多孔質膜の形成方法としては、熱的に不安定な有機成分を含むシロキサンポリマーの前駆体溶液を合成した後、該前駆体溶液を基板上に塗布して塗布膜を形成し、その後、塗布膜に熱処理を行なって有機成分を分解、揮発させることにより、揮発した有機成分の跡に多数の細孔を形成する方法が知られている。
【０００７】
第２の多孔質膜の形成方法としては、シリカゾル溶液を基板上に塗布するか又はＣＶＤ法を行なうことによって基板上にウェットゲルを形成した後、該ウェットゲルからの溶媒の蒸発速度を制御することによりウェットゲルの体積収縮を抑制しながら、ウェットゲル中のシリカゾルを縮合反応させて、多孔質膜を形成する方法が知られている。
【０００８】
第３の多孔質膜の形成方法としては、シリカ微粒子の溶液を基板上に塗布して塗布膜を形成した後、塗布膜を焼き固めることによって、シリカ微粒子同士の間に多数の細孔を形成する方法が知られている。
【０００９】
【発明が解決しようとする課題】
ところが、第１の多孔質膜の形成方法は、シロキサンポリマーの前駆体溶液を合成する必要があるので、コストが高くなるという問題があると共に、前駆体溶液を塗布して塗布膜を形成するため、塗布膜中に残留するシラノールの量が多くなるので、後に行なわれる熱処理工程において水分などが蒸発する脱ガス現象及び多孔質膜の吸湿に起因する膜質の劣化などの問題がある。
【００１０】
また、第２の多孔質膜の形成方法は、ウェットゲルからの溶媒の蒸発速度を制御するための特殊な塗布装置が必要になるので、コストが高くなるという問題があると共に、細孔の表面に多数のシラノールが残留し、そのままでは吸湿性が高くて膜質の著しい劣化が生じるため、シラノールの表面をシリル化する必要があるので、工程が複雑になるという問題ある。尚、ウェットゲルをＣＶＤ法により形成する場合には、半導体プロセスで通常用いられているプラズマＣＶＤ装置とは異なる特殊なＣＶＤ装置が必要になるので、やはりコストが高くなる。
【００１１】
また、第３の多孔質膜の形成方法は、シリカ微粒子同士の間に形成される細孔の径は、幾何学的に堆積されるシリカ微粒子の堆積構造により決定されるため、細孔の径が非常に大きくなってしまうので、多孔質膜の比誘電率を２以下にすることは困難であるという問題がある。
【００１２】
本発明は、前記の各問題を一挙に解決し、簡単な工程により且つ低いコストで比誘電率が２以下である多孔質膜を形成できるようにすることを目的とする。
【００１３】
【課題を解決するための手段】
前記の目的を達成するため、本発明に係る第１の多孔質膜の形成方法は、シリコンアルコキシドと有機化合物との混合ガスを反応性ガスとするプラズマＣＶＤ法により、基板上に有機無機複合膜を堆積する工程と、有機無機複合膜に対して還元性ガスを含むガスからなるプラズマを用いるプラズマ処理を行なうことにより、有機無機複合膜からなる多孔質膜を形成する工程とを備えている。
【００１４】
第１の多孔質膜の形成方法によると、シリコンアルコキシドと有機化合物との混合ガスを用いるプラズマＣＶＤ法により有機無機複合膜を堆積するため、コストが低い材料を用いて有機無機複合膜を堆積することができる。また、プラズマＣＶＤ法により堆積された有機無機複合膜に対して還元性ガスのプラズマ処理を行なうため、分解された有機成分が揮発し、有機成分が揮発した跡に多数の細孔が形成されるので、有機無機複合膜を確実に多孔質化することができると共に得られる多孔質膜の細孔の径を分子サイズで制御することができる。
【００１５】
本発明に係る第２の多孔質膜の形成方法は、シリコンアルコキシドと有機化合物との混合ガスを反応性ガスとするプラズマＣＶＤ法により、基板上に有機無機複合膜を堆積する工程と、有機無機複合膜に対して還元性ガスを含む雰囲気中で熱処理を行なうことにより、有機無機複合膜からなる多孔質膜を形成する工程とを備えている。
【００１６】
第２の多孔質膜の形成方法によると、シリコンアルコキシドと有機化合物との混合ガスを用いるプラズマＣＶＤ法により有機無機複合膜を堆積するため、コストが低い材料を用いて有機無機複合膜を堆積することができる。また、プラズマＣＶＤ法により堆積された有機無機複合膜に対して還元性ガスを含む雰囲気中において熱処理を行なうため、分解された有機成分が揮発し、有機成分が揮発した跡に多数の細孔が形成されるので、有機無機複合膜を確実に多孔質化することができると共に得られる多孔質膜の細孔の径を分子サイズで制御することができる。
【００１７】
第１又は第２の多孔質膜の形成方法において、シリコンアルコキシドは、一般式Ｒ1Ｓｉ(ＯＲ2)3 （但し、Ｒ1 及びＲ2 は、同種又は異種であって、アルキル基又はアリール基である）で表される有機シリコンアルコキシドであることが好ましい。
【００１８】
第１又は第２の多孔質膜の形成方法において、還元性ガスは、水素ガス又はアンモニアガスを含むことが好ましい。
【００１９】
本発明に係る第３の多孔質膜の形成方法は、基板上に、シロキサン骨格を有する有機無機複合膜を堆積する工程と、有機無機複合膜に対して還元性ガスを含むガスからなるプラズマを用いるプラズマ処理を行なうことにより、有機無機複合膜からなる多孔質膜を形成する工程とを備えている。
【００２０】
第３の多孔質膜の形成方法によると、シロキサン骨格を有する有機無機複合膜に対して、還元性ガスを含むガスからなるプラズマを用いるプラズマ処理を行なうため、有機分解された有機成分が揮発し、有機成分が揮発した跡に多数の細孔が形成されるので、有機無機複合膜を確実に多孔質化することができると共に得られる多孔質膜の細孔の径を分子サイズで制御することができる。
【００２１】
第３の多孔質膜の形成方法において、還元性ガスは、窒素原子を含むことが好ましい。
【００２２】
この場合、還元性ガスは、アンモニアガスを含むことが好ましい。
【００２３】
第３の多孔質膜の形成方法において、還元性ガスは、水素原子を含むことが好ましい。
【００２４】
この場合、還元性ガスは、水素ガス又はアンモニアガスを含むことが好ましい。
【００２５】
本発明に係る第１の配線構造体の形成方法は、基板上にシロキサン骨格を有する有機無機複合膜を堆積する工程と、有機無機複合膜の上にレジストパターンを形成する工程と、有機無機複合膜に対してレジストパターンをマスクとしてエッチングを行なって、有機無機複合膜に配線溝又はコンタクトホールからなる凹部を形成する工程と、レジストパターン及び有機無機複合膜に対して、還元性ガスを含むガスからなるプラズマを用いるプラズマ処理を行なうことにより、レジストパターンを除去すると共に有機無機複合膜が多孔質化されてなる層間絶縁膜を形成する工程と、層間絶縁膜の凹部に金属膜を充填して該金属膜からなる埋め込み配線又はコンタクトを形成する工程とを備えている。
【００２６】
第１の配線構造体の形成方法によると、レジストパターン及び有機無機複合膜に対して、還元性ガスを含むガスからなるプラズマを用いるプラズマ処理を行なうため、レジストパターンを除去する工程と、有機無機複合膜を多孔質化する工程とを同時に行なうことができる。
【００２７】
本発明に係る第２の配線構造体の形成方法は、基板上に、有機成分を相対的に少なく含有する第１の有機無機複合膜を堆積する工程と、第１の有機無機複合膜をパターニングして、該第１の有機無機複合膜にコンタクトホールを形成する工程と、第１の有機無機複合膜の上に、有機成分を相対的に多く含有する第２の有機無機複合膜を堆積する工程と、第２の有機無機複合膜をパターニングして、該第２の有機無機複合膜に配線溝を形成する工程と、コンタクトホール及び配線溝に金属膜を充填して、該金属膜からなるコンタクト及び金属配線を形成する工程と、第１の有機無機複合膜及び第２の有機無機複合膜に対して還元性ガスを含む雰囲気中で多孔質化の処理を行なうことにより、第１の有機無機複合膜が多孔質化されてなる第１の層間絶縁膜を形成すると共に第２の有機無機複合膜が多孔質化されてなる第２の層間絶縁膜を形成する工程とを備えている。
【００２８】
第２の配線構造体の形成方法によると、第２の有機無機複合膜における有機成分の含有量は第１の有機無機複合膜における有機成分の含有量よりも多いため、第２の層間絶縁膜の空孔含有率は第１の層間絶縁膜の空孔含有率よりも多くなる。
【００２９】
本発明に係る第３の配線構造体の形成方法は、基板上にシロキサン骨格を有する有機無機複合膜を堆積する工程と、有機無機複合膜をパターニングして、該有機無機複合膜に配線溝を形成する工程と、配線溝に金属膜を充填して、該金属膜からなる埋め込み配線を形成する工程と、有機無機複合膜に対して還元性ガスを含むガスからなるプラズマを用いるプラズマ処理を行なうことにより、有機無機複合膜が多孔質化されてなる層間絶縁膜を形成する工程とを備えている。
【００３０】
第３の配線構造体の形成方法によると、埋め込み配線を形成した後に、有機無機複合膜に対して還元性ガスのプラズマ処理を行なって、多孔質膜からなる層間絶縁膜を形成するため、埋め込み配線を構成する金属が層間絶縁膜の細孔に侵入する事態を阻止することができる。
【００３１】
本発明に係る配線構造体は、基板上に形成され、空孔含有率が相対的に小さい多孔質膜からなり且つコンタクトホールを有する第１の層間絶縁膜と、第１の層間絶縁膜の上に形成され、空孔含有率が相対的に大きい多孔質膜からなり且つ配線溝を有する第２の層間絶縁膜と、コンタクトホールに充填された金属膜からなるコンタクトと、配線溝に充填された金属膜からなる金属配線とを備えている。
【００３２】
本発明の配線構造体によると、第２の層間絶縁膜の空孔含有率は第１の層間絶縁膜の含有率よりも多いため、第２の層間絶縁膜は第１の層間絶縁膜に比べて比誘電率が低くなると共に、第１の層間絶縁膜は第２の層間絶縁膜に比べて機械的強度及び熱伝導性に優れている。
【００３３】
【発明の実施の形態】
（第１の実施形態）
本発明の第１の実施形態に係る多孔質膜の形成方法は、シリコンアルコキシドのガスと有機化合物のガスとの混合ガスを反応性ガスとするプラズマＣＶＤ法によって有機無機複合膜を形成した後、該有機無機複合膜に対して還元性ガスを含むガスからなるプラズマを用いてプラズマ処理するものである。
【００３４】
まず、圧力が１．０Ｔｏｒｒの真空チャンバー内に、シリコンアルコキシドとしてのビニルトリメトキシシラン（流量：１ｍｌ／ｍｉｎ）が気化してなるガスと、有機化合物のガスとしてのアセチレンガス（流量：１００ｓｃｃｍ）との混合ガスを導入すると共に、対向電極間に１３．５６ＭＨｚの高周波電圧を５００Ｗの電力で印加して、前記混合ガスからなるプラズマを発生させることにより、基板上に、シロキサン骨格を有すると共に３２０ｎｍの膜厚を有する有機無機複合膜を堆積する。尚、プラズマＣＶＤの処理温度は４００℃であり、処理時間は１分間であった。
【００３５】
図１（ａ）及び（ｂ）は、有機無機複合膜１の模式構造を示しており、図１（ａ）及び（ｂ）において、２はシロキサン骨格を示し、３は有機成分を示している。
【００３６】
堆積された有機無機複合膜の赤外吸収スペクトルを測定した結果、有機無機複合膜は有機成分を含むシリコン酸化膜であることを確認できた。また、有機無機複合膜の比誘電率をＣＶ測定により求めた結果、比誘電率は３．２であった。
【００３７】
次に、圧力が４Ｔｏｒｒの真空チャンバー内に、水素ガス（流量：１０００ｓｃｃｍ）と窒素ガス（流量：１０００ｓｃｃｍ）と酸素ガス（流量：１００ｓｃｃｍ）の混合ガスを導入すると共に、対向電極間に１３．５６ＭＨｚの高周波電力を６００Ｗの電力で印加して、有機無機複合膜に対して水素プラズマ処理を行なった。尚、水素プラズマ処理の処理温度は４００℃であり、処理時間は５分間であった。
【００３８】
水素プラズマ処理が行なわれた有機無機複合膜の赤外吸収スペクトルを測定したところ、有機成分と対応する吸収ピークはほとんど消失していたと共に、シリコン−水素の結合（Ｓｉ−Ｈ）の吸収ピークの増大が観測された。これは、水素プラズマ処理によって、有機成分が分解されたと共に、シロキサン骨格中のシリコンの一部が水素で終端されたことを示している。
【００３９】
第１の実施形態によると、水素プラズマ処理が行なわれた有機無機複合膜においては、分解された有機成分が揮発し、有機成分が揮発した跡に多数の細孔が形成されることによって、多孔質膜が得られる。この場合、有機成分が除去された跡に細孔が形成されるので、細孔の径を分子レベルで制御することができる。
【００４０】
図２（ａ）及び（ｂ）は、多孔質膜５の模式構造を示しており、図２（ａ）及び（ｂ）において、６はシロキサン骨格を示し、７は細孔を示している。図１と図２との対比から分かるように、有機成分３が揮発した跡に細孔７が形成される。
【００４１】
また、第１の実施形態によると、有機無機複合膜に対して還元性ガスからなるプラズマを用いてプラズマ処理を行なうため、有機無機複合膜中の有機成分が分解して揮発した後に残存する無機成分を構成するシリコン原子は水素で終端される。このため、有機成分が揮発した跡に形成される細孔の表面は疎水性になるので、細孔への水分の侵入が阻止され、これにより、多孔質膜は吸湿し難くなる。
【００４２】
従って、第１の実施形態によると、細孔の径が分子レベルで制御可能であると共に耐吸湿性に優れた多孔質膜を、原料コストの低いプラズマＣＶＤ法によって低コストで形成することができる。
【００４３】
尚、第１の実施形態においては、有機無機複合膜の堆積工程と多孔質化工程とは、同一のプラズマＣＶＤ装置で行なってもよいし、異なるプラズマＣＶＤ装置で行なってもよい。
【００４４】
第１の実施形態により得られた多孔質膜における膜厚の変化量は数％程度の減少であり、多孔質膜の比誘電率は１．７であった。
【００４５】
また、多孔質膜の密度から空孔含有率を求めたところ、空孔含有率は７５％であった。空孔含有率は、ビニルトリメトキシシランの導入量及びアセチレンの導入量を変化させることによって制御可能である。但し、アセチレンガスの導入量つまり有機成分の導入量の上限は、シロキサン骨格が形成される範囲に限定される。有機成分の導入量が多くてシロキサン骨格が十分に形成されない場合には、水素プラズマ処理による膜収縮率が高くなるため、良好な多孔質膜を形成することが困難になる。
【００４６】
また、水素プラズマの処理温度が高くなるほど、有機成分の除去速度が速くなるが、膜収縮率も大きくなる傾向にある。第１の実施形態においては、４００℃の温度下で水素プラズマ処理を行なったが、２００℃程度の温度下でも実用的な除去速度を得ることが可能である。
（第２の実施形態）
本発明の第２の実施形態に係る多孔質膜の形成方法は、シリコンアルコキシドのガスと有機化合物のガスとの混合ガスを反応性ガスとするプラズマＣＶＤ法によって有機無機複合膜を形成した後、該有機無機複合膜に対して還元性ガスを含む雰囲気中において熱処理を行なうものである。
【００４７】
まず、第１の実施形態と同様、シリコンアルコキシドとしてのビニルトリメトキシシランが気化してなるガスと、有機化合物のガスとしてのアセチレンガスとの混合ガスを反応性ガスとするプラズマＣＶＤ法によって有機無機複合膜を形成する。
【００４８】
次に、有機無機複合膜に対して、例えば電気炉を用いて、水素ガスと窒素ガスと酸素ガスとの混合ガスからなる還元性ガスを含む雰囲気中における４００℃程度の温度下において熱処理を行なう。
【００４９】
第２の実施形態によると、還元性ガスを含む雰囲気中の熱処理によって、有機成分が分解して揮発した跡に多数の細孔が形成されるので、多孔質膜が得られる。この場合、有機成分が除去された跡に細孔が形成されるので、細孔の径を分子レベルで制御することができる。
【００５０】
また、第２の実施形態によると、有機無機複合膜に対して還元性ガスを含む雰囲気中において熱処理を行なうため、有機成分が分解して揮発した後に残存する無機成分を構成するシリコン原子が水素で終端されるので、多孔質膜は吸湿し難くなる。
【００５１】
従って、第２の実施形態によると、細孔の径が分子レベルで制御可能であると共に耐吸湿性に優れた多孔質膜を、原料コストの低いプラズマＣＶＤ法によって低コストで形成することができる。
（第３の実施形態）
本発明の第３の実施形態に係る多孔質膜の形成方法は、シリコンアルコキシドのガスと有機化合物のガスとの混合ガスを反応性ガスとするプラズマＣＶＤ法によって有機無機複合膜を形成した後、該有機無機複合膜に対して、アンモニアガスと酸素ガスとからなるプラズマを用いてプラズマ処理するものである。
【００５２】
まず、第１の実施形態と同様、シリコンアルコキシドとしてのビニルトリメトキシシランが気化してなるガスと、有機化合物のガスとしてのアセチレンガスとの混合ガスを反応性ガスとするプラズマＣＶＤ法によって有機無機複合膜を形成する。
【００５３】
次に、有機無機複合膜に対して、圧力が５Ｔｏｒｒの真空チャンバー内に、アンモニアガス（流量：１００ｓｃｃｍ）に希釈ガスとしてのアルゴンガス（流量：１０００ｓｃｃｍ）と酸素ガス（流量：１００ｓｃｃｍ）とが混合されたガスを導入すると共に、対向電極間に１３．５６ＭＨｚの高周波電力を５００Ｗの電力で印加して、有機無機複合膜に対してアンモニアプラズマ処理を行なった。尚、アンモニアプラズマ処理の処理温度は４００℃であり、処理時間は１０分間であった。
【００５４】
第３の実施形態によると、アンモニアプラズマ処理によって、有機成分が分解して揮発した跡に多数の細孔が形成されるので、多孔質膜が得られる。
【００５５】
また、第３の実施形態によると、アンモニアプラズマ処理を行なうため、有機成分が分解して揮発した後に残存する無機成分を構成するシリコン原子が窒化されているので、多孔質膜は吸湿し難くなる。
【００５６】
第３の実施形態においても、原料コストの低いプラズマＣＶＤ法によって有機無機複合膜を形成できるので、コストの削減を図ることができる。
【００５７】
第１の実施形態により得られた多孔質膜の比誘電率は１．９であって、第１の実施形態に比べて若干上昇した。
【００５８】
また、第３の実施形態により得られた多孔質膜に対する銅の拡散状態を検討するべく、多孔質膜の上に銅の薄膜を堆積した後、４００℃の温度下において熱処理を行なって、多孔質膜の絶縁耐性の劣化を評価した。ところが、絶縁耐圧の劣化は観測されなかったので、銅の拡散は殆ど起こっていないことが確認できた。
【００５９】
尚、第１〜第３の実施形態においては、シリコンアルコキシドとして、ビニルトリメトキシシランを用いたが、これに代えて、一般式Ｒ1Ｓｉ(ＯＲ2)3 （但し、Ｒ1 及びＲ2 は、同種又は異種であって、アルキル基又はアリール基である。）で表される有機シリコンアルコキシドを広く用いることができる。
【００６０】
一般式Ｒ1Ｓｉ(ＯＲ2)3 で表される有機シリコンアルコキシドとしては、メチルトリメトキシシラン（Ｒ1 ：メチル基、Ｒ2 ：メチル基）、フェニルトリメトキシシラン（Ｒ1 ：フェニル基、Ｒ2 ：メチル基）又はエチルトリメトキシシラン（Ｒ1 ：エチル基、Ｒ2 ：メチル基）などが挙げられる。また、これらの有機シリコンアルコキシドにおけるＲ2 としては、メチル基に代えて、エチル基又はフェニル基であってもよい。
【００６１】
また、第１〜第３の実施形態においては、有機化合物のガスとして、アセチレンを用いたが、これに代えて、種々の炭化水素、例えばフッ化炭化水素又はフッ化炭素化合物等を用いることができ、具体的には、パーフルオロカーボン、ヒドロフルオロカーボン又はハイドロカーボンの飽和化合物又は不飽和化合物を挙げることができる。
【００６２】
また、第１〜第３の実施形態においては、反応性ガスとして、シリコンアルコキシドが気化してなるガスと有機化合物のガスとの混合ガスを用いたが、この混合ガスに代えて、有機シリコン結合を有しているアルコキシシラン例えばビニルトリメトキシシランが気化してなる単独のガスを用いてもよい。このような単独のガスを用いると、空孔の含有率は低下するが、多孔質膜の形成は可能である。（第４の実施形態）
本発明の第４の実施形態に係る多孔質膜の形成方法は、シロキサン骨格を有する有機無機複合膜を還元性ガスを含むガスからなるプラズマを用いてプラズマ処理するものである。
【００６３】
まず、シロキサン骨格を有し且つ有機成分を含む溶液としてのフェニルシロキサンを基板上に塗布することにより得られた塗布膜に対して、４００℃の温度下で熱処理を行なって塗布膜を硬化させることにより有機ＳＯＧ膜を得る。
【００６４】
有機ＳＯＧ膜の赤外吸収スペクトルを測定した結果、シリコン−フェニルに基づく吸収ピークが観測された。また、有機ＳＯＧ膜の比誘電率をＣＶ測定により求めた結果、比誘電率は３．１であった。
【００６５】
次に、圧力が４Ｔｏｒｒの真空チャンバー内に、水素ガス（流量：１０００ｓｃｃｍ）と窒素ガス（流量：１０００ｓｃｃｍ）と酸素ガス（流量：１００ｓｃｃｍ）との混合ガスを導入すると共に、対向電極間に１３．５６ＭＨｚの高周波電力を６００Ｗの電力で印加して、有機無機複合膜に対して水素プラズマ処理を行なった。尚、水素プラズマ処理の処理温度は４００℃であり、処理時間は５分間であった。
【００６６】
水素プラズマ処理が行なわれた有機ＳＯＧ膜の赤外吸収スペクトルを測定したところ、シリコン−フェニルに基づく吸収ピークは完全に消失していたと共に、シリコン−水素の結合の吸収ピークの増大が観測された。これは、水素プラズマ処理によって、有機成分が分解されたと共に、シロキサン骨格中のシリコンの一部が水素で終端されたことを示している。
【００６７】
第４の実施形態により得られた多孔質膜の比誘電率は１．９であった。
【００６８】
従って、第４の実施形態によると、細孔の径が分子レベルで制御可能であると共に耐吸湿性に優れた多孔質膜を低コストで形成することができる。
【００６９】
尚、第４の実施形態においては、シロキサン骨格を有する有機無機複合膜として、フェニルシロキサンからなる有機ＳＯＧ膜を用いたが、有機ＳＯＧ膜には限らない。
【００７０】
尚、第４の実施形態と同様の方法により得られた有機ＳＯＧ膜に対して、第２の実施形態と同様、水素ガスと窒素ガスと酸素ガスとの混合ガスからなる還元性ガスを含む雰囲気中における４００℃程度の温度下において熱処理を行なって、多孔質膜を形成することができる。
【００７１】
また、第４の実施形態と同様の方法により得られた有機ＳＯＧ膜に対して、第３の実施形態と同様、アンモニアプラズマ処理を行なって、多孔質膜を形成してもよい。
（第５の実施形態）
以下、本発明の第５の実施形態に係る配線構造体の形成方法について、図３（ａ）〜（ｃ）を参照しながら説明する。
【００７２】
まず、第１の実施形態と同様のプラズマＣＶＤ法によって、図３（ａ）に示すように、半導体基板１０の上に、シロキサン骨格を有すると共に例えば６００ｎｍの膜厚を有する有機無機複合膜１１を堆積した後、該有機無機複合膜１１の上に、配線溝形成領域又はコンタクトホール形成領域に開口部を有するレジストパターン１２を形成する。
【００７３】
次に、図３（ｂ）に示すように、有機無機複合膜１１に対してレジストパターン１２をマスクとしてドライエッチングを行なって、配線溝又はコンタクトホールからなる凹部１３を有するパターン化された有機無機複合膜１１Ａを形成する。
【００７４】
次に、パターン化された有機無機複合膜１１Ａ及びレジストパターン１２に対して、第１の実施形態と同様の水素プラズマ処理を行なうことにより、レジストパターン１２を除去すると共に、パターン化された有機無機複合膜１１Ａを多孔質化して多孔質膜からなる層間絶縁膜１４を形成する。
【００７５】
次に、層間絶縁膜１４の凹部に銅膜等の金属膜１５を充填することにより、該金属膜１５からなる埋め込み配線又はコンタクトを形成する。
【００７６】
第５の実施形態によると、水素プラズマ処理によって、レジストパターン１２の除去と、パターン化された有機無機複合膜１１Ａの多孔質化とを同時に行なうことができるので、配線構造体を形成するための工程数を削減できる。
（第６の実施形態）
以下、本発明の第６の実施形態に係る配線構造体の形成方法について、図４（ａ）〜（ｃ）を参照しながら説明する。
【００７７】
まず、図４（ａ）に示すように、第１の実施形態と同様のプラズマＣＶＤ法によって、半導体基板２０の上に、シロキサン骨格を有すると共に例えば６００ｎｍの膜厚を有する第１の有機無機複合膜２１を堆積した後、第１の実施形態と同様のプラズマＣＶＤ法によって、第１の有機無機複合膜２１の上に、シロキサン骨格を有すると共に例えば３００ｎｍの膜厚を有する第２の有機無機複合膜２２を形成する。
【００７８】
第６の実施形態の特徴として、第２の有機無機複合膜２２における有機成分の含有量が第１の有機無機複合膜２１における有機成分の含有量に比べて多くなるようにする。具体的には、真空チャンバー内に導入する有機化合物のガス（アセチレンガス）とシリコンアルコキシド（ビニルトリメトキシシラン）のガスとの混合モル比を、第１の有機無機複合膜２１を堆積するときには例えば０．２に設定すると共に、第２の有機無機複合膜２２を堆積するときには例えば０．５に設定する。ここに、有機化合物のガスのモル量をＡとし、シリコンアルコキシドのガスのモル量をＢとすると、混合モル比は、Ａ／（Ａ＋Ｂ）で定義される。従って、第１の有機無機複合膜２１を堆積するときには有機成分の含有量を少なくする一方、第２の有機無機複合膜２２を堆積するときには有機成分の含有量を多くする。
【００７９】
次に、図４（ｂ）に示すように、第１の有機無機複合膜２１及び第２の有機無機複合膜２２をパターニングして、第１の有機無機複合膜２１にコンタクトホール２３を形成すると共に、第２の有機無機複合膜２２に配線溝２４を形成する。
【００８０】
尚、第１の有機無機複合膜２１にコンタクトホール２３を形成すると共に、第２の有機無機複合膜２２に配線溝２４を形成する方法は特に限定されず、第１の有機無機複合膜２１にコンタクトホール２３を形成した後、第１の有機無機複合膜２１の上に第２の有機無機複合膜２２を堆積し、その後、第２の有機無機複合膜２２に配線溝２４を形成してもよいし、第１の有機無機複合膜２１及び第２の有機無機複合膜２２を順次堆積した後、第１の有機無機複合膜２１にコンタクトホール２３を形成すると共に、第２の有機無機複合膜２２に配線溝２４を形成してもよい。
【００８１】
次に、第１の有機無機複合膜２１及び第２の有機無機複合膜２２に対して、第１の実施形態と同様の水素プラズマ処理を行なうことにより、図４（ｃ）に示すように、第１の有機無機複合膜２１及び第２の有機無機複合膜２２をそれぞれ多孔質化して、第１の有機無機複合膜２１からなる第１の層間絶縁膜２５を形成すると共に、第２の有機無機複合膜２２からなる第２の層間絶縁膜２６を形成する。前述したように、第２の有機無機複合膜２２における有機成分の含有量は第１の有機無機複合膜２１における有機成分の含有量よりも多いため、第２の層間絶縁膜２６の空孔含有率は第１の層間絶縁膜２５の空孔含有率よりも多くなるので、第２の層間絶縁膜２６の比誘電率は、第１の層間絶縁膜２５の比誘電率よりも低くなる。
【００８２】
その後、第１の層間絶縁膜２５のコンタクトホール２３及び第２の層間絶縁膜２６の配線溝２４に例えば銅膜を充填して、コンタクト２７及び金属配線２８からなるデュアルダマシン構造を有する配線構造体を形成する。
【００８３】
第６の実施形態によると、第１の層間絶縁膜２５においては、空孔含有率は５０％であり、比誘電率は２．３である。また、第２の層間絶縁膜２６においては、空孔含有率は８５％であり、比誘電率は１．７である。
【００８４】
従って、第６の実施形態によると、金属配線２８の配線間に充填されている第２の層間絶縁膜２６の比誘電率は１．７であって非常に低いので、金属配線２８同士の間に生じる寄生容量は低減する。また、第１の層間絶縁膜２５の比誘電率は２．３であって若干高いが、第１の層間絶縁膜２５には金属配線２８が形成されていないので、金属配線２８同士の間に生じる寄生容量の増加という問題は発生しない。
【００８５】
図５は、第６の実施形態により得られる多層配線構造体が熱伝導性に優れていることを説明する断面図であって、半導体基板２０の上に、第１の層間絶縁膜２５及び第２の層間絶縁膜２６が交互に形成されており、第１の層間絶縁膜２５にはコンタクト２７が形成されていると共に、第２の層間絶縁膜２６には金属配線２８が形成されている。
【００８６】
第１の層間絶縁膜２５は、空気含有率が低いため、熱伝導率は従来から用いられているシリコン酸化膜に近いため、図５において矢印で示すように、熱の伝導経路が確保されるので、集積回路装置が動作する際に発生する熱は半導体基板２０に伝達されて効率良く放散される。つまり、層間絶縁膜が空孔含有率の高い多孔質膜のみからなる場合には、金属配線２８が形成されている層間絶縁膜の上層部分においては、熱は金属配線２８を介して上下方向に伝導されるが、コンタクト２７が形成されている層間絶縁膜の下層部分においては、金属配線２８が損座しないので熱は上下方向に伝導され難い。これに対して、第６の実施形態により得られる多層配線構造体においては、コンタクト２７が形成されている層間絶縁膜の下層部分は、熱伝導性に優れた第１の層間絶縁膜２５からなるため、上下方向の熱伝導が層間絶縁膜の下層部分で遮断されることはない。
【００８７】
図６（ａ）、（ｂ）は第６の実施形態により得られる多層配線構造体は、機械的強度の点で、従来の多層配線構造体に比べて劣っていないことを説明する断面図であって、半導体基板２０の上に、第１の層間絶縁膜２５及び第２の層間絶縁膜２６が交互に形成されており、第１の層間絶縁膜２５にはコンタクト２７が形成されていると共に、第２の層間絶縁膜２６には金属配線２８が形成されている。
【００８８】
第１の層間絶縁膜２５は、空孔含有率が５０％であるため、機械的強度は従来から用いられているシリコン酸化膜と同程度である。これに対して、第２の層間絶縁膜２６は、空孔含有率が８５％であるため、機械的強度はシリコン酸化膜よりも劣っている。
【００８９】
ところが、第６の実施形態により得られる多層配線構造体は、機械的強度の点で、層間絶縁膜としてシリコン酸化膜が用いられている従来の多層配線構造体に比べて劣ることはない。すなわち、図６（ｂ）において、斜線で示す領域は、機械的強度が従来と同程度に優れている領域であって、点々で示す領域は、機械的強度が従来よりも劣っている領域である。図６（ｂ）から分かるように、機械的強度が劣っている領域は、金属配線２８同士の間に介在する第２の層間絶縁膜２６の部分のみであって、平面方向及び垂直方向のいずれのおいても連続していない。言い換えると、機械的強度が優れている領域が平面方向及び垂直方向に連続しているので、第６の実施形態により得られる多層配線構造体は、機械的強度の点で従来に比べて劣ることはない。
（第７の実施形態）
以下、本発明の第７の実施形態に係る配線構造の形成方法について図７及び図８を参照しながら説明する。
【００９０】
まず、図７（ａ）に示すように、第１の実施形態と同様のプラズマＣＶＤ法によって、半導体基板３０の上に、シロキサン骨格を有すると共に例えば４００ｎｍの膜厚を有する有機無機複合膜３１を堆積した後、スパッタリング法によって、有機無機複合膜３１の上に例えば５０ｎｍの膜厚を有する窒化チタン膜３２を堆積する。その後、スパッタリング法によって、窒化チタン膜３２の上に例えば１００ｎｍの膜厚を有するシリコン酸化膜３３を堆積した後、該シリコン酸化膜３３の上に、配線形成領域に開口部を有するレジストパターン３４を形成する。
【００９１】
次に、図７（ｂ）に示すように、レジストパターン３４をマスクとしてシリコン酸化膜３３に対してドライエッチングを行なって、配線形成領域に開口部を有するパターン化されたシリコン酸化膜３３Ａを形成した後、図７（ｃ）に示すように、レジストパターン３４をアッシングによって除去する。その後、パターン化されたシリコン酸化膜３３Ａをマスクとして窒化チタン膜３２に対してドライエッチングを行なって、窒化チタン膜３２からなるハードマスク３２Ａを形成する。
【００９２】
次に、図８（ａ）に示すように、ハードマスク３２Ａを用いて有機無機複合膜３１に対してドライエッチングを行なって、配線溝３５を有するパターン化された有機無機複合膜３１Ａを形成する。尚、有機無機複合膜３１に対するドライエッチング工程において、パターン化されたシリコン酸化膜３２Ａは除去される。
【００９３】
次に、図８（ｂ）に示すように、パターン化された有機無機複合膜３１Ａの上に、銅膜等の金属膜を配線溝３５が充填されるように堆積した後、パターン化された有機無機複合膜３１Ａの上に存在する金属膜及びハードマスク３２ＡをＣＭＰ法によって除去して、銅膜からなる埋め込み配線３６を形成する。
【００９４】
次に、パターン化された有機無機複合膜３１Ａに対して、第１の実施形態と同様の水素プラズマ処理を行なうことにより、図８（ｃ）に示すように、パターン化された有機無機複合膜３１Ａからなる層間絶縁膜３７を形成する。
【００９５】
以下、第７の実施形態に係る配線構造体の形成方法の特徴について説明する。
【００９６】
第１に、埋め込み配線３６を形成した後に、パターン化された有機無機複合膜３１Ａに対して水素プラズマ処理を行なって、多孔質膜からなる層間絶縁膜３７を形成するため、埋め込み配線３６を構成する金属が多孔質膜の細孔に侵入する事態を阻止できるので、埋め込み配線３６同士の間におけるリーク電流の増大及び短絡を防止することができる。また、配線溝３５に充填する金属膜が、多孔質膜における配線溝に露出している部分に侵入することを防止するべく、シリコン酸化膜等からなる保護膜を配線溝の壁面に形成する必要がないので、配線間容量を確実に低減することができる。
【００９７】
第２に、パターン化された有機無機複合膜３１Ａを多孔質化する前に、金属膜に対してＣＭＰを行なうため、配線溝３５に充填される金属膜におけるパターン化された有機無機複合膜３１Ａとの界面が平滑になるので、金属膜を構成する金属の配向性を向上でき、これによって、埋め込み配線３６の信頼性が向上する。また、多孔質膜に比べて機械的強度が大きい有機無機複合膜に対してＣＭＰを行なうため、ＣＭＰ工程において多孔質膜からなる層間絶縁膜が破壊される事態が回避される。さらに、ＣＭＰ工程において、研磨用のスラリー及びスラリーに含まれる微粒子が多孔質膜の細孔内に侵入する事態を回避できるので、層間絶縁膜の膜質の劣化及びパーティクルの発生を防止することができる。
【００９８】
【発明の効果】
第１又は第２の多孔質膜の形成方法によると、シリコンアルコキシドと有機化合物との混合ガスを用いるプラズマＣＶＤ法により堆積された有機無機複合膜から多孔質膜を形成するため、塗布法により有機無機複合膜を堆積する場合に不可欠な前駆体溶液が不要になり、低コストな材料によって有機複合膜を堆積できるので、多孔質膜のコストが低減する。
【００９９】
また、還元性ガスを含むガスからなるプラズマ処理又は還元性ガスを含むガスの雰囲気中における熱処理により有機無機複合体中の有機成分を揮発させ、有機成分が揮発した跡に細孔を形成できるため、分子サイズの径を有する細孔を形成できるので、多孔質膜の比誘電率を確実に低くすることができる。
【０１００】
また、プラズマＣＶＤ法により有機無機複合膜を堆積するため、塗布法により堆積された有機無機複合膜に比べて、残留シラノールの量が著しく減少するので、残留シラノールから生成される水分も著しく低減する。このため、後に行なわれる熱処理工程において多孔質膜から蒸発する水分が低減するので、脱ガスに起因する種々の弊害が大きく低減する。
【０１０１】
第１又は第２の多孔質膜の形成方法において、シリコンアルコキシドが、一般式Ｒ1Ｓｉ(ＯＲ2)3 （但し、Ｒ1 及びＲ2 は、同種又は異種であって、アルキル基又はアリール基である）で表される有機シリコンアルコキシドであると、該有機シランアルコキシドと有機化合物との混合ガスから、プラズマＣＶＤ法によって、有機無機複合膜を確実に堆積することができる。
【０１０２】
第１又は第２の多孔質膜の形成方法において、還元性ガスが水素ガス又はアンモニアガスを含むと、有機成分が分解して揮発した後に残存するシリコン原子は水素で終端され、有機成分が揮発した跡に形成される細孔の表面は疎水性になるため、細孔への水分の侵入が阻止されるので、多孔質膜の耐吸湿性が向上する。
【０１０３】
特に、還元性ガスがアンモニアガスを含むと、多孔質膜の表面及び細孔の表面が窒化されるため、多孔質膜に接するように堆積される金属膜を構成する金属が多孔質膜に拡散し難くなるので、多孔質膜の耐絶縁性が向上する。
【０１０４】
第３の多孔質膜の形成方法によると、シロキサン骨格を有する有機無機複合膜に対して、還元性ガスを含むガスからなるプラズマを用いるプラズマ処理を行なうため、有機成分が揮発した跡に多数の細孔が形成されるので、有機無機複合膜を確実に多孔質化することができると共に、多孔質膜の比誘電率を確実に低くすることができる。
【０１０５】
第３の多孔質膜の形成方法において、還元性ガスが窒素原子を含むと、多孔質膜の表面及び細孔の表面が窒化されるため、多孔質膜に接するように堆積される金属膜を構成する金属が多孔質膜に拡散し難くなるので、多孔質膜の耐絶縁性が向上する。この場合、還元性ガスがアンモニアガスを含むと、多孔質膜の表面及び細孔の表面を確実に窒化することができる。
【０１０６】
第３の多孔質膜の形成方法において、還元性ガスが水素原子を含むと、有機成分が分解して揮発した後に残存するシリコン原子は水素で終端され、有機成分が揮発した跡に形成される細孔の表面は疎水性になるため、細孔への水分の侵入が阻止されるので、多孔質膜の耐吸湿性が向上する。この場合、還元性ガスが水素ガス又はアンモニアガスを含むと、有機成分が分解して揮発した後に残存するシリコン原子を水素で確実に終端させることができる。
【０１０７】
第１の配線構造体の形成方法によると、レジストパターン及び有機無機複合膜に対して、還元性ガスを含むガスからなるプラズマを用いるプラズマ処理を行なうため、レジストパターンを除去する工程と、有機無機複合膜を多孔質化する工程とを同時に行なうことができるので、工程数の増加を招くことなく、有機無機複合膜を多孔質化することができる。
【０１０８】
第２の配線構造体の形成方法によると、第２の層間絶縁膜の空孔含有率は第１の層間絶縁膜の空孔含有率よりも多くなるため、第２の層間絶縁膜は第１の層間絶縁膜に比べて比誘電率が低くなると共に、第１の層間絶縁膜は第２の層間絶縁膜に比べて機械的強度及び熱伝導性に優れている。このため、第２の層間絶縁膜に形成される金属配線同士の間に生じる寄生容量は低減すると共に、金属配線に発生する熱は第１の層間絶縁膜を介して基板に効率良く放散される。また、機械的強度に優れている第１の層間絶縁膜によって配線構造体の機械強度が保持されるので、層間絶縁膜の比誘電率の低減と配線構造体の機械的強度の保持との両立を図ることができる。
【０１０９】
第３の配線構造体の形成方法によると、埋め込み配線を構成する金属が層間絶縁膜の細孔に侵入する事態が阻止されるため、埋め込み配線間におけるリーク電流の増大及び短絡を防止することができると共に、配線溝に保護膜を形成する必要がなくなるので、埋め込み配線間における寄生容量を確実に低減することができる。
【０１１０】
本発明の配線構造体によると、第２の層間絶縁膜は第１の層間絶縁膜に比べて比誘電率が低くなると共に、第１の層間絶縁膜は第２の層間絶縁膜に比べて機械的強度及び熱伝導性に優れているため、層間絶縁膜の比誘電率の低減と、配線構造体の機械的強度の保持及び放熱性の確保との両立を図ることができる。
【図面の簡単な説明】
【図１】（ａ）及び（ｂ）は、本発明の第１の実施形態に係る多孔質膜の形成方法により得られる有機無機複合膜の模式図である。
【図２】（ａ）及び（ｂ）は、本発明の第１の実施形態に係る多孔質膜の形成方法により得られる多孔質膜の模式図である。
【図３】（ａ）〜（ｃ）は、本発明の第５の実施形態に係る配線構造体の形成方法の各工程を示す断面図である。
【図４】（ａ）〜（ｃ）は、本発明の第６の実施形態に係る配線構造体の形成方法の各工程を示す断面図である。
【図５】本発明の第６の実施形態により得られる配線構造体の熱放散性を説明する断面図である。
【図６】（ａ）及び（ｂ）は、本発明の第６の実施形態により得られる配線構造体の機械的強度を説明する断面図である。
【図７】（ａ）〜（ｃ）は、本発明の第７の実施形態に係る配線構造体の形成方法の各工程を示す断面図である。
【図８】（ａ）〜（ｃ）は、本発明の第７の実施形態に係る配線構造体の形成方法の各工程を示す断面図である。
【符号の説明】
１ 有機無機複合膜
２ シロキサン
３ 有機成分
５ 多孔質膜
６ シロキサン
７ 細孔
１０ 半導体基板
１１ 有機無機複合膜
１１Ａ パターン化された有機無機複合膜
１２ レジストパターン
１３ 凹部
１４ 層間絶縁膜
１５ 金属膜
２０ 半導体基板
２１ 第１の有機無機複合膜
２２ 第２の有機無機複合膜
２３ コンタクトホール
２４ 配線溝
２５ 第１の層間絶縁膜
２６ 第２の層間絶縁膜
２７ コンタクト
２８ 金属配線
３０ 半導体基板
３１ 有機無機複合膜
３２ 窒化チタン膜
３２Ａ ハードマスク
３３ シリコン酸化膜
３３Ａ パターン化されたシリコン酸化膜
３４ レジストパターン
３５ 配線溝
３６ 埋め込み配線
３７ 層間絶縁膜

Claims (13)

  1. シリコンアルコキシドと有機化合物との混合ガスを反応性ガスとするプラズマＣＶＤ法により、基板上に有機無機複合膜を堆積する工程と、
    前記有機無機複合膜に対して還元性ガスを含むガスからなるプラズマを用いるプラズマ処理を行なうことにより、前記有機無機複合膜を多孔質化した多孔質膜を形成する工程とを備えていることを特徴とする多孔質膜の形成方法。
  2. シリコンアルコキシドと有機化合物との混合ガスを反応性ガスとするプラズマＣＶＤ法により、基板上に有機無機複合膜を堆積する工程と、
    前記有機無機複合膜に対して還元性ガスを含む雰囲気中で熱処理を行なうことにより、分解された有機成分が揮発することによって、前記有機無機複合膜が多孔質化された多孔質膜を形成する工程とを備えていることを特徴とする多孔質膜の形成方法。
  3. 前記シリコンアルコキシドは、一般式Ｒ１Ｓｉ(ＯＲ２)３ （但し、Ｒ１ 及びＲ２ は、同種又は異種であって、アルキル基又はアリール基である）で表される有機シリコンアルコキシドであることを特徴とする請求項１又は２に記載の多孔質膜の形成方法。
  4. 前記還元性ガスは、水素ガス又はアンモニアガスを含むことを特徴とする請求項１又は２に記載の多孔質膜の形成方法。
  5. 基板上に、シロキサン骨格を有する有機無機複合膜を堆積する工程と、
    前記有機無機複合膜に対して還元性ガスを含むガスからなるプラズマを用いるプラズマ処理を行なうことにより、前記有機無機複合膜を多孔質化した多孔質膜を形成する工程とを備えていることを特徴とする多孔質膜の形成方法。
  6. 前記還元性ガスは、窒素原子を含むことを特徴とする請求項５に記載の多孔質膜の形成方法。
  7. 前記還元性ガスは、アンモニアガスを含むことを特徴とする請求項６に記載の多孔質膜の形成方法。
  8. 前記還元性ガスは、水素原子を含むことを特徴とする請求項５に記載の多孔質膜の形成方法。
  9. 前記還元性ガスは、水素ガス又はアンモニアガスを含むことを特徴とする請求項８に記載の多孔質膜の形成方法。
  10. 基板上に、シロキサン骨格を有する有機無機複合膜を堆積する工程と、
    前記有機無機複合膜の上にレジストパターンを形成する工程と、
    前記有機無機複合膜に対して前記レジストパターンをマスクとしてエッチングを行なって、前記有機無機複合膜に配線溝又はコンタクトホールからなる凹部を形成する工程と、
    前記レジストパターン及び有機無機複合膜に対して、還元性ガスを含むガスからなるプラズマを用いるプラズマ処理を行なうことにより、前記レジストパターンを除去すると共に前記有機無機複合膜が多孔質化されてなる層間絶縁膜を形成する工程と、
    前記層間絶縁膜の凹部に金属膜を充填して該金属膜からなる埋め込み配線又はコンタクトを形成する工程とを備えていることを特徴とする配線構造体の形成方法。
  11. 基板上に、有機成分を相対的に少なく含有する第１の有機無機複合膜を堆積する工程と、
    前記第１の有機無機複合膜をパターニングして、該第１の有機無機複合膜にコンタクトホールを形成する工程と、
    前記第１の有機無機複合膜の上に、有機成分を相対的に多く含有する第２の有機無機複合膜を堆積する工程と、
    前記第２の有機無機複合膜をパターニングして、該第２の有機無機複合膜に配線溝を形成する工程と、
    前記コンタクトホール及び配線溝に金属膜を充填して、該金属膜からなるコンタクト及び金属配線を形成する工程と、
    前記第１の有機無機複合膜及び第２の有機無機複合膜に対して還元性ガスを含む雰囲気中で多孔質化の処理を行なうことにより、前記第１の有機無機複合膜が多孔質化されてなる第１の層間絶縁膜を形成すると共に前記第２の有機無機複合膜が多孔質化されてなる第２の層間絶縁膜を形成する工程とを備えていることを特徴とする配線構造体の形成方法。
  12. 基板上に、シロキサン骨格を有する有機無機複合膜を堆積する工程と、
    前記有機無機複合膜をパターニングして、該有機無機複合膜に配線溝を形成する工程と、
    前記配線溝に金属膜を充填して、該金属膜からなる埋め込み配線を形成する工程と、
    前記有機無機複合膜に対して還元性ガスを含むガスからなるプラズマを用いるプラズマ処理を行なうことにより、前記有機無機複合膜が多孔質化されてなる層間絶縁膜を形成する工程とを備えていることを特徴とする配線構造体の形成方法。
  13. 基板上に形成され、空孔含有率が相対的に小さい多孔質膜からなり且つコンタクトホールを有する第１の層間絶縁膜と、
    前記第１の層間絶縁膜の上に形成され、空孔含有率が相対的に大きい多孔質膜からなり且つ配線溝を有する第２の層間絶縁膜と、
    前記コンタクトホールに充填された金属膜からなるコンタクトと、
    前記配線溝に充填された金属膜からなる金属配線とを備えていることを特徴とする配線構造体。
JP01791499A 1999-01-27 1999-01-27 多孔質膜の形成方法、配線構造体及びその形成方法 Expired - Lifetime JP3888794B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP01791499A JP3888794B2 (ja) 1999-01-27 1999-01-27 多孔質膜の形成方法、配線構造体及びその形成方法
US09/492,349 US6387824B1 (en) 1999-01-27 2000-01-27 Method for forming porous forming film wiring structure
US10/126,687 US6602802B2 (en) 1999-01-27 2002-04-22 Method of forming a porous film on a substrate
US10/608,126 US6873052B2 (en) 1999-01-27 2003-06-30 Porous, film, wiring structure, and method of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01791499A JP3888794B2 (ja) 1999-01-27 1999-01-27 多孔質膜の形成方法、配線構造体及びその形成方法

Publications (2)

Publication Number Publication Date
JP2000216153A JP2000216153A (ja) 2000-08-04
JP3888794B2 true JP3888794B2 (ja) 2007-03-07

Family

ID=11957035

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01791499A Expired - Lifetime JP3888794B2 (ja) 1999-01-27 1999-01-27 多孔質膜の形成方法、配線構造体及びその形成方法

Country Status (2)

Country Link
US (3) US6387824B1 (ja)
JP (1) JP3888794B2 (ja)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6210612B1 (en) * 1997-03-31 2001-04-03 Pouvair Corporation Method for the manufacture of porous ceramic articles
JP3888794B2 (ja) * 1999-01-27 2007-03-07 松下電器産業株式会社 多孔質膜の形成方法、配線構造体及びその形成方法
JP4401540B2 (ja) * 2000-06-30 2010-01-20 浜松ホトニクス株式会社 レーザー装置及びこれを用いた光信号増幅装置
US6596467B2 (en) * 2000-09-13 2003-07-22 Shipley Company, L.L.C. Electronic device manufacture
EP1352107A2 (en) * 2000-10-25 2003-10-15 International Business Machines Corporation An ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device, a method for fabricating the same, and an electronic device containing the same
US6383924B1 (en) * 2000-12-13 2002-05-07 Micron Technology, Inc. Method of forming buried conductor patterns by surface transformation of empty spaces in solid state materials
JP3545364B2 (ja) * 2000-12-19 2004-07-21 キヤノン販売株式会社 半導体装置及びその製造方法
JP3887175B2 (ja) * 2001-02-02 2007-02-28 沖電気工業株式会社 半導体装置及びその製造方法
JP2002305193A (ja) * 2001-04-05 2002-10-18 Sony Corp 半導体装置とその製造方法
US7142577B2 (en) * 2001-05-16 2006-11-28 Micron Technology, Inc. Method of forming mirrors by surface transformation of empty spaces in solid state materials and structures thereon
JP2003023072A (ja) * 2001-07-06 2003-01-24 Hitachi Ltd 半導体装置の製造方法および半導体装置の製造装置
EP1324078A3 (en) * 2001-12-28 2004-01-14 Hoya Corporation Hybrid film, antireflection film comprising it, optical product, and method for restoring the defogging property of hybrid film
US20040176483A1 (en) * 2003-03-05 2004-09-09 Micron Technology, Inc. Cellular materials formed using surface transformation
US7183195B2 (en) * 2002-02-22 2007-02-27 Samsung Electronics, Co., Ltd. Method of fabricating dual damascene interconnections of microelectronic device using hybrid low k-dielectric and carbon-free inorganic filler
US7132348B2 (en) * 2002-03-25 2006-11-07 Micron Technology, Inc. Low k interconnect dielectric using surface transformation
US7384471B2 (en) * 2002-04-17 2008-06-10 Air Products And Chemicals, Inc. Porogens, porogenated precursors and methods for using the same to provide porous organosilica glass films with low dielectric constants
US8293001B2 (en) 2002-04-17 2012-10-23 Air Products And Chemicals, Inc. Porogens, porogenated precursors and methods for using the same to provide porous organosilica glass films with low dielectric constants
ATE499458T1 (de) * 2002-04-17 2011-03-15 Air Prod & Chem Verfahren zur herstellung einer porösen sioch- schicht
US8951342B2 (en) 2002-04-17 2015-02-10 Air Products And Chemicals, Inc. Methods for using porogens for low k porous organosilica glass films
US20080268177A1 (en) * 2002-05-17 2008-10-30 Air Products And Chemicals, Inc. Porogens, Porogenated Precursors and Methods for Using the Same to Provide Porous Organosilica Glass Films with Low Dielectric Constants
US9061317B2 (en) 2002-04-17 2015-06-23 Air Products And Chemicals, Inc. Porogens, porogenated precursors and methods for using the same to provide porous organosilica glass films with low dielectric constants
KR20030093721A (ko) * 2002-06-05 2003-12-11 삼성전자주식회사 금속간 절연막의 패턴을 형성하는 방법
US6903001B2 (en) * 2002-07-18 2005-06-07 Micron Technology Inc. Techniques to create low K ILD for BEOL
EP1385201B1 (en) * 2002-07-24 2012-09-05 Samsung Electronics Co., Ltd. Method of fabricating dual damascene interconnections of microelectronic device
JP3976089B2 (ja) * 2002-08-09 2007-09-12 株式会社リコー 半導体集積回路装置及びその製造方法
US6746967B2 (en) * 2002-09-30 2004-06-08 Intel Corporation Etching metal using sonication
JP3967253B2 (ja) * 2002-11-08 2007-08-29 東京エレクトロン株式会社 多孔質絶縁膜の形成方法及び多孔質絶縁膜の形成装置
US6770570B2 (en) * 2002-11-15 2004-08-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming a semiconductor device with a substantially uniform density low-k dielectric layer
US6825130B2 (en) 2002-12-12 2004-11-30 Asm Japan K.K. CVD of porous dielectric materials
TWI240959B (en) * 2003-03-04 2005-10-01 Air Prod & Chem Mechanical enhancement of dense and porous organosilicate materials by UV exposure
US6737365B1 (en) * 2003-03-24 2004-05-18 Intel Corporation Forming a porous dielectric layer
JP2004296476A (ja) * 2003-03-25 2004-10-21 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
US6921978B2 (en) * 2003-05-08 2005-07-26 International Business Machines Corporation Method to generate porous organic dielectric
EP1670049A4 (en) 2003-09-17 2008-06-04 Tokyo Electron Ltd PREPARATION OF A LOW DIELECTRICITY CONSTANT INSULATION FILM
US7033897B2 (en) * 2003-10-23 2006-04-25 Texas Instruments Incorporated Encapsulated spacer with low dielectric constant material to reduce the parasitic capacitance between gate and drain in CMOS technology
US7067441B2 (en) * 2003-11-06 2006-06-27 Texas Instruments Incorporated Damage-free resist removal process for ultra-low-k processing
US20050140029A1 (en) * 2003-12-31 2005-06-30 Lih-Ping Li Heterogeneous low k dielectric
JP4578816B2 (ja) * 2004-02-02 2010-11-10 Ｏｋｉセミコンダクタ株式会社 半導体装置およびその製造方法
EP1582270A1 (en) * 2004-03-31 2005-10-05 Vlaamse Instelling voor Technologisch Onderzoek Method and apparatus for coating a substrate using dielectric barrier discharge
US7285842B2 (en) * 2004-04-27 2007-10-23 Polyset Company, Inc. Siloxane epoxy polymers as metal diffusion barriers to reduce electromigration
JP4695345B2 (ja) * 2004-05-18 2011-06-08 株式会社 日立ディスプレイズ 有機エレクトロルミネッセンス表示装置
US7078814B2 (en) * 2004-05-25 2006-07-18 International Business Machines Corporation Method of forming a semiconductor device having air gaps and the structure so formed
US7450227B2 (en) * 2004-09-22 2008-11-11 The Penn State Research Foundation Surface enhanced Raman spectroscopy (SERS) substrates exhibiting uniform high enhancement and stability
KR101331435B1 (ko) * 2005-05-27 2013-11-21 더 거버너스 오브 더 유니버시티 오브 알버타 나노결정성 Ｓｉ／ＳｉＯ₂ 및 자립 Ｓｉ 나노입자의제조방법
JP4766934B2 (ja) * 2005-06-24 2011-09-07 パナソニック株式会社 層間絶縁膜の形成方法
JP4630756B2 (ja) * 2005-08-05 2011-02-09 パナソニック株式会社 半導体装置及びその製造方法
US8368220B2 (en) * 2005-10-18 2013-02-05 Taiwan Semiconductor Manufacturing Co. Ltd. Anchored damascene structures
JP4666308B2 (ja) * 2006-02-24 2011-04-06 富士通セミコンダクター株式会社 半導体装置の製造方法
JP4788415B2 (ja) * 2006-03-15 2011-10-05 ソニー株式会社 半導体装置の製造方法
JP2007258403A (ja) * 2006-03-23 2007-10-04 United Microelectronics Corp 多孔性低誘電率薄膜及びその製作方法
US7622403B2 (en) * 2006-12-19 2009-11-24 Chartered Semiconductor Manufacturing Ltd. Semiconductor processing system with ultra low-K dielectric
TWI355046B (en) * 2007-07-10 2011-12-21 Nanya Technology Corp Two bit memory structure and method of making the
JP4778018B2 (ja) * 2008-04-23 2011-09-21 富士通セミコンダクター株式会社 絶縁膜形成方法
EP2177256A1 (en) * 2008-10-15 2010-04-21 Linde AG Catalyst containing platinum and palladium for the selective reduction of NOx with hydrogen (H2-SCR)
JP5565314B2 (ja) * 2008-12-08 2014-08-06 富士通株式会社 半導体装置の製造方法及びその製造装置
JP5925611B2 (ja) * 2012-06-21 2016-05-25 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN103839873A (zh) * 2012-11-21 2014-06-04 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
KR101998788B1 (ko) 2013-04-22 2019-07-11 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9577023B2 (en) * 2013-06-04 2017-02-21 Globalfoundries Inc. Metal wires of a stacked inductor
US10008382B2 (en) * 2015-07-30 2018-06-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having a porous low-k structure
US10532582B2 (en) 2016-07-19 2020-01-14 Hewlett-Packard Development Company, L.P. Printing systems
WO2018017063A1 (en) 2016-07-19 2018-01-25 Hewlett-Packard Development Company, L.P. Plasma treatment heads
EP3414097B1 (en) 2016-07-19 2022-09-07 Hewlett-Packard Development Company, L.P. Printing systems
KR20200016472A (ko) 2018-08-07 2020-02-17 삼성전자주식회사 반도체 장치 및 그 제조 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5965202A (en) * 1996-05-02 1999-10-12 Lucent Technologies, Inc. Hybrid inorganic-organic composite for use as an interlayer dielectric
US6197696B1 (en) * 1998-03-26 2001-03-06 Matsushita Electric Industrial Co., Ltd. Method for forming interconnection structure
US6127258A (en) * 1998-06-25 2000-10-03 Motorola Inc. Method for forming a semiconductor device
JP3888794B2 (ja) 1999-01-27 2007-03-07 松下電器産業株式会社 多孔質膜の形成方法、配線構造体及びその形成方法
EP1208002A4 (en) * 1999-06-03 2006-08-02 Penn State Res Found MATERIALS WITH NETWORK OF SURFACE POROSITY COLUMNS DEPOSITED IN THIN FILM

Also Published As

Publication number Publication date
US20040000718A1 (en) 2004-01-01
JP2000216153A (ja) 2000-08-04
US6387824B1 (en) 2002-05-14
US20020119676A1 (en) 2002-08-29
US6873052B2 (en) 2005-03-29
US6602802B2 (en) 2003-08-05

Similar Documents

Publication Publication Date Title
JP3888794B2 (ja) 多孔質膜の形成方法、配線構造体及びその形成方法
US6080526A (en) Integration of low-k polymers into interlevel dielectrics using controlled electron-beam radiation
JP4048112B2 (ja) 半導体装置の製造方法および半導体装置
KR100887225B1 (ko) 반도체 디바이스의 제조 방법
KR100974042B1 (ko) 금속간 유전체로서 사용된 낮은 ｋ 및 극도로 낮은 ｋ의 오가노실리케이트 필름의 소수성을 복원하는 방법 및 이로부터 제조된 물품
JP3974023B2 (ja) 半導体装置の製造方法
JP3886779B2 (ja) 絶縁膜形成用材料及び絶縁膜の形成方法
JP2002110644A (ja) エッチング方法
JP5174435B2 (ja) ウェットエッチングアンダカットを最小にし且つ超低ｋ（ｋ＜２．５）誘電体をポアシーリングする方法
US7557035B1 (en) Method of forming semiconductor devices by microwave curing of low-k dielectric films
JP2001223269A (ja) 半導体装置およびその製造方法
US7795133B2 (en) Semiconductor device and method of manufacturing the same
JP4756526B2 (ja) 多孔質化低誘電率絶縁膜の形成方法及び該方法で形成された多孔質化低誘電率絶縁膜及び該多孔質化低誘電率絶縁膜を用いた半導体装置
JP3486155B2 (ja) 層間絶縁膜の形成方法
JP4119542B2 (ja) 半導体装置の製造方法及び絶縁膜の形成方法
KR100426147B1 (ko) 층간 절연막을 형성하기위한 방법 및, 반도체 장치
JP2004259753A (ja) 半導体装置およびその製造方法
US20040198068A1 (en) Method for manufacturing semiconductor device
JP3877472B2 (ja) 層間絶縁膜の形成方法
JP5396837B2 (ja) 半導体装置の製造方法
JP4459096B2 (ja) 半導体装置の製造方法
JP2004253626A (ja) 多孔性絶縁膜、電子装置及びそれらの製造方法
JP2007266460A (ja) 半導体装置およびその製造方法
KR100935620B1 (ko) 금속간 유전체로서 사용된 낮은 ｋ 및 극도로 낮은 ｋ의오가노실리케이트 필름의 소수성을 복원하는 방법 및이로부터 제조된 물품

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060829

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061128

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091208

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101208

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101208

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111208

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111208

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121208

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121208

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131208

Year of fee payment: 7

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313135

SZ02 Written request for trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R313Z02

S131 Request for trust registration of transfer of right

Free format text: JAPANESE INTERMEDIATE CODE: R313135

SZ02 Written request for trust registration

Free format text: JAPANESE INTERMEDIATE CODE: R313Z02

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term