JP2002110644A - エッチング方法 - Google Patents
エッチング方法Info
- Publication number
- JP2002110644A JP2002110644A JP2000295905A JP2000295905A JP2002110644A JP 2002110644 A JP2002110644 A JP 2002110644A JP 2000295905 A JP2000295905 A JP 2000295905A JP 2000295905 A JP2000295905 A JP 2000295905A JP 2002110644 A JP2002110644 A JP 2002110644A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- wiring
- insulating film
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005530 etching Methods 0.000 title claims abstract description 88
- 238000000034 method Methods 0.000 title claims abstract description 51
- 239000007789 gas Substances 0.000 claims abstract description 61
- 238000001312 dry etching Methods 0.000 claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 claims abstract description 42
- 150000002366 halogen compounds Chemical class 0.000 claims abstract description 10
- 239000004020 conductor Substances 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 72
- 239000011229 interlayer Substances 0.000 claims description 63
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 43
- 239000004065 semiconductor Substances 0.000 claims description 32
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 claims description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 21
- 239000010949 copper Substances 0.000 claims description 17
- 229910052757 nitrogen Inorganic materials 0.000 claims description 16
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 10
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 8
- 150000002222 fluorine compounds Chemical class 0.000 claims description 8
- 239000007795 chemical reaction product Substances 0.000 claims description 7
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 229910008284 Si—F Inorganic materials 0.000 claims description 5
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 4
- 239000001272 nitrous oxide Substances 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 229910001882 dioxygen Inorganic materials 0.000 claims description 3
- 150000002431 hydrogen Chemical class 0.000 claims description 3
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 claims description 3
- 229910018503 SF6 Inorganic materials 0.000 claims description 2
- 238000001514 detection method Methods 0.000 claims description 2
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 claims description 2
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 claims description 2
- 229960000909 sulfur hexafluoride Drugs 0.000 claims description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims 16
- 229910010271 silicon carbide Inorganic materials 0.000 claims 15
- 230000003071 parasitic effect Effects 0.000 abstract description 16
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 abstract description 3
- 238000009413 insulation Methods 0.000 abstract 4
- 230000000694 effects Effects 0.000 description 10
- 238000004380 ashing Methods 0.000 description 9
- 230000009977 dual effect Effects 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 4
- 229910052731 fluorine Inorganic materials 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 101100316860 Autographa californica nuclear polyhedrosis virus DA18 gene Proteins 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical group [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 101150000715 DA18 gene Proteins 0.000 description 1
- 101150048609 RR21 gene Proteins 0.000 description 1
- 229910018557 Si O Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- DHXVGJBLRPWPCS-UHFFFAOYSA-N Tetrahydropyran Chemical compound C1CCOCC1 DHXVGJBLRPWPCS-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 150000002829 nitrogen Chemical class 0.000 description 1
- 229920000620 organic polymer Polymers 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- PQDJYEQOELDLCP-UHFFFAOYSA-N trimethylsilane Chemical compound C[SiH](C)C PQDJYEQOELDLCP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】ＳｉＣ膜のドライエッチングを容易にし、低誘
電率膜を効果的に層間絶縁膜に適用でき簡便な方法で溝
配線間の寄生容量の低減を可能にする。 【解決手段】多層配線構造の製造において、下層配線１
上にＳｉＣ層２、層間絶縁膜３を積層して形成し、層間
絶縁膜３の所定の領域のドライエッチングでＳｉＣ層２
表面に達するヴィアホール４と配線溝５とを形成する。
そして、ヴィアホール４領域で露出するＳｉＣ層２を層
間絶縁膜３をエッチングマスクにしたドライエッチング
で除去し、ヴィアホール４を下層配線１表面まで貫通さ
せ、貫通したヴィアホール４ａおよび配線溝５に導電体
材を充填し下層配線に接続する溝配線７を形成する。こ
こで、ＳｉＣ層２のドライエッチングでは、ハロゲン化
合物を含むエッチングガスに窒素を含有するガスを添加
して行う。
電率膜を効果的に層間絶縁膜に適用でき簡便な方法で溝
配線間の寄生容量の低減を可能にする。 【解決手段】多層配線構造の製造において、下層配線１
上にＳｉＣ層２、層間絶縁膜３を積層して形成し、層間
絶縁膜３の所定の領域のドライエッチングでＳｉＣ層２
表面に達するヴィアホール４と配線溝５とを形成する。
そして、ヴィアホール４領域で露出するＳｉＣ層２を層
間絶縁膜３をエッチングマスクにしたドライエッチング
で除去し、ヴィアホール４を下層配線１表面まで貫通さ
せ、貫通したヴィアホール４ａおよび配線溝５に導電体
材を充填し下層配線に接続する溝配線７を形成する。こ
こで、ＳｉＣ層２のドライエッチングでは、ハロゲン化
合物を含むエッチングガスに窒素を含有するガスを添加
して行う。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
において使用するエッチング方法あるいは半導体装置の
製造方法に関し、特に、ＳｉＣ膜のドライエッチングの
方法とＳｉＣ膜を用いる多層配線構造の製造方法に関す
る。
において使用するエッチング方法あるいは半導体装置の
製造方法に関し、特に、ＳｉＣ膜のドライエッチングの
方法とＳｉＣ膜を用いる多層配線構造の製造方法に関す
る。
【０００２】
【従来の技術】半導体素子の微細化に伴い、半導体装置
には微細な多層配線が必須になる。また、半導体装置の
動作の低電圧化、高速化などに伴い、層間絶縁膜の低誘
電率化も必要になる。特に、ロジック系の半導体装置で
は、微細配線による抵抗上昇や配線間の寄生容量の増加
が半導体装置の動作速度の劣化につながるため、低誘電
率の膜を層間絶縁膜として用いた微細な多層配線が必須
である。このような比誘電率の小さな層間絶縁膜として
シルセスキオキサン類、例えば、ハイドロゲンシルセス
キオキサン（Hydrogen Silsesquioxane:以下ＨＳＱとい
う）のような絶縁膜が有望である。
には微細な多層配線が必須になる。また、半導体装置の
動作の低電圧化、高速化などに伴い、層間絶縁膜の低誘
電率化も必要になる。特に、ロジック系の半導体装置で
は、微細配線による抵抗上昇や配線間の寄生容量の増加
が半導体装置の動作速度の劣化につながるため、低誘電
率の膜を層間絶縁膜として用いた微細な多層配線が必須
である。このような比誘電率の小さな層間絶縁膜として
シルセスキオキサン類、例えば、ハイドロゲンシルセス
キオキサン（Hydrogen Silsesquioxane:以下ＨＳＱとい
う）のような絶縁膜が有望である。
【０００３】配線幅の微細化および配線ピッチの縮小化
は、配線自身のアスペクト比を大きくするだけでなく、
配線間のスペースのアスペクト比をも大きくし、結果と
して、縦方向に細長い微細配線を形成する技術や微細な
配線間のスペースを層間絶縁膜で埋め込む技術などに負
担がかかり、半導体装置の製造プロセスを複雑にすると
同時に、プロセス数の増大をまねく。
は、配線自身のアスペクト比を大きくするだけでなく、
配線間のスペースのアスペクト比をも大きくし、結果と
して、縦方向に細長い微細配線を形成する技術や微細な
配線間のスペースを層間絶縁膜で埋め込む技術などに負
担がかかり、半導体装置の製造プロセスを複雑にすると
同時に、プロセス数の増大をまねく。
【０００４】そこで、層間絶縁膜に配線溝が形成され、
化学機械研磨（ＣＭＰ）法でこの配線溝に銅（Ｃｕ）の
ような配線材料を埋設させる溝配線技術（ダマシン技
術）が注目されている。しかし、この技術での反応性イ
オンエッチング（ＲＩＥ）による配線溝の形成あるいは
ヴィアホールの形成においては、エッチングストッパ層
の形成が必要になる。
化学機械研磨（ＣＭＰ）法でこの配線溝に銅（Ｃｕ）の
ような配線材料を埋設させる溝配線技術（ダマシン技
術）が注目されている。しかし、この技術での反応性イ
オンエッチング（ＲＩＥ）による配線溝の形成あるいは
ヴィアホールの形成においては、エッチングストッパ層
の形成が必要になる。
【０００５】このようなエッチングストッパ層として
は、配線溝あるいはヴィアホールの形成される層間絶縁
膜とはエッチング速度の異なる絶縁膜が用いられる。そ
こで、層間絶縁膜に低誘電率の絶縁膜が用いられ、エッ
チングストッパ層としてシリコン窒化膜（ＳｉＮ膜）あ
るいはシリコンオキシナイトライド膜（ＳｉＯＮ膜）の
使用される技術が種々に検討されている。このようなも
のとして、例えば、特開平１０−１１６９０４号公報、
特開平１０−２２９１２２号公報に開示されている技術
がある。
は、配線溝あるいはヴィアホールの形成される層間絶縁
膜とはエッチング速度の異なる絶縁膜が用いられる。そ
こで、層間絶縁膜に低誘電率の絶縁膜が用いられ、エッ
チングストッパ層としてシリコン窒化膜（ＳｉＮ膜）あ
るいはシリコンオキシナイトライド膜（ＳｉＯＮ膜）の
使用される技術が種々に検討されている。このようなも
のとして、例えば、特開平１０−１１６９０４号公報、
特開平１０−２２９１２２号公報に開示されている技術
がある。
【０００６】そこで、従来の技術として図６を参照して
説明する。ここで、図６は、デュアルダマシン構造の製
造工程の概略を説明する一般的な略断面図である。
説明する。ここで、図６は、デュアルダマシン構造の製
造工程の概略を説明する一般的な略断面図である。
【０００７】図６（ａ）に示すように、半導体基板上に
絶縁膜を介して下層配線１０１を形成する。ここで、下
層配線１０１の配線材料はＣｕである。そして、この下
層配線１０１を被覆するようにＳｉＮ膜１０２を形成す
る。
絶縁膜を介して下層配線１０１を形成する。ここで、下
層配線１０１の配線材料はＣｕである。そして、この下
層配線１０１を被覆するようにＳｉＮ膜１０２を形成す
る。
【０００８】次に、上記ＳｉＮ膜１０２上に層間絶縁膜
１０３を堆積させ、その表面をＣＭＰ法で平坦化する。
ここで、層間絶縁膜１０３は、プラズマ中での化学気相
成長（ＣＶＤ）法で成膜されたシリコン酸化膜である。
１０３を堆積させ、その表面をＣＭＰ法で平坦化する。
ここで、層間絶縁膜１０３は、プラズマ中での化学気相
成長（ＣＶＤ）法で成膜されたシリコン酸化膜である。
【０００９】次に、公知のフォトリソグラフィ技術とド
ライエッチング技術で、上記ＳｉＮ膜１０２表面に達す
るヴィアホール１０４を層間絶縁膜１０３に形成する。
更に、上記層間絶縁膜１０３に配線溝１０５を形成す
る。このようにして、ヴィアホール１０４と配線溝１０
５を形成した後、エッチングマスクとして使用したレジ
ストマスクを公知のアッシング法で除去する。このアッ
シング法は、有機膜であるレジストマスクを酸素プラズ
マで灰化するものである。このレジストマスクのアッシ
ング工程では、図６（ａ）に示すようにＣｕで構成され
る下層配線はＳｉＮ膜１０２で保護されている。このた
めに、非常に酸化の生じ易い下層配線１０１が酸素プラ
ズマに曝されることはなくその酸化も完全に防止され
る。
ライエッチング技術で、上記ＳｉＮ膜１０２表面に達す
るヴィアホール１０４を層間絶縁膜１０３に形成する。
更に、上記層間絶縁膜１０３に配線溝１０５を形成す
る。このようにして、ヴィアホール１０４と配線溝１０
５を形成した後、エッチングマスクとして使用したレジ
ストマスクを公知のアッシング法で除去する。このアッ
シング法は、有機膜であるレジストマスクを酸素プラズ
マで灰化するものである。このレジストマスクのアッシ
ング工程では、図６（ａ）に示すようにＣｕで構成され
る下層配線はＳｉＮ膜１０２で保護されている。このた
めに、非常に酸化の生じ易い下層配線１０１が酸素プラ
ズマに曝されることはなくその酸化も完全に防止され
る。
【００１０】次に、図６（ｂ）に示すように、上記層間
絶縁膜１０３をエッチングマスクにしてＳｉＮ膜１０２
をＲＩＥでドライエッチングし、下層配線１０１表面に
達するヴィアホール１０４ａを形成する。ここで、Ｓｉ
Ｎ膜１０２のドライエッチングは、平行平板型の電極間
にＣＨ2 Ｆ2 、Ｏ2 、Ａｒの混合ガスが導入され、上記
電極間に印加する１３．５６ＭＨｚの高周波でこの混合
ガスがプラズマ励起されて行われる。上記のドライエッ
チングでは、ＳｉＮ膜１０２のエッチング速度／層間絶
縁膜１０３のエッチング速度の比すなわち選択比は３〜
５程度になる。ここで、このＳｉＮ膜１０２の膜厚は５
０ｎｍ程度である。
絶縁膜１０３をエッチングマスクにしてＳｉＮ膜１０２
をＲＩＥでドライエッチングし、下層配線１０１表面に
達するヴィアホール１０４ａを形成する。ここで、Ｓｉ
Ｎ膜１０２のドライエッチングは、平行平板型の電極間
にＣＨ2 Ｆ2 、Ｏ2 、Ａｒの混合ガスが導入され、上記
電極間に印加する１３．５６ＭＨｚの高周波でこの混合
ガスがプラズマ励起されて行われる。上記のドライエッ
チングでは、ＳｉＮ膜１０２のエッチング速度／層間絶
縁膜１０３のエッチング速度の比すなわち選択比は３〜
５程度になる。ここで、このＳｉＮ膜１０２の膜厚は５
０ｎｍ程度である。
【００１１】次に、薄い窒化タンタル（ＴａＮ）膜とＣ
ｕ膜とを積層して形成し、これらの積層膜のＣＭＰを通
して、図６（ｃ）に示すように、層間絶縁膜１０３の所
定の領域にバリア層１０６と溝配線１０７とを形成す
る。このバリア層１０６と溝配線１０７は下層配線１０
１に電気接続する。以上のようにして、上述したデュア
ルダマシン配線構造が出来上がる。
ｕ膜とを積層して形成し、これらの積層膜のＣＭＰを通
して、図６（ｃ）に示すように、層間絶縁膜１０３の所
定の領域にバリア層１０６と溝配線１０７とを形成す
る。このバリア層１０６と溝配線１０７は下層配線１０
１に電気接続する。以上のようにして、上述したデュア
ルダマシン配線構造が出来上がる。
【００１２】
【発明が解決しようとする課題】しかし、以上に説明し
たような従来の技術では、エッチングストッパ層の誘電
率が大きくなり、多層配線構造での下層配線と上層配線
との間の寄生容量が増大する。そして、同層の配線間で
のＳｉＮ膜１０２を介したフリンジ効果で同層配線層間
の寄生容量も増大する。
たような従来の技術では、エッチングストッパ層の誘電
率が大きくなり、多層配線構造での下層配線と上層配線
との間の寄生容量が増大する。そして、同層の配線間で
のＳｉＮ膜１０２を介したフリンジ効果で同層配線層間
の寄生容量も増大する。
【００１３】上記の例では、ＳｉＮ膜の比誘電率は７〜
８であり、層間絶縁膜を比誘電率が３程度であるＨＳＱ
膜で形成するとその値は２倍以上になる。この配線間の
寄生容量の増加のために、半導体装置、特にロジック系
の半導体装置の動作速度が低下する。あるいは、低誘電
率膜を層間絶縁膜とした溝配線の形成ができなくなり、
層間絶縁膜の低誘電率化に限界が生じてくる。
８であり、層間絶縁膜を比誘電率が３程度であるＨＳＱ
膜で形成するとその値は２倍以上になる。この配線間の
寄生容量の増加のために、半導体装置、特にロジック系
の半導体装置の動作速度が低下する。あるいは、低誘電
率膜を層間絶縁膜とした溝配線の形成ができなくなり、
層間絶縁膜の低誘電率化に限界が生じてくる。
【００１４】Ｃｕを導電体材とする溝配線の形成では、
Ｃｕが非常に酸化され易いことから、上述したエッチン
グストッパ層として酸素を含有しない絶縁膜が必要にな
る。また、配線間の寄生容量の低減から比誘電率の小さ
な絶縁膜が望ましい。そのような絶縁膜としてＳｉＣ膜
の存在は現在知られている。しかし、これまでＲＩＥに
よるＳｉＣ膜のドライエッチングで有効なエッチングガ
スは知られていない。そこで、本発明者は、上述のＳｉ
Ｃ膜のＲＩＥによるドライエッチング方法について種々
に検討してきた。特に、層間絶縁膜とＳｉＣ膜とが同じ
ようなエッチングガスで行えることを念頭にし上述の課
題を解決すべく試行実験を行った。
Ｃｕが非常に酸化され易いことから、上述したエッチン
グストッパ層として酸素を含有しない絶縁膜が必要にな
る。また、配線間の寄生容量の低減から比誘電率の小さ
な絶縁膜が望ましい。そのような絶縁膜としてＳｉＣ膜
の存在は現在知られている。しかし、これまでＲＩＥに
よるＳｉＣ膜のドライエッチングで有効なエッチングガ
スは知られていない。そこで、本発明者は、上述のＳｉ
Ｃ膜のＲＩＥによるドライエッチング方法について種々
に検討してきた。特に、層間絶縁膜とＳｉＣ膜とが同じ
ようなエッチングガスで行えることを念頭にし上述の課
題を解決すべく試行実験を行った。
【００１５】本発明は、上記のような従来の技術での問
題に鑑み、ＳｉＣ膜のドライエッチングを容易にするこ
とで、層間絶縁膜に低誘電率膜が効果的に使用でき、簡
便な方法でもって溝配線間の寄生容量の低減を可能にす
ることができるエッチング方法を提供することを目的と
する。そして、本発明の別の目的は、製造工程を短縮し
半導体装置の製造コストを低減することにある。
題に鑑み、ＳｉＣ膜のドライエッチングを容易にするこ
とで、層間絶縁膜に低誘電率膜が効果的に使用でき、簡
便な方法でもって溝配線間の寄生容量の低減を可能にす
ることができるエッチング方法を提供することを目的と
する。そして、本発明の別の目的は、製造工程を短縮し
半導体装置の製造コストを低減することにある。
【００１６】
【課題を解決するための手段】このために、本発明のエ
ッチング方法では、半導体装置の製造に使用するＳｉＣ
膜のドライエッチングにおいて、ハロゲン化合物を含む
エッチングガスに窒素を含有するガスを添加する。この
ようなハロゲン化合物はフッ素化合物であり、前記フッ
素化合物は、フロロカーボン、三フッ化窒素（ＮＦ3 ）
あるいは六フッ化イオウ（ＳＦ6 ）である。そして、前
記フロロカーボンは、ＣＦ4 、ＣＨＦ3、ＣＨ2 Ｆ2 、
ＣＨ3 ＦあるいはＣ4 Ｆ8 である。ここで、前記フロロ
カーボンを含むエッチングガスに酸素ガスを混入させて
もよい。
ッチング方法では、半導体装置の製造に使用するＳｉＣ
膜のドライエッチングにおいて、ハロゲン化合物を含む
エッチングガスに窒素を含有するガスを添加する。この
ようなハロゲン化合物はフッ素化合物であり、前記フッ
素化合物は、フロロカーボン、三フッ化窒素（ＮＦ3 ）
あるいは六フッ化イオウ（ＳＦ6 ）である。そして、前
記フロロカーボンは、ＣＦ4 、ＣＨＦ3、ＣＨ2 Ｆ2 、
ＣＨ3 ＦあるいはＣ4 Ｆ8 である。ここで、前記フロロ
カーボンを含むエッチングガスに酸素ガスを混入させて
もよい。
【００１７】あるいは、本発明のエッチング方法では、
半導体装置に使用するシリコン酸化膜、シルセスキオキ
サン類の絶縁膜、あるいは、Ｓｉ−Ｈ結合、Ｓｉ−ＣＨ
3 結合、Ｓｉ−Ｆ結合のうち少なくとも１つの結合を含
むシリカ膜で構成され層間絶縁膜とＳｉＣ膜との積層膜
のドライエッチングにおいて、前記ＳｉＣ膜のドライエ
ッチングでは、前記層間絶縁膜のドライエッチングで用
いるハロゲン化合物を含むエッチングガスに窒素を含有
するガスを添加する。
半導体装置に使用するシリコン酸化膜、シルセスキオキ
サン類の絶縁膜、あるいは、Ｓｉ−Ｈ結合、Ｓｉ−ＣＨ
3 結合、Ｓｉ−Ｆ結合のうち少なくとも１つの結合を含
むシリカ膜で構成され層間絶縁膜とＳｉＣ膜との積層膜
のドライエッチングにおいて、前記ＳｉＣ膜のドライエ
ッチングでは、前記層間絶縁膜のドライエッチングで用
いるハロゲン化合物を含むエッチングガスに窒素を含有
するガスを添加する。
【００１８】そして、前記窒素を含有するガスは窒素ガ
ス、アンモニアガスあるいは亜酸化窒素ガスである。こ
のＳｉＣ膜のドライエッチングでの終点検出は反応生成
物ＣＮからの波長３８７ｎｍの発光強度を計測して行
う。
ス、アンモニアガスあるいは亜酸化窒素ガスである。こ
のＳｉＣ膜のドライエッチングでの終点検出は反応生成
物ＣＮからの波長３８７ｎｍの発光強度を計測して行
う。
【００１９】本発明のＳｉＣ膜のエッチング方法では、
添加する窒素がプラズマ励起され、被エッチング材料で
あるＳｉＣ膜の炭素（Ｃ）と化学結合して揮発性の高い
反応性生物ＣＮが形成される。このために、これまで困
難であったＳｉＣ膜のドライエッチングが非常に容易に
なる。
添加する窒素がプラズマ励起され、被エッチング材料で
あるＳｉＣ膜の炭素（Ｃ）と化学結合して揮発性の高い
反応性生物ＣＮが形成される。このために、これまで困
難であったＳｉＣ膜のドライエッチングが非常に容易に
なる。
【００２０】あるいは、本発明の半導体装置の製造方法
は、下層配線上に被着するＳｉＣ膜を形成する工程と、
前記ＳｉＣ膜を被覆する層間絶縁膜を形成し、前記層間
絶縁膜の所定の領域のドライエッチングで前記ＳｉＣ膜
表面に達するヴィアホールと前記ヴィアホールに連結す
る配線溝とを形成する工程と、前記ヴィアホール領域で
露出するＳｉＣ膜を前記層間絶縁膜をエッチングマスク
にしてエッチング除去し、前記ヴィアホールを前記下層
配線表面まで貫通させる工程と、前記貫通したヴィアホ
ールおよび前記配線溝に導電体材を充填し前記下層配線
に接続する溝配線を形成する工程とを含む多層配線構造
の製造方法であって、前記ＳｉＣ膜のエッチング除去
を、前記ハロゲン化合物を含むエッチングガスに前記窒
素を含有するガスを添加して行う。
は、下層配線上に被着するＳｉＣ膜を形成する工程と、
前記ＳｉＣ膜を被覆する層間絶縁膜を形成し、前記層間
絶縁膜の所定の領域のドライエッチングで前記ＳｉＣ膜
表面に達するヴィアホールと前記ヴィアホールに連結す
る配線溝とを形成する工程と、前記ヴィアホール領域で
露出するＳｉＣ膜を前記層間絶縁膜をエッチングマスク
にしてエッチング除去し、前記ヴィアホールを前記下層
配線表面まで貫通させる工程と、前記貫通したヴィアホ
ールおよび前記配線溝に導電体材を充填し前記下層配線
に接続する溝配線を形成する工程とを含む多層配線構造
の製造方法であって、前記ＳｉＣ膜のエッチング除去
を、前記ハロゲン化合物を含むエッチングガスに前記窒
素を含有するガスを添加して行う。
【００２１】あるいは、本発明の半導体装置の製造方法
は、層配線構造の製造において、下層配線上に被着する
第１のＳｉＣ膜を形成する工程と、前記第１のＳｉＣ膜
上に第１の層間絶縁膜、第２のＳｉＣ膜、第２の層間絶
縁膜をこの順に積層して形成する工程と、前記第２の層
間絶縁膜、第２のＳｉＣ膜、第１の層間絶縁膜を順次に
ドライエッチングし前記第１のＳｉＣ膜表面に達するヴ
ィアホールを形成する工程と、前記第２のＳｉＣ膜をエ
ッチングストッパ層として前記第２の層間絶縁膜の所定
の領域をドライエッチングし前記ヴィアホールに連結す
る配線溝を形成する工程と、前記配線溝を形成後に、前
記第２の層間絶縁膜をエッチングマスクにして前記ヴィ
アホール領域で露出する前記第１のＳｉＣ膜を除去し前
記ヴィアホールを前記下層配線表面まで貫通させる工程
と、前記貫通したヴィアホールおよび前記配線溝に導電
体材を充填し前記下層配線に接続する溝配線を形成する
工程とを含む多層配線構造の製造方法であって、前記Ｓ
ｉＣ膜のエッチング除去を、前記ハロゲン化合物を含む
エッチングガスに前記窒素を含有するガスを添加して行
う。ここで、前記第２の層間絶縁膜は積層する２層の異
種絶縁膜で構成されてもよい。
は、層配線構造の製造において、下層配線上に被着する
第１のＳｉＣ膜を形成する工程と、前記第１のＳｉＣ膜
上に第１の層間絶縁膜、第２のＳｉＣ膜、第２の層間絶
縁膜をこの順に積層して形成する工程と、前記第２の層
間絶縁膜、第２のＳｉＣ膜、第１の層間絶縁膜を順次に
ドライエッチングし前記第１のＳｉＣ膜表面に達するヴ
ィアホールを形成する工程と、前記第２のＳｉＣ膜をエ
ッチングストッパ層として前記第２の層間絶縁膜の所定
の領域をドライエッチングし前記ヴィアホールに連結す
る配線溝を形成する工程と、前記配線溝を形成後に、前
記第２の層間絶縁膜をエッチングマスクにして前記ヴィ
アホール領域で露出する前記第１のＳｉＣ膜を除去し前
記ヴィアホールを前記下層配線表面まで貫通させる工程
と、前記貫通したヴィアホールおよび前記配線溝に導電
体材を充填し前記下層配線に接続する溝配線を形成する
工程とを含む多層配線構造の製造方法であって、前記Ｓ
ｉＣ膜のエッチング除去を、前記ハロゲン化合物を含む
エッチングガスに前記窒素を含有するガスを添加して行
う。ここで、前記第２の層間絶縁膜は積層する２層の異
種絶縁膜で構成されてもよい。
【００２２】そして、前記層間絶縁膜、第１の層間絶縁
膜および第２の層間絶縁膜は、シリコン酸化膜、シルセ
スキオキサン類の絶縁膜、あるいは、Ｓｉ−Ｈ結合、Ｓ
ｉ−ＣＨ3 結合、Ｓｉ−Ｆ結合のうち少なくとも１つの
結合を含むシリカ膜で構成される。また、前記シルセス
キオキサン類の絶縁膜は、ハイドロゲンシルセスキオキ
サン、メチルシルセスキオキサン、メチレーテッドハイ
ドロゲンシルセスキオキサンあるいはフルオリネーテッ
ドシルセスキオキサンである。そして、前記下層配線あ
るいは溝配線は銅（Ｃｕ）等で構成される。
膜および第２の層間絶縁膜は、シリコン酸化膜、シルセ
スキオキサン類の絶縁膜、あるいは、Ｓｉ−Ｈ結合、Ｓ
ｉ−ＣＨ3 結合、Ｓｉ−Ｆ結合のうち少なくとも１つの
結合を含むシリカ膜で構成される。また、前記シルセス
キオキサン類の絶縁膜は、ハイドロゲンシルセスキオキ
サン、メチルシルセスキオキサン、メチレーテッドハイ
ドロゲンシルセスキオキサンあるいはフルオリネーテッ
ドシルセスキオキサンである。そして、前記下層配線あ
るいは溝配線は銅（Ｃｕ）等で構成される。
【００２３】上述したように、本発明によりＳｉＣ膜の
ドライエッチングが容易になり、ＳｉＣ膜が、デュアル
ダマシン構造のような多層配線構造の製造においてスト
ッパ層として容易に適用できる。このために、多層配線
構造での下層配線と上層配線との間の寄生容量は減少
し、同層の配線間でのフリンジ効果による同層配線層間
の寄生容量も大幅に低減する。更には、層間絶縁膜に低
誘電率膜が効果的に使用できるようになり、溝配線間の
寄生容量の低減が可能になる。
ドライエッチングが容易になり、ＳｉＣ膜が、デュアル
ダマシン構造のような多層配線構造の製造においてスト
ッパ層として容易に適用できる。このために、多層配線
構造での下層配線と上層配線との間の寄生容量は減少
し、同層の配線間でのフリンジ効果による同層配線層間
の寄生容量も大幅に低減する。更には、層間絶縁膜に低
誘電率膜が効果的に使用できるようになり、溝配線間の
寄生容量の低減が可能になる。
【００２４】また、半導体装置を構成する層間絶縁膜と
ＳｉＣ膜との積層膜が、簡便な方法でもってエッチング
加工できるようになる。そして、製造工程は短縮し半導
体装置の製造コストが低減する。
ＳｉＣ膜との積層膜が、簡便な方法でもってエッチング
加工できるようになる。そして、製造工程は短縮し半導
体装置の製造コストが低減する。
【００２５】
【発明の実施の形態】次に、本発明の第１の実施の形態
を図１に基づいて説明する。図１は、従来の技術と同様
にデュアルダマシン配線構造の製造工程順の略断面図で
ある。
を図１に基づいて説明する。図１は、従来の技術と同様
にデュアルダマシン配線構造の製造工程順の略断面図で
ある。
【００２６】図１（ａ）に示すように、半導体基板上に
絶縁膜を介してＣｕで下層配線１を形成する。そして、
この下層配線１を被覆するように膜厚が５０ｎｍ程度の
ＳｉＣ層２を形成する。ここで、ＳｉＣ層２は、トリメ
チルシラン（ＳｉＨ（ＣＨ3））を反応ガスとしたプラ
ズマＣＶＤ法で成膜される。このようにして形成するＳ
ｉＣ層は絶縁性を有しその比誘電率は４．６となり、シ
リコン酸化膜の比誘電率４．０と同程度になる。
絶縁膜を介してＣｕで下層配線１を形成する。そして、
この下層配線１を被覆するように膜厚が５０ｎｍ程度の
ＳｉＣ層２を形成する。ここで、ＳｉＣ層２は、トリメ
チルシラン（ＳｉＨ（ＣＨ3））を反応ガスとしたプラ
ズマＣＶＤ法で成膜される。このようにして形成するＳ
ｉＣ層は絶縁性を有しその比誘電率は４．６となり、シ
リコン酸化膜の比誘電率４．０と同程度になる。
【００２７】次に、ＳｉＣ層２上にシリコン酸化膜で層
間絶縁膜３を形成する。そして、公知のフォトリソグラ
フィ技術とドライエッチング技術で、上記ＳｉＣ層２表
面に達するヴィアホール４を層間絶縁膜３に形成し、更
に、上記層間絶縁膜３に配線溝５を形成する。このよう
にした後、エッチングマスクとして使用したレジストマ
スクを、従来の技術で説明したのと同様にアッシング法
で除去する。このレジストマスクのアッシング工程で
は、図１（ａ）に示すようにＣｕで構成される下層配線
１はＳｉＣ層２で酸化から保護される。
間絶縁膜３を形成する。そして、公知のフォトリソグラ
フィ技術とドライエッチング技術で、上記ＳｉＣ層２表
面に達するヴィアホール４を層間絶縁膜３に形成し、更
に、上記層間絶縁膜３に配線溝５を形成する。このよう
にした後、エッチングマスクとして使用したレジストマ
スクを、従来の技術で説明したのと同様にアッシング法
で除去する。このレジストマスクのアッシング工程で
は、図１（ａ）に示すようにＣｕで構成される下層配線
１はＳｉＣ層２で酸化から保護される。
【００２８】次に、図１（ｂ）に示すように、層間絶縁
膜３をエッチングマスクにしてＳｉＣ層２をドライエッ
チングし、下層配線１表面に達するヴィアホール４ａを
形成する。ここで、ＳｉＣ層２のドライエッチングは、
平行平板型の電極間に、例えばＣＨ2 Ｆ2 、Ｏ2 、Ａｒ
の混合ガスに窒素（Ｎ2 ）ガスを添加して導入し、上記
電極間に印加する１３．５６ＭＨｚの高周波でこの窒素
混合ガスをプラズマ励起して行う。上記のドライエッチ
ングでは、ＳｉＣ層２のエッチング速度／層間絶縁膜３
のエッチング速度の比すなわち選択比は５以上になる。
このＳｉＣ層のエッチングについては図２に基づいて後
で詳述する。
膜３をエッチングマスクにしてＳｉＣ層２をドライエッ
チングし、下層配線１表面に達するヴィアホール４ａを
形成する。ここで、ＳｉＣ層２のドライエッチングは、
平行平板型の電極間に、例えばＣＨ2 Ｆ2 、Ｏ2 、Ａｒ
の混合ガスに窒素（Ｎ2 ）ガスを添加して導入し、上記
電極間に印加する１３．５６ＭＨｚの高周波でこの窒素
混合ガスをプラズマ励起して行う。上記のドライエッチ
ングでは、ＳｉＣ層２のエッチング速度／層間絶縁膜３
のエッチング速度の比すなわち選択比は５以上になる。
このＳｉＣ層のエッチングについては図２に基づいて後
で詳述する。
【００２９】このエッチング工程において、層間絶縁膜
３表面部のエッチング量は僅かであり全く問題とならな
い。また、ＳｉＣ層２がエッチングされ下層配線１表面
が露出しても、その表面が酸化されることは無い。
３表面部のエッチング量は僅かであり全く問題とならな
い。また、ＳｉＣ層２がエッチングされ下層配線１表面
が露出しても、その表面が酸化されることは無い。
【００３０】上記のＳｉＣ層２のドライエッチングで
は、プラズマ中の反応生成物であるＣＮからの波長３８
７ｎｍの発光強度の変化を計測してエッチングの終点判
定を行うとよい。ここで、反応生成物ＣＮは、主に被エ
ッチング物であるＳｉＣと上記添加の窒素との化合物で
ある。あるいは、上記のエッチングガスの場合には、反
応生成物ＣＯからの波長４５１ｎｍあるいは４８３ｎｍ
の発光強度の変化を計測してエッチングの終点判定を行
ってもよい。
は、プラズマ中の反応生成物であるＣＮからの波長３８
７ｎｍの発光強度の変化を計測してエッチングの終点判
定を行うとよい。ここで、反応生成物ＣＮは、主に被エ
ッチング物であるＳｉＣと上記添加の窒素との化合物で
ある。あるいは、上記のエッチングガスの場合には、反
応生成物ＣＯからの波長４５１ｎｍあるいは４８３ｎｍ
の発光強度の変化を計測してエッチングの終点判定を行
ってもよい。
【００３１】後は、従来の技術で説明したのと同様であ
る。すなわち、薄い窒化タンタルとＣｕ膜とを積層して
形成し、これらの積層膜のＣＭＰを通して、図１（ｃ）
に示すように、層間絶縁膜３の所定の領域にバリア層６
と溝配線７とを形成する。以上のようにして、デュアル
ダマシン配線構造が出来上がる。
る。すなわち、薄い窒化タンタルとＣｕ膜とを積層して
形成し、これらの積層膜のＣＭＰを通して、図１（ｃ）
に示すように、層間絶縁膜３の所定の領域にバリア層６
と溝配線７とを形成する。以上のようにして、デュアル
ダマシン配線構造が出来上がる。
【００３２】次に、図２に基づいてＲＩＥによる上記Ｓ
ｉＣ層のドライエッチングについて説明する。図２は、
上述したＣＨ2 Ｆ2 、Ｏ2 、Ａｒの混合ガスに窒素ガス
を添加する場合の、シリコン酸化膜（ＳｉＯ2 膜）とＳ
ｉＣ膜のエッチング速度の変化を示すグラフである。こ
の図２においては、ＣＨ2 Ｆ2 ガス量は２０ｓｃｃｍ、
Ｏ2 ガス流量は５ｓｃｃｍ、Ａｒガス流量は２００ｓｃ
ｃｍと固定し、Ｎ2 ガス流量を横軸に示している。そし
て、ＳｉＣ膜とＳｉＯ2 膜のエッチング速度を縦軸に示
す。
ｉＣ層のドライエッチングについて説明する。図２は、
上述したＣＨ2 Ｆ2 、Ｏ2 、Ａｒの混合ガスに窒素ガス
を添加する場合の、シリコン酸化膜（ＳｉＯ2 膜）とＳ
ｉＣ膜のエッチング速度の変化を示すグラフである。こ
の図２においては、ＣＨ2 Ｆ2 ガス量は２０ｓｃｃｍ、
Ｏ2 ガス流量は５ｓｃｃｍ、Ａｒガス流量は２００ｓｃ
ｃｍと固定し、Ｎ2 ガス流量を横軸に示している。そし
て、ＳｉＣ膜とＳｉＯ2 膜のエッチング速度を縦軸に示
す。
【００３３】図２から判るように、ＣＨ2 Ｆ2 、Ｏ2 、
Ａｒの混合ガスに窒素ガスを全く添加しないと、ＳｉＣ
膜のエッチングはほとんど進まない。この場合には、Ｓ
ｉＯ 2 膜のエッチング速度の方がＳｉＣ膜のそれよりも
大きくなる。
Ａｒの混合ガスに窒素ガスを全く添加しないと、ＳｉＣ
膜のエッチングはほとんど進まない。この場合には、Ｓ
ｉＯ 2 膜のエッチング速度の方がＳｉＣ膜のそれよりも
大きくなる。
【００３４】そして、窒素ガスの添加量が増加すると共
にＳｉＣ膜のエッチング速度は急激に増大する。これに
対して、ＳｉＯ2 膜のエッチング速度は、ほとんど変化
しない。このために、窒素ガスの添加量が増加するに従
い、ＳｉＣ膜のエッチング速度／ＳｉＯ2 膜のエッチン
グ速度の比すなわちエッチング選択比は増大する。この
ような効果は、ＳｉＯ2 膜の代わりにＳｉ−Ｏベースの
比誘電率の小さな絶縁膜、例えば、上述したシルセスキ
オキサン類の絶縁膜、Ｓｉ−Ｈ結合、Ｓｉ−ＣＨ3 結
合、Ｓｉ−Ｆ結合のうち少なくとも１つの結合を含むシ
リカ膜を用いても同様に現れる。
にＳｉＣ膜のエッチング速度は急激に増大する。これに
対して、ＳｉＯ2 膜のエッチング速度は、ほとんど変化
しない。このために、窒素ガスの添加量が増加するに従
い、ＳｉＣ膜のエッチング速度／ＳｉＯ2 膜のエッチン
グ速度の比すなわちエッチング選択比は増大する。この
ような効果は、ＳｉＯ2 膜の代わりにＳｉ−Ｏベースの
比誘電率の小さな絶縁膜、例えば、上述したシルセスキ
オキサン類の絶縁膜、Ｓｉ−Ｈ結合、Ｓｉ−ＣＨ3 結
合、Ｓｉ−Ｆ結合のうち少なくとも１つの結合を含むシ
リカ膜を用いても同様に現れる。
【００３５】発明者は、ＳｉＣ膜のＲＩＥで効果的とな
るエッチングガスについて詳細に検討した。その結果、
上記のＣＨ2 Ｆ2 ガスの代わりにＣＦ4 、ＣＨＦ3 、Ｃ
4 Ｆ 8 、ＣＨ3 Ｆのようなフロロカーボン・ガスでも同
様に窒素ガス添加の効果が生じることが判明した。
るエッチングガスについて詳細に検討した。その結果、
上記のＣＨ2 Ｆ2 ガスの代わりにＣＦ4 、ＣＨＦ3 、Ｃ
4 Ｆ 8 、ＣＨ3 Ｆのようなフロロカーボン・ガスでも同
様に窒素ガス添加の効果が生じることが判明した。
【００３６】また、ＮＦ3 、ＳＦ6 のようなフッ素化合
物のガスに窒素ガスを添加しても上述の効果は生じる。
このようなフッ素化合物のガスの場合には、Ｏ2 ガスの
混合は不要である。これは、この酸素ガスのガスの混入
は上述のプラズマ励起でフッ素ラジカル量を増大させる
ものであり、ＮＦ3 、ＳＦ6 のようなフッ素化合物のガ
スでは十分なフッ素ラジカルが形成できるからである。
また、上記のフッ素化合物のガスではエッチング中に過
剰な有機ポリマーの生成がなく、Ｏ2 ガスの添加は不要
となるからである。
物のガスに窒素ガスを添加しても上述の効果は生じる。
このようなフッ素化合物のガスの場合には、Ｏ2 ガスの
混合は不要である。これは、この酸素ガスのガスの混入
は上述のプラズマ励起でフッ素ラジカル量を増大させる
ものであり、ＮＦ3 、ＳＦ6 のようなフッ素化合物のガ
スでは十分なフッ素ラジカルが形成できるからである。
また、上記のフッ素化合物のガスではエッチング中に過
剰な有機ポリマーの生成がなく、Ｏ2 ガスの添加は不要
となるからである。
【００３７】また、上述した窒素ガスの添加の代わり
に、亜酸化窒素（Ｎ2 Ｏ）、アンモニア（ＮＨ3 ）ガス
を添加しても同様な効果の生じることが判った。以上の
ように窒素含有のガス添加により、ＳｉＣ膜のドライエ
ッチングが非常に容易に行えるようになる。
に、亜酸化窒素（Ｎ2 Ｏ）、アンモニア（ＮＨ3 ）ガス
を添加しても同様な効果の生じることが判った。以上の
ように窒素含有のガス添加により、ＳｉＣ膜のドライエ
ッチングが非常に容易に行えるようになる。
【００３８】また、発明者は、上述した高周波によるプ
ラズマ励起の方法以外に、公知のＩＣＰ（Ｉｎｄｕｃｔ
ｉｖｅ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）、マイクロ波
によるプラズマ励起、２周波によるプラズマ励起の方法
によるドライエッチングについても検討した。その結
果、上述した窒素の含有ガス添加の効果は、これらの場
合にも同様に生じるものである。
ラズマ励起の方法以外に、公知のＩＣＰ（Ｉｎｄｕｃｔ
ｉｖｅ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）、マイクロ波
によるプラズマ励起、２周波によるプラズマ励起の方法
によるドライエッチングについても検討した。その結
果、上述した窒素の含有ガス添加の効果は、これらの場
合にも同様に生じるものである。
【００３９】本発明では、層間絶縁膜のエッチングガス
とＳｉＣ膜エッチングガスはほとんど同じようなガスで
ある。このために、溝配線のような多層配線構造の製造
が簡便に行えるようになり、半導体装置の製造工程は短
縮し製造コストが低減するようになる。
とＳｉＣ膜エッチングガスはほとんど同じようなガスで
ある。このために、溝配線のような多層配線構造の製造
が簡便に行えるようになり、半導体装置の製造工程は短
縮し製造コストが低減するようになる。
【００４０】次に、本発明の第２の実施の形態を図３乃
至図５に基づいて説明する。図３乃至図５は、デュアル
ダマシン配線構造の製造工程を詳細に説明する工程順の
断面図である。この実施の形態では、層間絶縁膜として
比誘電率の小さなシルセスキオキサン類、例えば、ＨＳ
Ｑ膜を使用する場合について説明する。
至図５に基づいて説明する。図３乃至図５は、デュアル
ダマシン配線構造の製造工程を詳細に説明する工程順の
断面図である。この実施の形態では、層間絶縁膜として
比誘電率の小さなシルセスキオキサン類、例えば、ＨＳ
Ｑ膜を使用する場合について説明する。
【００４１】図３（ａ）に示すように、下層配線８をＣ
ｕ膜で形成する。続いて、膜厚５０ｎｍ程度の第１Ｓｉ
Ｃ層９、膜厚５００ｎｍ程度の第１のＨＳＱ膜１０、更
に、膜厚５０ｎｍ程度の第２ＳｉＣ層１１、膜厚５００
ｎｍ程度の第２のＨＳＱ膜１２を積層して形成する。こ
こで、上記のＨＳＱ膜は、ＨＳＱ膜となる塗布溶液が全
面に塗布され１５０℃程度の温度で焼成され、更に拡散
炉の中で４００℃程度の熱処理が施されて形成される。
そして、第２のＨＳＱ膜上に膜厚１５ｎｍ程度のシリコ
ン酸化膜でＣＭＰストッパ層１３を形成する。
ｕ膜で形成する。続いて、膜厚５０ｎｍ程度の第１Ｓｉ
Ｃ層９、膜厚５００ｎｍ程度の第１のＨＳＱ膜１０、更
に、膜厚５０ｎｍ程度の第２ＳｉＣ層１１、膜厚５００
ｎｍ程度の第２のＨＳＱ膜１２を積層して形成する。こ
こで、上記のＨＳＱ膜は、ＨＳＱ膜となる塗布溶液が全
面に塗布され１５０℃程度の温度で焼成され、更に拡散
炉の中で４００℃程度の熱処理が施されて形成される。
そして、第２のＨＳＱ膜上に膜厚１５ｎｍ程度のシリコ
ン酸化膜でＣＭＰストッパ層１３を形成する。
【００４２】次に、図３（ｂ）に示すように、第１レジ
ストマスク１４を公知のフォトリソグラフィ技術で形成
し、この第１レジストマスク１４をエッチングマスクに
して、ＣＭＰストッパ層１３、第２のＨＳＱ膜１２、第
２ＳｉＣ層１１、第１のＨＳＱ膜１０を順次にドライエ
ッチングする。このようにして、第１ＳｉＣ層９表面に
達するヴィアホール１５が形成される。ここで、ＣＭＰ
ストッパ層１３、第２（第１）のＨＳＱ膜１２（９）の
ドライエッチングでは、エッチングガスとしてＣＨ2 Ｆ
2 、Ｏ2 、Ａｒの混合ガスが用いられる。そして、第２
ＳｉＣ層１１のドライエッチングでは、第１の実施の形
態で説明したように、上記混合ガスに窒素ガスを所定の
量だけ添加する。
ストマスク１４を公知のフォトリソグラフィ技術で形成
し、この第１レジストマスク１４をエッチングマスクに
して、ＣＭＰストッパ層１３、第２のＨＳＱ膜１２、第
２ＳｉＣ層１１、第１のＨＳＱ膜１０を順次にドライエ
ッチングする。このようにして、第１ＳｉＣ層９表面に
達するヴィアホール１５が形成される。ここで、ＣＭＰ
ストッパ層１３、第２（第１）のＨＳＱ膜１２（９）の
ドライエッチングでは、エッチングガスとしてＣＨ2 Ｆ
2 、Ｏ2 、Ａｒの混合ガスが用いられる。そして、第２
ＳｉＣ層１１のドライエッチングでは、第１の実施の形
態で説明したように、上記混合ガスに窒素ガスを所定の
量だけ添加する。
【００４３】このようにした後、図３（ｃ）に示すよう
に、エッチングマスクとして使用した第１レジストマス
ク１４を、第１の実施の形態で説明したのと同様にアッ
シング法で除去する。この第１レジストマスク１４のア
ッシング工程では、図３（ｃ）に示すようにＣｕで構成
される下層配線８はＳｉＣ層９で保護される。
に、エッチングマスクとして使用した第１レジストマス
ク１４を、第１の実施の形態で説明したのと同様にアッ
シング法で除去する。この第１レジストマスク１４のア
ッシング工程では、図３（ｃ）に示すようにＣｕで構成
される下層配線８はＳｉＣ層９で保護される。
【００４４】次に、図４（ａ）に示すように、配線溝パ
ターンを有する第２レジストマスク１６をエッチングマ
スクにし、ＣＭＰストッパ層１３、第２のＨＳＱ膜１２
をドライエッチングし配線溝１７を形成する。ここで、
ＣＭＰストッパ層１３および第２のＨＳＱ膜５のドライ
エッチングは、Ｃ4 Ｆ8 とＯ2 とＡｒの混合ガスをプラ
ズマ励起して行う。このようなエッチングガスである
と、第２Ｓｉ層１１のエッチング速度が低下し、エッチ
ングストッパ層として機能する。このようにして、上記
の配線溝１７の形成工程で、第１のＨＳＱ膜１０は、第
２ＳｉＣ層１１によりドライエッチングから保護され
る。
ターンを有する第２レジストマスク１６をエッチングマ
スクにし、ＣＭＰストッパ層１３、第２のＨＳＱ膜１２
をドライエッチングし配線溝１７を形成する。ここで、
ＣＭＰストッパ層１３および第２のＨＳＱ膜５のドライ
エッチングは、Ｃ4 Ｆ8 とＯ2 とＡｒの混合ガスをプラ
ズマ励起して行う。このようなエッチングガスである
と、第２Ｓｉ層１１のエッチング速度が低下し、エッチ
ングストッパ層として機能する。このようにして、上記
の配線溝１７の形成工程で、第１のＨＳＱ膜１０は、第
２ＳｉＣ層１１によりドライエッチングから保護され
る。
【００４５】次に、エッチングマスクとして使用した第
２レジストマスク１６をアッシング法で除去する。この
アッシング工程で、Ｃｕで構成される下層配線８はＳｉ
Ｃ層９で酸化から保護される。
２レジストマスク１６をアッシング法で除去する。この
アッシング工程で、Ｃｕで構成される下層配線８はＳｉ
Ｃ層９で酸化から保護される。
【００４６】次に、図４（ｂ）に示すように、ＣＭＰス
トッパ層１３をエッチングマスクにして配線溝１７内の
第２ＳｉＣ層１１と第１ＳｉＣ層９をドライエッチング
し、下層配線８表面に達するヴィアホール１５ａを形成
する。この工程で、配線溝１７は配線溝１７ａのように
なる。
トッパ層１３をエッチングマスクにして配線溝１７内の
第２ＳｉＣ層１１と第１ＳｉＣ層９をドライエッチング
し、下層配線８表面に達するヴィアホール１５ａを形成
する。この工程で、配線溝１７は配線溝１７ａのように
なる。
【００４７】ここで、上記第２ＳｉＣ層１１と第１Ｓｉ
Ｃ層９のドライエッチングでは、反応ガスとしてＮＦ3
とＡｒの混合ガスに窒素ガスあるいは亜酸化窒素ガスを
添加しプラズマ励起して行う。上記のドライエッチング
では、ＳｉＣ層のエッチング速度／ＣＭＰストッパ層の
エッチング速度の比すなわち選択比は１０程度になる。
このために、上記エッチング後においてＣＭＰストッパ
層１３の膜厚は１０ｎｍで十分な膜厚が残る。
Ｃ層９のドライエッチングでは、反応ガスとしてＮＦ3
とＡｒの混合ガスに窒素ガスあるいは亜酸化窒素ガスを
添加しプラズマ励起して行う。上記のドライエッチング
では、ＳｉＣ層のエッチング速度／ＣＭＰストッパ層の
エッチング速度の比すなわち選択比は１０程度になる。
このために、上記エッチング後においてＣＭＰストッパ
層１３の膜厚は１０ｎｍで十分な膜厚が残る。
【００４８】上記のＳｉＣ層のドライエッチングでは、
プラズマ中の反応生成物であるＣＮからの波長３８７ｎ
ｍの発光強度の変化を計測してエッチングの終点判定を
行う。ここで、反応生成物ＣＮは、被エッチング物であ
るＳｉＣ層と上記添加の窒素との化合物である。
プラズマ中の反応生成物であるＣＮからの波長３８７ｎ
ｍの発光強度の変化を計測してエッチングの終点判定を
行う。ここで、反応生成物ＣＮは、被エッチング物であ
るＳｉＣ層と上記添加の窒素との化合物である。
【００４９】続いて、図５（ａ）に示すように、ヴィア
ホール１５ａおよび配線溝１７ａの内壁ならびにＣＭＰ
ストッパ層１３表面に下層配線８に電気接続するバリア
層１８を形成する。そして、膜厚が１０００ｎｍ程度の
Ｃｕ膜１９をメッキ法等で成膜する。
ホール１５ａおよび配線溝１７ａの内壁ならびにＣＭＰ
ストッパ層１３表面に下層配線８に電気接続するバリア
層１８を形成する。そして、膜厚が１０００ｎｍ程度の
Ｃｕ膜１９をメッキ法等で成膜する。
【００５０】そして、Ｃｕ膜１９とバリア層１８にＣＭ
Ｐを施す。このＣＭＰの工程で、ＣＭＰストッパ層１３
がＣＭＰストッパ膜として機能し、第２のＨＳＱ膜１２
をＣＭＰから保護する。
Ｐを施す。このＣＭＰの工程で、ＣＭＰストッパ層１３
がＣＭＰストッパ膜として機能し、第２のＨＳＱ膜１２
をＣＭＰから保護する。
【００５１】以上のようにして、図５（ｂ）に示すよう
に、下層配線８上に層間絶縁膜である第１ＳｉＣ層９と
第１のＨＳＱ膜１０とを介して溝配線２０，２０ａが形
成される。ここで、溝配線２０，２０ａは、第２のＨＳ
Ｑ膜１２に設けた配線溝１７ａ内にバリア層１８を挟ん
で形成される。そして、溝配線２０は、第１ＳｉＣ層９
と第１のＨＳＱ膜１０とに設けたヴィアホール１５ａを
通して下層配線８に接続される。このようにして、デュ
アルダマシン配線構造が出来上がる。
に、下層配線８上に層間絶縁膜である第１ＳｉＣ層９と
第１のＨＳＱ膜１０とを介して溝配線２０，２０ａが形
成される。ここで、溝配線２０，２０ａは、第２のＨＳ
Ｑ膜１２に設けた配線溝１７ａ内にバリア層１８を挟ん
で形成される。そして、溝配線２０は、第１ＳｉＣ層９
と第１のＨＳＱ膜１０とに設けたヴィアホール１５ａを
通して下層配線８に接続される。このようにして、デュ
アルダマシン配線構造が出来上がる。
【００５２】この第２の実施の形態では、多層配線構造
の層間絶縁膜としてＨＳＱ膜以外にシルセスキオキサン
類であるメチルシルセスキオキサン（Methyl Silsesqui
oxane：ＭＳＱ膜という）のようなＳｉ−Ｏベースの低
誘電率膜も有効に使用できる。そして、ダマシン配線構
造等の配線間の寄生容量の低減が非常に容易になる。特
に、下層配線８と溝配線２０ａ間の寄生容量、および、
溝配線２０と２０ａ間のフリンジ効果で生じる寄生容量
が大幅に低減するようになる。
の層間絶縁膜としてＨＳＱ膜以外にシルセスキオキサン
類であるメチルシルセスキオキサン（Methyl Silsesqui
oxane：ＭＳＱ膜という）のようなＳｉ−Ｏベースの低
誘電率膜も有効に使用できる。そして、ダマシン配線構
造等の配線間の寄生容量の低減が非常に容易になる。特
に、下層配線８と溝配線２０ａ間の寄生容量、および、
溝配線２０と２０ａ間のフリンジ効果で生じる寄生容量
が大幅に低減するようになる。
【００５３】また、上記のシルセスキオキサン類は、Ｈ
ＳＱ膜、ＭＳＱ膜以外にメチレーテッドハイドロゲンシ
ルセスキオキサン、フルオリネーテッドシルセスキオキ
サンであっても、本発明は同様に適用できるものであ
る。更には、本発明は、シルセスキオキサン類以外に、
Ｓｉ−Ｈ結合、Ｓｉ−ＣＨ3 結合、Ｓｉ−Ｆ結合のうち
少なくとも１つの結合を含むシリカ膜を層間絶縁膜とし
て用いる場合にも、同様に適用できる。あるいは、本発
明は有機絶縁膜を層間絶縁膜として用いる場合にも同様
に適用できる。
ＳＱ膜、ＭＳＱ膜以外にメチレーテッドハイドロゲンシ
ルセスキオキサン、フルオリネーテッドシルセスキオキ
サンであっても、本発明は同様に適用できるものであ
る。更には、本発明は、シルセスキオキサン類以外に、
Ｓｉ−Ｈ結合、Ｓｉ−ＣＨ3 結合、Ｓｉ−Ｆ結合のうち
少なくとも１つの結合を含むシリカ膜を層間絶縁膜とし
て用いる場合にも、同様に適用できる。あるいは、本発
明は有機絶縁膜を層間絶縁膜として用いる場合にも同様
に適用できる。
【００５４】上述した本発明の特徴の１つは、フッ素を
含む化合物をエッチングガスとしてＳｉＣ膜をドライエ
ッチングする場合に、窒素を含むガスを添加してＳｉＣ
膜を効果的にエッチングできるようにするところにあ
る。本発明は、フッ素を含む化合物ガスに限定されるも
のではなく、塩素のようなハロゲンの化合物をエッチン
グガスとする場合でも、窒素を含むガスを添加してＳｉ
Ｃ膜を効果的にエッチングできるものである。
含む化合物をエッチングガスとしてＳｉＣ膜をドライエ
ッチングする場合に、窒素を含むガスを添加してＳｉＣ
膜を効果的にエッチングできるようにするところにあ
る。本発明は、フッ素を含む化合物ガスに限定されるも
のではなく、塩素のようなハロゲンの化合物をエッチン
グガスとする場合でも、窒素を含むガスを添加してＳｉ
Ｃ膜を効果的にエッチングできるものである。
【００５５】本発明の実施の形態では、デュアルダマシ
ン配線構造の形成の場合について説明した。本発明は、
これらに限定されるものでなく、通常の配線構造あるい
はダマシン配線構造の形成にも同様に適用できるもので
ある。更に、本発明は、配線構造の形成に限定されるも
のではなく、半導体装置の製造に使用するＳｉＣ膜を加
工する場合にも同様に適用できるものである。
ン配線構造の形成の場合について説明した。本発明は、
これらに限定されるものでなく、通常の配線構造あるい
はダマシン配線構造の形成にも同様に適用できるもので
ある。更に、本発明は、配線構造の形成に限定されるも
のではなく、半導体装置の製造に使用するＳｉＣ膜を加
工する場合にも同様に適用できるものである。
【００５６】なお、本発明は、上記の実施の形態に限定
されず、本発明の技術思想の範囲内において、実施の形
態が適宜変更され得る。
されず、本発明の技術思想の範囲内において、実施の形
態が適宜変更され得る。
【００５７】
【発明の効果】以上に説明したように、本発明では、半
導体装置の製造に使用するＳｉＣ膜のドライエッチング
において、ハロゲン化合物を含むエッチングガスに窒素
を含有するガスを添加する。そして、このＳｉＣ膜のド
ライエッチング方法を溝配線のような多層配線構造の製
造に適用する。
導体装置の製造に使用するＳｉＣ膜のドライエッチング
において、ハロゲン化合物を含むエッチングガスに窒素
を含有するガスを添加する。そして、このＳｉＣ膜のド
ライエッチング方法を溝配線のような多層配線構造の製
造に適用する。
【００５８】本発明により、上述したＳｉＣ膜のドライ
エッチングが非常に容易になり、ＳｉＣ膜が、デュアル
ダマシン構造のような多層配線構造の製造においてスト
ッパ層として効果的に適用できるようになる。
エッチングが非常に容易になり、ＳｉＣ膜が、デュアル
ダマシン構造のような多層配線構造の製造においてスト
ッパ層として効果的に適用できるようになる。
【００５９】このために、多層配線構造での下層配線と
上層配線との間の寄生容量が減少し、同層の配線間での
フリンジ効果による同層配線層間の寄生容量も低減す
る。そして、層間絶縁膜に低誘電率膜が効果的に使用で
き、簡便な方法でもって溝配線間の寄生容量の低減を可
能にすることができる。また、製造工程は短縮し半導体
装置の製造コストが低減するようになる。
上層配線との間の寄生容量が減少し、同層の配線間での
フリンジ効果による同層配線層間の寄生容量も低減す
る。そして、層間絶縁膜に低誘電率膜が効果的に使用で
き、簡便な方法でもって溝配線間の寄生容量の低減を可
能にすることができる。また、製造工程は短縮し半導体
装置の製造コストが低減するようになる。
【００６０】そして、本発明は、半導体素子の微細化に
伴う半導体装置の高集積化、高速化および多機能化を更
に促進するようになる。
伴う半導体装置の高集積化、高速化および多機能化を更
に促進するようになる。
【図１】本発明の第１の実施の形態を説明するための配
線構造の製造工程順の略断面図である。
線構造の製造工程順の略断面図である。
【図２】本発明のＳｉＣ膜エッチングでの窒素添加効果
を示すグラフである。
を示すグラフである。
【図３】本発明の第２の実施の形態を説明するための配
線構造の製造工程順の断面図である。
線構造の製造工程順の断面図である。
【図４】上記配線構造の製造工程で続きの製造工程順の
断面図である。
断面図である。
【図５】上記配線構造の製造工程で続きの製造工程順の
断面図である。
断面図である。
【図６】従来の技術を説明するための配線構造の製造工
程順の略断面図である。
程順の略断面図である。
１，８，１０１ 下層配線 ２，１０２ ＳｉＣ層 ３，１０３ 層間絶縁膜 ４，４ａ，１５，１５ａ，１０４，１０４ａ ヴィア
ホール ５，１７，１７ａ，１０５ 配線溝 ６，１８，１０６ バリア層 ７，２０，２０ａ，１０７ 溝配線 ９ 第１ＳｉＣ層 １０ 第１のＨＳＱ膜 １１ 第２ＳｉＣ層 １２ 第２のＨＳＱ膜 １３ ＣＭＰストッパ層 １４ 第１レジストマスク １６ 第２レジストマスク １９ Ｃｕ膜
ホール ５，１７，１７ａ，１０５ 配線溝 ６，１８，１０６ バリア層 ７，２０，２０ａ，１０７ 溝配線 ９ 第１ＳｉＣ層 １０ 第１のＨＳＱ膜 １１ 第２ＳｉＣ層 １２ 第２のＨＳＱ膜 １３ ＣＭＰストッパ層 １４ 第１レジストマスク １６ 第２レジストマスク １９ Ｃｕ膜
フロントページの続き Ｆターム(参考） 5F004 AA05 BA04 BB13 CB02 DA00 DA01 DA16 DA17 DA18 DA25 DB00 EA03 EA23 EB01 EB02 EB03 5F033 HH11 HH32 JJ11 JJ32 KK11 MM02 MM12 MM13 NN06 NN07 PP27 PP28 QQ09 QQ11 QQ12 QQ13 QQ15 QQ24 QQ25 QQ28 QQ48 QQ49 RR01 RR04 RR09 RR21 SS03 SS15 XX20 XX24
Claims (14)
- 【請求項１】 半導体装置の製造に使用する炭化珪素
（ＳｉＣ）膜のドライエッチングにおいて、ハロゲン化
合物を含むエッチングガスに窒素を含有するガスを添加
することを特徴とするエッチング方法。 - 【請求項２】 前記ハロゲン化合物がフッ素化合物であ
ることを特徴とする請求項１記載のエッチング方法。 - 【請求項３】 前記フッ素化合物が、フロロカーボン、
三フッ化窒素（ＮＦ 3 ）あるいは六フッ化イオウ（ＳＦ
6 ）であることを特徴とする請求項２記載のエッチング
方法。 - 【請求項４】 前記フロロカーボンが、ＣＦ4 、ＣＨＦ
3 、ＣＨ2 Ｆ2 、ＣＨ3 ＦあるいはＣ4 Ｆ8 であること
を特徴とする請求項３記載のエッチング方法。 - 【請求項５】 前記フロロカーボンを含むエッチングガ
スに酸素ガスが混入していることを特徴とする請求項４
記載のエッチング方法。 - 【請求項６】 前記窒素を含有するガスは窒素ガス、ア
ンモニアガスあるいは亜酸化窒素ガスであることを特徴
とする請求項１から請求項５のうち１つの請求項に記載
のエッチング方法。 - 【請求項７】 前記ＳｉＣ膜のドライエッチングでの終
点検出を反応生成物ＣＮからの波長３８７ｎｍの発光強
度を計測して行うことを特徴とする請求項１から請求項
６のうち１つの請求項に記載のエッチング方法。 - 【請求項８】 半導体装置に使用するシリコン酸化膜、
シルセスキオキサン類の絶縁膜、あるいは、Ｓｉ−Ｈ結
合、Ｓｉ−ＣＨ3 結合、Ｓｉ−Ｆ結合のうち少なくとも
１つの結合を含むシリカ膜で構成される層間絶縁膜とＳ
ｉＣ膜との積層膜のドライエッチングにおいて、前記Ｓ
ｉＣ膜のドライエッチングでは、前記層間絶縁膜のドラ
イエッチングで用いるハロゲン化合物を含むエッチング
ガスに窒素を含有するガスを添加することを特徴とする
エッチング方法。 - 【請求項９】 下層配線上に被着するＳｉＣ膜を形成す
る工程と、前記ＳｉＣ膜を被覆する層間絶縁膜を形成し
前記層間絶縁膜の所定の領域のドライエッチングで前記
ＳｉＣ膜表面に達するヴィアホールと前記ヴィアホール
に連結する配線溝とを形成する工程と、前記ヴィアホー
ル領域で露出するＳｉＣ膜を前記層間絶縁膜をエッチン
グマスクにしてエッチング除去し、前記ヴィアホールを
前記下層配線表面まで貫通させる工程と、前記貫通した
ヴィアホールおよび前記配線溝に導電体材を充填し前記
下層配線に接続する溝配線を形成する工程と、を含む多
層配線構造の製造方法であって、前記ＳｉＣ膜のエッチ
ング除去を、前記請求項１乃至請求項７のいずれか１項
に記載のドライエッチングで行うことを特徴とする半導
体装置の製造方法。 - 【請求項１０】 下層配線上に被着する第１のＳｉＣ膜
を形成する工程と、前記第１のＳｉＣ膜上に第１の層間
絶縁膜、第２のＳｉＣ膜、第２の層間絶縁膜をこの順に
積層して形成する工程と、前記第２の層間絶縁膜、第２
のＳｉＣ膜、第１の層間絶縁膜を順次にドライエッチン
グし前記第１のＳｉＣ膜表面に達するヴィアホールを形
成する工程と、前記第２のＳｉＣ膜をエッチングストッ
パ層として前記第２の層間絶縁膜の所定の領域をドライ
エッチングし前記ヴィアホールに連結する配線溝を形成
する工程と、前記配線溝を形成後に、前記第２の層間絶
縁膜をエッチングマスクにしたエッチングで前記ヴィア
ホール領域で露出する前記第１のＳｉＣ膜を除去し前記
ヴィアホールを前記下層配線表面まで貫通させる工程
と、前記貫通したヴィアホールおよび前記配線溝に導電
体材を充填し前記下層配線に接続する溝配線を形成する
工程と、を含む多層配線構造の製造方法であって、前記
第１のＳｉＣ膜の除去を、前記請求項１乃至請求項７の
いずれか１項に記載のドライエッチングで行うことを特
徴とする半導体装置の製造方法。 - 【請求項１１】 前記第２の層間絶縁膜は積層する２層
の異種絶縁膜で構成されることを特徴とする請求項１０
記載の半導体装置の製造方法。 - 【請求項１２】 前記層間絶縁膜、第１の層間絶縁膜あ
るいは第２の層間絶縁膜は、シリコン酸化膜、シルセス
キオキサン類の絶縁膜、あるいは、Ｓｉ−Ｈ結合、Ｓｉ
−ＣＨ3 結合、Ｓｉ−Ｆ結合のうち少なくとも１つの結
合を含むシリカ膜で構成されることを特徴とする請求項
９、請求項１０または請求項１１記載の半導体装置の製
造方法。 - 【請求項１３】 前記シルセスキオキサン類の絶縁膜
は、ハイドロゲンシルセスキオキサン（Hydrogen Silse
squioxane）、メチルシルセスキオキサン（Methyl Sils
esquioxane）、メチレーテッドハイドロゲンシルセスキ
オキサン（Methylated Hydrogen Silsesquioxane）ある
いはフルオリネーテッドシルセスキオキサン（Furuorin
ated Silsesquioxane）であることを特徴とする請求項
１２記載の半導体装置の製造方法。 - 【請求項１４】 前記下層配線あるいは溝配線は銅（Ｃ
ｕ）で構成されることを特徴とする請求項９から請求項
１３のうち１つの請求項に記載の半導体装置の製造方
法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000295905A JP2002110644A (ja) | 2000-09-28 | 2000-09-28 | エッチング方法 |
| US09/950,769 US6617244B2 (en) | 2000-09-28 | 2001-09-13 | Etching method |
| KR1020010058919A KR20020025717A (ko) | 2000-09-28 | 2001-09-24 | 에칭 방법 |
| TW090123844A TW507290B (en) | 2000-09-28 | 2001-09-26 | Etching method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000295905A JP2002110644A (ja) | 2000-09-28 | 2000-09-28 | エッチング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002110644A true JP2002110644A (ja) | 2002-04-12 |
Family
ID=18778259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000295905A Pending JP2002110644A (ja) | 2000-09-28 | 2000-09-28 | エッチング方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6617244B2 (ja) |
| JP (1) | JP2002110644A (ja) |
| KR (1) | KR20020025717A (ja) |
| TW (1) | TW507290B (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003021652A1 (en) * | 2001-08-31 | 2003-03-13 | Tokyo Electron Limited | Method for etching object to be processed |
| JP2003077889A (ja) * | 2001-08-31 | 2003-03-14 | Tokyo Electron Ltd | エッチング方法 |
| JP2004214654A (ja) * | 2002-12-30 | 2004-07-29 | Samsung Electronics Co Ltd | 二重キャッピング膜を有する半導体素子の配線及びその形成方法 |
| JP2005217371A (ja) * | 2004-02-02 | 2005-08-11 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| US6984875B2 (en) | 2003-01-28 | 2006-01-10 | Nec Electronics Corporation | Semiconductor device with improved reliability and manufacturing method of the same |
| WO2006095915A1 (ja) * | 2005-03-09 | 2006-09-14 | Nec Corporation | 多層配線構造、半導体装置、パターン転写マスク、及び多層配線構造の製造方法 |
| JP2006245268A (ja) * | 2005-03-03 | 2006-09-14 | Fujitsu Ltd | 半導体装置の製造方法 |
| KR100698094B1 (ko) | 2005-07-27 | 2007-03-23 | 동부일렉트로닉스 주식회사 | 반도체 소자의 금속배선 형성방법 |
| US7799693B2 (en) | 2004-07-23 | 2010-09-21 | Nec Electronics Corporation | Method for manufacturing a semiconductor device |
| JP2012114463A (ja) * | 2012-03-06 | 2012-06-14 | Tokyo Electron Ltd | エッチング方法 |
| US8252694B2 (en) | 2007-11-19 | 2012-08-28 | Tokyo Electron Limited | Plasma etching method and storage medium |
| US9384999B2 (en) | 2007-10-24 | 2016-07-05 | Tokyo Electron Limited | Plasma etching method and storage medium |
| JP2018006773A (ja) * | 2013-09-05 | 2018-01-11 | Ｓｐｐテクノロジーズ株式会社 | プラズマエッチング方法 |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7084070B1 (en) | 2001-03-30 | 2006-08-01 | Lam Research Corporation | Treatment for corrosion in substrate processing |
| US7311852B2 (en) * | 2001-03-30 | 2007-12-25 | Lam Research Corporation | Method of plasma etching low-k dielectric materials |
| US20020177321A1 (en) * | 2001-03-30 | 2002-11-28 | Li Si Yi | Plasma etching of silicon carbide |
| JP3739325B2 (ja) * | 2001-09-20 | 2006-01-25 | 株式会社日立製作所 | 有機絶縁膜のエッチング方法 |
| US6582974B2 (en) * | 2001-11-15 | 2003-06-24 | Taiwan Semiconductor Manufacturing Co., Ltd | Method for forming a dual damascene aperture while employing a peripherally localized intermediate etch stop layer |
| US6656811B2 (en) * | 2001-12-21 | 2003-12-02 | Texas Instruments Incorporated | Carbide emitter mask etch stop |
| US20030181034A1 (en) * | 2002-03-19 | 2003-09-25 | Ping Jiang | Methods for forming vias and trenches with controlled SiC etch rate and selectivity |
| US7749563B2 (en) * | 2002-10-07 | 2010-07-06 | Applied Materials, Inc. | Two-layer film for next generation damascene barrier application with good oxidation resistance |
| JP4119726B2 (ja) * | 2002-10-15 | 2008-07-16 | 東京エレクトロン株式会社 | プラズマ処理方法 |
| JP2004296835A (ja) * | 2003-03-27 | 2004-10-21 | Applied Materials Inc | ダマシン構造を形成する方法 |
| JP3866694B2 (ja) * | 2003-07-30 | 2007-01-10 | 株式会社日立ハイテクノロジーズ | Ｌｓｉデバイスのエッチング方法および装置 |
| US7129171B2 (en) * | 2003-10-14 | 2006-10-31 | Lam Research Corporation | Selective oxygen-free etching process for barrier materials |
| JP2005277375A (ja) * | 2004-02-27 | 2005-10-06 | Nec Electronics Corp | 半導体装置の製造方法 |
| DE602004025798D1 (de) * | 2004-06-30 | 2010-04-15 | Xycarb Ceramics Bv | Verfahren zur Oberflächenbehandlung eines Metallcarbid-Substrates zur Verwendung in Halbleiterherstech |
| US7723155B2 (en) * | 2004-06-30 | 2010-05-25 | Xycarb Ceramics B.V. | Method for the treatment of a surface of a metal-carbide substrate for use in semiconductor manufacturing processes as well as such a metal-carbide substrate |
| US7456111B2 (en) * | 2004-11-16 | 2008-11-25 | Tokyo Electron Limited | Plasma etching method and plasma etching apparatus |
| US7642205B2 (en) | 2005-04-08 | 2010-01-05 | Mattson Technology, Inc. | Rapid thermal processing using energy transfer layers |
| EP1772901B1 (en) * | 2005-10-07 | 2012-07-25 | Rohm and Haas Electronic Materials, L.L.C. | Wafer holding article and method for semiconductor processing |
| JP5041713B2 (ja) * | 2006-03-13 | 2012-10-03 | 東京エレクトロン株式会社 | エッチング方法およびエッチング装置、ならびにコンピュータ読取可能な記憶媒体 |
| US20070218699A1 (en) * | 2006-03-16 | 2007-09-20 | Tokyo Electron Limited | Plasma etching method and computer-readable storage medium |
| US20090156012A1 (en) * | 2007-12-12 | 2009-06-18 | Applied Materials, Inc. | Method for fabricating low k dielectric dual damascene structures |
| US8772933B2 (en) * | 2007-12-12 | 2014-07-08 | International Business Machines Corporation | Interconnect structure and method of making same |
| JP5719648B2 (ja) * | 2011-03-14 | 2015-05-20 | 東京エレクトロン株式会社 | エッチング方法、およびエッチング装置 |
| US20150079799A1 (en) * | 2013-09-17 | 2015-03-19 | Applied Materials, Inc. | Method for stabilizing an interface post etch to minimize queue time issues before next processing step |
| US9299605B2 (en) | 2014-03-07 | 2016-03-29 | Applied Materials, Inc. | Methods for forming passivation protection for an interconnection structure |
| US9287386B2 (en) | 2014-06-19 | 2016-03-15 | Applied Materials, Inc. | Method for fabricating vertically stacked nanowires for semiconductor applications |
| US9640385B2 (en) | 2015-02-16 | 2017-05-02 | Applied Materials, Inc. | Gate electrode material residual removal process |
| US11270890B2 (en) * | 2018-12-14 | 2022-03-08 | Lam Research Corporation | Etching carbon layer using doped carbon as a hard mask |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06349782A (ja) * | 1993-06-07 | 1994-12-22 | Sony Corp | ドライエッチング方法 |
| JP2002526804A (ja) * | 1998-10-01 | 2002-08-20 | アプライド マテリアルズ インコーポレイテッド | 低誘電率反射防止被膜に用いるシリコンカーバイドの堆積 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6066823A (ja) * | 1983-09-22 | 1985-04-17 | Semiconductor Energy Lab Co Ltd | 半導体エッチング方法 |
| US4865685A (en) * | 1987-11-03 | 1989-09-12 | North Carolina State University | Dry etching of silicon carbide |
| JP3220992B2 (ja) * | 1991-01-22 | 2001-10-22 | ソニー株式会社 | ドライエッチング方法 |
| US6211092B1 (en) * | 1998-07-09 | 2001-04-03 | Applied Materials, Inc. | Counterbore dielectric plasma etch process particularly useful for dual damascene |
| US6156643A (en) * | 1998-11-06 | 2000-12-05 | Advanced Micro Devices, Inc. | Method of forming a dual damascene trench and borderless via structure |
| US6156642A (en) * | 1999-03-23 | 2000-12-05 | United Microelectronics Corp. | Method of fabricating a dual damascene structure in an integrated circuit |
| US6290864B1 (en) * | 1999-10-26 | 2001-09-18 | Reflectivity, Inc. | Fluoride gas etching of silicon with improved selectivity |
| JP2001168188A (ja) * | 1999-12-06 | 2001-06-22 | Sony Corp | 半導体装置の製造方法 |
| KR100439111B1 (ko) * | 1999-12-30 | 2004-07-05 | 주식회사 하이닉스반도체 | 반도체소자의 금속배선 형성방법 |
| US6358842B1 (en) * | 2000-08-07 | 2002-03-19 | Chartered Semiconductor Manufacturing Ltd. | Method to form damascene interconnects with sidewall passivation to protect organic dielectrics |
-
2000
- 2000-09-28 JP JP2000295905A patent/JP2002110644A/ja active Pending
-
2001
- 2001-09-13 US US09/950,769 patent/US6617244B2/en not_active Expired - Lifetime
- 2001-09-24 KR KR1020010058919A patent/KR20020025717A/ko not_active Application Discontinuation
- 2001-09-26 TW TW090123844A patent/TW507290B/zh not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06349782A (ja) * | 1993-06-07 | 1994-12-22 | Sony Corp | ドライエッチング方法 |
| JP2002526804A (ja) * | 1998-10-01 | 2002-08-20 | アプライド マテリアルズ インコーポレイテッド | 低誘電率反射防止被膜に用いるシリコンカーバイドの堆積 |
Non-Patent Citations (1)
| Title |
|---|
| R.WOLF AND R.HELBIG: "Reactive Ion Etching of 6H-SiC in SF6/O2 and CF4/O2 with N2 Additive for Device Fabrication", J.ELECTROCHEM.SOC., vol. 143, no. 3, JPN6010020527, March 1996 (1996-03-01), US, pages 1037 - 1042, XP000939211, ISSN: 0001597009 * |
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7432207B2 (en) | 2001-08-31 | 2008-10-07 | Tokyo Electron Limited | Method for etching object to be processed |
| JP2003077889A (ja) * | 2001-08-31 | 2003-03-14 | Tokyo Electron Ltd | エッチング方法 |
| WO2003021652A1 (en) * | 2001-08-31 | 2003-03-13 | Tokyo Electron Limited | Method for etching object to be processed |
| US7507673B2 (en) | 2001-08-31 | 2009-03-24 | Tokyo Electron Limited | Method for etching an object to be processed |
| JP2004214654A (ja) * | 2002-12-30 | 2004-07-29 | Samsung Electronics Co Ltd | 二重キャッピング膜を有する半導体素子の配線及びその形成方法 |
| US6984875B2 (en) | 2003-01-28 | 2006-01-10 | Nec Electronics Corporation | Semiconductor device with improved reliability and manufacturing method of the same |
| JP2005217371A (ja) * | 2004-02-02 | 2005-08-11 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| US7799693B2 (en) | 2004-07-23 | 2010-09-21 | Nec Electronics Corporation | Method for manufacturing a semiconductor device |
| JP2006245268A (ja) * | 2005-03-03 | 2006-09-14 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP4540504B2 (ja) * | 2005-03-03 | 2010-09-08 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JPWO2006095915A1 (ja) * | 2005-03-09 | 2008-08-21 | 日本電気株式会社 | 多層配線構造、半導体装置、パターン転写マスク、及び多層配線構造の製造方法 |
| WO2006095915A1 (ja) * | 2005-03-09 | 2006-09-14 | Nec Corporation | 多層配線構造、半導体装置、パターン転写マスク、及び多層配線構造の製造方法 |
| US7999392B2 (en) | 2005-03-09 | 2011-08-16 | Renesas Electronics Corporation | Multilayer wiring structure, semiconductor device, pattern transfer mask and method for manufacturing multilayer wiring structure |
| KR100698094B1 (ko) | 2005-07-27 | 2007-03-23 | 동부일렉트로닉스 주식회사 | 반도체 소자의 금속배선 형성방법 |
| US9384999B2 (en) | 2007-10-24 | 2016-07-05 | Tokyo Electron Limited | Plasma etching method and storage medium |
| US8252694B2 (en) | 2007-11-19 | 2012-08-28 | Tokyo Electron Limited | Plasma etching method and storage medium |
| US9130018B2 (en) | 2007-11-19 | 2015-09-08 | Tokyo Electron Limited | Plasma etching method and storage medium |
| JP2012114463A (ja) * | 2012-03-06 | 2012-06-14 | Tokyo Electron Ltd | エッチング方法 |
| JP2018006773A (ja) * | 2013-09-05 | 2018-01-11 | Ｓｐｐテクノロジーズ株式会社 | プラズマエッチング方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6617244B2 (en) | 2003-09-09 |
| US20020037648A1 (en) | 2002-03-28 |
| KR20020025717A (ko) | 2002-04-04 |
| TW507290B (en) | 2002-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002110644A (ja) | エッチング方法 | |
| US7871923B2 (en) | Self-aligned air-gap in interconnect structures | |
| JP3400770B2 (ja) | エッチング方法、半導体装置及びその製造方法 | |
| US6479380B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP4425432B2 (ja) | 半導体装置の製造方法 | |
| JP5671253B2 (ja) | 半導体装置の製造方法 | |
| US20010019857A1 (en) | Semiconductor device and process for producing the same | |
| JP2001077196A (ja) | 半導体装置の製造方法 | |
| JP2004241776A (ja) | 低ｋ誘電体フイルムの化学的処理 | |
| JP3193335B2 (ja) | 半導体装置の製造方法 | |
| JP2001223269A (ja) | 半導体装置およびその製造方法 | |
| US7544608B2 (en) | Porous and dense hybrid interconnect structure and method of manufacture | |
| US6903027B2 (en) | Method of forming dielectric film and dielectric film | |
| US6451687B1 (en) | Intermetal dielectric layer for integrated circuits | |
| JP4492949B2 (ja) | 電子デバイスの製造方法 | |
| JP2006128542A (ja) | 電子デバイスの製造方法 | |
| JP4854938B2 (ja) | 半導体装置およびその製造方法 | |
| JP4523351B2 (ja) | 半導体装置の製造方法 | |
| JP2002289594A (ja) | 半導体装置およびその製造方法 | |
| US7172965B2 (en) | Method for manufacturing semiconductor device | |
| KR100780680B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP4295730B2 (ja) | 半導体装置の製造方法 | |
| JP2005005697A (ja) | 半導体装置の製造方法 | |
| WO2007142172A1 (ja) | 多層配線製造方法と多層配線構造と多層配線製造装置 | |
| KR100773754B1 (ko) | 갭 필 능력을 향상시킨 절연막 증착 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070703 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070813 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080104 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100426 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100824 |