JP5719648B2 - エッチング方法、およびエッチング装置 - Google Patents

エッチング方法、およびエッチング装置 Download PDF

Info

Publication number
JP5719648B2
JP5719648B2 JP2011055516A JP2011055516A JP5719648B2 JP 5719648 B2 JP5719648 B2 JP 5719648B2 JP 2011055516 A JP2011055516 A JP 2011055516A JP 2011055516 A JP2011055516 A JP 2011055516A JP 5719648 B2 JP5719648 B2 JP 5719648B2
Authority
JP
Japan
Prior art keywords
gas
film
etching
silicon
multilayer structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011055516A
Other languages
English (en)
Other versions
JP2012191128A (ja
Inventor
亜輝 秋庭
亜輝 秋庭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2011055516A priority Critical patent/JP5719648B2/ja
Priority to TW101107000A priority patent/TWI533373B/zh
Priority to KR1020120024941A priority patent/KR101909107B1/ko
Priority to CN201210067556.3A priority patent/CN102683196B/zh
Priority to US13/419,547 priority patent/US8709952B2/en
Publication of JP2012191128A publication Critical patent/JP2012191128A/ja
Application granted granted Critical
Publication of JP5719648B2 publication Critical patent/JP5719648B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Description

この発明は、エッチング方法、およびエッチング装置に関する。
半導体集積回路装置の製造には、シリコン（Ｓｉ）膜をエッチングするプロセスが含まれる。シリコン膜をエッチングするとき、エッチングガスとしては、特許文献１に記載されているように、臭化水素（ＨＢｒ）ガスや、三フッ化水素（ＨＦ３）ガスを含有するガスが使用される。
特開２０１０−２４５１０１号公報
しかしながら、ＨＢｒガスや、ＨＦ３ガスを含有するガスは、レジスト膜や有機膜もエッチングしてしまう。このため、半導体集積回路装置の多層構造体中に存在するシリコン膜を、レジスト膜や有機膜をマスクに用いてエッチングしようとする場合には、十分なマスク選択比がほとんどとれないことが現状である。
また、シリコン膜の上に厚いシリコン酸化物膜が存在する多層構造体の場合には、エッチング装置としては、シリコン酸化物膜向けのエッチング装置が用いられる。
しかしながら、シリコン酸化物膜向けのエッチング装置は、ＨＢｒガスやＨＦ３ガスを搭載していない。このため、厚いシリコン酸化物膜の下にあるシリコン膜を一括してエッチングすることが困難である。
この発明は、多層構造体中にあるシリコン膜であっても、レジスト膜や有機膜をマスクに用いてエッチングすることが可能であり、かつ、シリコン膜、及びこのシリコン膜の下に存在するシリコン酸化物膜を一括してエッチングすることも可能なエッチング方法、およびエッチング装置を提供する。
この発明の第１の態様に係るエッチング方法は、シリコン酸化物膜、及びこのシリコン酸化物膜上に形成されたシリコン膜を含む多層構造体をエッチングするエッチング方法であって、レジスト膜又は有機膜が形成された前記多層構造体を含む基板を、エッチング装置の処理室内に搬入し、前記基板を搬入した後、前記処理室内に、ＣＨ ２ Ｆ ２ ガスにＮ ２ ガス及びＡｒガスを混合させたガスを供給し、前記レジスト膜又は有機膜をエッチングのマスクに用いつつ、前記ＣＨ ２ Ｆ ２ ガスにＮ ２ ガス及びＡｒガスを混合させたガスをエッチングガスとして、前記シリコン膜及び前記シリコン酸化物膜を含む前記多層構造体を、この多層構造体の下地に達するまで一括してエッチングする。
この発明の第２の態様に係るエッチング方法は、シリコン酸化物膜、このシリコン酸化物膜上に形成されたシリコン膜、及びこのシリコン膜上に形成されたシリコン窒化物膜を含む多層構造体をエッチングするエッチング方法であって、レジスト膜又は有機膜が形成された前記多層構造体を含む基板を、エッチング装置の処理室内に搬入し、前記基板を搬入した後、前記処理室内に、ＣＨ ２ Ｆ ２ ガスにＮ ２ ガス及びＡｒガスを混合させたガスを供給し、前記レジスト膜又は有機膜をエッチングのマスクに用いつつ、前記ＣＨ ２ Ｆ ２ ガスにＮ ２ ガス及びＡｒガスを混合させたガスをエッチングガスとして、前記シリコン窒化物膜、前記シリコン膜及び前記シリコン酸化物膜を含む前記多層構造体を、この多層構造体の下地に達するまで一括してエッチングする。
この発明の第３の態様に係るエッチング方法は、第１のシリコン酸化物膜、この第１のシリコン酸化物膜上に形成されたシリコン膜、このシリコン膜上に形成されたシリコン窒化物膜、及びこのシリコン窒化物膜上に形成された第２のシリコン酸化物膜を含む多層構造体をエッチングするエッチング方法であって、レジスト膜又は有機膜が形成された前記多層構造体を含む基板を、エッチング装置の処理室内に搬入し、前記基板を搬入した後、前記処理室内に、ＣＨ ２ Ｆ ２ ガスにＮ ２ ガス及びＡｒガスを混合させたガスを供給し、前記レジスト膜又は有機膜をエッチングのマスクに用いつつ、前記ＣＨ ２ Ｆ ２ ガスにＮ ２ ガス及びＡｒガスを混合させたガスをエッチングガスとして、前記第２のシリコン酸化物膜、前記シリコン窒化物膜、前記シリコン膜及び前記第１のシリコン酸化物膜を含む前記多層構造体を、この多層構造体の下地に達するまで一括してエッチングする
この発明の第４の態様に係るエッチング装置は、上記第１から第３の態様のいずれか一つに記載の多層構造体をエッチングするエッチング装置であって、処理室と、前記処理室にエッチングガスを供給するガス供給源と、前記処理室内に配置され、前記基板を載置する載置台と、前記処理室内に前記載置台に対向して配置され、前記処理室に前記エッチングガスを吐出するガス吐出部と、前記載置台に接続された第１の高周波電源と、前記ガス吐出部に接続された第２の高周波電源と、前記エッチング装置を制御するコントローラと、を備え、前記コントローラは、上記第１から第３の態様のいずれか一つに記載されたエッチング方法が実行されるように、前記エッチング装置を制御する。
この発明によれば、多層構造体中にあるシリコン膜であっても、レジスト膜や有機膜をマスクに用いてエッチングすることが可能であり、かつ、シリコン膜、及びこのシリコン膜の下に存在するシリコン酸化物膜を一括してエッチングすることも可能なエッチング方法、およびエッチング装置を提供できる。
半導体集積回路装置を製造している段階の多層構造体（半導体ウエハ）を示す断面図 （Ａ）図〜（Ｆ）図はこの発明の一実施形態に係るエッチング方法の一例を示す断面図 （Ａ）図はレジスト膜のエッチングレートを示す図、（Ｂ）図はシリコン膜のエッチングレートを示す図 （Ａ）図はレジスト膜のエッチングレートを示す図、（Ｂ）図はシリコン窒化物膜のエッチングレートを示す図、（Ｃ）図はシリコン酸化物膜のエッチングレートを示す図 この発明の一実施形態に係るエッチング方法を実行することが可能なエッチング装置を概略的に示す断面図
以下、添付図面を参照してこの発明の一実施の形態について説明する。なお、全図にわたり、同一の部分には同一の参照符号を付す。
図１は、半導体集積回路装置を製造している段階の多層構造体（半導体ウエハ）を示す断面図である。
図１に示すように、シリコン基板１上には、第１のシリコン酸化物膜２が形成されている。第１のシリコン酸化物膜２上にはシリコン膜３が形成されている。シリコン膜３上にはシリコン窒化物膜４が形成されている。シリコン窒化物膜４上には第２のシリコン酸化物膜５が形成されている。
この発明の一実施形態に係るエッチング方法では、多層構造体中に存在しているシリコン膜３を、レジスト膜又は有機膜をエッチングのマスクに用いてエッチングする。さらに、本例では、シリコン膜３の下に存在する第１のシリコン酸化物膜２についても、シリコン膜３と一括してエッチングする。
図２Ａ〜図２Ｆは、この発明の一実施形態に係るエッチング方法の一例を示す断面図である。
まず、図２Ａに示すように、フォトリソグラフィ法を用いて、第２のシリコン酸化物膜５上にエッチングのマスクとなるレジスト膜６を形成する。レジスト膜６については有機膜であっても良い。
次に、レジスト膜６が形成された多層構造体を、エッチング装置の処理室内に搬入する。エッチング装置の一例については後述するが、例えば、平行平板型のプラズマエッチング装置である。多層構造体は、処理室内の載置台上に載置される。載置台は下部電極である。載置台上方にはシャワーヘッドが設けられている。シャワーヘッドは、処理室内にガス、例えば、エッチングガスや、パージガスなどを供給するとともに、上部電極としても機能する。
次に、エッチング装置の処理室内に、エッチングガスとしてジフルオロメタン（ＣＨ２Ｆ２）ガスを含むエッチングガスを供給する。
本例では、ジフルオロメタン（ＣＨ２Ｆ２）ガスに、窒素（Ｎ２）ガスと、希釈ガスとしてアルゴン（Ａｒ）ガスとを混合させたガスを、処理室内に供給する。
次に、上部電極と下部電極との間に電界を印加し、処理室内にプラズマを発生させる。これにより、所定時間経過後、まず、第２のシリコン酸化物膜５がエッチングされる（図２Ｂ）。さらに、所定時間経過後、シリコン窒化物膜４がエッチングされる（図２Ｃ）。さらに、所定時間経過後、シリコン膜３がエッチングされる（図２Ｄ）。さらに、所定時間経過後、第１のシリコン酸化物膜２がエッチングされる（図２Ｅ）。さらに、本例では、シリコン基板１の途中までエッチングが進められる（図２Ｆ）。
図３Ａはレジスト膜６のエッチングレートを示す図、図３Ｂはシリコン膜３のエッチングレートを示す図である。
図３Ａ及び図３Ｂは、以下のエッチング条件により得られた結果である。
ＣＨ２Ｆ２流量： ５０ｓｃｃｍ
Ａｒ 流量：３００ｓｃｃｍ
Ｎ２ 流量：２００ｓｃｃｍ
処 理 圧 力：５．３２Ｐａ（０．０４Ｔｏｒｒ）
上部電極と下部電極とのギャップ：３５ｍｍ
上部電極電力：２４００Ｗ
下部電極電力：１０００Ｗ
図３Ａに示すように、レジスト（ＰＲ）膜６のエッチングレートは、−１５．３ｎｍ／ｍｉｎであった。これは、レジスト膜６上に堆積物が堆積されて膜厚が増していることを示している。
対して、図３Ｂに示すようにシリコン（Ｐｏｌｙ）膜３のエッチングレートは、７３．４ｎｍ／ｍｉｎである。
このように、ＣＨ２Ｆ２ガスを含むエッチングガスをエッチングガスとして用いることで、レジスト膜６とシリコン膜３との間には大きなエッチングレートの差が生ずる。このため、十分なマスク選択比をとることができる。
図４Ａはレジスト膜６のエッチングレートを示す図、図４Ｂはシリコン窒化物膜４のエッチングレートを示す図、図４Ｃはシリコン酸化物膜２、５のエッチングレートを示す図である。
図４Ａ〜図４Ｃは、以下のエッチング条件により得られた結果である。
ＣＨ２Ｆ２流量： ５０ｓｃｃｍ
Ａｒ 流量：２００ｓｃｃｍ
Ｎ２ 流量：２００ｓｃｃｍ
処 理 圧 力：６．６５Ｐａ（０．０５Ｔｏｒｒ）
上部電極と下部電極とのギャップ：３５ｍｍ
上部電極電力： ５００Ｗ
下部電極電力： ５００Ｗ
図４Ａに示すように、レジスト（ＰＲ）膜６のエッチングレートは、−１．４ｎｍ／ｍｉｎであった。これは、図３Ａに示す結果よりも小さい値となっているが、レジスト膜６上に堆積物が堆積されて膜厚が増していることを示している。
対して、図４Ｂに示すようにシリコン窒化物（ＳｉＮ）膜４のエッチングレートは、６９．１ｎｍ／ｍｉｎである。
また、図４Ｃに示すようにシリコン酸化物（Ｏｘ）膜２、５のエッチングレートは、７４．１ｎｍ／ｍｉｎである。
このように、ＣＨ２Ｆ２ガスを含むエッチングガスをエッチングガスとして用いることで、レジスト膜６とシリコン窒化物膜４との間、及びレジスト膜６とシリコン酸化物膜２、５との間にも大きなエッチングレートの差が生ずる。このため、十分なマスク選択比をとることができる。
このような一実施形態に係るエッチング方法によれば、ＣＨ２Ｆ２ガスを含むエッチングガスをエッチングガスとして用いることで、レジスト膜６がほとんどエッチングされることがない、あるいは逆にレジスト膜６上に堆積物が堆積されて膜厚が増す。このため、レジスト膜６又は有機膜をエッチングのマスクに用いて、多層構造体中の深いところに存在しているシリコン膜３をエッチングでき、さらにシリコン膜３の下に存在する第１のシリコン酸化物膜２についても、シリコン膜３と一括してエッチングすることが可能となる、という利点を得ることができる。
次に、この発明の一実施形態に係るエッチング方法を実行することが可能なエッチング装置の一例を説明する。
図５は、この発明の一実施形態に係るエッチング方法を実行することが可能なエッチング装置を概略的に示す断面図である。
図５に示すように、エッチング装置１００は、平行平板型のプラズマエッチング装置である。エッチング装置１００は、エッチングガスを用いて、被処理体、本例では半導体ウエハＷに処理を施す処理室１０２と、処理室１０２にエッチングガスなどのガスを供給するガス供給源１０３とを備えている。ウエハＷには、例えば、図２Ａに示したような多層構造体が形成されている。
処理室１０２内には、ウエハＷを載置する載置台１０４、及び載置台１０４に対向して配置され、処理室１０２の内部にエッチングガスなどの処理ガスを吐出する処理ガス吐出部、本例ではシャワーヘッド１０５が設けられている。シャワーヘッド１０５は平行平板の上部電極を構成しており、整合器１０６を介して第１の高周波電源１０７に接続される。第１の高周波電源１０７は、例えば４０ＭＨｚ以上、例えば６０ＭＨｚの高周波電圧を出力する。一方、載置台１０４は平行平板の下部電極を構成しており、本例では、整合器１０８を介して第２の高周波電源１０９に接続される。第２の高周波電源１０９は、例えば２ＭＨｚ〜２０ＭＨｚの範囲、例えば１３．５６ＭＨｚの周波数の高周波電圧を出力する。
また、処理室１０２は、排気口１１０を介して排気装置１１１に接続されている。処理室１０２は内部を所望の真空度に減圧できる真空容器として構成されている。排気装置１１１は、真空容器として構成された処理室１０２の内部を排気し、処理室１０２の内部を所望の真空度に減圧する。
エッチング装置１００は、例えばマイクロプロセッサ（コンピュータ）からなるプロセスコントローラ１１２により制御される。プロセスコントローラ１１２には、ユーザーインターフェース１１３、及び記憶部１１４が接続されている。ユーザーインターフェース１１３は、オペレータがエッチング装置１００を管理するためにコマンドの入力操作等を行うキーボードや、エッチング装置１００の稼働状況を可視化して表示するディスプレイ等が含まれている。記憶部１１４には、エッチング装置１００で実行される処理を、プロセスコントローラ１１２の制御にて実現する制御プログラムや、処理条件に応じてエッチング装置１００の各構成部に処理を実行させるためのプログラム、即ちレシピが格納される。レシピは、例えば、記憶部１１４の中の記憶媒体に記憶される。記憶媒体は、ハードディスクや半導体メモリであってもよいし、ＣＤ-ＲＯＭ、ＤＶＤ、フラッシュメモリ等の可搬性のものであってもよい。また、他の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい。レシピは、必要に応じて、ユーザーインターフェース１１３からの指示等にて記憶部１１４から読み出され、読み出されたレシピに従った処理をプロセスコントローラ１１２が実行することで、エッチング装置１００は、コントローラ１１２の制御のもと、上記一実施形態に従ったエッチング方法を実行する。
ガス供給源１０３は、上記一実施形態に従ったエッチング方法を実行可能とするために、ＣＨ２Ｆ２ガス供給部１０３ａ、Ｎ２ガス供給部１０３ｂ、Ａｒガス供給部１０３ｃを備えている。
上記一実施形態に係るエッチング方法は、このようなエッチング装置１００を用いて実行することができる。
以上、この発明の一実施形態によれば、多層構造体中にあるシリコン膜であっても、レジスト膜や有機膜をマスクに用いてエッチングすることが可能であり、かつ、シリコン膜、及びこのシリコン膜の下に存在するシリコン酸化物膜を一括してエッチングすることも可能なエッチング方法及びエッチング装置を提供できる。
なお、この発明は上記一実施形態に限定されることなく種々変形可能である。また、この発明の実施形態は上記一実施形態が唯一の実施形態でもない。
例えば、上記一実施形態では、レジスト膜６又は有機膜をエッチングのマスクに用い、エッチングガスとしてＣＨ２Ｆ２ガスを含むエッチングガスを用いて、多層構造体中の第２のシリコン酸化物膜５、シリコン窒化物膜４、シリコン膜３及び第１のシリコン酸化物膜２を一括してエッチングする例を示した。
しかし、第２のシリコン酸化物膜５が無い場合でも、レジスト膜６又は有機膜をエッチングのマスクに用い、エッチングガスとしてＣＨ２Ｆ２ガスを含むエッチングガスを用いて、多層構造体中のシリコン窒化物膜４、シリコン膜３及び第１のシリコン酸化物膜２を一括してエッチングするようにしても良い。
さらに、シリコン窒化物膜４が無い場合でも、レジスト膜６又は有機膜をエッチングのマスクに用い、エッチングガスとしてＣＨ２Ｆ２ガスを含むエッチングガスを用いて、多層構造体中のシリコン膜３及び第１のシリコン酸化物膜２を一括してエッチングするようにしても良い。
また、第２のシリコン酸化物膜５がシリコン酸化物以外の膜であった場合や、シリコン窒化物がシリコン窒化物以外の膜であった場合には、この膜をエッチングすることが可能なエッチングガスを処理室に供給し、この膜のエッチングが終わったら、エッチングガスをＣＨ２Ｆ２ガスを含むエッチングガスに切り換えて、多層構造体中のシリコン窒化物膜４、シリコン膜３及び第１のシリコン酸化物膜２を一括してエッチングすることも可能である。
１…シリコン基板、２…第１のシリコン酸化物膜、３…シリコン膜、４…シリコン窒化物膜、５…第２のシリコン酸化物膜、６…レジスト膜

Claims (7)

  1. シリコン酸化物膜、及びこのシリコン酸化物膜上に形成されたシリコン膜を含む多層構造体をエッチングするエッチング方法であって、
    レジスト膜又は有機膜が形成された前記多層構造体を含む基板を、エッチング装置の処理室内に搬入し、
    前記基板を搬入した後、前記処理室内に、ＣＨ ２ Ｆ ２ ガスにＮ ２ ガス及びＡｒガスを混合させたガスを供給し、
    前記レジスト膜又は有機膜をエッチングのマスクに用いつつ、前記ＣＨ ２ Ｆ ２ ガスにＮ ２ ガス及びＡｒガスを混合させたガスをエッチングガスとして、前記シリコン膜及び前記シリコン酸化物膜を含む前記多層構造体を、この多層構造体の下地に達するまで一括してエッチングすることを特徴とするエッチング方法。
  2. シリコン酸化物膜、このシリコン酸化物膜上に形成されたシリコン膜、及びこのシリコン膜上に形成されたシリコン窒化物膜を含む多層構造体をエッチングするエッチング方法であって、
    レジスト膜又は有機膜が形成された前記多層構造体を含む基板を、エッチング装置の処理室内に搬入し、
    前記基板を搬入した後、前記処理室内に、ＣＨ ２ Ｆ ２ ガスにＮ ２ ガス及びＡｒガスを混合させたガスを供給し、
    前記レジスト膜又は有機膜をエッチングのマスクに用いつつ、前記ＣＨ ２ Ｆ ２ ガスにＮ ２ ガス及びＡｒガスを混合させたガスをエッチングガスとして、前記シリコン窒化物膜、前記シリコン膜及び前記シリコン酸化物膜を含む前記多層構造体を、この多層構造体の下地に達するまで一括してエッチングすることを特徴とするエッチング方法。
  3. 第１のシリコン酸化物膜、この第１のシリコン酸化物膜上に形成されたシリコン膜、このシリコン膜上に形成されたシリコン窒化物膜、及びこのシリコン窒化物膜上に形成された第２のシリコン酸化物膜を含む多層構造体をエッチングするエッチング方法であって、
    レジスト膜又は有機膜が形成された前記多層構造体を含む基板を、エッチング装置の処理室内に搬入し、
    前記基板を搬入した後、前記処理室内に、ＣＨ ２ Ｆ ２ ガスにＮ ２ ガス及びＡｒガスを混合させたガスを供給し、
    前記レジスト膜又は有機膜をエッチングのマスクに用いつつ、前記ＣＨ ２ Ｆ ２ ガスにＮ ２ ガス及びＡｒガスを混合させたガスをエッチングガスとして、前記第２のシリコン酸化物膜、前記シリコン窒化物膜、前記シリコン膜及び前記第１のシリコン酸化物膜を含む前記多層構造体を、この多層構造体の下地に達するまで一括してエッチングすることを特徴とするエッチング方法。
  4. 前記多層構造体をエッチングするとき、前記処理室内にプラズマを発生させることを特徴とする請求項１から請求項３のいずれか一項に記載のエッチング方法。
  5. 前記処理室内には、下部電極を構成する載置台と、この載置台に対向して配置され、上部電極を構成するガス吐出部とが配置され、
    前記レジスト膜又は有機膜が形成された前記多層構造体を含む基板を、エッチング装置の処理室内に搬入し、前記処理室内に配置された前記載置台に載置し、
    前記エッチングガスを前記ガス吐出部から吐出させ、前記上部電極と前記下部電極との間に電界を印加して、前記多層構造体を、この多層構造体の下地に達するまで一括してエッチングすることを特徴とする請求項４に記載のエッチング方法。
  6. 前記多層構造体に含まれた前記シリコン膜をエッチングするとき、前記上部電極に印加する電力を、前記下部電極に印加する電力よりも大きくし、
    前記多層構造体に含まれた前記シリコン酸化物膜、又は前記シリコン窒化物膜をエッチングするとき、前記上部電極に印加する電力と前記下部電極に印加する電力とを、等しくすることを特徴とする請求項５に記載のエッチング方法。
  7. 請求項１から請求項３のいずれか一項に記載の多層構造体をエッチングするエッチング装置であって、
    処理室と、
    前記処理室にエッチングガスを供給するガス供給源と、
    前記処理室内に配置され、前記基板を載置する載置台と、
    前記処理室内に前記載置台に対向して配置され、前記処理室に前記エッチングガスを吐出するガス吐出部と、
    前記載置台に接続された第１の高周波電源と、
    前記ガス吐出部に接続された第２の高周波電源と、
    前記エッチング装置を制御するコントローラと、を備え、
    前記コントローラは、請求項１から請求項６のいずれか一項に記載されたエッチング方法が実行されるように、前記エッチング装置を制御することを特徴とするエッチング装置。
JP2011055516A 2011-03-14 2011-03-14 エッチング方法、およびエッチング装置 Active JP5719648B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011055516A JP5719648B2 (ja) 2011-03-14 2011-03-14 エッチング方法、およびエッチング装置
TW101107000A TWI533373B (zh) 2011-03-14 2012-03-02 蝕刻方法、蝕刻裝置及電腦可讀取之記憶媒體
KR1020120024941A KR101909107B1 (ko) 2011-03-14 2012-03-12 에칭 방법, 에칭 장치 및 컴퓨터 판독 가능한 기억 매체
CN201210067556.3A CN102683196B (zh) 2011-03-14 2012-03-14 蚀刻方法、蚀刻装置及计算机可读存储介质
US13/419,547 US8709952B2 (en) 2011-03-14 2012-03-14 Etching method, etching apparatus, and computer-readable recording medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011055516A JP5719648B2 (ja) 2011-03-14 2011-03-14 エッチング方法、およびエッチング装置

Publications (2)

Publication Number Publication Date
JP2012191128A JP2012191128A (ja) 2012-10-04
JP5719648B2 true JP5719648B2 (ja) 2015-05-20

Family

ID=46814929

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011055516A Active JP5719648B2 (ja) 2011-03-14 2011-03-14 エッチング方法、およびエッチング装置

Country Status (5)

Country Link
US (1) US8709952B2 (ja)
JP (1) JP5719648B2 (ja)
KR (1) KR101909107B1 (ja)
CN (1) CN102683196B (ja)
TW (1) TWI533373B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6328524B2 (ja) * 2014-08-29 2018-05-23 東京エレクトロン株式会社 エッチング方法
JP6498022B2 (ja) * 2015-04-22 2019-04-10 東京エレクトロン株式会社 エッチング処理方法
JP7075537B2 (ja) * 2020-02-10 2022-05-25 株式会社日立ハイテク プラズマ処理方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60115232A (ja) * 1983-11-28 1985-06-21 Hitachi Ltd ドライエッチング用ガス
US5880036A (en) * 1992-06-15 1999-03-09 Micron Technology, Inc. Method for enhancing oxide to nitride selectivity through the use of independent heat control
JPH07135198A (ja) * 1993-11-10 1995-05-23 Sony Corp エッチング方法
US6369423B2 (en) * 1998-03-03 2002-04-09 Kabushiki Kaisha Toshiba Semiconductor device with a thin gate stack having a plurality of insulating layers
US6300251B1 (en) * 2000-02-10 2001-10-09 Chartered Semiconductor Manufacturing Ltd. Repeatable end point method for anisotropic etch of inorganic buried anti-reflective coating layer over silicon
JP2002110644A (ja) * 2000-09-28 2002-04-12 Nec Corp エッチング方法
JP2002222797A (ja) * 2001-01-24 2002-08-09 Tokyo Electron Ltd 窒化膜のエッチング方法およびデュアルダマシンプロセス
CN1204606C (zh) * 2001-12-04 2005-06-01 联华电子股份有限公司 形成具有高深宽比的沟槽的蚀刻方法
US20040087153A1 (en) * 2002-10-31 2004-05-06 Yan Du Method of etching a silicon-containing dielectric material
US7682985B2 (en) * 2004-03-17 2010-03-23 Lam Research Corporation Dual doped polysilicon and silicon germanium etch
US7794617B2 (en) * 2006-03-23 2010-09-14 Tokyo Electron Limited Plasma etching method, plasma processing apparatus, control program and computer readable storage medium
JP4877747B2 (ja) * 2006-03-23 2012-02-15 東京エレクトロン株式会社 プラズマエッチング方法
CN101599419B (zh) * 2008-06-03 2011-10-05 中芯国际集成电路制造(北京)有限公司 沟槽的形成方法
JP2010245101A (ja) 2009-04-01 2010-10-28 Hitachi High-Technologies Corp ドライエッチング方法

Also Published As

Publication number Publication date
US20120238100A1 (en) 2012-09-20
KR101909107B1 (ko) 2018-10-17
CN102683196A (zh) 2012-09-19
US8709952B2 (en) 2014-04-29
KR20120104945A (ko) 2012-09-24
TW201250826A (en) 2012-12-16
JP2012191128A (ja) 2012-10-04
CN102683196B (zh) 2015-07-01
TWI533373B (zh) 2016-05-11

Similar Documents

Publication Publication Date Title
TWI508164B (zh) Manufacturing method of semiconductor device
US20210134604A1 (en) Etching method
TWI446436B (zh) Plasma etching method, plasma etching device, control program and computer memory media
TWI503881B (zh) A plasma etch method, a plasma etch apparatus, and a computer memory medium
JP5642001B2 (ja) プラズマエッチング方法
US20140377960A1 (en) Plasma etching method
JP2010205967A (ja) プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
WO2009085672A2 (en) Fabrication of a silicon structure and deep silicon etch with profile control
JP6017928B2 (ja) プラズマエッチング方法及びプラズマエッチング装置
JP5528244B2 (ja) プラズマ処理方法および記憶媒体
TW200952064A (en) Plasma etching method and computer-readable storage medium
WO2013128900A1 (ja) 半導体装置の製造方法及びコンピュータ記録媒体
JP2011192718A (ja) プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
JP6049527B2 (ja) プラズマ処理方法及びプラズマ処理装置
TW201742149A (zh) 蝕刻方法
KR101540816B1 (ko) 플라즈마 에칭 방법, 컴퓨터 기억 매체 및 플라즈마 에칭 장치
JP2014007370A (ja) プラズマエッチング方法
WO2013051282A1 (ja) 半導体装置の製造方法
JP5719648B2 (ja) エッチング方法、およびエッチング装置
TW202129756A (zh) 基板處理方法及基板處理裝置
JP7339032B2 (ja) 基板処理方法および基板処理装置
JP5089871B2 (ja) 半導体装置の製造方法
JP2019145780A (ja) プラズマエッチング方法及びプラズマエッチング装置
JP6169521B2 (ja) プラズマエッチング方法
JP2023096895A (ja) カーボン膜の形成方法及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140307

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140916

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150317

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150323

R150 Certificate of patent or registration of utility model

Ref document number: 5719648

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250