JP7075537B2 - プラズマ処理方法 - Google Patents

プラズマ処理方法 Download PDF

Info

Publication number
JP7075537B2
JP7075537B2 JP2021502644A JP2021502644A JP7075537B2 JP 7075537 B2 JP7075537 B2 JP 7075537B2 JP 2021502644 A JP2021502644 A JP 2021502644A JP 2021502644 A JP2021502644 A JP 2021502644A JP 7075537 B2 JP7075537 B2 JP 7075537B2
Authority
JP
Japan
Prior art keywords
etching
etched
gas
film
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021502644A
Other languages
English (en)
Other versions
JPWO2021161368A1 (ja
Inventor
守 薬師寺
謙一 桑原
雅章 谷山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Tech Corp filed Critical Hitachi High Tech Corp
Publication of JPWO2021161368A1 publication Critical patent/JPWO2021161368A1/ja
Application granted granted Critical
Publication of JP7075537B2 publication Critical patent/JP7075537B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32146—Amplitude modulation, includes pulsing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32266—Means for controlling power transmitted to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32311—Circuits specially adapted for controlling the microwave discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明は、プラズマ処理方法に関する。
半導体デバイスの製造工程やMEMS（Micro Electro Mechanical Systems）などのデバイスの製造工程においては、半導体装置などに含まれるコンポーネントの微細化や集積化への対応が求められている。例えば、集積回路やMEMSシステムにおいては、構造物のナノスケール化がさらに推進されている。
通常、半導体デバイスの製造工程において、微細パターンを成形するためにリソグラフィ技術が用いられる。この技術は、半導体基板上に形成した積層化された薄膜上にフォトレジスト材料を塗布し、露光装置によって紫外線等を照射することにより、フォトレジスト材料にフォトマスクの回路パターンを転写し、さらに現像処理を行うことによってフォトレジストの微細パターンを形成するものである。その後、フォトレジストパターンをエッチングマスクとして用い、プラズマを用いたエッチング処理を施すことにより、薄膜を選択的に除去して、フォトマスクと同様のパターンを立体物として実現することができる。
近年、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）の微細化の加速に対応するため、露光装置によるパターンの転写プロセスでは、露光装置の解像度向上が進められてきた。一般に微細化を進めるためには、露光波長（λ）、レンズ開口数（ＮＡ）、レジスト性能や転写プロセスによって決まるプロセス定数（ｋ１）を改善する必要がある。最近では、ＡｒＦレーザ（波長１９３ｎｍ）の採用による露光波長の短波長化、液浸露光技術によるＮＡの改善が実施されている。
さらに回路パターンのマスクを２枚のマスクに分割し、露光パターンの最小ピッチを拡大し、ｋ１を改善するダブルパターニング技術も採用されている。ダブルパターニング技術に関しては、露光や現像に関して様々な方法が提案されている。例えば露光を続けて１回行う２重露光法、１回目の露光後にエッチング処理を実施し、その後２回目の露光を行う方法、パターン形成後にスペーサを成膜し、そのスペーサをマスクパターンとする自己整合法などがある。
しかし、これらのように露光を複数回行う技術を用いる場合、工程数の増加、スループットの低下、製造コストの増大という課題が発生する。そこで、波長１３．５ｎｍの極紫外線を用いるＥＵＶ（Ｅｘｔｒｅｍｅ ｕｌｔｒａｖｉｏｌｅｔ）リソグラフィ技術や、自己組織化材料を用いたＤＳＡ（Ｄｉｒｅｃｔｅｄ ｓｅｌｆ ａｓｓｅｍｂｌｙ）リソグラフィ技術によるパターニング方法も採用され始めている。
ＥＵＶリソグラフィ技術は、波長１３．５ｎｍの極端紫外線を用いることで、２０ｎｍハーフピッチ以細の解像度を１回の露光で達成出来るため、ＡｒＦ液浸リソグラフィの次世代を担う露光技術として採用されつつある。ＥＵＶリソグラフィ技術では極端な短波長用いるため、レーリー（Ｒａｙｌｅｉｇｈ）の式によって、低いＮＡでも高い解像度が得られることが最大のメリットである。
理論上は、ＮＡ＝０．２５で線幅２２～３２ｎｍ、ＮＡ＝０．３５において線幅１６ｎｍ、ＮＡ＝０．４以上の場合であれば線幅１０ｎｍ以細という解像度が得られることから、ＥＵＶリソグラフィ技術は、超微細パターン露光技術として期待が高まっている。ＥＵＶリソグラフィ技術で用いられるレジスト（以下「ＥＵＶレジスト」という）は、例えばＳｉ含有材料の反射防止膜であるＳｉＡＲＣ（Ｓｉｌｉｃｏｎ Ａｎｔｉ Ｒｅｆｌｅｃｔｉｏｎ Ｃｏａｔｉｎｇ）、もしくはヒドロキシシルセスキオキサンをベースとしたＳＯＧ（Ｓｐｉｎ ｏｎ Ｇｌａｓｓ）上にパターニングする構造が一般的に採用されている。
一方、ＤＳＡリソグラフィ技術は、特別な露光装置を必要とせず材料自体の相分離を利用しパターン形成を行うものである。自己組織化材料としては、親水性および疎水性ポリマーからなるジブロックポリマーが標準的に使用され、代表的なものとしてはポリスチレン（以下「ＰＳ」と略す）とポリメタクリル酸（以下「ＰＭＭＡ」と略す）のジブロックポリマーがある。ＤＳＡリソグラフィ技術のパターニング形成プロセスは、ジブロックポリマーを塗布する前のガイドパターン作成と中性膜（以下「ＮＵＬ」と略す）の形成、塗布後のベークのみであり、極めてシンプルである。
ＤＳＡリソグラフィ技術を用いたパターン形成は、パターン形成後、プラズマでＰＭＭＡをドライエッチングして現像を行うため、ドライ現像プロセスとも呼ばれ、その後、ＰＭＭＡエッチングにより形成されたＰＳをマスク材として、被エッチング材であるＮＵＬをエッチングする。
このように、ＥＵＶリソグラフィ技術およびＤＳＡリソグラフィ技術によってパターン形成されるマスクの特徴として、マスク高さが非常に低い薄膜であることが挙げられる。ＥＵＶリソグラフィ技術の場合、レジストの解像性や現像時のパターン倒れ等を鑑み、一般的にマスク高さは３０ｎｍ以下となっている。一方、ＤＳＡリソグラフィ技術の場合も、一般的にマスク高さはピッチ幅（ＰＳ幅＋ＰＭＭＡ幅）と同じ３０ｎｍ以下となっている。
このようにマスク高さが非常に低い薄膜のマスクの場合、マスク材に対して被エッチング膜を選択的にエッチングすることが非常に重要である。また、微細化に伴いパターンエッジのラフネス低減が重要となっており、特にラインパターン上のＬＥＲ（Ｌｉｎｅ Ｅｄｇｅ Ｒｏｕｇｈｎｅｓｓ：ライン端の凹凸）、並びにＬＷＲ（Ｌｉｎｅ Ｗｉｄｔｈ Ｒｏｕｇｈｎｅｓｓ：ライン幅の凹凸）低減が求められている。
その理由は、ゲートパターンの幅、すなわち、ゲート長がトランジスタ性能に大きく影響するためである。具体的には、トランジスタ幅Ｗｇに比べて周期の短いＬＷＲは、局所的にゲート長が短くなるショートチャネル効果を引き起こすことによってリーク電流が増加し、しきい値電圧が低下する。一方、トランジスタ幅Ｗｇよりも周期の長いＬＷＲは、複数のトランジスタにわたるゲート長の揺らぎを引き起こし、トランジスタ性能のばらつきの原因となる。
このように、近年、半導体デバイスの微細化、構造の複雑化および材料の多様化に伴い、更なるマスク材と被エッチング材とのエッチング選択比の向上とラフネス低減が求められている。エッチング選択比を向上させる技術としては、例えば特許文献１には、マスク材と同様の成分を含む堆積膜を生成させることができるガスを用いて、マスク材と被エッチング材との選択比を向上させる方法が開示されている。
特開２０１３－１１８３５９号公報
特許文献１の技術によれば、マスク材と被エッチング材の組み合わせとして、マスク材がＳｉＯで被エッチング材がＳｉＮ、あるいはマスク材がＴａＮまたはＷＮで被エッチング材がＰｏｌｙ－Ｓｉ、あるいはマスク材がＰｏｌｙ－Ｓｉで被エッチング材がＳｉＮの場合において、マスク材と同様の成分を含む堆積膜をマスク材上に生成し、かつ、一方の被エッチング材はエッチングが進行するガスを選定して用いることで、マスク材に対する被エッチング材のエッチング選択比を向上させることができる。
上記のように限られたマスク材と被エッチング材の組み合わせの場合には、使用するガスを選択することにより、上記のような選択的エッチングが可能となる。しかし、近年では、材料の多様化や構造の複雑化に伴い、マスク材と同様の成分を含む堆積膜を生成し、かつ一方の被エッチング材はエッチングが進行するガスの選定が非常に困難な場合が発生している。
エッチング選択比を向上させる場合、マスク材上に堆積膜が生成され、かつ被エッチング材ではエッチングが進行することが理想的であるが、マスク材上に堆積膜が生成され、かつ被エッチング材上では堆積膜が生成されなければそれでも十分である。これは、選択的にマスク材上だけに堆積膜が生成されれば、結果的にマスクの高さが増加し、次工程での被エッチング材のエッチング時に、被エッチング材の選択比が低くてもマスク高さの残量を十分確保することが可能となるためである。
ＥＵＶリソグラフィ技術の場合、前述した通り、ＳｉＡＲＣやＳＯＧ上にＥＵＶレジストをパターニングする構造が一般的であり、ＥＵＶレジストをマスク材として被エッチング材であるＳｉＡＲＣもしくはＳＯＧをエッチングすることとなる。しかしながら、特許文献１の技術によるマスク材であるレジストと同様の成分を含む堆積膜を生成し、かつ被エッチング材であるＳｉＡＲＣ、もしくはＳＯＧ上ではエッチングが進行、あるいは堆積膜が生成されないガスの選定が非常に困難であるという課題がある。
一方、ＤＳＡリソグラフィ技術の場合、ＰＳ、ＰＭＭＡおよびＮＵＬの膜構造には、わずかな組成の違いしかない。特にＮＵＬは、例えば約５０％ＰＭＭＡと約５０％ＰＳのジブロックポリマーなどの様に、中性膜的な膜構造となっており、更にわずかな組成の違いしかない。ＤＳＡリソグラフィ技術の場合、前述した通り、ＰＳをマスク材として被エッチング材であるＰＭＭＡもしくはＮＵＬをエッチングする。しかしながら、特許文献１の技術による、マスク材であるＰＳと同様の成分を含む堆積膜を生成し、かつ、被エッチング材であるＰＭＭＡもしくはＮＵＬ上ではエッチングが進行、あるいは堆積膜が生成されないガスの選定が非常に困難であるという課題がある。
よって、ＥＵＶリソグラフィ技術およびＤＳＡリソグラフィ技術で形成されたパターンをマスク材として、被エッチング材をエッチングする場合、ガスによらず、選択比を向上させる技術が必要となる。また、ＥＵＶリソグラフィ技術およびＤＳＡリソグラフィ技術の重要な課題として、ＬＥＲ並びにＬＷＲラフネス低減が上げられるが、特許文献１にはラフネス低減については言及されておらずその対応策は検討されていない。このため、材料の多様化や構造の複雑化に伴いガスによらず選択比を向上させ、かつ、ラフネスを低減させる技術が求められていた。
本発明は、かかる問題に鑑みてなされたものであり、マスク材に対する被エッチング材のエッチング選択比を向上させることができ、マスクパターン側壁のラフネスを低減することができるプラズマ処理方法を提供することを目的とする。
上記課題を解決するために、代表的な本発明にかかるプラズマ処理方法の一つは、
被エッチング材に対してマスク材に堆積膜を選択的に堆積させるプラズマ処理方法において、
前記マスク材のインキュベーション時間が前記被エッチング材のインキュベーション時間より短くなるようにエッチングパラメータを制御するとともに前記被エッチング材および前記マスク材に堆積膜を堆積させるガスを用いることにより達成される。
本発明によれば、マスク材に対する被エッチング材のエッチング選択比を向上させることができ、マスクパターン側壁のラフネスを低減することができるプラズマ処理方法が提供される。
上記した以外の課題、構成及び効果は、以下の実施形態の説明により明らかにされる。
図１は、本発明に適用したマイクロ波プラズマエッチング装置の構成を示した図である。 図２は、ＥＵＶリソグラフィで形成されたレジストをマスク材とした場合のエッチング進行過程を示した図である。 図３は、ＥＵＶレジストエッチング速度、ＳｉＡＲＣエッチング速度および選択比を示した図である。 図４は、ＥＵＶレジスト幅およびＬＷＲ値を示した図である。 図５は、実施例に至るエッチングパラメータ調整手順を示した図である。 図６は、実施例１に至る条件調整手順の第一段階のマイクロ波電源パワー依存性を示した図である。 図７は、実施例１に至る条件調整手順の第二段階の高周波バイアス電源パワー依存性を示した図である。 図８は、実施例１に至る条件調整手順の第三段階のＥＵＶレジスト上およびＳｉＡＲＣ上の堆積膜の堆積速度を示した図である。 図９は、図８の結果から推測できるＥＵＶレジストおよびＳｉＡＲＣの堆積膜の堆積量の推移と、その時のマイクロ波電源パワーと高周波バイアス電源パワー出力の推移を示した図である。 図１０は、図９に示す堆積膜の堆積量推移の時間０～０．５ｍｓｅｃを抜き出し、実施例１のインキュベーション時間の説明を示した図である。 図１１は、ＤＳＡリソグラフィで形成された場合のエッチング進行過程を示した図である。 図１２は、ＰＳエッチング速度、ＮＵＬエッチング速度および選択比を示した図である。 図１３は、ＰＳ幅およびＬＷＲ値を示した図である。
本発明の各実施形態について図面を参照しながら以下に説明する。
本実施形態では、ガスによらず選択比を向上させ、かつ、ラフネスを低減させる技術として、マスク材と被エッチング材構造の僅かな違いでも発生するインキュベーション時間の差に着目し、それぞれの表面に形成する堆積膜の膜厚を制御する。インキュベーション時間とは、成膜開始から、生じた成膜種が臨界核の大きさまで拡大して膜として出現するまでの時間である。また、この時間は、マスク材と被エッチング材の膜構造にわずかな組成の違いしかない場合でも変化する。つまり、インキュベーション時間の差を利用することで選択的に堆積膜を堆積させることが可能となる。
本実施形態では、被エッチング材に対して、マスク材に堆積膜を選択的に堆積させるプラズマ処理方法において、前記マスク材のインキュベーション時間が前記被エッチング材のインキュベーション時間より短くなるように、プラズマエッチングパラメータ（単にエッチングパラメータともいう）を制御する。
また、被エッチング材に対して、マスク材に堆積膜を選択的に堆積させるプラズマ処理方法において、前記マスク材のインキュベーション時間が前記被エッチング材のインキュベーション時間より短くなるように、かつ、被エッチング材に堆積膜を堆積させないように、プラズマエッチングパラメータを制御すると好ましい。
更に、被エッチング材に対して、マスク材に堆積膜を選択的に堆積させるプラズマ処理方法において、前記マスク材のインキュベーション時間が前記被エッチング材のインキュベーション時間より短くなるように、かつ、被エッチング材に堆積膜を堆積させず、エッチングが進行するように、プラズマエッチングパラメータを制御すると好ましい。
本発明の一実施形態に係るＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）方式のマイクロ波プラズマエッチング装置（以下、「プラズマ処理装置」ともいう。）の概略断面図を、図１に示す。このマイクロ波プラズマエッチング装置において、上部が開放された真空容器１０１の上部に真空容器１０１内にエッチングガスを供給するためのシャワープレート１０２（例えば石英製）と、誘電体窓１０３（例えば石英製）とを配置し、真空容器１０１を密封することにより、プラズマ処理室である処理室１０４を形成する。シャワープレート１０２にはエッチングガスを流すためのガス供給装置１０５が接続される。
また、真空容器１０１には排気用開閉バルブ１１７及び排気速度可変バルブ１１８を介し真空排気装置１０６が接続されている。処理室１０４内は、排気用開閉バルブ１１７を開とし、真空排気装置１０６を駆動することで減圧され、大気圧から減圧された真空状態となる。処理室１０４内の圧力は、排気速度可変バルブ１１８により所望の圧力に調整される。
エッチングガスは、ガス供給装置１０５からシャワープレート１０２を介して処理室１０４内に供給され、排気速度可変バルブ１１８を介して真空排気装置１０６によって排気される。
また、シャワープレート１０２に対向して真空容器１０１の下部に試料台である試料載置用電極１１１が設けられる。プラズマを生成するための第一の高周波電力を処理室１０４に供給するため、誘電体窓１０３の上方には電磁波を伝送する導波管１０７が設けられる。導波管１０７へ伝送される電磁波は、マイクロ波電源である電磁波発生用電源１０９から整合器１１９を介し発振させる。電磁波発生用電源１０９には、パルス発生ユニット１２１が取り付けられており、これによりマイクロ波を任意に設定可能な繰り返し周波数でパルス変調することができる。電磁波の周波数に特に限定されないが、本実施形態では２．４５ＧＨｚのマイクロ波を使用する。
処理室１０４の外部には、磁場を生成する磁場生成コイル１１０が設けてあり、電磁波発生用電源１０９より発振された電磁波は、磁場生成コイル１１０により生成された磁場との相互作用により、処理室１０４内に高密度プラズマを生成し、試料台である試料載置用電極１１１上に配置された、試料であるウエハ１１２にエッチング処理を施す。
シャワープレート１０２、試料載置用電極１１１、磁場生成コイル１１０、排気用開閉バルブ１１７、排気速度可変バルブ１１８及びウエハ１１２は、処理室１０４の中心軸上に対して同軸に配置されているため、エッチングガスの流れやプラズマにより生成されたラジカル及びイオン、更にはエッチングにより生成された反応生成物は、ウエハ１１２に対し同軸に供給されて排気される。この同軸配置は、エッチングレート、エッチング形状のウエハ面内均一性を軸対称に近づけ、ウエハ処理の均一性を向上させる効果がある。
試料載置用電極１１１は電極表面が溶射膜（図示せず）で被覆されており、高周波フィルタ１１５を介して直流電源１１６が接続されている。さらに、試料載置用電極１１１には、マッチング回路１１３を介して高周波バイアス電源１１４が接続される。高周波バイアス電源１１４には、パルス発生ユニット１２１に接続され、時間変調された第二の高周波電力を選択的に試料載置用電極１１１に供給することができる。高周波バイアスの周波数は特に限定されないが、本実施形態では４００ｋＨｚの高周波バイアスを使用する。
上述のＥＣＲマイクロ波プラズマエッチング装置を制御する制御部１２０は、入力手段（図示せず）により、電磁波発生用電源１０９、高周波バイアス電源１１４、パルス発生ユニット１２１のパルスのオン・オフタイミングを含む繰り返し周波数やデューティー比、エッチングを実施するためのガス流量、処理圧力、マイクロ波電力、高周波バイアス電力、コイル電流、パルスのオン時間、オフ時間等のエッチングパラメータを制御している。
デューティー比とは、パルスの１周期に対するオン期間の割合のことである。本実施形態では、パルスの繰り返し周波数は５Ｈｚ～１０ｋＨｚまで変更でき、デューティー比は１％～９０％まで変更できる。また、時間変調の設定はオン時間、オフ時間でも可能である。次に、上述したマイクロ波プラズマエッチング装置を用いた本実施形態を用いた各実施例について以下に説明する。
［実施例１］
図２に、ＥＵＶリソグラフィで形成されたレジストをマスク材とした場合のエッチング進行過程を示す。本実施例では、ＯＰＬ（Ｏｒｇａｎｉｃ Ｐｌａｎａｒｉｚａｔｉｏｎ Ｌａｙｅｒ：有機平坦化層）２０１上に成膜されたＳｉＡＲＣ２０２上にＥＵＶレジスト２０３をパターニングする構造のサンプルを使用したが、ＳＯＣ（Ｓｐｉｎ Ｏｎ Ｃａｒｂｏｎ）上に成膜されたＳＯＧ上にＥＵＶレジストがパターニングされた構造のサンプルなどを使用しても良い。
マスク材をＥＵＶレジスト２０３、被エッチング材をＳｉＡＲＣ２０２としたエッチングは、図２に示した矢印の方向に進行し、それぞれ（ａ）エッチング前、（ｂ）エッチング中、（ｃ）エッチング後の状態を示している。この時、例えば、ＥＵＶレジスト２０３とＳｉＡＲＣ２０２の膜厚が同じ場合、エッチング中の選択比が少なくとも１以上なければパターン幅寸法が縮小してしまうため、エッチング中の選択比をより高くする、あるいは、ＥＵＶレジスト２０３上に堆積膜を選択的に堆積させ、マスク材と合せた膜厚を厚くすることが望ましい。
ここで、ＥＵＶレジスト２０３に対するＳｉＡＲＣ２０２のエッチング選択比とは、ＳｉＡＲＣ２０２のエッチング速度をＥＵＶレジスト２０３のエッチング速度で除した値のことである。また、ＥＵＶレジスト２０３の膜厚がＳｉＡＲＣ２０２の膜厚よりも薄い場合は、更に高い選択比を用いるか、あるいは、ＥＵＶレジスト２０３上に更に厚い膜厚の堆積膜を選択的に堆積させ、マスク材と合せた膜厚を更に厚くすることが望ましい。
一方、エッチング前のＥＵＶレジスト２０３の側壁のラフネスがＳｉＡＲＣ２０２のエッチング中にＳｉＡＲＣ２０２の側壁へ転写することを低減するために、ＥＵＶレジスト２０３の側壁に堆積膜を選択的に堆積させることでラフネスを低減することが望ましい。よって、ＥＵＶレジスト２０３に対するＳｉＡＲＣ２０２のエッチング選択比を従来技術より向上させ、かつ、ラフネスを低減するためには、ＥＵＶレジスト２０３の上面と側壁に堆積膜を選択的に堆積させる必要がある。
この時、被エッチング材であるＳｉＡＲＣ２０２の上面に堆積膜を堆積させてしまうとエッチングを阻害するため、ＳｉＡＲＣ２０２の上面には堆積膜を堆積させないか、あるいは、エッチングを進行させなくてはならない。
エッチングは、表１に示すようなＡｒガス、Ｎ２ガス、ＣＨ４ガスからなる混合ガスとガス圧力、ならびに、マイクロ波電源パワーと繰り返し周波数とデューティー比、更に、高周波バイアス電源パワーと繰り返し周波数とデューティー比の条件を用いて行った。
Figure 0007075537000001
また、本実施例の条件と比較例の条件において、図２に示すエッチング前のサンプルをそれぞれエッチングした。その後、サンプルを劈開し、その断面をＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）により観察測長し、エッチング速度、エッチング選択比ならびにＥＵＶレジスト幅を比較検討した。また、サンプル直上からＳＥＭ観察、測長することでＬＷＲラフネス値を比較検討した。
図３に、エッチング速度およびエッチング選択比を示す。図３に示す通り、比較例の条件ではＥＵＶレジストに対するＳｉＡＲＣのエッチング選択比は２であり、１以上の値を示しているが、ＥＵＶレジストのエッチング速度とＳｉＡＲＣのエッチング速度は正であるので、ＥＵＶレジストおよびＳｉＡＲＣのエッチングは共に進行している。
一方、本実施例の条件では、ＳｉＡＲＣのエッチング速度は比較例の条件よりも低いものの、ＥＵＶレジストのエッチング速度は負の値となり、ＥＵＶレジスト上に堆積膜が形成されていることを示している。このため、本実施例の条件では、ＥＵＶレジストに対するＳｉＡＲＣの選択比は無限大となる。
次に、図４にＥＵＶレジスト幅およびＬＷＲ値を示す。エッチング前と比較例の条件を比較すると、比較例の条件はＥＵＶレジスト幅がエッチングにより若干細くなり、ＬＷＲ値も若干低減している。つまり、エッチングによりＥＵＶレジストの横方向にエッチングが進行することで、ＬＷＲ値が若干低減していることが分かる。
一方、本実施例の条件では、ＥＵＶレジスト幅が２ｎｍ程度太くなり、ＬＷＲ値が３０％程度と大幅に低減されている。このことから、本実施例の条件では、ＥＵＶレジスト側壁にも堆積膜が形成されることで、ＬＷＲ値が大幅に低減されたことを示している。このように本実施例では、比較例の条件より、ＥＵＶレジストに対するＳｉＡＲＣのエッチング選択比を大幅に向上させることができ、かつ、ＬＷＲ値も大幅に低減することができた。
次に、本実施例の条件に至るまでの条件調整手順およびメカニズムを説明する。本実施例では、表１に示すようなＡｒガスとＮ２ガスとＣＨ４ガスからなる混合ガスを用いている。
本実施例では、希釈ガスにＡｒガスを使用しているが、一般的に希釈ガスとして用いられている、Ｈｅ、Ｎｅ、Ｋｒ、Ｘｅ、Ｈ２等を使用しても良い。また、堆積膜を形成させるガスとしては、ＣＨ４ガスとＮ２ガスを使用しているが、対象となるマスク材および被エッチング材ならびに後述する条件調整手順過程によって、炭素Ｃを含んだガスである、Ｃ２Ｈ２、Ｃ２Ｈ４、ＣＨＦ３、ＣＨ３Ｆ、ＣＨ２Ｆ２等を使用しても良く、窒素Ｎを含んだガスである、ＢＮ、ＮＦ３、ＮＣｌ３、ＮＢｒ３等を使用しても良い。
条件調整手順を図５に示す。条件調整手順の第一段階では、マイクロ波電源パワーを調整する。この時、図５に注記したように、マイクロ波電源パワーは繰り返さず、かつ、ガスの組み合わせおよびガス圧力はマスク材および被エッチング材の両材料共に堆積膜が堆積するものであれば良く、そのために高周波バイアス電源パワーは、イオンによるスパッタエッチングを抑制するために０Ｗとする。
ここで、ガス流量、ガス圧力およびマイクロ波電源パワーにより、堆積膜の膜厚が変動するため、例えば、実施例１に至る条件調整手順の第一段階は、堆積膜の膜厚を０～２ｎｍ程度となる条件を採用する。
図６に実施例１に至る、条件調整手順の第一段階のマイクロ波電源パワー依存性を示す。ここでは、ＥＵＶレジスト上およびＳｉＡＲＣ上の堆積膜の堆積速度が０～２ｎｍ／ｍｉｎになるよう、マイクロ波電源パワーを８００Ｗとした。
次に、条件調整手順の第二段階では、高周波バイアス電源パワーを調整する。このとき、図５に注記したように、高周波バイアス電源パワーは繰り返さず、かつ、マイクロ波電源パワーは第一段階と同一とし、実施例１に至る条件調整手順の第二段階は堆積膜の堆積速度が負の側、つまりエッチングが進行する０～－２ｎｍ／ｍｉｎ程度となる条件を採用する。
図７に実施例１に至る、条件調整手順の第二段階の高周波バイアス電源パワー依存性を示す。ここでは、ＥＵＶレジスト上およびＳｉＡＲＣ上の堆積膜の堆積速度が０～－２ｎｍ／ｍｉｎになるよう、高周波バイアス電源パワーを２０Ｗとした。
実施例１に至る条件調整手順の第二段階までで重要な事項として、堆積膜の堆積速度を０ｎｍ／ｍｉｎ中心として、マイクロ波電源パワーを調整することで正側、つまり堆積膜が堆積する側と、高周波バイアス電源パワーを調整することで負側、つまりエッチングされる側と対称な条件を決定することにある。これにより、次に述べる第三段階で調整する、マイクロ波繰り返し周波数およびマイクロ波電源デューティー比ならびに、高周波バイアス電源繰り返し周波数および高周波バイアス電源デューティー比により、ＥＵＶレジスト上およびＳｉＡＲＣ上の堆積膜の堆積速度が±２ｎｍ／ｍｉｎの範囲内で調整可能となる。
次に、実施例１に至る条件調整手順の第三段階（調整段階）では、ＥＵＶレジスト上の堆積膜の堆積速度が正の側、つまり堆積膜が堆積する側に、一方、ＳｉＡＲＣ上の堆積膜の堆積速度が０ｎｍ／ｍｉｎ、もしくは負の側、つまり、堆積膜が堆積せず且つエッチングが進行しない、もしくはエッチングが進行する側に、プラズマエッチングパラメータである、マイクロ波電源繰り返し周波数およびマイクロ波電源デューティー比ならびに、高周波バイアス電源繰り返し周波数および高周波バイアス電源デューティー比を調整する。すなわち、エッチングパラメータの制御は、パルス変調された第一の高周波電力によりプラズマを生成する工程と、試料台にパルス変調された第二の高周波電力を供給する工程とを有する。かかる場合、第一の高周波電力を変調するパルスの周期と前記第二の高周波電力を変調するパルスの周期が等しく、前記第一の高周波電力を変調するパルスのデューティー比は、前記第二の高周波電力を変調するパルスのデューティー比より大きいと好ましい。
図８に実施例１に至る条件調整手順の第三段階のＥＵＶレジスト上およびＳｉＡＲＣ上の堆積膜の堆積速度を示す。マイクロ波繰り返し周波数を１ｋＨｚ、マイクロ波電源デューティー比を５０％、高周波バイアス電源繰り返し周波数を１ｋＨｚ、高周波バイアス電源デューティー比を２０％とすることで、ＥＵＶレジスト上の堆積膜の堆積速度を１．５ｎｍ／ｍｉｎ、ＳｉＡＲＣ上の堆積膜の堆積速度を－０．２ｎｍ／ｍｉｎとすることができた。
図９に、図８の結果から推測できるＥＵＶレジストおよびＳｉＡＲＣの堆積膜の堆積量の推移と、その時のマイクロ波電源パワーと高周波バイアス電源パワー出力の推移を示す。マイクロ波電源パワーおよび高周波バイアス電源パワーの繰り返し周波数は１ｋＨｚであるため、１ｍｓｅｃで１周期となり、それぞれのデューティー比の比率分の出力ＯＮ時間となる。
マイクロ波電源パワーがＯＦＦの時、プラズマは生成されていないため堆積膜の堆積、あるいは、エッチングは進行しない。また、高周波バイアス電源パワー出力がＯＮの時、堆積速度はエッチング速度以下になるため、堆積膜が堆積せず、かつ、エッチングが進行しない、もしくは、エッチングが進行する側になる。故に、ＥＵＶレジスト上およびＳｉＡＲＣ上の堆積膜の堆積量推移は、図９に示す点線をそれぞれ辿る。
ここで、図１０に、図９に示す堆積膜の堆積量推移の時間０～０．５ｍｓｅｃを抽出し、実施例１のインキュベーション時間を説明する。ＥＵＶレジスト上に堆積する堆積膜のインキュベーション時間は、堆積が開始されるまでの時間、つまりグラフが正の傾きをとるまでの時間となる。一方、ＳｉＡＲＣ上に堆積する堆積膜のインキュベーション時間は、グラフ横軸に示す０．５ｍｓｅｃの期間に加え、更に繰り返される時間となる。つまり、ＥＵＶレジスト上の堆積膜のインキュベーション時間が、ＳｉＡＲＣ上に堆積する堆積膜のインキュベーション時間より短くなっていると言える。
よって、プラズマエッチングパラメータ、すなわち、マイクロ波電源繰り返し周波数およびマイクロ波電源デューティー比ならびに、高周波バイアス電源繰り返し周波数および高周波バイアス電源デューティー比を調整することで、マスク材としてのＥＵＶレジスト上の堆積膜のインキュベーション時間を、被エッチング材としてのＳｉＡＲＣ上に堆積する堆積膜のインキュベーション時間より短くすることが可能となる。なお、所望のインキュベーション時間を得るために、マイクロ波電源繰り返し周波数およびマイクロ波電源デューティー比ならびに、高周波バイアス電源繰り返し周波数および高周波バイアス電源デューティー比のうち、少なくとも１つの値を調整すれば足りる。この調整は、図１に示すマイクロ波プラズマエッチング装置では、制御部１２０が行うことができる。
実施例１では、表１に示すような、マイクロ波電源および高周波バイアス電源条件が最適であった。しかし、対象となるマスク材および被エッチング材によっては、マイクロ波電源パワーおよび高周波バイアス電源パワー、マイクロ波電源繰り返し周波数および高周波バイアス電源繰り返し周波数、マイクロ波電源デューティー比および高周波バイアスデューティー比を適宜選択し、図５の調整手順によって調整し最適な条件を求めることが望ましい。
［実施例２］
図１１に、ＤＳＡリソグラフィ技術で形成された場合のエッチング進行過程を示す。本実施例では、ＳｉＮ１１１上に成膜されたＮＵＬ１１２上にＰＭＭＡ１１３およびＰＳ１１４をパターニングする構造のサンプルを使用した。
はじめに、ＰＳをマスク材として被エッチング材であるＰＭＭＡをエッチングしＰＳマスクパターンを形成する。次に、形成されたＰＳをマスクパターンとしてＮＵＬをエッチングする。エッチングは、図１１に示した矢印の方向で進行し、それぞれ（ａ）エッチング前、（ｂ）ＰＭＭＡエッチング後、（ｃ）ＮＵＬエッチング後の状態を示す。
本実施例では、ＮＵＬエッチングに適用した場合について説明する。エッチングは、表２に示すようなＡｒガス、Ｎ２ガス、ＣＨ４ガスからなる混合ガスとガス圧力、ならびに、マイクロ波電源パワーと繰り返し周波数とデューティー比、更に、高周波バイアス電源パワーと繰り返し周波数とデューティー比の条件を用いて行った。本実施例の条件と比較例の条件において、図１１に示すＰＭＭＡエッチング後のサンプルをそれぞれエッチングした。
Figure 0007075537000002
その後、サンプルを劈開し、その断面をＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）により観察測長し、エッチング速度、エッチング選択比ならびにＰＳ幅を比較検討した。また、サンプル直上からＳＥＭ観察、測長することでＬＷＲラフネス値を比較検討した。
図１２にエッチング速度およびエッチング選択比を示す。図１２に示す通り、比較例の条件ではＰＳに対するＮＵＬのエッチング選択比は１．５であり、１以上の値を示しているが、ＰＳのエッチング速度とＮＵＬのエッチング速度は正であるので、ＰＳおよびＮＵＬのエッチングは進行している。
一方、本実施例の条件では、ＮＵＬのエッチング速度は比較例の条件よりも低いものの、ＰＳのエッチング速度は負の値となり、ＰＳ上に堆積膜が形成されていることを示している。このため、本実施例の条件では、ＰＳに対するＮＵＬの選択比は無限大となる。
次に、図１３にＰＳ幅およびＬＷＲ値を示す。ＰＭＭＡエッチング後と比較例の条件を比較すると、比較例の条件はＰＳ幅がエッチングにより若干細くなり、ＬＷＲ値も若干低減されている。つまり、エッチングによりＥＵＶレジストの横方向にエッチングが進行することで、ＬＷＲ値が若干低減されていることが分かる。
一方、本実施例の条件では、ＰＳ幅が２ｎｍ程度太くなり、ＬＷＲ値が６０％程度と大幅に低減している。このことから、本実施例の条件では、ＰＳ側壁にも堆積膜が形成されることで、ＬＷＲ値が大幅に低減したことを示している。このように本実施例では、比較例の条件より、ＰＳに対するＮＵＬのエッチング選択比を大幅に向上させることができ、かつ、ＬＷＲ値も大幅に低減することができた。なお、本実施例条件に至るまでの条件調整手順は、図５に従って実施した。
本実施形態では、マイクロ波を用いたＥＣＲ（Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）方式のマイクロ波プラズマエッチング装置での適用例について説明したが、これに限定されるものではなく。容量結合型、誘導結合型のプラズマ生成手段を用いたプラズマエッチング装置に適用しても良い。また、エッチングパラメータの制御は、アルゴンガスと窒素ガスとメタンガスの混合ガスを用いて行われると好ましい。
また、本実施形態では、エッチング装置の処理室内において堆積膜を形成した後、引き続き同処理室内においてエッチング処理を実施するが、半導体デバイスの製造工程で一般的に使用される堆積膜の形成手法として、蒸着法、スパッタ法、気相成長法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を用いた成膜装置がある。それら成膜装置を用い、本実施形態に従い堆積膜の形成を実施する場合、成膜装置の処理室からエッチング装置の処理室に、あるいはエッチング装置の処理室から成膜装置の処理室にウエハを搬送するための時間が必要となり、スループットが低下してしまう。また、成膜装置の処理室とエッチング装置の処理室が真空搬送経路で接続されていない場合、搬送時にウエハが大気に暴露されるため、成膜後、あるいはエッチング後のパターン表面が大気中の成分（窒素、酸素等）と反応し膜質の劣化が起こり、その後の処理を阻害してしまう。さらに、本実施形態で用いたＥＵＶおよびＤＳＡリソグラフィ技術による微細マスクパターン側壁に堆積膜を形成する場合、ＡＬＤ法を用いたＡＬＤ装置が適していると考えられるが、ＡＬＤ法の原理上、パターン側壁に堆積膜が形成されると同時に、パターン底面にも堆積膜が形成されてしまうため、その後のエッチング処理を阻害してしまう。よって、本実施形態で示したエッチング装置の処理室内において堆積膜の形成とエッチング処理を実施する方法が最も適していると言える。
上述した通り、本実施形態のプラズマエッチング方法は、被エッチング材に対して、マスク材に堆積膜を選択的に堆積させるため、マスク材上に堆積する堆積膜のインキュベーション時間が被エッチング材上に堆積する堆積膜のインキュベーション時間より短くなるように、プラズマエッチングパラメータを制御するものである。このため、マスク材に対する被エッチング材のエッチング選択比を比較例の技術より大幅に向上させることができ、かつ、マスクパターン側壁のラフネスも大幅に低減することができる。
１０１・・・真空容器、１０２・・・シャワープレート、１０３・・・誘電体窓、１０４処理室、１０５・・・ガス供給装置、１０６・・・真空排気装置、１０７・・・導波管、１０９・・・電磁波発生用電源、１１０・・・磁場生成コイル、１１１・・・試料載置用電極、１１２・・・ウエハ、１１３・・・マッチング回路、１１４・・・高周波バイアス電源・・・、１１５・・・高周波フィルタ、１１６・・・直流電源、１１７・・・排気用開閉バルブ、１１８・・・排気速度可変バルブ、１１９・・・整合器、１２０・・・制御部、１２１・・・パルス発生ユニット

Claims (8)

  1. 被エッチング材に対してマスク材に堆積膜を選択的に堆積させるプラズマ処理方法において、
    前記マスク材のインキュベーション時間が前記被エッチング材のインキュベーション時間より短くなるようにエッチングパラメータを制御するとともに前記被エッチング材および前記マスク材に堆積膜を堆積させるガスを用いることを特徴とするプラズマ処理方法。
  2. 請求項１に記載のプラズマ処理方法において、
    前記エッチングパラメータの制御は、パルス変調された第一の高周波電力によりプラズマを生成する工程と、
    前記被エッチング材が成膜された試料を載置する試料台にパルス変調された第二の高周波電力を供給する工程とを有することを特徴とするプラズマ処理方法。
  3. 請求項１に記載のプラズマ処理方法において、
    前記マスク材をＥＵＶレジストとし、前記被エッチング材をＳｉＡＲＣとすることを特徴とするプラズマ処理方法。
  4. 請求項１に記載のプラズマ処理方法において、
    前記マスク材をＰＳとし、前記被エッチング材をＰＭＭＡとすることを特徴とするプラズマ処理方法。
  5. 請求項１に記載のプラズマ処理方法において、
    前記ガスは、アルゴンガスと窒素ガスとメタンガスの混合ガスであることを特徴とするプラズマ処理方法。
  6. 請求項２に記載のプラズマ処理方法において、
    前記ガスは、アルゴンガスと窒素ガスとメタンガスの混合ガスであることを特徴とするプラズマ処理方法。
  7. 請求項２に記載のプラズマ処理方法において、
    前記第一の高周波電力を変調するパルスの周期と前記第二の高周波電力を変調するパルスの周期は、等しく、
    前記第一の高周波電力を変調するパルスのデューティー比は、前記第二の高周波電力を変調するパルスのデューティー比より大きいことを特徴とするプラズマ処理方法。
  8. 請求項７に記載のプラズマ処理方法において、
    前記マスク材をＥＵＶレジストとし、前記被エッチング材をＳｉＡＲＣとすることを特徴とするプラズマ処理方法。
JP2021502644A 2020-02-10 2020-02-10 プラズマ処理方法 Active JP7075537B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/005075 WO2021161368A1 (ja) 2020-02-10 2020-02-10 プラズマ処理方法

Publications (2)

Publication Number Publication Date
JPWO2021161368A1 JPWO2021161368A1 (ja) 2021-08-19
JP7075537B2 true JP7075537B2 (ja) 2022-05-25

Family

ID=77293042

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021502644A Active JP7075537B2 (ja) 2020-02-10 2020-02-10 プラズマ処理方法

Country Status (6)

Country Link
US (1) US11887814B2 (ja)
JP (1) JP7075537B2 (ja)
KR (1) KR102581094B1 (ja)
CN (1) CN113544823B (ja)
TW (1) TWI783362B (ja)
WO (1) WO2021161368A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024517371A (ja) * 2022-04-13 2024-04-22 株式会社日立ハイテク プラズマ処理方法及びプラズマ処理装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007135906A1 (ja) 2006-05-24 2007-11-29 Ulvac, Inc. 層間絶縁膜のドライエッチング方法
JP2012028431A (ja) 2010-07-21 2012-02-09 Toshiba Corp 半導体装置の製造方法
JP2013118359A (ja) 2011-10-31 2013-06-13 Hitachi High-Technologies Corp プラズマエッチング方法
JP2013207089A (ja) 2012-03-28 2013-10-07 Tokyo Electron Ltd 自己組織化可能なブロック・コポリマーを用いて周期パターン形成する方法及び装置
JP2014107520A (ja) 2012-11-30 2014-06-09 Hitachi High-Technologies Corp プラズマエッチング方法
JP2015070232A (ja) 2013-09-30 2015-04-13 株式会社東芝 半導体装置の製造方法及び半導体製造装置
JP2015076490A (ja) 2013-10-08 2015-04-20 株式会社日立ハイテクノロジーズ プラズマ処理方法
JP2017022136A (ja) 2016-10-06 2017-01-26 株式会社日立ハイテクノロジーズ プラズマ処理方法およびプラズマ処理装置
JP2017092376A (ja) 2015-11-16 2017-05-25 東京エレクトロン株式会社 エッチング方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4414069A (en) * 1982-06-30 1983-11-08 International Business Machines Corporation Negative ion beam selective etching process
JPH10135456A (ja) * 1996-10-30 1998-05-22 Toshiba Corp 半導体装置の製造方法
JP3681533B2 (ja) * 1997-02-25 2005-08-10 富士通株式会社 窒化シリコン層のエッチング方法及び半導体装置の製造方法
JP3447647B2 (ja) * 2000-02-25 2003-09-16 株式会社日立製作所 試料のエッチング方法
JP5719648B2 (ja) 2011-03-14 2015-05-20 東京エレクトロン株式会社 エッチング方法、およびエッチング装置
CN103779203B (zh) 2012-10-17 2016-11-02 株式会社日立高新技术 等离子蚀刻方法
JP6035606B2 (ja) 2013-04-09 2016-11-30 株式会社日立ハイテクノロジーズ プラズマ処理方法およびプラズマ処理装置
WO2016117563A1 (ja) * 2015-01-22 2016-07-28 日本ゼオン株式会社 プラズマエッチング方法
CN106206307B (zh) * 2015-05-05 2019-03-29 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
FR3041120B1 (fr) 2015-09-11 2017-09-29 Commissariat Energie Atomique Procede de gravure selective d’un copolymere a blocs
WO2017221807A1 (ja) * 2016-06-20 2017-12-28 東京エレクトロン株式会社 被処理体を処理する方法
JP6671262B2 (ja) * 2016-08-01 2020-03-25 東京エレクトロン株式会社 窒化膜の形成方法および形成装置
CN110071040B (zh) * 2018-01-22 2024-04-09 东京毅力科创株式会社 蚀刻方法
US10971369B2 (en) * 2018-01-31 2021-04-06 Hitachi High-Tech Corporation Plasma processing method and plasma processing apparatus

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007135906A1 (ja) 2006-05-24 2007-11-29 Ulvac, Inc. 層間絶縁膜のドライエッチング方法
JP2012028431A (ja) 2010-07-21 2012-02-09 Toshiba Corp 半導体装置の製造方法
JP2013118359A (ja) 2011-10-31 2013-06-13 Hitachi High-Technologies Corp プラズマエッチング方法
JP2013207089A (ja) 2012-03-28 2013-10-07 Tokyo Electron Ltd 自己組織化可能なブロック・コポリマーを用いて周期パターン形成する方法及び装置
JP2014107520A (ja) 2012-11-30 2014-06-09 Hitachi High-Technologies Corp プラズマエッチング方法
JP2015070232A (ja) 2013-09-30 2015-04-13 株式会社東芝 半導体装置の製造方法及び半導体製造装置
JP2015076490A (ja) 2013-10-08 2015-04-20 株式会社日立ハイテクノロジーズ プラズマ処理方法
JP2017092376A (ja) 2015-11-16 2017-05-25 東京エレクトロン株式会社 エッチング方法
JP2017022136A (ja) 2016-10-06 2017-01-26 株式会社日立ハイテクノロジーズ プラズマ処理方法およびプラズマ処理装置

Also Published As

Publication number Publication date
US11887814B2 (en) 2024-01-30
KR20210104637A (ko) 2021-08-25
US20220384148A1 (en) 2022-12-01
TW202131409A (zh) 2021-08-16
TWI783362B (zh) 2022-11-11
WO2021161368A1 (ja) 2021-08-19
KR102581094B1 (ko) 2023-09-22
CN113544823A (zh) 2021-10-22
CN113544823B (zh) 2024-04-12
JPWO2021161368A1 (ja) 2021-08-19

Similar Documents

Publication Publication Date Title
TWI801673B (zh) 用來蝕刻含碳特徵之方法
KR102436638B1 (ko) Arc 층 에칭 동안의 거칠기 개선 및 선택비 향상을 위한 방법
CN107431011B (zh) 用于原子层蚀刻的方法
US6069092A (en) Dry etching method and semiconductor device fabrication method
US7008877B2 (en) Etching of chromium layers on photomasks utilizing high density plasma and low frequency RF bias
US9607843B2 (en) Method for roughness improvement and selectivity enhancement during arc layer etch via adjustment of carbon-fluorine content
US20080182419A1 (en) Plasma processing method
JP5323306B2 (ja) プラズマエッチング方法およびコンピュータ読取可能な記憶媒体
JP2010272758A (ja) 被エッチング材のプラズマエッチング方法
KR102363778B1 (ko) 에칭 방법
JP7414535B2 (ja) 基板を処理する方法および装置
KR19980032978A (ko) 반도체 제조용 에너지 전자를 생산하기 위한 헬리콘 전파 여기
JP7075537B2 (ja) プラズマ処理方法
CN112424911A (zh) 等离子体处理装置以及等离子体处理方法
JP7350983B2 (ja) 半導体装置製造方法およびプラズマ処理方法
JP4061691B2 (ja) 表面加工方法
JP6158027B2 (ja) プラズマ処理方法
WO2023199450A1 (en) Plasma processing method and plasma processing device
JP2003059907A (ja) 反射防止膜のエッチング方法
Sakamoto et al. 25 nm wide silicon trench fabrication by edge lithography
JP3892744B2 (ja) 半導体素子の製造方法
JP5063535B2 (ja) プラズマ処理方法
WO2024023877A1 (ja) プラズマ処理方法
JP3854019B2 (ja) 半導体装置の製造方法
KR20210110657A (ko) 플라스마 처리 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211026

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20211217

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220419

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220513

R150 Certificate of patent or registration of utility model

Ref document number: 7075537

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150