JP2015076490A - プラズマ処理方法 - Google Patents

プラズマ処理方法 Download PDF

Info

Publication number
JP2015076490A
JP2015076490A JP2013211346A JP2013211346A JP2015076490A JP 2015076490 A JP2015076490 A JP 2015076490A JP 2013211346 A JP2013211346 A JP 2013211346A JP 2013211346 A JP2013211346 A JP 2013211346A JP 2015076490 A JP2015076490 A JP 2015076490A
Authority
JP
Japan
Prior art keywords
processing method
plasma processing
plasma
gas
dry development
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013211346A
Other languages
English (en)
Other versions
JP6158027B2 (ja
Inventor
薬師寺 守
Mamoru Yakushiji
守 薬師寺
安井 尚輝
Hisateru Yasui
尚輝 安井
豊 高妻
Yutaka Takatsuma
豊 高妻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Hitachi High Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp, Hitachi High Tech Corp filed Critical Hitachi High Technologies Corp
Priority to JP2013211346A priority Critical patent/JP6158027B2/ja
Publication of JP2015076490A publication Critical patent/JP2015076490A/ja
Application granted granted Critical
Publication of JP6158027B2 publication Critical patent/JP6158027B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Plasma Technology (AREA)
  • Treatments Of Macromolecular Shaped Articles (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】ドライ現像工程において、自己組織化材料を用いたリソグラフィ技術で形成されるマスクパターンの形状不良を改善することのできるプラズマ処理方法を提供する。
【解決手段】被処理基板102上に、PMMA材料204とPS材料205とが化学的に結合したジブロックコポリマーを塗布し、熱処理する。その後、PMMA材料204をドライ現像により除去して、PS材料205からなるマスクパターンを形成する。上記ドライ現像では、PS材料205のエッチングレートに対して、PMMA材料204のエッチングレートを10倍以上とし、酸素(O)ガスを含む混合ガスを用い、パルス変調されたプラズマ処理を行う。
【選択図】図2

Description

本発明は、プラズマ処理方法に関する。
本技術分野の背景技術として、国際特許公開WO2006/035859号公報(特許文献1)がある。この公報には、インプリントプロセスを用いて、核酸等の自己組織化能を有する自己組織化材料を意図したとおりに基板上に配列し、固定化することを可能にする自己組織化材料のパターニング方法が記載されている。
また、本技術分野の背景技術として、International Technology Roadmap for Semiconductors 2012 update Edition(非特許文献1)がある。この文献には、自己組織化材料を用いたリソグラフィ技術が記載されている。
国際特許公開WO2006/035859号公報
International Technology Roadmap for Semiconductors 2012 update Edition
自己組織化材料を用いたリソグラフィ技術では、自己組織化材料としてポリメタクリル酸(Polymethylmethacrylate;以下、PMMA材料と記す)とポリスチレン(Polystyrene;以下、PS材料と記す)とが化学的に係合したジブロックコポリマーが使用されている。しかし、PS材料からなるマスクパターンの形成に、プラズマを用いたドライ現像を適用すると、PMMA材料をプラズマエッチングしている最中にPS材料にもプラズマの影響が及ぶ。その結果、形成されたマスクパターンの残膜量が低下し、マスクパターンの大きな曲がりおよび表面ラフネスが増大するなどの問題が生じる。
そこで、本発明は、ドライ現像工程において、自己組織化材料を用いたリソグラフィ技術で形成されるマスクパターンの形状不良を改善することのできるプラズマ処理方法を提供する。
上記課題を解決するために、本発明では、基板上に、PMMA材料とPS材料とが化学的に結合したジブロックコポリマーを塗布し、熱処理した後、PMMA材料をドライ現像により除去して、PS材料からなるマスクパターンを形成する。上記ドライ現像では、PS材料のエッチングレートに対して、PMMA材料のエッチングレートが10倍以上となるプラズマエッチングを行う。
本発明によれば、ドライ現像工程において、自己組織化材料を用いたリソグラフィ技術で形成されるマスクパターンの形状不良を改善することのできるプラズマ処理方法を提供することができる。
上記した以外の課題、構成および効果は、以下の実施の形態の説明により明らかにされる。
本実施例によるプラズマ処理装置の概略図である。 本実施例による被処理基板の構造、並びにPMMA材料とPS材料とが化学的に結合したジブロックコポリマーからなるパターンを示す斜視図である。 本実施例によるジブロックコポリマーの分子構造の一例を示す図である。 本発明者らが比較検討を行ったプラズマ処理方法で、被エッチング材料であるPMMA材料を除去した場合(ドライ現像工程後)の被処理基板の構造およびPS材料からなるマスクパターンを示す斜視図である。 本実施例によるプラズマ処理方法で、被エッチング材料であるPMMA材料を除去した場合(ドライ現像工程後)の被処理基板の構造およびPS材料からなるマスクパターンを示す斜視図である。 本実施例によるエッチング材料選択比(PMMA材料のエッチングレートに対するPS材料のエッチングレートの比)の酸素添加濃度依存性を示すグラフ図である。 本実施例によるプラズマ処理方法で、被エッチング材料であるPMMA材料を除去した場合(ドライ現像工程後)の被処理基板の構造およびPS材料からなるマスクパターンを示す斜視図である。 本実施例による間欠プラズマを適用した場合の基板上のイオン電流密度の測定結果の一例を示すグラフ図である。
以下の実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
また、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
また、「Aからなる」、「Aよりなる」、「Aを有する」、「Aを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、以下の実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す場合もある。また、以下の実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下、本実施の形態を図面に基づいて詳細に説明する。
また、以下の実施の形態においては、被エッチング膜を加工する際に用いる自己組織化材料のPS材料からなるパターを「マスクパターン」と言い、マスクパターンを用いて加工された被エッチン膜のパターンを「回路パターン」と言う。
まず、実施の形態によるドライ現像におけるプラズマ処理方法がより明確になると思われるため、本発明者らが比較検討を行ったドライ現像におけるプラズマ処理方法における課題について説明する。
一般に、半導体製造工程では、リソグラフィ技術が用いられる。基板上に膜を形成し、この膜上にレジスト材料を塗布した後、露光装置によって紫外線等を照射する。これにより、マスクに描画されたパターンをレジスト材料に転写し、さらに現像を行うことにより、レジスト材料からなるマスクパターンが形成される。
LSI(Large Scale Integration)の微細化の加速に対応するため、露光装置の解像度の向上が進められている。一般には、露光波長(λ)、レンズ開口数(NA)、並びにレジスト性能および転写プロセスによって決まるプロセス定数(k1)を改善することにより、微細化が進められている。また、ArFレーザ(λ=193nm)の採用による露光波長の短波長化、および液浸露光技術によるレンズ開口数(NA)の改善が実施されている。
さらに、露光パターンの最小ピッチを拡大してプロセス定数(k1)を改善するダブルパターニング技術が採用されている。ダブルパターニング技術に関しては、露光および現像に様々な方法が提案されている。例えば露光を続けて2回行う2重露光法、1回目の露光後に被エッチング膜をエッチングし、その後2回目の露光を行う方法、および露光によりハードマスクを形成した後にスペーサを成膜し、そのスペーサをマスクとして被エッチング膜をエッチングする自己整合法などがある。しかし、このダブルパターニング技術は、工程数の増加、スループットの低下、および製造コストの増大という課題を有する。
そこで、近年、自己組織化材料を用いたリソグラフィ技術によりマスクパターンを形成する方法が検討されており、例えば前述の特許文献1に記載されている。
自己組織化材料では、特別な露光装置を必要とせず、材料自体の相分離を利用してマスクパターンを形成することができる。自己組織化材料としては親水性部分と疎水性部分とが化学的に結合したジブロックコポリマーが使用され、代表的なものとしてはPMMA材料とPS材料とが化学的に結合したジブロックコポリマーがある。PMMA材料とPS材料との体積分率、および鎖長を変化させることによって、形成されるパターンタイプが変わる。自己組織化材料のパターンを形成する工程は、塗布前の基板処理と塗布後のベークのみであり、極めてシンプルである。その後、プラズマを用いてPMMA材料を除去して、PS材料からなるマスクパターンを形成する。この工程は、ドライ現像工程と呼ばれる。自己組織化材料を用いたリソグラフィ技術に関しては、例えば前述の非特許文献1などに記載されている。
しかしながら、自己組織化材料を用いたリソグラフィ技術については、以下に説明する種々の技術的課題が存在する。
すなわち、前述したように、自己組織化材料を用いたリソグラフィ技術では、プラズマを用いたドライ現像によって、所望する寸法の微細パターンを形成している。しかし、自己組織化材料を用いたリソグラフィ技術では、PMMA材料とPS材料とを自己組織化による線幅25nm程度で相分離させるため、プラズマエッチング耐性が極めて低い。そのため、微細パターンに対して、従来のプラズマを用いたドライ現像(例えば後述の図4を用いて説明するドライ現像)を適用すると、被エッチング材料であるPMMA材料をドライエッチングしている最中に、PS材料にもプラズマの影響が及ぶ。その結果、形成されたマスクパターンの残膜量が低下し、マスクパターンの大きな曲がりおよび表面ラフネスが増大するなどの問題が生じる。
さらに、このようなマスクパターンを用いて被エッチング膜をエッチングすると、被エッチング膜からなる回路パターンにパターン寸法の差が生じて、ウェハ面内における回路パターンのパターン寸法の均一性の低下、および回路パターンのパターン寸法の制御性能の低下などの問題が生じる。
例えばMIS(Metal Insulator Semiconductor)型電界効果トランジスタのゲート電極では、LSIの微細化に伴い、16nmのゲート長が要求されているが、この場合、許容できるウエハ面内のゲート長のばらつきは0.8nm以下である。ゲート長のばらつきが大きくなるとリーク電流のばらつきおよび閾値電圧のばらつきが生じる。このようなばらつきは、MIS型トランジスタの性能のゆらぎを生じて、半導体デバイスの特性に大きな影響を与え、半導体デバイスの歩留まりの低下を招く。
上記では、自己組織化材料を用いたリソグラフィ技術のドライ現像におけるMIS型電界効果トランジスタのゲート長の均一性の課題について述べた。しかし、次世代MIS型電界効果トランジスタの構造として挙げられるhigh−k/メタルゲート構造のMIS型電界効果トランジスタ、および3次元構造のMIS型トランジスタ(例えばフィン型電界効果トランジスタ)についても同様の課題がある。
また、同様に、ホール加工、ディープトレンチ加工、STI(Shallow Trench Isolation)加工、ダマシン加工等においても、トリミング工程における均一性の問題がある。回路パターンを高精度にエッチング加工することができず、所定の性能の半導体デバイスを製造できないという課題がある。
本実施例によるマイクロ波ECR(Electron Cyclotron Resonance)放電を利用したドライエッチング装置を用いたプラズマ処理方法を説明する。
図1を用いて、本実施例によるプラズマ処理装置について説明する。図1は、本実施例によるプラズマ処理装置の概略図である。
プラズマ処理装置は、チャンバ101、被処理基板102を配置するウエハ載置電極103、およびチャンバ101の上面に設置されたエッチングガスを導入するためのシャワープレート104(例えば石英製)とマイクロ波を透過する誘電体窓105(例えば石英製)を有し、密封することにより処理室106を形成する。処理室106の内部は高真空排気をすることができる。被処理基板102は、例えばシリコン基板上に被エッチング膜(例えば後述の図2に示すように、多結晶シリコン膜および酸化膜(例えばSiO)が下層から順に積層された積層膜)が形成された構造となっており、その被エッチング膜上に、図示は省略するが、PMMA材料およびPS材料からなるパターンが形成されている。
シャワープレート104には、処理室106にエッチングガスを供給するためのガス供給装置107が接続されている。また、プラズマを生成するための電力を処理室106に伝送するため、誘電体窓105の上方には電磁波を放射する導波管108が設けられている。導波管108へ伝送される電磁波(プラズマ生成用高周波)は電磁波発生用電源109から発振される。電磁波の周波数は特に限定されないが、例えば2.45GHzのマイクロ波を使用することができる。処理室106の外周部には、磁場を形成する磁場発生コイル110が設けられており、電磁波発生用電源109から発振された電力は、形成された磁場との相互作用により、処理室106の内部に高密度プラズマ111を生成する。
また、処理室106の内部にプラズマを間欠的に生成させる場合、電磁波発生用電源109は、処理室106の内部へエネルギの供給を周期的に断ったり続けたりする。プラズマを間欠的に生成させるため、所定の時間範囲(例えば電磁波発生用電源の変調パルス信号がHigh値をとる開始時刻と終了時刻との間として表現した場合、1マイクロ秒から1秒等)で、電磁波発生用電源109からエネルギを供給し、プラズマを生成させ、処理室106の内部のイオンまたはラジカルの生成量を増加させる。また、プラズマを間欠的に生成させるため、所定の時間範囲(例えば電磁波発生用電源の変調パルス信号がLow値をとる開始時刻と終了時刻との間として表現した場合、1マイクロ秒から1秒等)で、電磁波発生用電源109からエネルギの供給を断ち、処理室106の内部のイオンおよびラジカルの生成量を低下させる。電磁波発生用電源109から供給するエネルギとしては、電磁波発生用電源109より発振される電力を用いる。電磁波発生用電源109にはパルス変調回路112が取り付けられている。
ウエハ載置電極103の表面は溶射膜(図示は省略)で被覆されている。ウェハ載置電極103には、高周波フィルター113を介して直流電源114が接続され、マッチング回路115を介して高周波電源(バイアス用高周波電源)116が接続されている。また、ウエハ載置電極103には、温度調整器(図示は省略)が接続されている。
処理室106の内部に搬送された被処理基板102は、直流電源114から印加される直流電圧の静電気力によってウエハ載置電極103上に吸着され、温度調整される。処理室106の内部にガス供給装置107によって所望のエッチングガスを供給した後、処理室106の内部を所定の圧力とし、処理室106の内部にプラズマを発生させる。ウエハ載置電極103に接続された高周波電源116からバイアス用高周波電力を印加することにより、プラズマから被処理基板102へイオンが引き込まれて、被処理基板102がプラズマ処理される。
次に、図2を用いて、自己組織化材料を用いたリソグラフィ技術で形成されるマスクパターンの構造について説明する。図2は、本実施例による被処理基板の構造、並びにPMMA材料とPS材料とが化学的に結合したジブロックコポリマーからなるパターンを示す斜視図である。
被処理基板102は、シリコン基板201上に多結晶シリコン膜202および酸化膜(例えばSiO)203が下層から順に積層された構造となっている。シリコン基板201は、例えばウエハと称する平面略円形状の半導体の薄板である。
酸化膜203上には、PMMA材料204とPS材料205とが化学的に結合したジブロックコポリマーからなるパターンが形成されており、PMMA材料204とPS材料205とを25nm程度の線幅(L)で相分離させている。なお、本実施例では、シリコン基板201上には多結晶シリコン膜202および酸化膜203からなる積層膜を形成したが、これに限定されるものではない。
次に、図3を用いて、自己組織化材料の成分および組成について説明する。図3は、本実施例によるジブロックコポリマーの分子構造の一例を示す図である。
自己組織化材料としては、親水性部分と疎水性部分とが化学的に結合したジブロックコポリマーが使用される。代表的なものが、PMMA材料とPS材料とが化学的に結合したジブロックコポリマーである。PMMA材料とPS材料との体積分率、および鎖長を変化させることによって、形成されるパターンタイプが変わる。PMMA材料およびPS材料はプラズマエッチング耐性が極めて低い材料であり、僅かな組成の違いを利用して選択的にエッチングを進行させることができる。
次に、図4を用いて、本発明者らが比較検討を行ったプラズマ処理方法を用いたドライ現像について説明する。図4は、本発明者らが比較検討を行ったプラズマ処理方法で、被エッチング材料であるPMMA材料を除去した場合(ドライ現像工程後)の被処理基板の構造およびPS材料からなるマスクパターンを示す斜視図である。
本発明者らが比較検討を行ったプラズマ処理方法を用いたドライ現像では、PMMA材料およびPS材料のプラズマエッチング耐性が極めて低いため、マスクパターンとして残すPS材料401がエッチングされて、PS材料401のパターン高さが低くなる。また、PS材料401とエッチングガスとが過剰に反応して、マスクパターンとして残すPS材料401に変形が生じ、PS材料401のパターン上面およびパターン側面に不必要な凹凸が形成される。
このように、PS材料401のパターン高さが低く、PS材料401のパターン上面およびパターン側面に不必要な凹凸がある状態で、PS材料401をマスクパターンとして酸化膜203および多結晶シリコン膜202をエッチング処理すると、エッチング処理された酸化膜203および多結晶シリコン膜202のパターンサイズが変化する。PS材料401のパターン上面およびパターン側面の凹凸と同様の不必要な凹凸が、エッチング処理後の酸化膜203および多結晶シリコン膜202からなるパターンの上面および側面に形成される。
半導体デバイスの微細化に伴い、例えばMIS型トランジスタのゲート電極のゲート長は20nm以下となる。しかし、ゲート長が20nm以下にまで縮小すると、ドライ現像によって形成される2〜3nmの凹凸が許容できなくなり、MIS型トランジスタの特性に大きな影響を与える。具体的には、MIS型トランジスタのゲート電極のパターンサイズの変化および不必要な凹凸によってゲート長が局所的に短い部分が生じ、短チャネル効果が引き起こされて、リーク電流の増加または閾値電圧の低下が生じる。また、複数にわたるMIS型トランジスタ間における特性においては、2〜3nmの凹凸によってゲート長のばらつきが生じ、MIS型トランジスタの性能のゆらぎまたは歩留まりの低下を招く。
このようなPS材料401のパターン上面およびパターン側面に形成される凹凸はLER(Line Edge Roughness)またはLWR(Line Width Roughness)と呼ばれ、半導体デバイスの特性に大きな影響を与え、半導体デバイスの歩留まりの低下を招く。
次に、図5〜図7を用いて、本実施例によるプラズマ処理方法を用いたドライ現像について説明する。本実施例では、PS材料のエッチングレートに対して、PMMA材料のエッチングレートが10倍以上となるドライ現像を適用する。
図5は、本実施例によるプラズマ処理方法で、被エッチング材料であるPMMA材料を除去した場合(ドライ現像工程後)の被処理基板の構造およびPS材料からなるマスクパターンを示す斜視図である。
ドライ現像として、酸素(O)ガスとアルゴン(Ar)ガスとを含んだ混合ガスを用い、酸素(O)ガスの流量を全混合ガス流量の20%以下としたプラズマ処理を行った。
図5に示すように、プラズマ処理により被エッチング材料であるPMMA材料はエッチングされる。一方、非エッチング材料であるPS材料はエッチングレートが抑制され、マスクパターンとしてのPS材料のパターン高さ、いわゆる残膜量が多く、被エッチング膜のエッチングに対して十分なPS材料のパターン高さを維持している。つまり、酸素(O)ガスの流量を規定したプラズマ処理を適用することにより、PS材料のエッチングレートに対するPMMA材料のエッチングレートが十分に高くなっている。
一般的に、被エッチング材料のエッチングレートに対する非エッチング材料のエッチングレートの比は、エッチング材料選択比と呼ばれる。酸素(O)ガスの流量を規定したプラズマ処理を適用することにより、エッチング材料選択比が十分に小さくなっているといえる。酸素(O)ガスとアルゴン(Ar)ガスと窒素(N)ガスとを用いた場合も同様に、酸素ガス(O)の流量を全混合ガス流量の20%以下としたプラズマ処理によってエッチング材料選択比を十分に小さくすることができる。
すなわち、PMMA材料に代表されるレジスト材料はポリマーを主体としており、エッチングする場合の主な使用ガスは酸素(O)である。本実施例では、酸素(O)ガスを主体として、アルゴン(Ar)ガスと窒素(N)ガスとを添加し、さらに酸素(O)ガスの流量%を調整することにより、PMMA材料のエッチングレートを所望の速度に調整することができる。これにより、PMMA材料からなるパターンのエッチングレートに対して、PS材料からなるパターンのエッチングレートを十分小さくすることができる。
ドライ現像工程は、前述の図1のプラズマ処理装置を用いて行われる。処理室の内部に酸素(O)ガスとアルゴン(Ar)ガスと窒素(N)ガスとを含む混合ガスを所定の圧力に封入する。処理室の内部にマイクロ波を印加して処理室の内部にプラズマを生成することにより、PMMA材料とPS材料とが化学的に結合したジブロックコポリマーからなるパターンがドライ現像される。この連続放電の条件は、圧力は0.1Pa以上で100Pa以下の範囲、被処理基板に印加するRFバイアス(バイアス用高周波電力)は0W以上で50W以下の範囲であるが、PMMA材料およびPS材料はプラズマエッチング耐性が極めて低い膜であるため、RFバイアスは0Wが望ましい。このとき、マイクロ波(プラズマ生成用高周波)の出力電力は100W以上で2,000W以下の範囲が望ましい。
図6は、本実施例によるエッチング材料選択比(PMMA材料のエッチングレートに対するPS材料のエッチングレートの比)の酸素添加濃度依存性を示すグラフ図である。ドライ現像工程におけるプラズマ処理では、酸素(O)ガスとアルゴン(Ar)ガスとの混合ガスを用いた。
酸素(O)ガスの添加量を20%より大きくするとPMMA材料のエッチングレートとPS材料のエッチングレートとはほぼ同じとなる。これに対し、酸素(O)ガスの添加量を20%以下とするとPMMA材料のエッチングレートに対するPS材料のエッチングレートが1/10以下、すなわち、PS材料のエッチングレートに対するPMMA材料のエッチングレートが10倍以上となり、前述の図5に示したドライ現像が可能となる。つまり、酸素(O)ガスの添加量を20%以下として、PS材料からなるパターンのエッチングレートに対して、PMMA材料からなるパターンのエッチングレートを10倍以上とした場合、マスクパターンとなるPS材料の残膜量は十分に確保される。これはPMMA材料およびPS材料を形成するポリマーの主鎖に結合する側鎖基が互いに異なり、エッチング反応に必要な酸素イオンおよび酸素ラジカル量の閾値が異なるためと考えられる。
しかし、ドライ現像として前記プラズマ処理を適用しても、前述の図5に示したように、PS材料のパターン上面およびパターン側面に凹凸が残る場合がある。これらの凹凸はLERまたはLWRと呼ばれ、形成される半導体デバイスの特性に大きな影響を与え、半導体デバイスの歩留まりの低下を招く。
図7は、本実施例によるプラズマ処理方法で、被エッチング材料であるPMMA材料を除去した場合(ドライ現像工程後)の被処理基板の構造およびPS材料からなるマスクパターンを示す斜視図である。ここでは、マイクロ波をパルス状にオンオフ変調し、間欠プラズマによってドライ現像している。ドライ現像におけるエッチング処理では、酸素(O)ガスとアルゴン(Ar)ガスとを含んだ混合ガスを用い、酸素(O)ガスの流量は全混合ガス流量の20%以下とした。
図7に示すように、被エッチング材料であるPMMA材料に対して、間欠プラズマを用いたプラズマ処理によるドライ現像を行った場合、マスクパターンとなるPS材料601の残膜量は十分に確保され、かつパターン上面およびパターン側面の凹凸の発生を防ぐことができる。
これは、連続プラズマを用いたプラズマ処理の場合は、PS材料に入射および吸着される酸素イオン、酸素ラジカルの量、および反応性が高く、エッチングされないまでも、PS材料のパターン上面およびパターン側面の形状に影響を及ぼし、マスクパターンの凹凸を引き起こす。
これに対して、間欠プラズマを用いたプラズマ処理の場合は、PS材料に入射および吸着される酸素イオン、酸素ラジカルの量、および反応性を抑制することができて、PS材料のパターン上面およびパターン側面の形状に及ぼす影響を最小限とし、マスクパターンの凹凸の発生を解消することができる。
酸素(O)ガスの添加量を5%以下にすることで、連続プラズマでも同様に酸素イオン、酸素ラジカルの量、および反応性を抑制することができる。しかし、ドライ現像を実現するためのPMMA材料のエッチングレートが著しく低下する。従って、本実施例のように、酸素(O)ガスの添加量を確保したまま、酸素イオン、酸素ラジカルの量、および反応性を抑制する間欠プラズマの適用が必須となる。
また、PS材料601をマスクパターンとして、被エッチング膜(酸化膜203および多結晶シリコン膜202)をエッチングしても、被エッチング膜からなる回路パターンの寸法に差は生じ難くなり、良好な半導体デバイスの特性を得ることができて、半導体デバイスの歩留まりも向上する。
間欠プラズマを用いたプラズマ処理によるドライ現像では、圧力は0.1Pa以上で100Pa以下の範囲、被処理基板に印加するRFバイアス(バイアス用高周波電力)は0W以上で50W以下の範囲が望ましく、また、PMMA材料およびPS材料はプラズマエッチング耐性が極めて低い膜であるため、RFバイアスは0Wが望ましい。さらに、間欠プラズマにおけるマイクロ波(プラズマ生成用高周波)の出力電力は100W以上で2,000W以下の範囲、繰返し周波数は1Hz以上で100kHz以下の範囲、デューティー(Duty)比は5%以上で90%以下の範囲が望ましい。
図8は、本実施例による間欠プラズマを適用した場合の基板上のイオン電流密度の測定結果の一例を示すグラフ図である。デューティー比を変更したときのイオン電流密度を測定した。
デューティー比を下げていくに従って、イオン電流密度の最高到達値も下がっている。前述したように、PMMA材料およびPS材料はプラズマエッチング耐性が極めて低い膜であるため、間欠プラズマを用いてイオン電流密度を下げてドライ現像を行うことにより、良好な半導体デバイスの特性を得ることができる。
また、プラズマにより発生した紫外光がPMMA材料およびPS材料の中に入射するとPMMA材料およびPS材料が変質し、LERまたはLWRの悪化の要因となる。しかし、パルス変調されたプラズマを用いると紫外光の蓄積が減少できるので、パルス変調されたプラズマを用いることで、LERおよびLWRの悪化を抑制することができる。
本実施例では、PS材料のエッチングレートに対して、PMMA材料のエッチングレートが10倍以上となるドライ現像を適用し、かつマイクロ波をパルス状にオンオフ変調して、間欠プラズマを適用する。これにより、得られるマスクパターンの残膜量の低下、並びにマスクパターンの大きな曲がりおよび表面ラフネスの増大を改善することができる。
また、予めPS材料のパターン上面およびパターン側面に凹凸が形成されるイオン電流密度値を決定しておく。そして、ドライ現像中にイオン電流密度をモニタし、モニタ値が上記イオン電流密度値を超えた場合に、所定の時間範囲で、電磁波発生用電源からエネルギの供給を断ち、処理室の内部のイオンおよびラジカルの生成量を低下させてもよい。これにより、PS材料のパターン表面およびパターン側面に凹凸が形成されないようにすることが可能である。つまり、イオン電流密度のモニタによってイオン量が制御され、イオンおよびラジカルによるPS材料の表面の反応確率を制御することで、ドライ現像によるエッチング形状の高精度化を実現し、半導体デバイスの生産効率を向上できるプラズマ処理方法を提供することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本実施例では、半導体デバイスの製造工程の前工程における各効果を説明したが、これに限定されるものではない。例えば半導体デバイスの製造工程の後工程(配線接続、スーパーコネクト)およびマイクロマシンのエッチング加工技術に適用してもよく、同様の作用効果が得られる。さらに、MEMS(Micro Electro Mechanical Systems)分野(ディスプレイ分野、光スイッチ分野、通信分野、ストレージ分野、センサー分野、イメージャ分野、小型発電機分野、小型燃料電池分野、マイクロプローバ分野、プロセス用ガス制御システム分野、および医学バイオ分野の関係も含む)等でのエッチング加工技術に適用してもよく、同様の作用効果が得られる。
また、本実施例では、マイクロ波ECR放電を利用したドライエッチング装置を用いたプラズマ処理方法について説明したが、これに限定されるものではない。例えば有磁場UHF(Ultra High Frequency)放電、容量結合型放電、誘導結合型放電、マグネトロン放電、表面波励起放電、トランスファー・カップルド放電等を利用したドライエッチング装置を用いてもよく、同様の作用効果が得られる。ただし、ECR放電を用いた場合、主要なプラズマ生成領域と被処理基板との距離の制御性、高解離度のプラズマによる反応性ラジカルの密度増加等によって、より高精度の効果を得ることができることから、より最適な効果を得るためにはECR放電が好ましい。
101 チャンバ
102 被処理基板
103 ウェハ載置電極
104 シャワープレート
105 誘電体窓
106 処理室
107 ガス供給装置
108 導波管
109 電磁波発生用電源
110 磁場発生コイル
111 高密度プラズマ
112 パルス変調回路
113 高周波フィルター
114 直流電源
115 マッチング回路
116 高周波電源(バイアス用高周波電源)
201 シリコン基板
202 多結晶シリコン膜
203 酸化膜
204 PMMA材料
205,401,501,601 PS材料

Claims (8)

  1. (a)基板上に、ポリメタクリル酸とポリスチレンとが化学的に結合したジブロックコポリマーを塗布する工程、
    (b)前記(a)工程の後、前記ジブロックコポリマーを熱処理する工程、
    (c)前記(b)工程の後、前記ポリメタクリル酸を、プラズマを用いたドライ現像により除去して、前記ポリスチレンからなるマスクパターンを形成する工程、
    を有し、
    前記(c)工程の前記ドライ現像において、前記ポリスチレンのエッチングレートに対して、前記ポリメタクリル酸のエッチングレートが10倍以上となるプラズマエッチングが行われる、プラズマ処理方法。
  2. 請求項1記載のプラズマ処理方法において、
    前記ドライ現像では、パルス変調されたプラズマを用いる、プラズマ処理方法。
  3. 請求項2記載のプラズマ処理方法において、
    前記ドライ現像では、酸素ガスを用いる、プラズマ処理方法。
  4. 請求項3記載のプラズマ処理方法において、
    前記ドライ現像では、アルゴンガス、窒素ガス、またはアルゴンガスおよび窒素ガスをさらに用いる、プラズマ処理方法。
  5. 請求項4記載のプラズマ処理方法において、
    前記酸素ガスと前記アルゴンガスとの混合ガスの流量、前記酸素ガスと前記窒素ガスとの混合ガスの流量、または前記酸素ガスと前記アルゴンガスと前記窒素ガスとの混合ガスの流量に対する、前記酸素ガスの流量は20%以下である、プラズマ処理方法。
  6. 請求項1〜5のいずれか1項に記載のプラズマ処理方法において、
    前記ドライ現像で用いるプラズマ放電の圧力は、0.1Pa以上で100Pa以下の範囲である、プラズマ処理方法。
  7. 請求項1〜6のいずれか1項に記載のプラズマ処理方法において、
    前記ドライ現像で用いる基板に供給される高周波電力は、0W以上で50W以下の範囲である、プラズマ処理方法。
  8. 請求項2〜7のいずれか1項に記載のプラズマ処理方法において、
    予め前記ポリスチレンからなるマスクパターンの上面および側面に凹凸が形成されない第1イオン電流密度を求めておき、
    前記パルス変調されたプラズマによる処理中にモニタされる第2イオン電流密度が、前記第1イオン電流密度を超えないように、前記パルス変調のデューティー比を制御する、プラズマ処理方法。
JP2013211346A 2013-10-08 2013-10-08 プラズマ処理方法 Active JP6158027B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013211346A JP6158027B2 (ja) 2013-10-08 2013-10-08 プラズマ処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013211346A JP6158027B2 (ja) 2013-10-08 2013-10-08 プラズマ処理方法

Publications (2)

Publication Number Publication Date
JP2015076490A true JP2015076490A (ja) 2015-04-20
JP6158027B2 JP6158027B2 (ja) 2017-07-05

Family

ID=53001121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013211346A Active JP6158027B2 (ja) 2013-10-08 2013-10-08 プラズマ処理方法

Country Status (1)

Country Link
JP (1) JP6158027B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021161368A1 (ja) * 2020-02-10 2021-08-19

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005072518A (ja) * 2003-08-28 2005-03-17 Hitachi Ltd 半導体装置の製造方法およびその装置
JP2011080087A (ja) * 2010-12-27 2011-04-21 Panasonic Corp ブロックコポリマーの自己組織化促進方法及びそれを用いたブロックコポリマーの自己組織化パターン形成方法
JP2012059802A (ja) * 2010-09-07 2012-03-22 Toshiba Corp パターン形成方法
JP2012219236A (ja) * 2011-04-13 2012-11-12 Tokyo Ohka Kogyo Co Ltd 相分離構造を有する層を表面に備える基板の製造方法
JP2013149915A (ja) * 2012-01-23 2013-08-01 Tokyo Electron Ltd エッチング方法及びエッチング装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005072518A (ja) * 2003-08-28 2005-03-17 Hitachi Ltd 半導体装置の製造方法およびその装置
JP2012059802A (ja) * 2010-09-07 2012-03-22 Toshiba Corp パターン形成方法
JP2011080087A (ja) * 2010-12-27 2011-04-21 Panasonic Corp ブロックコポリマーの自己組織化促進方法及びそれを用いたブロックコポリマーの自己組織化パターン形成方法
JP2012219236A (ja) * 2011-04-13 2012-11-12 Tokyo Ohka Kogyo Co Ltd 相分離構造を有する層を表面に備える基板の製造方法
JP2013149915A (ja) * 2012-01-23 2013-08-01 Tokyo Electron Ltd エッチング方法及びエッチング装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021161368A1 (ja) * 2020-02-10 2021-08-19
WO2021161368A1 (ja) * 2020-02-10 2021-08-19 株式会社日立ハイテク プラズマ処理方法
CN113544823A (zh) * 2020-02-10 2021-10-22 株式会社日立高新技术 等离子处理方法
JP7075537B2 (ja) 2020-02-10 2022-05-25 株式会社日立ハイテク プラズマ処理方法
US11887814B2 (en) 2020-02-10 2024-01-30 Hitachi High-Tech Corporation Plasma processing method
CN113544823B (zh) * 2020-02-10 2024-04-12 株式会社日立高新技术 等离子处理方法

Also Published As

Publication number Publication date
JP6158027B2 (ja) 2017-07-05

Similar Documents

Publication Publication Date Title
JP5108489B2 (ja) プラズマ処理方法
KR102510737B1 (ko) 원자층 에칭 방법
US9337020B2 (en) Resist mask processing method using hydrogen containing plasma
US20120208369A1 (en) Method of Etching Features in Silicon Nitride Films
JP2011192664A (ja) プラズマエッチング方法及びプラズマエッチング装置
JP6488150B2 (ja) プラズマ処理装置およびプラズマ処理方法
KR102328025B1 (ko) 서브-해상도 스케일들로 상이한 임계 치수들을 패터닝하기 위한 방법
US6797112B2 (en) Plasma treatment apparatus and method of producing semiconductor device using the apparatus
JP6158027B2 (ja) プラズマ処理方法
KR20210110657A (ko) 플라스마 처리 방법
JP6579786B2 (ja) プラズマエッチング方法
US10170329B2 (en) Spacer formation for self-aligned multi-patterning technique
TWI783362B (zh) 電漿處理方法
JP6329857B2 (ja) プラズマ処理方法
JP2012169390A (ja) プラズマ処理方法
JP6253477B2 (ja) プラズマ処理方法
JP4399310B2 (ja) ドライエッチング方法並びにマイクロレンズアレイ及びその作製方法
JP5063535B2 (ja) プラズマ処理方法
JP2007103622A (ja) プラズマ処理方法および装置
JP2013243271A (ja) ドライエッチング方法
JP2006080375A (ja) 半導体集積装置製造用のプラズマ処理方法
CN104037119A (zh) 半导体结构的形成方法
JP2012023162A (ja) 半導体製造装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160314

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170607

R150 Certificate of patent or registration of utility model

Ref document number: 6158027

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350