CN113544823B - 等离子处理方法 - Google Patents

等离子处理方法 Download PDF

Info

Publication number
CN113544823B
CN113544823B CN202080004046.4A CN202080004046A CN113544823B CN 113544823 B CN113544823 B CN 113544823B CN 202080004046 A CN202080004046 A CN 202080004046A CN 113544823 B CN113544823 B CN 113544823B
Authority
CN
China
Prior art keywords
etching
gas
mask
power supply
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080004046.4A
Other languages
English (en)
Other versions
CN113544823A (zh
Inventor
药师寺守
桑原谦一
谷山雅章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp filed Critical Hitachi High Technologies Corp
Publication of CN113544823A publication Critical patent/CN113544823A/zh
Application granted granted Critical
Publication of CN113544823B publication Critical patent/CN113544823B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32146—Amplitude modulation, includes pulsing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32266—Means for controlling power transmitted to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32311—Circuits specially adapted for controlling the microwave discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0272—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers for lift-off processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Plasma Technology (AREA)

Abstract

提供能使被蚀刻件相对于掩模件的蚀刻选择比提升且能减低掩模图案侧壁的粗糙度的等离子处理方法。对于被蚀刻件使沉积膜选择性地沉积在掩模件的等离子处理方法控制蚀刻参数，使得所述掩模件的培育时间比所述被蚀刻件的培育时间短。

Description

等离子处理方法
技术领域
本发明涉及等离子处理方法。
背景技术
在半导体器件的制造工序、MEMS(Micro Electro Mechanical Systems，微机电系统)等器件的制造工序中，谋求应对半导体装置等中所含的零件的微细化、集成化。例如，在集成电路、MEMS系统中，进一步推进结构物的纳米级化。
通常，在半导体器件的制造工序中，为了成形微细图案而使用光刻技术。该技术是如下那样的技术：在形成于半导体基板上的层叠化的薄膜上涂布光刻胶材料，通过用曝光装置照射紫外线等来在光刻胶材料转印光掩模的电路图案，进而进行显影处理来形成光刻胶的微细图案。之后，将光刻胶图案用作蚀刻掩模，通过实施利用了等离子的蚀刻处理，来选择性地除去薄膜，从而能将与光掩模同样的图案实现为立体物。
近年来，为了应对LSI(Large Scale Integration，大规模集成)的微细化的加速，在曝光装置所进行的图案的转印工艺中，不断推进曝光装置的分辨率提升。一般，为了推进微细化，需要改善由曝光波长(λ)、镜头数值孔径(NA)、抗蚀剂性能、转印工艺决定的工艺常数(k1)。最近，实施ArF激光(波长193nm)的采用而带来的曝光波长的短波长化、液浸曝光技术所带来的NA的改善。
进而，还采用双重图案形成技术，将电路图案的掩模分割成2片掩模，扩大曝光图案的最小间距，改善k1。关于双重图案形成技术，关于曝光、显影提出种种方法。例如有持续曝光而进行1次的2重曝光法、在第1次曝光后实施蚀刻处理并在之后进行第2次曝光的方法、在图案形成后成膜间隔物并将该间隔物作为掩模图案的自匹配法等。
但在如这些那样使用多次进行曝光的技术的情况下，产生工序数的增加、产出的降低、制造成本的增大这样的课题。因此，还开始采用基于利用波长13.5nm的极紫外线的EUV(Extreme ultraviolet，极紫外)光刻技术、利用自组织材料的DSA(Directed selfassembly，定向自组装)光刻技术的图案形成方法。
EUV光刻技术由于能通过使用波长13.5nm的极紫外线来在1次的曝光达成比20nm半间距更细的分辨率，因此不断作为担负ArF液浸光刻的下一代的曝光技术而采用。在EUV光刻技术中，由于使用极端的短波长，因此最大的益处是，通过瑞利(Rayleigh)式，即使是低的NA，也能得到高的分辨率。
理论上，在NA＝0.25下能得到线宽22～32nm这样的分辨率，在NA＝0.35下能得到线宽16nm这样的分辨率，若是NA＝0.4以上的情况，就能得到线宽比10nm更细这样的分辨率，因此EUV光刻技术作为超微细图案曝光技术而期待高涨。EUV光刻技术中所用的抗蚀剂(以下称作“EUV抗蚀剂”)一般采用在例如含Si材料的反射防止膜即SiARC(Silicon AntiReflection Coating，硅抗反射涂层)上、或者在以羟基倍半硅氧烷为基材的SOG(Spin onGlass，旋涂玻璃)上进行图案形成的结构。
另一方面，DSA光刻技术不需要特别的曝光装置，利用材料自身的相分离来进行图案形成。作为自组织材料，标准地使用包含亲水性以及疏水性聚合物的双嵌段聚合物，作为代表的材料，有聚苯乙烯(以下略作“PS”)与聚甲基丙烯酸(以下略作“PMMA”)的双嵌段聚合物。DSA光刻技术的图案形成形成工艺仅是涂布双嵌段聚合物前的引导图案作成和中性膜(以下略作“NUL”)的形成、涂布后的烤干，极其简单。
利用DSA光刻技术的图案形成由于是在图案形成后用等离子对PMMA进行干式蚀刻并进行显影，因此也称作干式显影工艺，之后，将通过PMMA蚀刻而形成的PS作为掩模件，对作为被蚀刻件的NUL进行蚀刻。
如此地，作为通过EUV光刻技术以及DSA光刻技术而图案形成的掩模的特征，能举出掩模高度非常低的薄膜。在EUV光刻技术的情况下，鉴于抗蚀剂的图像解析性、显影时的图案倒塌等，一般掩模高度成为30nm以下。另一方面，在DSA光刻技术的情况下，一般掩模高度也成为与间距宽度(PS宽度+PMMA宽度)相同的30nm以下。
如此地，在掩模高度非常低的薄膜的掩模的情况下，对掩模件选择性地蚀刻被蚀刻膜是非常重要的。另外，伴随微细化，图案边缘的粗糙度减低变得重要，特别谋求线图案上的LER(Line Edge Roughness：线端的凹凸)、和LWR(Line Width Roughness：线宽的凹凸)减低。
其理由在于，栅极图案的宽度即栅极长度给晶体管性能带来较大影响。具体地，比晶体管宽度Wg周期短的LWR会由于引起局部栅极长度变短的短沟道效应而漏电流增加，阈值电压降低。另一方面，比晶体管宽度Wg周期长的LWR会引起跨越多个晶体管的栅极长度的摇摆，成为晶体管性能的偏差的原因。
如此地，近年来，伴随半导体器件的微细化、结构的复杂化以及材料的多样化，谋求进一步的掩模件与被蚀刻件的蚀刻选择比的提升和粗糙度减低。作为提升蚀刻选择比的技术，例如在专利文献1中公开了使用能使包含与掩模件同样成分的沉积膜生成的气体来提升掩模件与被蚀刻件的选择比的方法。
现有技术文献
专利文献
专利文献1：JP特开2013-118359号公报
发明内容
发明要解决的课题
根据专利文献1的技术，在作为掩模件与被蚀刻件的组合，掩模件为SiO且被蚀刻件为SiN、或者掩模件为TaN或WN且被蚀刻件为Poly-Si、或者掩模件为Poly-Si且被蚀刻件为SiN的情况下，通过选定在掩模件上生成包含与掩模件同样的成分的沉积膜且一方的被蚀刻件蚀刻进展的气体并使用，能使被蚀刻件相对于掩模件的蚀刻选择比提升。
在上述那样受到限制的掩模件与被蚀刻件的组合的情况下，通过选择所使用的气体，能进行上述那样的选择性蚀刻。但近年来，伴随材料的多样化、结构的复杂化，产生了以下情况：生成包含与掩模件同样成分的沉积膜且一方的被蚀刻件蚀刻进展的气体的选定非常困难。
在使蚀刻选择比提升的情况下，理想的是，在掩模件上生成沉积膜且在被蚀刻件中蚀刻进展，但是，只要在掩模件上生成沉积膜且在被蚀刻件上不生成沉积膜，就已经足够。这是因为，只要选择性地仅在掩模件上生成沉积膜，结果掩模的高度就会增加，在下一工序中的被蚀刻件的蚀刻时，即使被蚀刻件的选择比低，也能充分确保掩模高度的剩余量。
在EUV光刻技术的情况下，如前述那样，一般是在SiARC、SOG上对EUV抗蚀剂进行图案形成的结构，将EUV抗蚀剂作为掩模件来对作为被蚀刻件的SiARC或SOG进行蚀刻。但有如下课题：基于专利文献1的技术的生成包含与作为掩模件的抗蚀剂同样的成分的沉积膜且在作为被蚀刻件的SiARC或SOG上蚀刻进展或不生成沉积膜的气体的选定是非常困难的。
另一方面，在DSA光刻技术的情况下，在PS、PMMA以及NUL的膜结构中，组成仅有微小的差异。特别地，NUL例如如约50％PMMA和约50％PS的双嵌段聚合物等那样成为中性膜的膜结构，组成仅有更加微小的差异。在DSA光刻技术的情况下，如前述那样，以PS为掩模件来对作为被蚀刻件的PMMA或NUL进行蚀刻。但有如下课题：基于专利文献1的技术的生成包含与作为掩模件的PS同样的成分的沉积膜且在作为被蚀刻件的PMMA或NUL上蚀刻进展或不生成沉积膜的气体的选定是非常困难的。
因而，在将用EUV光刻技术以及DSA光刻技术形成的图案作为掩模件来对被蚀刻件进行蚀刻的情况下，需要不依赖于气体来使选择比提升的技术。另外，作为EUV光刻技术以及DSA光刻技术的重要的课题，对LER和LWR粗糙度减低进行提升，但在专利文献1中，关于粗糙度减低并未提及，未研讨其对策。因此，伴随材料的多样化、结构的复杂化而谋求不依赖于气体地使选择比提升、且使粗糙度减低的技术。
本发明鉴于该问题而提出，其目的在于，提供能使被蚀刻件相对于掩模件的蚀刻选择比提升且能减低掩模图案侧壁的粗糙度的等离子处理方法。
用于解决课题的手段
为了解决上述课题，代表性的本发明所涉及的等离子处理方法之一通过如下方案达成：在对于被蚀刻件使沉积膜选择性地沉积在掩模件的等离子处理方法中，控制蚀刻参数，使得所述掩模件的培育时间比所述被蚀刻件的培育时间短。
发明的效果
根据本发明，提供能使被蚀刻件相对于掩模件的蚀刻选择比提升且能减低掩模图案侧壁的粗糙度的等离子处理方法。
上述以外的课题、结构以及效果会通过以下的实施方式的说明得以明确。
附图说明
图1是表示运用在本发明中的微波等离子蚀刻装置的结构的图。
图2是表示将以EUV光刻形成的抗蚀剂作为掩模件的情况下的蚀刻进展过程的图。
图3是表示EUV抗蚀剂蚀刻速度、SiARC蚀刻速度以及选择比的图。
图4是表示EUV抗蚀剂宽度以及LWR值的图。
图5是表示成为实施例的蚀刻参数调整过程的图。
图6是表示成为实施例1的条件调整过程的第一阶段的微波电源功率依赖性的图。
图7是表示成为实施例1的条件调整过程的第二阶段的高频偏置电源功率依赖性的图。
图8是表示成为实施例1的条件调整过程的第三阶段的EUV抗蚀剂上以及SiARC上的沉积膜的沉积速度的图。
图9是表示能从图8的结果推测的EUV抗蚀剂以及SiARC的沉积膜的沉积量的推移、以及这时微波电源功率和高频偏置电源功率输出的推移的图。
图10是提出图9所示的沉积膜的沉积量推移的时间0～0.5msec来表示实施例1的培育(incubation)时间的说明的图。
图11是表示用DSA光刻形成的情况下的蚀刻进展过程的图。
图12是表示PS蚀刻速度、NUL蚀刻速度以及选择比的图。
图13是表示PS宽度以及LWR值的图。
具体实施方式
参考附图来说明本发明的各实施方式。
在本实施方式中，作为不依赖于气体地提升选择比且减低粗糙度的技术，着眼于即使是掩模件与被蚀刻件结构的微小的差异也会产生的培育时间(incubation time)的差，对形成于各个表面的沉积膜的膜厚进行控制。所谓培育时间，是从成膜开始起，产生的成膜种扩大到临界核的大小而作为膜出现为止的时间。另外，该时间即使是掩模件和被蚀刻件的膜结构中组成仅有微小差异的情况，也发生变化。即，能够通过利用培育时间的差来选择性地使沉积膜沉积。
在本实施方式中，在对于被蚀刻件使沉积膜选择性地沉积在掩模件的等离子处理方法中，控制等离子蚀刻参数(也仅称作蚀刻参数)，以使所述掩模件的培育时间比所述被蚀刻件的培育时间短。
另外，在对于被蚀刻件使沉积膜选择性地沉积在掩模件的等离子处理方法中，优选控制等离子蚀刻参数，使得所述掩模件的培育时间比所述被蚀刻件的培育时间短，且不使沉积膜沉积在被蚀刻件。
进而，在对于被蚀刻件使沉积膜选择性地沉积在掩模件的等离子处理方法中，优选控制等离子蚀刻参数，使得所述掩模件的培育时间比所述被蚀刻件的培育时间短，且不使沉积膜在被蚀刻件沉积地使得蚀刻进展。
在图1示出本发明的一实施方式所涉及的ECR(Electron Cyclotron Resonance，电子回旋共振)方式的微波等离子蚀刻装置(以下也称作“等离子处理装置”)的概略截面图。在该微波等离子蚀刻装置中，在上部开放的真空容器101的上部配置用于对真空容器101内提供蚀刻气体的簇射板102(例如石英制)、和电介质窗103(例如石英制)，通过将真空容器101密封，来形成作为等离子处理室的处理室104。在簇射板102连接用于流过蚀刻气体的气体提供装置105。
另外，在真空容器101经由排气用开闭阀117以及排气速度可变阀118而连接真空排气装置106。处理室104内，通过将排气用开闭阀117设为开，驱动真空排气装置106而被减压，成为从大气压被减压的真空状态。处理室104内的压力通过排气速度可变阀118调整成所期望的压力。
蚀刻气体从气体提供装置105经由簇射板102被提供到处理室104内，经由排气速度可变阀118而被真空排气装置106排气。
另外，与簇射板102对置地在真空容器101的下部设置作为样品台的样品载置用电极111。为了将用于生成等离子的第一高频电力提供到处理室104，在电介质窗103的上方设置传输电磁波的波导管107。使向波导管107传输的电磁波从作为微波电源的电磁波产生用电源109经由匹配器119振荡。在电磁波产生用电源109安装脉冲产生组件121，由此能对微波用能任意设定的重复频率来脉冲调制。对电磁波的频率并没有特别限定，在本实施方式中使用2.45GHz的微波。
在处理室104的外部设置生成磁场的磁场生成线圈110，通过电磁波产生用电源109振荡的电磁波通过与由磁场生成线圈110生成的磁场的相互作用来在处理室104内生成高密度等离子，对配置于作为样品台的样品载置用电极111上的作为样品的晶片112实施蚀刻处理。
由于簇射板102、样品载置用电极111、磁场生成线圈110、排气用开闭阀117、排气速度可变阀118以及晶片112相对于处理室104的中心轴上同轴配置，由蚀刻气体的流、等离子生成的自由基以及离子，进而由蚀刻生成的反应生成物相对于晶片112同轴地被提供并被排气。该同轴配置使蚀刻速率、蚀刻形状的晶片面内均匀性接近于轴对称，有使晶片处理的均匀性提升的效果。
样品载置用电极111，其电极表面用热喷涂膜(未图示)被覆，经由高频滤波器11连接直流电源116。进而，在样品载置用电极111经由匹配电路113连接高频偏置电源114。在高频偏置电源114连接脉冲产生组件121，能将被时间调制的第二高频电力选择性地提供到样品载置用电极111。高频偏置的频率并没有特别限定，在本实施方式中使用400kHz的高频偏置。
控制上述的ECR微波等离子蚀刻装置的控制部120通过输入单元(未图示)来控制包含电磁波产生用电源109、高频偏置电源114、脉冲产生组件121的脉冲的导通(ON)关断(OFF)定时的重复频率、占空比、用于实施蚀刻的气体流量、处理压力、微波电力、高频偏置电力、线圈电流、脉冲的导通时间、关断时间等蚀刻参数。
所谓占空比，是导通期间相对于脉冲的1周期的比例。在本实施方式中，脉冲的重复频率能变更到5Hz～10kHz，占空比能变更到1％～90％。另外，时间调制的设定还能用导通时间、关断时间来进行。接下来，在以下说明使用了利用上述的微波等离子蚀刻装置的本实施方式的各实施例。
[实施例1]
在图2示出将用EUV光刻形成的抗蚀剂作为掩模件的情况下的蚀刻进展过程。在本实施例中，使用在成膜在OPL(Organic Planarization Layer：有机平坦化层)201上的SiARC202上图案形成了EUV抗蚀剂203的结构的样品，但也可以使用在成膜在SOC(Spin OnCarbon，自旋碳)上的SOG上图案形成了EUV抗蚀剂的结构的样品等。
将掩模件设为EUV抗蚀剂203且将被蚀刻件设为SiARC202的蚀刻向图2所示的箭头的方向进展，分别示出(a)蚀刻前、(b)蚀刻中、(c)蚀刻后的状态。这时，例如在EUV抗蚀剂203和SiARC202的膜厚相同的情况下，由于若蚀刻中的选择比不是至少1以上，图案宽度尺寸就会缩小，期望使蚀刻中的选择比更高，或者使沉积膜选择性地沉积在EUV抗蚀剂203上，加厚和掩模件合起来的膜厚。
在此，所谓SiARC202相对于EUV抗蚀剂203的蚀刻选择比，是用SiARC202的蚀刻速度除以EUV抗蚀剂203的蚀刻速度的值。另外，在EUV抗蚀剂203的膜厚比SiARC202的膜厚薄的情况下，期望使用更高的选择比，或者使更厚的膜厚的沉积膜选择性地沉积在EUV抗蚀剂203上，使与掩模件合起来的膜厚更厚。
另一方面，为了减低蚀刻前的EUV抗蚀剂203的侧壁的粗糙度在SiARC202的蚀刻中向SiARC202的侧壁转印，期望通过使沉积膜选择性地沉积在EUV抗蚀剂203的侧壁来减低粗糙度。因而，为了使SiARC202相对于EUV抗蚀剂203的蚀刻选择比比现有技术更加提升，且减低粗糙度，需要使沉积膜选择性地沉积在EUV抗蚀剂203的上表面和侧壁。
这时，若使沉积膜沉积在作为被蚀刻件的SiARC202的上表面，就会阻碍蚀刻，在SiARC202的上表面不使沉积膜沉积，或不使蚀刻进展。
使用包含表1所示那样的Ar气体、N2气体、CH4气体的混合气体和气体压力、以及微波电源功率、重复频率和占空比、进而高频偏置电源功率、重复频率和占空比的条件，来进行蚀刻。
【表1】
Ar气体 50sccm
N2气体 100sccm
CH4气体 2sccm
气体压力 1.5Pa
微波电源功率 800W
微波电源重复频率 1kHz
微波电源占空比 50％
高频偏置电源功率 20W
高频偏置电源重复频率 1kHz
高频偏置电源占空比 20％
另外，在本实施例的条件和比较例的条件下，分别对图2所示的蚀刻前的样品进行蚀刻。之后，将样品劈开，用SEM(Scanning Electron Microscope，扫描电子显微镜)对该截面进行观察测长，对蚀刻速度、蚀刻选择比和EUV抗蚀剂宽度进行比较研讨。另外，通过从样品正上方进行SEM观察、测长，来对LWR粗糙度值进行比较研讨。
在图3示出蚀刻速度以及蚀刻选择比。如图3所示那样，在比较例的条件下，SiARC相对于EUV抗蚀剂的蚀刻选择比是2，示出1以上的值，但由于EUV抗蚀剂的蚀刻速度和SiARC的蚀刻速度为正，因此EUV抗蚀剂以及SiARC的蚀刻都进展。
另一方面，在本实施例的条件中，虽然SiARC的蚀刻速度比比较例的条件低，但EUV抗蚀剂的蚀刻速度成为负的值，示出在EUV抗蚀剂上形成沉积膜。因此，在本实施例的条件中，SiARC相对于EUV抗蚀剂的选择比成为无限大。
接下来，在图4示出EUV抗蚀剂宽度以及LWR值。若将蚀刻前和比较例的条件进行比较，则比较例的条件是EUV抗蚀剂宽度通过蚀刻而变细若干，LWR值也减低若干。即，通过蚀刻而在EUV抗蚀剂的横向上蚀刻进展，LWR值减低若干。
另一方面，在本实施例的条件中，EUV抗蚀剂宽度变粗2nm程度，LWR值大幅减低为30％程度。据此，在本实施例的条件中，示出通过在EUV抗蚀剂侧壁也形成沉积膜，LWR值大幅减低。如此地，在本实施例中，通过比较例的条件，能使SiARC相对于EUV抗蚀剂的蚀刻选择比大幅提升，且能使LWR值也大幅减低。
接下来，说明成为本实施例的条件为止的条件调整过程以及机制。在本实施例中，使用包含表1所示那样的Ar气体、N2气体和CH4气体的混合气体。
在本实施例中，稀释气体使用Ar气体，但也可以使用一般用作稀释气体的He、Ne、Kr、Xe、H2等。另外，作为使沉积膜形成的气体而使用CH4气体和N2气体，但根据成为对象的掩模件以及被蚀刻件、和后述的条件调整过程，也可以使用作为包含碳C的气体的C2H2、C2H4、CHF3、CH3F、CH2F2等，还可以使用作为包含氮N的气体的BN、NF3、NCl3、NBr3等。
在图5示出条件调整过程。在条件调整过程的第一阶段，调整微波电源功率。这时，如图5中注记的那样，微波电源功率不重复，且气体的组合以及气体压力使沉积膜在掩模件以及被蚀刻件的两材料都沉积即可，因此，高频偏置电源功率为了抑制离子引起的溅射蚀刻而设为0W。
在此，根据气体流量、气体压力以及微波电源功率而沉积膜的膜厚发生变动，例如成为实施例1的条件调整过程的第一阶段采用使沉积膜的膜厚成为0～2nm程度的条件。
在图6中示出成为实施例1的条件调整过程的第一阶段的微波电源功率依赖性。在此，将微波电源功率设为800W，以使EUV抗蚀剂上以及SiARC上的沉积膜的沉积速度成为0～2nm/min。
接下来，在条件调整过程的第二阶段，调整高频偏置电源功率。这时，如图5注记的那样，高频偏置电源功率不重复，且微波电源功率设为与第一阶段相同，成为实施例1的条件调整过程的第二阶段采用沉积膜的沉积速度为负的侧、即成为蚀刻进展的0～-2nm/min程度的条件。
在图7示出成为实施例1的条件调整过程的第二阶段的高频偏置电源功率依赖性。在此，将高频偏置电源功率设为20W，使得EUV抗蚀剂上以及SiARC上的沉积膜的沉积速度成为0～-2nm/min。
在直到成为实施例1的条件调整过程的第二阶段为止，作为重要的事项，将沉积膜的沉积速度以0nm/min为中心，通过调整微波电源功率，来决定与正侧即沉积膜沉积侧对称的条件，通过调整高频偏置电源功率来决定与负侧即被蚀刻侧对称的条件。由此接下来叙述的第三阶段中调整的微波重复频率以及微波电源占空比、和高频偏置电源重复频率以及高频偏置电源占空比，EUV抗蚀剂上以及SiARC上的沉积膜的沉积速度能在±2nm/min的范围内调整。
接下来，在成为实施例1的条件调整过程的第三阶段(调整阶段)，在EUV抗蚀剂上的沉积膜的沉积速度为正的侧即沉积膜沉积的侧，另一方面，在SiARC上的沉积膜的沉积速度为0nm/min或为负的侧即不使沉积膜沉积且蚀刻不进展或者蚀刻进展的侧，调整作为等离子蚀刻参数的微波电源重复频率以及微波电源占空比、和高频偏置电源重复频率以及高频偏置电源占空比。即，蚀刻参数的控制具有：通过被脉冲调制的第一高频电力生成等离子的工序；和对样品台提供被脉冲调制的第二高频电力的工序。在该情况下，调制第一高频电力的脉冲的周期和调制所述第二高频电力的脉冲的周期相等，调制所述第一高频电力的脉冲的占空比优选比调制所述第二高频电力的脉冲的占空比大。
在图8示出成为实施例1的条件调整过程的第三阶段的EUV抗蚀剂上以及SiARC上的沉积膜的沉积速度。通过将微波重复频率设为1kHz，将微波电源占空比设为50％，将高频偏置电源重复频率设为1kHz，将高频偏置电源占空比设为20％，能使EUV抗蚀剂上的沉积膜的沉积速度为1.5nm/min，使SiARC上的沉积膜的沉积速度为-0.2nm/min。
在图9示出能根据图8的结果推测的EUV抗蚀剂以及SiARC的沉积膜的沉积量的推移、以及这时的微波电源功率和高频偏置电源功率输出的推移。由于微波电源功率以及高频偏置电源功率的重复频率是1kHz，按1msec成为1周期，成为与各个占空比的比率相应的量的输出开启时间。
在微波电源功率关闭时，由于不生成等离子，因此沉积膜的沉积或蚀刻不进展。另外，在高频偏置电源功率输出开启时，由于沉积速度成为蚀刻速度以下，因此不使沉积膜沉积，且成为蚀刻不进展或者蚀刻进展的侧。因此，EUV抗蚀剂上以及SiARC上的沉积膜的沉积量推移分别顺着图9所示的点线。
在此，在图10提取图9所示的沉积膜的沉积量推移的时间0～0.5msec，来说明实施例1的培育时间。在EUV抗蚀剂上沉积的沉积膜的培育时间成为到开始沉积为止的时间、即，到图表取正的倾斜度为止的时间。另一方面，在SiARC上沉积的沉积膜的培育时间成为除了图表横轴所示的0.5msec的期间以外进一步重复的时间。即，可以说，EUV抗蚀剂上的沉积膜的培育时间变得比在SiARC上沉积的沉积膜的培育时间短。
因而，通过调整等离子蚀刻参数、即微波电源重复频率以及微波电源占空比、和高频偏置电源重复频率以及高频偏置电源占空比，能使作为掩模件的EUV抗蚀剂上的沉积膜的培育时间比在作为被蚀刻件的SiARC上沉积的沉积膜的培育时间短。另外，为了得到所期望的培育时间，调整微波电源重复频率以及微波电源占空比、和高频偏置电源重复频率以及高频偏置电源占空比当中的至少1个值即足够。该调整能够在图1所示的微波等离子蚀刻装置中由控制部120进行。
在实施例1中，表1所示那样的微波电源以及高频偏置电源条件最佳。但根据成为对象的掩模件以及被蚀刻件，期望适宜选择微波电源功率以及高频偏置电源功率、微波电源重复频率以及高频偏置电源重复频率、微波电源占空比以及高频偏置占空比，通过图5的调整过程进行调整，来求取最佳的条件。
[实施例2]
在图11示出用DSA光刻技术形成的情况的蚀刻进展过程。在本实施例中，使用在成膜在SiN111上的NUL112上图案形成PMMA113以及PS114的结构的样品。
首先，将PS作为掩模件来对作为被蚀刻件的PMMA进行蚀刻，形成PS掩模图案。接着，将形成的PS作为掩模图案来对NUL进行蚀刻。蚀刻以图11所示的箭头的方向进展，分别表示(a)蚀刻前、(b)PMMA蚀刻后、(c)NUL蚀刻后的状态。
在本实施例中，对运用于NUL蚀刻的情况进行说明。蚀刻使用表2所示那样的包含Ar气体、N2气体、CH4气体的混合气体和气体压力、以及微波电源功率、重复频率和占空比、进而高频偏置电源功率、重复频率和占空比的条件来进行。在本实施例的条件和比较例的条件下，对图11所示的PMMA蚀刻后的样品分别进行蚀刻。
【表2】
Ar气体 300sccm
N2气体 30sccm
CH4气体 10sccm
气体压力 3.5Pa
微波电源功率 800W
微波电源重复频率 1kHz
微波电源占空比 50％
高频偏置电源功率 50W
高频偏置电源重复频率 1kHz
高频偏置电源占空比 50％
之后，将样品劈开，对其截面通过SEM(Scanning Electron Microscope，扫描电子显微镜)进行观察测长，对蚀刻速度、蚀刻选择比和PS宽度进行比较研讨。另外，通过从样品正上方进行SEM观察、测长来对LWR粗糙度值进行比较研讨。
在图12示出蚀刻速度以及蚀刻选择比。如图12所示那样，在比较例的条件下，NUL相对于PS的蚀刻选择比是1.5，示出1以上的值，但由于PS的蚀刻速度和NUL的蚀刻速度是正的，因此PS以及NUL的蚀刻发生进展。
另一方面，在本实施例的条件中，NUL的蚀刻速度虽然比比较例的条件低，但PS的蚀刻速度成为负的值，示出在PS上形成沉积膜。因此，在本实施例的条件中，NUL相对于PS的选择比成为无限大。
接下来，在图13示出PS宽度以及LWR值。若比较PMMA蚀刻后和比较例的条件，则比较例的条件下，PS宽度通过蚀刻而变细若干，LWR值也减低若干。即，可知，通过蚀刻而在EUV抗蚀剂的横向上蚀刻进展，由此LWR值减低若干。
另一方面，在本实施例的条件中，PS宽度变粗2nm程度，LWR值大幅减低为60％程度。据此，在本实施例的条件中，示出通过在PS侧壁也形成沉积膜而LWR值大幅减低。如此地，在本实施例中，与比较例的条件相比，能使NUL相对于PS的蚀刻选择比大幅提升，且LWR值也能大幅减低。另外，成为本实施例条件为止的条件调整过程遵循图5来实施。
在本实施方式中，对利用微波的ECR(Electron Cyclotron Resonance，电子回旋共振)方式的微波等离子蚀刻装置中的运用例进行了说明，但并不限定于此。也可以运用在利用了电容耦合型、感应耦合型的等离子生成手段的等离子蚀刻装置。另外，蚀刻参数的控制优选使用氩气体、氮气体与甲烷气体的混合气体来进行。
另外，在本实施方式中，在蚀刻装置的处理室内形成沉积膜后，接着在同处理室内实施蚀刻处理，但作为半导体器件的制造工序中一般使用的沉积膜的形成手法，有利用蒸镀法、溅射法、气相生长法、ALD(Atomic Layer Deposition，原子层沉积)法等的成膜装置。在使用这些成膜装置且遵循本实施方式来实施沉积膜的形成的情况下，需要用于从成膜装置的处理室向蚀刻装置的处理室、或从蚀刻装置的处理室向成膜装置的处理室运送晶片的时间，产出会降低。另外，在成膜装置的处理室和蚀刻装置的处理室未以真空运送路径连接的情况下，由于在运送时晶片暴露于大气，因此成膜后或蚀刻后的图案表面与大气中的成分(氮、氧等)反应而引起膜质的劣化，会阻碍之后的处理。进而，在基于本实施方式中所用的EUV以及DSA光刻技术的微细掩模图案侧壁形成沉积膜的情况下，认为利用ALD法的ALD装置是适合的，由于在ALD法的原理上，在与在图案侧壁形成沉积膜的同时，会在图案底面也形成沉积膜，因此会阻碍之后的蚀刻处理。因而，可以说，本实施方式所示的在蚀刻装置的处理室内实施沉积膜的形成和蚀刻处理的方法最佳。
如上述那样，本实施方式的等离子蚀刻方法由于对于被蚀刻件使沉积膜选择性地沉积在掩模件，因此控制等离子蚀刻参数，以使沉积在掩模件上的沉积膜的培育时间比在被蚀刻件上沉积的沉积膜的培育时间短。因此，能使被蚀刻件相对于掩模件的蚀刻选择比与比较例的技术相比大幅提升，且掩模图案侧壁的粗糙度也能大幅减低。
附图标记的说明
101…真空容器、
102…簇射板、
103…电介质窗、
104 处理室、
105…气体提供装置、
106…真空排气装置、
107…波导管、
109…电磁波产生用电源、
110…磁场生成线圈、
111…样品载置用电极、
112…晶片、
113…匹配电路、
114…高频偏置电源、
115…高频滤波器、
116…直流电源、
117…排气用开闭阀、
118…排气速度可变阀、
119…匹配器、
120…控制部、
121…脉冲产生组件。

Claims (8)

1.一种等离子处理方法，对于被蚀刻件使沉积膜选择性地沉积在掩模件，所述等离子处理方法的特征在于，
控制蚀刻参数，使得所述掩模件的培育时间比所述被蚀刻件的培育时间短，且使用使沉积膜在所述被蚀刻件及所述掩模件上沉积的气体。
2.根据权利要求1所述的等离子处理方法，其特征在于，
所述蚀刻参数的控制具有如下工序：
通过被脉冲调制的第一高频电力来生成等离子；和
对载置成膜了所述被蚀刻件的样品的样品台提供被脉冲调制的第二高频电力。
3.根据权利要求1所述的等离子处理方法，其特征在于，
将所述掩模件设为EUV抗蚀剂，将所述被蚀刻件设为SiARC。
4.根据权利要求1所述的等离子处理方法，其特征在于，
将所述掩模件设为PS，将所述被蚀刻件设为PMMA。
5.根据权利要求1所述的等离子处理方法，其特征在于，
所述气体为氩气体、氮气体与甲烷气体的混合气体。
6.根据权利要求2所述的等离子处理方法，其特征在于，
所述气体为氩气体、氮气体与甲烷气体的混合气体。
7.根据权利要求2所述的等离子处理方法，其特征在于，
调制所述第一高频电力的脉冲的周期和调制所述第二高频电力的脉冲的周期相等，
调制所述第一高频电力的脉冲的占空比比调制所述第二高频电力的脉冲的占空比大。
8.根据权利要求7所述的等离子处理方法，其特征在于，
将所述掩模件设为EUV抗蚀剂，将所述被蚀刻件设为SiARC。
CN202080004046.4A 2020-02-10 2020-02-10 等离子处理方法 Active CN113544823B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/005075 WO2021161368A1 (ja) 2020-02-10 2020-02-10 プラズマ処理方法

Publications (2)

Publication Number Publication Date
CN113544823A CN113544823A (zh) 2021-10-22
CN113544823B true CN113544823B (zh) 2024-04-12

Family

ID=77293042

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080004046.4A Active CN113544823B (zh) 2020-02-10 2020-02-10 等离子处理方法

Country Status (6)

Country Link
US (1) US11887814B2 (zh)
JP (1) JP7075537B2 (zh)
KR (1) KR102581094B1 (zh)
CN (1) CN113544823B (zh)
TW (1) TWI783362B (zh)
WO (1) WO2021161368A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2024517371A (ja) * 2022-04-13 2024-04-22 株式会社日立ハイテク プラズマ処理方法及びプラズマ処理装置

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4414069A (en) * 1982-06-30 1983-11-08 International Business Machines Corporation Negative ion beam selective etching process
JPH10135456A (ja) * 1996-10-30 1998-05-22 Toshiba Corp 半導体装置の製造方法
JPH10303187A (ja) * 1997-02-25 1998-11-13 Fujitsu Ltd 窒化シリコン層のエッチング方法及び半導体装置の製造方法
CN103779203A (zh) * 2012-10-17 2014-05-07 株式会社日立高新技术 等离子蚀刻方法
CN104103486A (zh) * 2013-04-09 2014-10-15 株式会社日立高新技术 等离子体处理方法以及等离子体处理装置
JP2015076490A (ja) * 2013-10-08 2015-04-20 株式会社日立ハイテクノロジーズ プラズマ処理方法
CN107112233A (zh) * 2015-01-22 2017-08-29 日本瑞翁株式会社 等离子体蚀刻方法
JP2018022716A (ja) * 2016-08-01 2018-02-08 東京エレクトロン株式会社 窒化膜の形成方法および形成装置
CN109314059A (zh) * 2016-06-20 2019-02-05 东京毅力科创株式会社 被处理体的处理方法
CN110071040A (zh) * 2018-01-22 2019-07-30 东京毅力科创株式会社 蚀刻方法
CN110326089A (zh) * 2018-01-31 2019-10-11 株式会社日立高新技术 等离子处理方法以及等离子处理装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3447647B2 (ja) * 2000-02-25 2003-09-16 株式会社日立製作所 試料のエッチング方法
TWI437633B (zh) 2006-05-24 2014-05-11 Ulvac Inc Dry etching method for interlayer insulating film
JP2012028431A (ja) 2010-07-21 2012-02-09 Toshiba Corp 半導体装置の製造方法
JP5719648B2 (ja) 2011-03-14 2015-05-20 東京エレクトロン株式会社 エッチング方法、およびエッチング装置
JP5932599B2 (ja) 2011-10-31 2016-06-08 株式会社日立ハイテクノロジーズ プラズマエッチング方法
JP5973763B2 (ja) * 2012-03-28 2016-08-23 東京エレクトロン株式会社 自己組織化可能なブロック・コポリマーを用いて周期パターン形成する方法及び装置
JP2014107520A (ja) 2012-11-30 2014-06-09 Hitachi High-Technologies Corp プラズマエッチング方法
JP2015070232A (ja) 2013-09-30 2015-04-13 株式会社東芝 半導体装置の製造方法及び半導体製造装置
CN106206307B (zh) * 2015-05-05 2019-03-29 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
FR3041120B1 (fr) 2015-09-11 2017-09-29 Commissariat Energie Atomique Procede de gravure selective d’un copolymere a blocs
JP2017092376A (ja) 2015-11-16 2017-05-25 東京エレクトロン株式会社 エッチング方法
JP6298867B2 (ja) * 2016-10-06 2018-03-20 株式会社日立ハイテクノロジーズ プラズマ処理方法およびプラズマ処理装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4414069A (en) * 1982-06-30 1983-11-08 International Business Machines Corporation Negative ion beam selective etching process
JPH10135456A (ja) * 1996-10-30 1998-05-22 Toshiba Corp 半導体装置の製造方法
JPH10303187A (ja) * 1997-02-25 1998-11-13 Fujitsu Ltd 窒化シリコン層のエッチング方法及び半導体装置の製造方法
CN103779203A (zh) * 2012-10-17 2014-05-07 株式会社日立高新技术 等离子蚀刻方法
CN104103486A (zh) * 2013-04-09 2014-10-15 株式会社日立高新技术 等离子体处理方法以及等离子体处理装置
JP2015076490A (ja) * 2013-10-08 2015-04-20 株式会社日立ハイテクノロジーズ プラズマ処理方法
CN107112233A (zh) * 2015-01-22 2017-08-29 日本瑞翁株式会社 等离子体蚀刻方法
CN109314059A (zh) * 2016-06-20 2019-02-05 东京毅力科创株式会社 被处理体的处理方法
JP2018022716A (ja) * 2016-08-01 2018-02-08 東京エレクトロン株式会社 窒化膜の形成方法および形成装置
CN110071040A (zh) * 2018-01-22 2019-07-30 东京毅力科创株式会社 蚀刻方法
CN110326089A (zh) * 2018-01-31 2019-10-11 株式会社日立高新技术 等离子处理方法以及等离子处理装置

Also Published As

Publication number Publication date
CN113544823A (zh) 2021-10-22
JP7075537B2 (ja) 2022-05-25
JPWO2021161368A1 (zh) 2021-08-19
KR20210104637A (ko) 2021-08-25
US20220384148A1 (en) 2022-12-01
KR102581094B1 (ko) 2023-09-22
WO2021161368A1 (ja) 2021-08-19
TWI783362B (zh) 2022-11-11
US11887814B2 (en) 2024-01-30
TW202131409A (zh) 2021-08-16

Similar Documents

Publication Publication Date Title
CN107431011B (zh) 用于原子层蚀刻的方法
US7008877B2 (en) Etching of chromium layers on photomasks utilizing high density plasma and low frequency RF bias
KR102436638B1 (ko) Arc 층 에칭 동안의 거칠기 개선 및 선택비 향상을 위한 방법
US6069092A (en) Dry etching method and semiconductor device fabrication method
TW201820391A (zh) 準原子層蝕刻方法
JP2017199909A (ja) Ａｌｅおよび選択的蒸着を用いた基板のエッチング
KR101055962B1 (ko) 박막패턴 형성방법
Marchack et al. Perspectives in nanoscale plasma etching: what are the ultimate limits?
KR102513051B1 (ko) 에칭 방법
KR102363778B1 (ko) 에칭 방법
US6756311B2 (en) Methods and apparatus for producing semiconductor devices
US7018934B2 (en) Methods and apparatus for etching metal layers on substrates
JP7414535B2 (ja) 基板を処理する方法および装置
CN113544823B (zh) 等离子处理方法
JPH0574746A (ja) 微細加工方法及び微細加工装置
CN112424911A (zh) 等离子体处理装置以及等离子体处理方法
JP6329857B2 (ja) プラズマ処理方法
TWI830163B (zh) 半導體裝置製造方法及電漿處理方法
JP4061691B2 (ja) 表面加工方法
Sakamoto et al. 25 nm wide silicon trench fabrication by edge lithography
JP6158027B2 (ja) プラズマ処理方法
WO2021171764A1 (ja) プラズマ処理方法
KR20230147594A (ko) 플라스마 처리 방법 및 플라스마 처리 디바이스
WO2023126124A1 (en) Method of patterning a target layer, apparatus for patterning a target layer
JPH04247619A (ja) 高融点金属のドライエッチング方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant