JPH10303187A - 窒化シリコン層のエッチング方法及び半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】窒化シリコン層のエッチング方法に関し、Si及
びSiO₂に対するエッチング選択比を大きくするととも
に、異方性を高くすること。 【解決手段】シリコン層又は酸化シリコン層の上に窒化
シリコン層を形成する工程と、前記シリコン層又は酸化
シリコン層と窒化シリコン層をドライエッチングの雰囲
気に置く工程と、ＣＨ₂ Ｆ₂ 、ＣＨ₃ Ｆ又はＣＨＦ₃ の
いずれかのフッ素系ガスと不活性ガスを前記雰囲気に流
すことにより、前記窒化シリコン膜を前記酸化シリコン
層又は前記シリコン層に対して選択的にエッチングする
工程を含む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、窒化シリコン層の
エッチング方法、及び窒化シリコン層のパターニング工
程を含む半導体装置の製造方法に関する。

【０００２】

【従来の技術】半導体集積回路（ＬＳＩ）の微細化にと
もない、自己整合コンタクト技術（ＳＡＣ (Self Align
ment Contact))や、不純物拡散層からフィールド絶縁膜
にかけて配線を配置するＢＬＣ（Border Less Contact
）が採用されている。ＳＡＣ技術は、１つの不純物拡
散層を共通の構成要素とした２つのＭＯＳトランジスタ
の各ゲート電極の間にある共通の不純物拡散層に配線を
接続する場合に、２つのゲート電極の表面の絶縁層によ
って配線の接続位置を規制するものである。

【０００３】このように、ＳＡＣ技術を採用すれば、微
細化に伴って狭くなってきているゲート電極の間にある
不純物拡散層と配線とを容易且つ確実に接続できるよう
になる。ＢＬＣ技術は、半導体基板の素子分離領域に溝
を形成し、その溝内に酸化シリコンを充填し、半導体基
板に不純物拡散層を形成した後に、不純物拡散層と素子
分離領域にかけた領域に配線を形成するものである。

【０００４】このようなＢＬＣ技術を採用すれば、配線
と不純物拡散層とのコンタクト部分の位置合わせマージ
ンが大きくなる。次に、ＳＡＣ技術とＢＬＣ技術を採用
した半導体装置の従来例を説明する。ＳＡＣ技術 図２３(a) においては、シリコン基板100 上にゲート絶
縁層102 を介してゲート電極103 が形成され、ゲート電
極103 の上にはSiO₂よりなるキャップ層104 が形成され
ている。また、ゲート電極103 の側面にはSiO₂よりなる
サイドウォール105 が形成されている。シリコン基板10
0 の不純物拡散層101 の形成は、ゲート電極103 を形成
した後の低濃度の第１回目のイオン注入と、サイドウォ
ール105を形成した後の高濃度の第２回目のイオン注入
とによって形成され、ＬＤＤ構造を有している。

【０００５】このような状態で、全体にSiO₂よりなる薄
い保護膜106 を形成した後に、Si₃N ₄ よりなる被覆層10
7 を形成し、ついで、被覆層107 上にＢＰＳＧよりなる
層間絶縁層108 、SiO₂よりなる中間層109 を形成する。
続いて、層間絶縁層108 、中間層109 にコンタクトホー
ルを形成するために、２つのサイドウォール105 間のギ
ャップの上方に窓111 を有するフォトレジスト110 を形
成する。

【０００６】続いて、フォトレジスト110 の窓111 を通
して中間層109 及び層間絶縁層108を垂直方向にドライ
エッチングして、図２３(b) に示すようなコンタクトホ
ール112 を形成する。この場合、層間絶縁層108 及び中
間層109 をエッチングするエッチャントは、Si₃N₄ より
なる被覆層107 のエッチングレートが小さいものを使用
する。これにより、被覆層107 がエッチングストッパー
になってその下のキャップ層104 及びサイドウォール10
5 が残される。

【０００７】次に、図２３(c) に示すように、コンタク
トホール112 の下方の被覆層107 と保護膜106 をエッチ
ングして除去し、これによりサイドウォール105 の側方
の不純物拡散層101 を露出する。Si₃N₄ よりなる被覆層
107 のエッチング方法としては、フッ素系のガスを使用
する反応性イオンエッチングを用いることができる。ま
た、SiO₂よりなる保護膜106 のエッチングは希釈フッ酸
により行う。

【０００８】そして、フォトレジスト110 を除去した後
に、特に図示しないが、層間絶縁層108 の上に配線を形
成するとともにコンタクトホール112 とサイドウォール
105同士の隙間を通してその配線を不純物拡散層101 に
接続することになる。ＢＬＣ技術 まず、図２４(a) に示す状態になるまでの工程を説明す
る。

【０００９】シリコン基板121 の素子分離領域に溝122
を形成した後に、その溝122 内に酸化シリコンよりなる
埋込絶縁膜123 を充填する。埋込絶縁膜123 を溝122 に
充填する方法として、例えば、埋込絶縁膜123 を溝122
内とシリコン基板121 上にＣＶＤにより形成した後に、
シリコン基板121 表面の埋込絶縁膜123 を研磨によって
除去するといった方法を採用する。

【００１０】次に、ゲート絶縁膜124 、ゲート電極125
、ゲート被覆絶縁膜126 を能動領域に形成した後に、
ゲート電極125 をマスクに使用して、ゲート電極125 の
両側方のシリコン基板121 に低ドーズ量で不純物をイオ
ン注入して低不純物濃度領域127s，127dを形成する。続
いて、シリコン基板121 、ゲート被覆絶縁膜125 、低不
純物濃度領域127s，127dの上に窒化シリコン、窒化酸化
シリコンよりなる絶縁膜128 を形成する。

【００１１】その後に、図２４(b) に示すように、絶縁
膜128 を反応性イオンエッチングによって略垂直方向に
エッチングしてゲート電極125 、ゲート被覆絶縁膜126
の側方にその絶縁膜128 を残す。そのゲート電極125 の
側面に残った絶縁膜128 を以下にサイドウォールとい
う。その後に、図２４(c) に示すように、サイドウォー
ル128 、ゲート被覆絶縁膜126 をマスクに使用してゲー
ト電極125 及びサイドウォール128 に覆われていない能
動領域に高ドーズ量で不純物をイオン注入し、これによ
り能動領域に高不純物濃度領域129s，129dを形成する。

【００１２】その高不純物濃度領域129s，129dと低不純
物濃度領域127s，127dによってゲート電極125 の両側方
にＬＤＤ構造不純物拡散層129s、129dが形成される。次
に、図２４(d) に示すようにサリサイド技術によって低
不純物濃度領域127s，127dの表面にシリサイド層131s,1
31d を形成する。これにより能動領域にＭＯＳトランジ
スタが形成された状態になる。

【００１３】この後に、図２５に示すように、能動領域
と素子分離領域に窒化シリコン膜132 を形成し、さらに
窒化シリコン膜132 の上に酸化シリコンよりなる層間絶
縁膜133 を形成する。そして、フォトリソグラフィー技
術により窒化シリコン膜132 と層間絶縁膜膜133 に複数
のコンタクトホール134s，134dを形成する。それらのコ
ンタクトホール134s，134dは、能動領域の２つのシリサ
イド層131s, 131dの上に形成される。この場合、半導体
装置の微細化を考慮すると、コンタクトホール134s，13
4dの直径は、高不純物濃度領域129s，129dに対して大幅
に余裕が取れる大きさには形成されないので、コンタク
トホール134s，134dは埋込絶縁膜123 にまたがって形成
される。

【００１４】その後に、コンタクトホール134s，134dを
通して配線（不図示）をＬＤＤ構造不純物拡散層129s，
129dに接続する。以上が、一般的なＳＡＣ技術、ＢＣＬ
技術である。ところで、特公開６−１２７６５号公報に
記載されているように、窒化シリコンよりなる被覆層を
エッチングする場合に、CH₂F₂ 、CH₃Fのいずれかをエッ
チングガスに用いると、Si₃N₄ のエッチング速度がSi
O₂、Siのエッチング速度よりも大きなり、さらに、ガス
流量を変えたり、圧力を高くするなどによってSi₃N₄ の
エッチング速度をSiO₂、Siのそれぞれのエッチング速度
の約１０倍まで大きくすることが記載されている。

【００１５】一般的には、CF₄ 、SF₆ 、NF₃ などのフッ
素化合物ガスを主として、酸素などを混合してSi₃N₄ を
エッチングすることで、次のようなエッチング特性が得
られる。 Siエッチング速度 ＞ Si₃N₄ エッチング速度 ＞ Si
O₂エッチング速度 この場合、Si₃N₄ エッチング速度αをSiO₂エッチング速
度βで割った値α／β（以下に、SiO₂に対するSi₃N₄ の
エッチング選択比という）は２〜３であって、ＳＡＣ、
ＢＬＣに使用されているが、そのエッチングは等方的で
ある。しかも、そのような SiN_x のエッチング条件では
シリコン基板が受けるダメージが大きくなる。

【００１６】発明者の実験によれば、CF₄ とCHF₃を主と
したエッチングガスを用いたところ次のようなエッチン
グ特性が得られた。 SiO₂エッチング速度 ＞ Si₃N₄ エッチング速度 ＞
Siエッチング速度 この場合、SiO₂に対するSi₃N₄ のエッチング選択比は
０．５〜１となってそのエッチングは異方的であるが、
コンタクトホール形成のため、或いはＬＯＣＯＳ用窒化
膜除去のために使用されている。

【００１７】

【発明が解決しようとする課題】ところで、ＳＡＣ技術
に関しては次のような課題がある。フッ素系のガスをエ
ッチングガスとして用いると、Si₃N₄ のSiO₂、Siに対す
るエッチング選択比は大きくなるが、エッチングが等方
的になってしまうので、窒化シリコン層のパターニング
精度が低下してしまう。

【００１８】例えば、図２３(a) に示すように、被覆層
107 のエッチング工程において、エッチングの等方性が
大きくなると、被覆層107 はサイドエッチングされてコ
ンタクトホール112 が側方に広がるので、キャップ層10
4 と層間絶縁層108 の間には横方向に凹みが生じること
になる。その凹みの量が大きい場合、即ちそのサイドエ
ッチング量が大きい場合には、ゲート電極103 の上方で
被覆膜107 が消滅して横型の穴が形成されてしまう。そ
の横型の穴は、隣合うコンタクトホール112 を通る２つ
の配線を短絡してしまう。

【００１９】これに対して、被覆層107 のサイドエッチ
ングを防止するために、エッチング時間を短くすること
も考えられるが、被覆層107 が、エッチング不足となっ
てサイドウォール105 の側方に残ってしまい、これによ
りサイドウォール105 の側方で露出する不純物拡散層10
1 の面積が狭くなる。このような状態では、コンタクト
ホール112 を通る配線と不純物拡散層101 とのコンタク
ト抵抗が増加するおそれがある。

【００２０】また、サイドウォール105 の側方で被覆層
107 を完全に除去するために、SiO₂に対するSi₃N₄ のエ
ッチング選択比を小さくして異方性を高くすることも考
えられるが、これでは、ゲート電極103 を覆うSiO₂製の
キャップ層104 の側部がエッチングされてコンタクトホ
ール112 内の配線とゲート電極103 が短絡するといった
不都合がある。

【００２１】さらに、２つのゲート電極103 の間の被覆
層107 を完全に除去するためにオーバエッチングを行う
と、サイドウォール105 の上端縁が除去されてそこから
ゲート電極103 の一部が露出してしまう。この結果、ゲ
ート電極103 はコンタクトホール112 を通るプラグに短
絡してしまう。一方、ＢＬＣ技術に関する課題として次
のようなものがある。

【００２２】例えば、層間絶縁膜133 に形成したコンタ
クトホール134s，134dを通して窒化シリコン膜132 をエ
ッチングする際に、酸化シリコンに対する窒化シリコン
のエッチング選択比を大きくできない場合には、図２６
に示すように、酸化シリコンよりなる埋込絶縁膜123 の
表面がエッチングされてシリコン基板121 の一部を露出
してしまう。このため、コンタクトホール134s，134d内
に形成される金属プラグはシリコン基板121 にも接続し
てしまうので、シリコン基板121 と金属プラグが短絡し
てしまい、その短絡部分を通してリーク電流が流れてし
まう。

【００２３】以上の説明ではサイドウォール128 を酸化
シリコンから形成しているが、サイドウォール128 を窒
化シリコンから形成する場合には、窒化シリコンのシリ
コン基板に対するエッチング選択比を大きくしなければ
ならない。即ち、窒化シリコンを垂直方向にエッチング
する際に低不純物濃度領域127s，127dがエッチングされ
ることは、図２７の左側に示すように、シリサイド層13
4sの下の低不純物濃度領域127s, 127dが浅くなることを
意味し、これにより低不純物濃度領域127s，127dが高抵
抗化する。また、図２７の右側に示すように、サイドウ
ォール128aを構成する窒化シリコンをエッチングする際
にシリコン基板121 の表面のエッチング深さが大きくな
れば、不純物拡散層130dから広がる空乏層が安定しない
ばかりでなく、シリサイド層134sが低不純物濃度領域12
9sから外にはみ出してしまい、リーク電流がシリコン基
板121 に流れ易くなる。

【００２４】以上のような従来技術ではシリコン、酸化
シリコンに対する窒化シリコンのエッチング選択比と等
異方性とは互いにトレードオフの関係になることが問題
であった。本発明の目的は、シリコン及び酸化シリコン
に対する窒化シリコンのエッチング選択比を大きくする
とともに、窒化シリコンのエッチング異方性を高くする
窒化シリコン層のエッチング方法と、そのエッチング工
程を含む半導体装置の製造方法を提供することにある。

【００２５】

【課題を解決するための手段】上記した課題は、基板の
上方においてシリコン層又は酸化シリコン層の上に窒化
シリコン層を形成する工程と、前記シリコン層又は前記
酸化シリコン層と前記窒化シリコン層とをドライエッチ
ングの雰囲気に置く工程と、ＣＨ₂ Ｆ₂ 、ＣＨ ₃ Ｆ又は
ＣＨＦ₃ のいずれかのフッ素化合物ガスと不活性ガスを
前記雰囲気に流すことにより、前記窒化シリコン層を前
記酸化シリコン層又は前記シリコン層に対して選択的に
エッチングする工程とを含む窒化シリコン層のエッチン
グ方法によって解決する。

【００２６】上記窒化シリコン層のエッチング方法にお
いて、前記フッ素化合物ガスの流量と前記不活性ガスの
流量と前記基板の温度とを調整することによって前記酸
化シリコン層又は前記シリコン層に対する前記窒化シリ
コン層のエッチング選択比を調整することを特徴とす
る。また、上記窒化シリコン層のエッチング方法におい
て、前記エッチング選択比は、１０以上であることを特
徴とする。

【００２７】また、上記窒化シリコン層のエッチング方
法において、前記不活性ガスは、アルゴンガス、ヘリウ
ムガスであることを特徴とする。また、上記窒化シリコ
ン層のエッチング方法において、前記ドライエッチング
は、反応性イオンエッチングであることを特徴とする。
また、上記窒化シリコン層のエッチング方法において、
前記窒化シリコン層のエッチング速度は、２００nm／分
以上であることを特徴とする。

【００２８】また、上記窒化シリコン層のエッチング方
法において、前記不活性ガスのガス流量は前記フッ素化
合物ガスのガス流量の３倍以上であることを特徴とす
る。また、上記窒化シリコン層のエッチング方法におい
て、前記フッ素化合物ガスのガス流量は５ｓｃｃｍ〜５
０ｓｃｃｍ、前記不活性ガスのガス流量は前記フッ素化
合物ガスのガス流量の３倍以上、前記雰囲気の圧力は１
０mTorr 〜５００mTorr 、前記窒化シリコン層にかかる
電力は１．１〜５．５Ｗ／cm² であることを特徴とす
る。

【００２９】また、上記窒化シリコン層のエッチング方
法において、前記雰囲気内には２つの電極が配置され、
該２つの電極の間には１３．５６MHz の高周波電力が印
加され、前記２つの電極の間の距離は５〜７０mmである
ことを特徴とする。上記した課題は、半導体基板の上に
間隔をおいて複数のゲート電極を形成する工程と、前記
ゲート電極の側部に絶縁性サイドウォールを形成する工
程と、前記絶縁性サイドウォール、前記ゲート電極及び
前記半導体基板を覆う窒化シリコン層を形成する工程
と、前記窒化シリコン層の上に層間絶縁層を形成する工
程と、前記層間絶縁層をパターニングして前記ゲート電
極同士の間に垂下するコンタクトホールを形成する工程
と、ＣＨ₂ Ｆ₂ 、ＣＨ₃ Ｆ又はＣＨＦ₃ のいずれかのフ
ッ素化合物ガスと不活性ガスを導入した減圧雰囲気中
で、前記コンタクトホールを通して前記窒化シリコン層
をエッチングする工程とを有することを特徴とする半導
体装置の製造方法によって解決する。

【００３０】上記した課題は、シリコン基板の素子形成
領域に絶縁層を介してゲート電極を形成する工程と、前
記ゲート電極及び前記素子形成領域を覆う窒化シリコン
又は窒化酸化シリコンよりなる絶縁層を形成する工程
と、ＣＨ₂ Ｆ₂ 、ＣＨ₃ Ｆ又はＣＨＦ₃ のいずれかのフ
ッ素化合物ガスと不活性ガスを導入した減圧雰囲気中
で、前記絶縁層を実質的に垂直方向にエッチングして前
記電極の側面にサイドウォールとして残存させる工程と
を有することを特徴とする半導体装置の製造方法によっ
て解決する。

【００３１】上記した課題は、半導体基板の素子形成領
域に隣接する溝を該半導体基板に形成する工程と、前記
溝の中に酸化シリコンよりなる埋込絶縁材を充填する工
程と、前記半導体基板の前記素子形成領域にゲート絶縁
層を介してゲート電極を形成する工程と、前記ゲート電
極の側方の前記半導体基板に不純物拡散層を形成する工
程と、前記不純物拡散層、前記埋込絶縁材及び前記ゲー
ト電極を覆う窒化シリコン層を形成する工程と、ＣＨ₂
Ｆ₂ 、ＣＨ₃ Ｆ又はＣＨＦ₃ のいずれかのフッ素化合物
ガスと不活性ガスを導入した減圧雰囲気中で、前記窒化
シリコン層を部分的にエッチングして前記溝から前記不
純物拡散層に至る領域にコンタクトホールを形成する工
程とを有することを特徴とする半導体装置の製造方法に
よって解決する。

【００３２】次に、本発明の作用について説明する。本
発明によれば、CH₂F₂ 、CH₃F又はCHF₃のいずれかのフッ
素化合物ガスとAr、He等の不活性ガスを使用することに
より、窒化シリコン層をドライエッチングするようにし
ている。これらのガスによれば、窒化シリコン層のエッ
チング速度をその下の酸化シリコン層又はシリコン層の
エッチング速度の１０倍以上にすることができ、しか
も、そのエッチングを異方性とすることができる。

【００３３】即ち、酸化シリコン層、シリコン層に対す
る窒化シリコン層のエッチング選択比が大きくなり、併
せて、窒化シリコン層のパターニングの際のサイドエッ
チングが抑制される。そのようなエッチング特性は、チ
ャンバ内に導入されるフッ素化合物ガスと不活性ガスの
割合は、不活性ガス流量をフッ素化合物ガス流量の３倍
以上とすることによって顕著に現れる。

【００３４】したがって、ＳＡＣを採用する半導体装置
の形成工程において、そのようなエッチング方法を採用
すると、窒化シリコン層を過剰エッチングしてゲート電
極のサイドウォールの側部に窒化シリコンを残さないよ
うにし、しかも、ゲート電極を覆う酸化シリコン層をエ
ッチングにより除去することがなくなる。この結果、２
つのサイドウォールに挟まれるコンタクト領域が狭くな
ることがなく、ゲート電極とコンタクトホール内の導電
層との短絡が発生することはなくなる。

【００３５】また、ＢＬＣを採用する半導体装置の形成
工程において、上記した条件でエッチング方法を採用す
ると、素子形成領域に隣接する溝の中に埋め込まれた酸
化シリコン層のエッチングが抑制され、その溝の側壁の
シリコン基板が露出し難くなる。これにより、溝とシリ
コン基板との境界に跨がって形成される電極が不純物拡
散層の下のシリコン基板と接続することが回避される。

【００３６】さらに、ＭＯＳトランジスタのゲート電極
の側面に窒化シリコン又は窒化酸化シリコンよりなるサ
イドウォールを形成する際に用いる反応性イオンエッチ
ングによって不純物拡散層がエッチングされ難くなり、
不純物拡散層の薄層化に起因するリーク電流の増大、電
気抵抗の増加が回避される。シリコン基板を選択酸化す
る際に酸化防止マスクとして窒化シリコン層をパターニ
ングするために、上記した条件で窒化シリコン層をエッ
チングすると、窒化シリコン層がその下のシリコン基板
や酸化シリコン層に対してエッチングの選択性が向上す
る。これにより、窒化シリコン層のエッチングによるシ
リコン基板の結晶欠陥が防止され、しかも酸化シリコン
層の汚染が防止される。

【００３７】

【発明の実施の形態】図１は、本発明の窒化シリコン膜
のエッチングに用いる反応性イオンエッチング（ＲＩ
Ｅ）装置の概要構成図である。ＲＩＥ装置１の石英製の
チャンバ２内には、ウェハ（基板）Ｗを搭載する電極３
と、電極３から距離Ｌの間隔をおいて対向するガスシャ
ワー４が配置されている。ガスシャワー４は、電極３の
対向側に多数のガス放射穴４ａを有し、また、その一部
にはガス管４ｂが接続されている。さらに、ガスシャワ
ー４は、アルミニウムなどの導電材から形成されてい
て、他方の電極（４）として機能する。

【００３８】また、電極３には、周波数ｆの高周波電源
ＲＦが接続され、ガスシャワー４には、接地線が接続さ
れている。なお、図１中符号５は排気管、６はテンプレ
ート、７は加熱手段、８は温度制御手段を示している。
本発明者は、そのようなＲＩＥ装置１のチャンバ２内を
減圧し、そのチャンバ２内にＣＨ₂ Ｆ₂ 、ＣＨ₃ Ｆ又は
ＣＨＦ₃ のようなフッ素化合物ガスと、Ａｒ、Ｈｅなど
の不活性ガスとを導入し、それらのガスをプラズマ化し
て得られた生成物によってウェハＷ上の窒化シリコン
（Si₃N₄ ）膜と酸化シリコン（SiO₂）膜とシリコン（S
i）をエッチングしたところ、SiO₂、Siに対するSi₃N₄
のエッチング選択比を大きくした状態でSi₃N₄ の垂直方
向の異方性エッチングが可能であることがわかった。

【００３９】そこで、以下に、フッ素化合物ガスとして
ＣＨ₂ Ｆ₂ を用い、不活性ガスとしてアルゴン（Ar）を
チャンバ２内に導入して、Si₃N₄ 、SiO₂、Siをエッチン
グした結果を説明する。なお、ウェハＷとして６インチ
のシリコンウェハを使用した。エッチングの調査のため
に、ＲＩＥ装置の電極間距離Ｌと電源周波数ｆの条件を
変えて実験を行った。電極間距離Ｌと電源周波数ｆのそ
れぞれを７０mm、１３．５６MHz とした場合を第１の装
置構成条件とし、電極間距離Ｌと電源周波数ｆをそれぞ
れ１０mm、４００kHz とした場合を第２の装置構成条件
とした。

【００４０】（第１の装置構成設定条件）図２は、CH₂F
₂ ガスを４８sccmの流量でチャンバ２内に流した状態
で、Arガスの流量とエッチングレートの関係を調べた結
果である。この実験における、電源ＲＦのパワーは４０
０Ｗ、チャンバ２内の圧力は１００mTorr であった。こ
の実験結果によれば、Arガスの流量を増やすにつれてSi
₃N₄ 膜のエッチングレートが上昇する一方で、SiO₂膜の
エッチングレートは殆ど変化がなかった。

【００４１】したがって、SiO₂膜に対するSi₃N₄ 膜のエ
ッチング選択比を高くするためには、アルゴンガスを入
れるとともにその流量を調整することが有効であること
がわかる。図３は、CH₂F₂ の流量を２４sccmにした状態
で、Arガスの流量とエッチングレートの関係を調べた結
果である。この実験における、電源ＲＦのパワーは４０
０Ｗ、チャンバ２内の圧力は１００mTorr であった。そ
の実験の特性曲線によれば、図２に示す場合よりも、エ
ッチング選択比が大きくなることがわかる。

【００４２】図２と図３の曲線からわかることは、CH₂F
₂ のガス流量よりもArガス流量を大きくすることによっ
てSi₃N₄ 膜のエッチング選択比が大きくなることであ
る。特に、図３に示すように、CH₂F₂ ガス流量を少なく
した場合には顕著に現れ、Arガス流量をCH₂F₂ ガス流量
の３倍でエッチング選択比が１０を越え、８倍でエッチ
ング選択比が約３０となった。なお、Ar流量が２９０sc
cmのときにシリコンのエッチングレートは３nm/minとな
った。

【００４３】また、チャンバ２内の圧力とエッチング速
度の関係を調べたところ、図４に示すような結果が得ら
れ、その圧力が１５０mTorr までは圧力を高くすればす
るほどSi₃N₄ 膜のエッチング選択比がさらに高くなる
が、その圧力が１５０mTorr よりも高くなるとSi₃N₄ 膜
のエッチング選択比が低下することがわかる。そのエッ
チング速度が低下する理由として、圧力が高くなるとウ
ェハＷ表面での膜成長成分が大きくなるからであると考
えられる。

【００４４】図４における実験ではCH₂F₂ ガス流量２４
sccm、Arガス流量２９０sccm、電源ＲＦのパワー４００
Ｗであった。図３、図４はSiO₂膜とSi膜とSi₃N₄ 膜体を
エッチングした場合の実験結果である。そこで、コンタ
クトホール内でのSiO₂やSiに対するSi₃N₄ のエッチング
選択比がどのように変化するかを調べたところ、図５に
示すような結果が得られた。そのエッチングは、図７に
示すように、アスペクト比が２程度に開口されたコンタ
クトホールの下のSi₃N₄ 膜とSiO₂膜とSi基板について行
ったものである。

【００４５】図５によれば、コンタクトホールの下にあ
るSi₃N₄ 膜のエッチング速度は、エッチング雰囲気の圧
力を２００mTorr より高くしても急激に低下することは
なく、４５０mTorr で２００nm／min 以上のエッチング
量が得られた。一方、コンタクトホールの下のSiO₂膜の
エッチングレートも高くなるが、圧力が高くなるほど低
下して２５０mTorr 以上ではエッチングレートが２０nm
／min となり、Si₃N₄膜のエッチングレートの１／１０
以下となる。

【００４６】以上のことから、SiO₂膜に対するSi₃N₄ 膜
のエッチング選択比は、エッチング雰囲気の圧力を変え
ることによって任意に調整できることがわかる。また、
CH₂F₂ ガスとArガスを用いてSi₃N₄ 膜をエッチングする
と、アルゴンガスの流量を増やすほどSi₃N₄ 膜のSiO
₂膜、Si層に対するエッチング選択比が高くなり、しか
もエッチング速度も大きくなることがわかった。

【００４７】この場合、Si₃N₄ 膜のエッチングレートを
大きくしても、即ち、SiO₂膜に対するSi₃N₄ 膜のエッチ
ング選択比を１０以上にしても、コンタクトホールの下
でSi ₃N₄ 膜が殆どサイドエッチングされることもなく、
良好なパターンが得られた。次に、ＲＩＥ装置１の電極
３に印加する電源ＲＦの電力の大きさを変えたところ、
図６のような結果が得られた。即ち、電力を大きくする
ほどSi₃N₄ 膜のエッチングレートが高くなる一方で、Si
O₂膜のエッチング速度は殆ど変化しないということか
ら、電力を大ききくするほどSiO₂膜に対するSi₃N₄ 膜の
エッチング選択比が大きくなることが明らかになった。
電力の変化に対するエッチング選択比は図７のようにな
った。

【００４８】本発明者がさらに実験を重ねたところ、フ
ッ素化合物ガスのガス流量を５ｓｃｃｍ〜５０ｓｃｃ
ｍ、不活性ガスのガス流量をフッ素化合物ガスのガス流
量の３倍以上、エッチング雰囲気の圧力を１０mTorr 〜
５００mTorr 、窒化シリコン層に印加する電力を１．１
〜５．５Ｗ／cm² に設定することが好ましいことがわか
った。

【００４９】以上の実験結果は、別のフッ素化合物ガス
及び別の不活性ガスを使用しても同様な結果が得られ
る。 （第２の装置構成設定条件）次に、ＲＩＥ装置１におけ
る電極間距離Ｌと電源周波数ｆをそれぞれ１０mm、４０
０kHz とした場合の各種絶縁膜のエッチング速度とエッ
チング選択比を調査した。エッチングに使用するガスで
あるCH₂F₂ とArとをそれぞれ３６sccm、２９０sccmと
し、また、エッチング雰囲気の圧力を３５０mTorr とし
た。

【００５０】そして、図８(a),(b) に示すように、シリ
コン基板１１上に酸化シリコン膜１６と窒化シリコン膜
１７を順に形成し、その上に窓１８ａを開口したレジス
ト１８を形成する。さらに、レジスト１８をマスクに使
用してコンタクトホール１９を形成する過程における窒
化シリコン膜１７と酸化シリコン膜１６のエッチング状
態を調べた。

【００５１】図９は、窒化シリコンのエッチングレート
とウェハ加熱温度との関係を調べた結果である。図９に
よれば、温度が高くなるにつれて窒化シリコンのエッチ
ングレートは僅かに大きくなる。さらに、酸化シリコン
に対する窒化シリコンのエッチング選択比を調べたとこ
ろ図１０に示すような結果が得られ、窒化シリコンのエ
ッチング選択比は温度が高くなるに従って上昇した。た
だし、９５℃以上にすると窒化シリコンのエッチングが
進まなくなり、しかも、エッチングレートは零になるし
エッチングの選択性の測定は不可能になる。そのような
結果が得られる理由としては、次のことが考えられる。

【００５２】即ち、以上のことを踏まえてコンタクトホ
ール１９の底での仮想モデル〜を次に示す。 ウェハ温度が低い場合には十分な選択比が得られない
場合 付着確率の高いラジカル量 ≪ イオンによるスパッタ
エッチング成分 ウェハ温度が高い場合には十分な選択比が得られる場
合 付着確率の高いラジカル量 ≧ イオンによるスパッタ
エッチング成分 ウェハ温度が十分に高い場合にはSi₃N₄ のエッチング
が進まない場合 付着確率の高いラジカル量 ≫ イオンによるスパッタ
エッチング成分 ラジカルが付着する場所は温度に依存し、付着量は印加
周波数で決まっていると考えている。即ち、電源周波数
を低くしてフッ素ラジカル（Ｆ^* ）の生成を極力抑え、
CF_x ^* を効率よく生成してコンタクトホール１９の底で
のラジカル付着確率とイオンスパッタエッチングをうま
く調整した場合にのみ高選択イオンアシストエッチング
が行える。

【００５３】なお、イオンによるスパッタはAr流量、印
加電力量、圧力値に依存する。図９、図１０の曲線を求
める実験の際には、ＲＩＥ装置１の電極３、４間に印加
する高周波電源の電力を５００Ｗと一定とした。そこで
次に、電力とエッチングレートの関係と、電力とエッチ
ング選択比の関係を説明する。

【００５４】窒化シリコン膜のエッチングレートが電力
の大きさにどのように依存するかを調べたところ、図１
１のような結果が得られた。また、窒化シリコンの酸化
シリコンに対するエッチング選択比が電力の大きさにど
のように依存するかを調べたところ図１２のような結果
が得られた。図１１によれば、電力を増加するに従って
窒化シリコンのエッチングレートは増え、また、図１２
によれば電力を増加しても酸化シリコンに対する窒化シ
リコンのエッチング選択比は実質的に変化しないことが
わかった。高周波電源ＲＦが４００Ｗの場合の基板加熱
温度は４８℃である。

【００５５】電極間距離Ｌと電源周波数ｆの違いによる
エッチングレートの変化を調べるために図１１と図６を
比較し、さらに、電極間距離Ｌと電源周波数ｆの違いに
よるエッチング選択比を調べるために、図１２と図７を
比較した。それらの比較によれば、電極間距離Ｌが小さ
く又は電極周波数ｆが小さい方が窒化シリコンのエッチ
ングレートとエッチング選択比が大きくなることが明ら
かになった。

【００５６】これは、電極間距離Ｌを狭くすることによ
って又は高周波電源周波数ｆを低くすることによってプ
ラズマ中のイオンを効率良くシリコン基板側に引き込ん
でいるために、高い窒化シリコンのエッチングレートが
得られるからである。なお、図１１、図１２の特性を求
めるためのエッチング条件は、電極間距離Ｌと高周波電
源周波数ｆを除いて、全て実質的に同一とした。

【００５７】次に、後述する図１６(b),(c) に示すよう
なＳＡＣ技術において、窒化シリコン膜３２をエッチン
グしてコンタクトホールを形成する際に、酸化シリコン
よりなるサイドウォール２９の肩の部分のエッチングが
基板加熱温度と高周波電源電力の違いによってどのよう
に進むかを実験により調査した。そのエッチング選択比
は図１３に示すような分布になって現れ、基板温度が高
くて高周波電源電力が大きいほどエッチング選択比が大
きくなった。そのように基板加熱温度と高周波電源電力
を選択することによって傾め４５度方向のエッチング選
択比を１０〜１５にすることができる。その選択比にお
ける窒化シリコン膜のエッチング速度は約４００〜７０
０mm／分となる。

【００５８】酸化シリコン膜に対する窒化シリコン膜の
エッチング選択比を高くするためには、基板加熱温度を
２０℃〜９５℃に設定して高周波電源電力を３５０Ｗ以
上にすることが好ましい。この条件の範囲は、図１３の
一点鎖線よりも左側の領域に存在している。図１３の破
線よりも右の領域はエッチングが進みにくくなる領域で
ある。これは、コンタクトホール３６のアスペクト比が
サイドウォール２９付近では実質的に高くなってイオン
が入射されずらくなるからである。

【００５９】なお、図９、図１０、図１３の横軸に示す
温度はＲＩＥ装置１のテンプレート７の設定温度を示し
ている。実際の基板温度はチャンバ２内のプラズマによ
る影響を受ける。図９、図１０、図１３の括弧内に示す
温度は実際に測定した基板温度である。次に、上記した
技術を半導体装置の製造に適用する場合の例を説明す
る。

【００６０】第１例 本例では、図１に示したＲＩＥ装置１を使用して、シリ
コン基板上に選択酸化法によってフィールド酸化膜を形
成する工程を説明する。まず、図１４(a) に示すよう
に、シリコン基板１１の上に５０Åと薄いSiO₂膜１２を
形成した後に、その上にSi₃N₄ 膜１３をＣＶＤにより形
成する。その後に、素子分離領域を開口したレジスト膜
１４を形成する。

【００６１】次に、図１４(b) に示すように、レジスト
膜１４に覆われない領域のSi₃N₄ 膜１３をエッチングす
る。そのエッチング条件は、図４の実験結果に基づい
て、チャンバ２内の圧力を５０〜１５０mTorr の範囲に
設定してエッチング選択比が１０以上になるようにし
た。さらに、ＲＩＥ装置１の電極３に供給する電力を４
００Ｗとし、CH₂F₂ のガス流量をArのガス流量の３分の
１、好ましくは５分の１以下にする。

【００６２】この後に、図１４(c) に示すように、Si₃N
₄ 膜１３に覆われない領域のシリコン基板１１の表面を
選択酸化してSiO₂よりなるフィールド酸化膜１５を形成
する。 以上のように選択酸化用のSi₃N₄ 膜をパターニ
ングするために、フッ素化合物ガスとアルゴンガスを用
いれば、素子分離領域にあるSiO₂膜１２は、薄いにもか
かわらずエッチングされずに残存し、シリコン基板１１
の表面が露出しなかった。これにより、シリコン基板１
１の表面はSiO₂膜１２によって保護されて、エッチング
の際の汚染や結晶欠陥の発生が防止された。

【００６３】第２例 図１５〜図１８は、上記したエッチング技術を適用した
ＤＲＡＭセルの製造工程を示す断面図である。まず、図
１５(a) に示すような状態になるまでの工程を説明す
る。シリコン基板２１の上には選択酸化法によって形成
されたフィールド酸化膜２２が形成され、フィールド酸
化膜２２は素子形成領域Ａを囲んでいる。このフィール
ド酸化膜２２の形成については、一般的な条件でもよい
が第１例で示した工程に沿って行ってもよい。その素子
形成領域Ａには６０Å程度のSiO₂よりなるゲート絶縁層
２３が形成されている。

【００６４】次に、シリコン基板２１の全体に、多結晶
シリコン層２４、シリサイド層２５、SiO₂よりなる第一
のキャップ層２６をそれぞれ５００Å、７００Å、８０
０Åの膜厚に順に形成する。シリサイド膜２５は、タン
グステンシリサイド、チタンシリサイド等があり、サリ
サイッド技術を用いて形成される。それらの多結晶シリ
コン層２４、シリサイド層２５、第一のキャップ層２６
は、レジストマスク（不図示）を使用するフォトリソグ
ラフィーによって、図１５(a) に示すようにストライプ
状にパターニングされる。ストライプ状の多結晶シリコ
ン層２４、シリサイド層２５は、ＤＲＡＭのワード線Ｗ
Ｌとして使用される。なお、多結晶シリコン層２４に
は、成膜時又はパターニング後に不純物が導入される。

【００６５】それらのワード線ＷＬは、ゲート絶縁層２
３又はフィールド酸化膜２２の上を通り、そのうちゲー
ト絶縁層２３上を通る部分はＭＯＳトランジスタのゲー
ト電極として機能する。また、ワード線ＷＬは、フィー
ルド酸化膜２２の上だけでなく、フィールド酸化膜２２
と素子形成領域Ａの境界を通るような構造であってもよ
い。さらに、素子形成領域Ａでは、複数のワード線ＷＬ
が間隔をおいて配置されている。

【００６６】次に、ワード線ＷＬ及びフィールド酸化膜
２２をマスクに使用してシリコン基板２１の表層に一導
電型の不純物を導入して浅い低濃度の不純物拡散層２７
を形成する。その不純物は、シリコン基板２１に含まれ
る不純物と反対の導電型を有している。続いて、図１５
(b) に示すように、全体にSiO₂よりなるサイドウォール
形成用の第一の絶縁層２８を１０００Åの膜厚に形成す
る。さらに、ＲＩＥによって第一の絶縁層２８を垂直方
向にエッチングして、図１５(c) に示すようなワード線
ＷＬの側面にサイドウォール２９として残す。

【００６７】その後に、サイドウォール２９、キャップ
層２６等をマスクに使用して、素子形成領域Ａ内ゲート
電極ＷＬの両側に不純物を導入、活性化して深い高濃度
の不純物拡散層３０を形成する。このような深い不純物
拡散層３０と上記した浅い不純物拡散層２７によってＭ
ＯＳトランジスタのＬＤＤ構造のソース層、ドレイン層
が構成される。

【００６８】続いて、図１６(a) に示すように、ゲート
酸化膜２３、サイドウォール２９、キャップ層２６など
を覆うSiO₂よりなる第一の保護膜３１をＣＶＤにより２
００Åの厚さに形成し、さらに、第一の保護層３１の上
にSi₃N₄ よりなる第一の被覆層３２、ＢＰＳＧよりなる
第一の層間絶縁層３３、SiO₂よりなる第一の中間層３４
をそれぞれ１０００Å、２０００Å、２００Åの厚さに
順に成長した後に、第一の中間層３４の上にフォトレジ
スト３５を塗布する。その第一の被覆層３２の膜厚はワ
ード線ＷＬが埋まる膜厚以上にする。

【００６９】その後に、フォトレジスト３５を露光、現
像して窓３５ａを形成する。フォトレジスト３５の窓３
５ａは、後述するキャパシタが電気的に接続される高濃
度の不純物拡散層３０の上方に位置するように形成され
る。次に、図１６(b) に示すように、窓３５ａの下方に
ある第一の中間層３４と第一の層間絶縁層３３をＲＩＥ
により順にエッチングしてストレージコンタクトホール
３６の上部を形成する。

【００７０】この後に、図１６(c) に示すように、窓３
５ａの下方で露出したSi₃N₄ よりなる第一の被覆層３２
を上述した条件によってエッチングしてストレージコン
タクトホール３６の下部を形成する。そのエッチング条
件は、図５に示したように、圧力を２５０mTorr 以上に
設定してエッチング選択比が１０以上になるようにす
る。さらに、ＲＩＥ装置１の電極３に供給する電力を４
００Ｗとし、CH₂F₂ のガス流量を例えばArのガス流量の
５分の１以下にする。

【００７１】このような条件によれば、第一のブランケ
ット層３２のエッチング速度は大きく、且つ垂直方向の
異方性エッチングが得られるので、第一のブランケット
層３２にはサイドエッチングが殆ど発生せず、しかも第
一の保護膜３２は残ることになる。したがって、第一の
キャップ層２６の上では第一の被覆層３２に横穴が発生
するおそれはないので、ストレイジコンタクトホール３
６同士が繋がることはない。しかも、エッチングの選択
性、異方性が十分に確保されるので、第一の被覆層３２
を過剰にエッチングしてサイドウォール２９側部での第
一の被覆層３２を完全に除去することができ、サイドウ
ォール３９の側部でストレイジコンタクトホール３６が
狭くなることが防止される。この場合、サイドウォール
２９及び第一のキャップ層２６からワード線ＷＬが露出
することはない。

【００７２】続いて、図１６(c) に示す状態で、ストレ
ージコンタクトホール３６を通してSiO₂よりなる第一の
保護膜３２とゲート絶縁層２３を希釈フッ酸により除去
し、これによりストレージコンタクトホール３６から高
濃度の不純物拡散層３０を露出させる。続いて、フォト
レジスト３５を除去した後に、図１７(a) に示すよう
に、ＣＶＤによって不純物を含む多結晶シリコンを形成
して、ストレージコンタクトホール３６の中にその多結
晶シリコンを埋め込んで、多結晶シリコンよりなるスト
レージコンタクト層３７を形成する。この多結晶シリコ
ンは、第一の中間層３４上にも成長するので、ストレー
ジコンタクト層３７以外の部分をエッチングによって除
去する。

【００７３】この後に、第一の中間層３４及びストレー
ジコンタクト層３７の上にSi₃N₄ よりなる下地層３８層
を２００Åの厚さに形成する。さらに、図１７(b) に示
すように、レジストマスク３９を用いて下地層３８をパ
ターニングして、後述するビット線が電気的に接続され
る高濃度の不純物拡散層３０の上に開口部４０を形成す
る。

【００７４】さらに、レジストマスク３９を用いて開口
部４０の下方にある第一の中間層３４及び層間絶縁層３
３をＲＩＥによりエッチングし、これにより図１７(c)
に示すように、ビットラインコンタクトホール４１の上
部を形成する。続いて、開口部４０の下方にある第一の
被覆層３２及び第一の保護膜３１及びゲート絶縁層２３
をＲＩＥによりエッチングしてビットラインコンタクト
ホール４１の下部を形成する。そのエッチング条件は、
ストレージコンタクトホール３６の下部を形成する場合
と同じにする。これにより、ビットラインコンタクトホ
ール４１の側方では第一の被覆層３２のサイドエッチン
グが殆ど生ぜず、且つサイドウォーウ２９の側部に残ら
ず、しかも、サイドウォール２９及び第一のキャップ層
２６からワード線ＷＬが露出しない状態となる。

【００７５】この後に、図１８(a) に示すようなビット
線ＢＬを形成する。その形成工程は次のようになる。ビ
ットラインコンタクトホール４１の中と下地層３８の上
に、多結晶シリコン層４２、シリサイド層４３、第二の
キャップ層４４をＣＶＤによって順に形成する。それら
の層４２〜４４は、ワード線ＷＬを形成する場合の層成
長条件と同じにする。この場合、ビットラインコンタク
トホール４１内では、第一の被覆層３２の垂直異方性エ
ッチングによってサイドウォール２９の側部に第一の被
覆層３２が残っていないないので、多結晶シリコン層４
２と高濃度の不純物拡散層３０との接続面積は設計通り
に確保されている。しかも、サイドウォール２９及び第
一のキャップ層２６からワード線ＷＬが露出していない
ので、ビットラインコンタクト部を構成する多結晶シリ
コン４２がワード線ＷＬに接することはない。

【００７６】それらの多結晶シリコン層４２、シリサイ
ド層４３及び第二のキャップ層４４は、パターニングさ
れてビット線ＢＬとなり、その一部は、ビットラインコ
ンタクトホール４１を通して高濃度の不純物拡散層３０
に接続する。その後に、ワード線ＷＬ側部のサイドウォ
ール２９の形成と同じようにして、ビット線ＢＬの側部
にも絶縁性のサイドウォール４５を形成する。

【００７７】その後に、図１８(b) に示すように、SiO₂
よりなる第二の保護膜４６とSi₃N₄よりなる第二の被覆
層４７とＢＰＳＧよりなる第二の層間絶縁層４８をＣＶ
Ｄによって順に形成する。ついで、第二の保護膜４６、
第二の被覆層４７、第二の層間絶縁膜４８をパターニン
グして、ストレージコンタクト層３７の上にキャパシタ
ー形成用の開口部４９を形成する。この後に、キャパシ
ター形成用の開口部４９内に蓄積電極、誘電体膜及び対
向電極よりなるコンデンサ５０を形成する。

【００７８】なお、サイドウォール２９，４５を構成す
る材料としてSiO₂の代わりにSi₃N₄を用い、上記したプ
ロセスを用いてもよいが、この場合には、その下のゲー
ト絶縁層２６もSi₃N₄ から形成することが好ましい。ま
た、ＲＩＥを用いる場合には基板に印加する電源の周波
数を１３．５６ＭＨｚ以下の低周波としても同様である
が、特に４００ｋＨｚでは窒化シリコン膜の選択エッチ
ングを向上する効果があることが実験によって確認し
た。

【００７９】また、上記した説明では、ＲＩＥ装置を使
用しているが、ＥＣＲプラズマエッチングによってもほ
ぼ同様な効果が得られる。さらに、フッ素化合物ガスに
加えるガスとして、アルゴンの他にヘリウム、その他の
不活性ガス、その他のガスを使用してもよい。ところ
で、上記した例では、ＬＯＣＯＳ、ＳＡＬについて窒化
シリコン膜をエッチングすることについて説明したが、
その他に、Si₃N₄ よりなるサイドウォールを形成する場
合、或いはシリコン基板に溝を形成する際に用いられる
窒化シリコンのマスクを形成する場合に上記したエッチ
ング方法を適用してもよい。

【００８０】第３例 次に、ＢＬＣ技術によってコンタクトホールを形成する
際に、窒化シリコンを選択的にエッチングする工程につ
いて説明する。まず、図１９(a) に示す状態になるまで
の工程を説明する。シリコン基板５１の素子分離領域に
溝５２を形成した後に、その溝５２内に酸化シリコンよ
りなる埋込絶縁膜５３を充填する。埋込絶縁膜５３を溝
５２に充填する方法として、例えば、埋込絶縁膜５３を
溝５２内とシリコン基板５１上にＣＶＤにより形成した
後に、シリコン基板５１表面の埋込絶縁膜５３を研磨に
よって除去するといった方法を採用する。

【００８１】次に、ゲート絶縁膜５４、ゲート電極５
５、ゲート被覆絶縁膜５６を能動領域に形成した後に、
ゲート電極５５をマスクに使用して、ゲート電極５５の
両側方のシリコン基板５１に低ドーズ量で不純物をイオ
ン注入して低不純物濃度領域５７ｓ，５７ｄを形成す
る。その不純物は、シリコン基板５１に含有される不純
物とは逆導電型であり、例えばリン(P) である。

【００８２】続いてシリコン基板５１、ゲート被覆絶縁
膜５４、低不純物濃度領域５７ｓ，５７ｄの上に窒化シ
リコン、窒化酸化シリコンよりなる絶縁膜５８を５０nm
の厚さに形成する。その後に、シリコン基板５１を図１
に示したＲＩＥ装置１のチャンバ２内に入れる。そし
て、図１９(b) に示すように、絶縁膜５８を反応性イオ
ンエッチングによって略垂直方向にエッチングしてゲー
ト電極５５、ゲート被覆絶縁膜５６の側方にその絶縁膜
５８を残す。そのゲート電極５５の側面に残った絶縁膜
５８を以下にサイドウォール５８ｓとする。

【００８３】反応性イオンエッチングの際には、上記し
たように、CH₂F₂ 、CH₃F、CHF₃のいずれかのフッ素化合
物ガスとAr、ヘリウム等の不活性ガスとをチャンバ２内
に導入する。そして、フッ素化合物ガスの流量を５〜５
０sccmに設定し、不活性ガスの流量をフッ素化合物ガス
の流量の３倍以上にする。さらに、チャンバ２内の圧力
を１０mTorr 〜５００mTorr に設定し、基板加熱温度を
２０℃〜９５℃の範囲に設定し、さらに、高周波電源Ｒ
Ｆの供給電力を３５０Ｗ〜７００Ｗの範囲に設定する。

【００８４】このような条件によれば、酸化シリコンに
対する窒化シリコンのエッチング選択比が高くなる。し
たがって、サイドウォール５８ｓを形成するためのエッ
チング工程において酸化シリコンよりなる埋込絶縁膜５
３がエッチングされにくくなるので、シリコン基板５１
が溝５２の側部から露出し難くなる。しかも、シリコン
基板５１の表面もエッチングされ難くなるので、低不純
物濃度領域５７ｓ，５７ｄが薄くなることが抑制され
る。

【００８５】その後に、図１９(c) に示すように、サイ
ドウォール５８ｓ、ゲート被覆絶縁膜５６をマスクに使
用してゲート電極５５及びサイドウォール５８ｓに覆わ
れていない能動領域に高ドーズ量で砒素(As)等の不純物
をイオン注入し、これにより能動領域に高不純物濃度領
域５９ｓ，５９ｄを形成する。高不純物濃度領域５９
ｓ，５９ｄと低不純物濃度領域５７ｓ，５７ｄによって
ゲート電極５５の両側方にＬＤＤ構造の不純物拡散層６
０ｓ，６０ｄが形成される。

【００８６】次に、図１９(d) に示すように、コバルト
(Co)などからなる金属膜６１をスパッタによって形成
し、これによりサイドウォール５８ｓ、シリコン基板５
１を覆う。ついで、金属膜６１と低不純物濃度領域５７
ｓ，５７ｄを温度５５０℃で加熱することにより、それ
らの構成材料であるシリコンと金属を合金化する。これ
により、低不純物濃度領域５７ｓ，５７ｄの表面にシリ
サイド層６２ｓ，６２ｄを形成する。その後に、図２０
(a) に示すように、シリコン基板５１上に残った未反応
の金属膜６１を除去する。

【００８７】さらに、図２０(b) に示すように、能動領
域と素子分離領域に窒化シリコン膜６３を形成し、さら
に窒化シリコン膜６３の上にＰＳＧ、ＢＳＧ、SiO₂のよ
うな酸化シリコンを含む層間絶縁膜６４を形成する。さ
らに、層間絶縁膜６４を化学機械研磨して平坦化した後
に、層間絶縁膜６４の上にフォトレジスト６５を塗布
し、これを露光、現像してフォトレジスト６５のうち高
不純物濃度領域５９ｓ，５９ｄの上方に窓６５ａを形成
する。

【００８８】そして、図１に示したＲＩＥ装置１のチャ
ンバ２内にシリコン基板５１を入れてその中でフォトレ
ジスト６５をマスクに用いて、図２１(a) に示すように
層間絶縁膜６４をエッチングし、続いて、図２１(b) に
示すように窒化シリコン膜６３をエッチングしてコンタ
クトホール６６を形成する。層間絶縁膜６４のエッチン
グは、例えばC₄F₈、CO、Arなどを含むガスによってエッ
チングする。そのエッチングガスによれば窒化シリコン
膜６３に対する層間絶縁膜６４のエッチング選択比が高
く、窒化シリコン膜６３は残存する。

【００８９】また、窒化シリコン膜６３のエッチング
は、上記したように、CH₂F₂ 、CH₃F、CHF₃のいずれかの
フッ素化合物ガスとAr、ヘリウム等の不活性ガスをチャ
ンバ２内に導入する。そして、フッ素化合物ガスの流量
を５〜５０sccmに設定し、不活性ガスの流量をフッ素化
合物ガスの流量の３倍以上にする。さらに、チャンバ２
内の圧力を１０mTorr 〜５００mTorr に設定し、基板加
熱温度を２０℃〜９５℃の範囲に設定し、さらに、高周
波電源ＲＦの供給電力を３５０Ｗ〜７００Ｗの範囲に設
定する。

【００９０】この条件によれば、窒化シリコン膜６３の
エッチング速度が大きくなるばかりでなく、酸化シリコ
ン膜５３とシリコン基板５１のエッチングが抑制され
る。この結果、シリコン基板５１が溝５２から露出する
ことが防止される。その後に、図２２(a) に示すよう
に、フォトレジスト６５を溶剤によって除去した後に、
図２２(b) に示すように、コンタクトホール６６内に導
電膜６７ｓ，６７ｄを充填し、さらに層間絶縁膜６４上
に配線６８ｓ，６８ｄを形成する。この場合、ＬＤＤ構
造の不純物拡散層６０ｓ，６０ｄに配線６８ｓ，６８ｄ
が電気的に接続されることになるが、コンタクトホール
６６内の導電膜６７ｓ，６７ｄがシリサイド層６２ｓ，
６２ｄに接続するだけであり、不純物拡散層６０ｓ，６
０ｄの下のシリコン基板５１には実質的に接続すること
はなく、これにより配線６８ｓ，６８ｄからシリコン基
板５１に流れるリーク電流が抑制される。

【００９１】

【発明の効果】以上述べたように本発明によれば、ＣＨ
₂ Ｆ₂ 、ＣＨ₃ Ｆ又はＣＨＦ₃ のいずれかのフッ素化合
物ガスと不活性ガスを使用することにより、窒化シリコ
ン層をドライエッチングするようにしたので、窒化シリ
コン層のエッチング速度をその下の酸化シリコン層又は
シリコン層のエッチング速度の１０倍以上にすることが
でき、しかも、そのエッチングを異方性とすることがで
きる。

【００９２】したがって、ＳＡＣを採用する半導体装置
の製造工程において、そのようなエッチング方法を採用
することにより、窒化シリコン層を過剰エッチングして
ゲート電極のサイドウォールの側部に窒化シリコンを残
さないようにし、しかも、ゲート電極を覆う酸化シリコ
ン層をエッチングにより除去することがなくなるので、
２つのサイドウォールに挟まれるコンタクト領域が狭く
なることを防止でき、ゲート電極とコンタクトホール内
の導電層との短絡を防止できる。

【００９３】また、ＢＬＣを採用する半導体装置の形成
工程において、上記した条件でエッチング方法を採用す
ると、素子形成領域に隣接する溝内に埋め込まれた酸化
シリコン膜のエッチングが抑制され、その溝の側壁のシ
リコン基板が露出し難くなるので、溝とシリコン基板と
の境界に跨がって形成される電極が不純物拡散層の下の
シリコン基板と接続することを回避できる。

【００９４】さらに、ＭＯＳトランジスタのゲート電極
の側面に窒化シリコン又は窒化酸化シリコンよりなるサ
イドウォールを形成する際に用いる反応性イオンエッチ
ングによって不純物拡散層がエッチングされ難くなり、
不純物拡散層の薄層化に起因するリーク電流の増大、電
気抵抗の増加を回避できる。シリコン基板を選択酸化す
る際に酸化防止マスクとして窒化シリコン膜をパターニ
ングするために、上記した条件で窒化シリコン膜をエッ
チングすると、窒化シリコン膜がその下のシリコン基板
や酸化シリコン膜に対してエッチングの選択性が向上す
るので、シリコン基板の結晶欠陥を防止でき、しかも酸
化シリコン膜の汚染を防止できる。

【図面の簡単な説明】

【図１】図１は、本発明の絶縁膜のエッチングに使用す
るエッチング装置の一例を示す構成図である。

【図２】図２は、本発明のエッチング条件を説明するた
めの実験結果であって、CH₂F₂ガスとアルゴンガスを用
いた場合の窒化シリコン層と酸化シリコン層のエッチン
グ速度とアルゴンの流量との関係を示す図である。

【図３】図３は、本発明のエッチング条件を説明するた
めの実験結果であって、CH₂F₂ガスのガス流量を図２の
実験の半分とした条件での窒化シリコン層と酸化シリコ
ン層のエッチング速度とアルゴンの流量との関係を示す
図である。

【図４】図４は、本発明のエッチング条件を説明するた
めの実験結果であって、窒化シリコン層と酸化シリコン
層を別々にエッチングすることにより得られたエッチン
グ速度とエッチング雰囲気圧力との関係を示す図であ
る。

【図５】図５は、本発明のエッチング条件を説明するた
めの実験結果であって、窒化シリコン層と酸化シリコン
層に開口を形成する場合のエッチング速度とエッチング
雰囲気圧力との関係を示す図である。

【図６】図６は、本発明のエッチング条件を説明するた
めの実験結果であって、窒化シリコン層と酸化シリコン
層のエッチング速度と印加電力の大きさとの関係を示す
図である。

【図７】図７は、本発明のエッチング条件を説明するた
めの実験結果であって、酸化シリコン層に対する窒化シ
リコン層のエッチング選択比と高周波電源の供給電力と
の関係を示す図である。

【図８】図８(a) 、(b) は、本発明の実験におけるコン
タクトホールの形成工程を示す断面図である。

【図９】図９は、本発明のエッチング条件を説明するた
めの実験結果であって、窒化シリコン層のエッチングに
よって得られた基板中央領域と基板周縁領域における基
板加熱温度と窒化シリコンエッチングレートの関係を示
す図である。

【図１０】図１０は、本発明のエッチング条件を説明す
るための実験結果であって、基板中央領域と基板周縁領
域における窒化シリコン層のエッチングレートと基板加
熱温度との関係を示す図である。

【図１１】図１１は、本発明のエッチング条件を説明す
るための実験結果であって、反応性イオンエッチング装
置の電極間距離と電源周波数を図６の実験よりも低くし
た場合の窒化シリコン層と酸化シリコン層のエッチング
速度と印加電力の大きさとの関係を示す図である。

【図１２】図１２は、本発明のエッチング条件を説明す
るための実験結果であって、反応性イオンエッチング装
置の電極間距離と電源周波数を図７の実験よりも低くし
た場合の酸化シリコン層に対する窒化シリコン層のエッ
チング選択比と高周波電源の供給電力との関係を示す図
である。

【図１３】図１３は、高周波電源の供給電力と基板加熱
温度の違いによる窒化シリコンのエッチング選択比の分
布を示す図である。

【図１４】図１４(a) 〜図１４(c) は、本発明の一実施
形態において、半導体基板の表面い選択酸化膜を形成す
る工程を示す断面図である。

【図１５】図１５(a) 〜図１５(c) は、本発明の一実施
形態におけるＤＲＡＭセルの製造工程の一部を示す断面
図（その１）である。

【図１６】図１６(a) 〜図１６(c) は、本発明の一実施
形態におけるＤＲＡＭセルの製造工程の一部を示す断面
図（その２）である。

【図１７】図１７(a) 〜図１７(c) は、本発明の一実施
形態におけるＤＲＡＭセルの製造工程の一部を示す断面
図（その３）である。

【図１８】図１８(a) 、(b) は、本発明の一実施形態に
おけるＤＲＡＭセルの製造工程の一部を示す断面図（そ
の４）である。

【図１９】図１９(a) 〜図１９(d) は、本発明の一実施
形態において、ＢＬＣ技術を用いた半導体装置の製造工
程を示す断面図（その１）である。

【図２０】図２０(a) 、(b) は、本発明の一実施形態に
おいて、ＢＬＣ技術を用いた半導体装置の製造工程を示
す断面図（その２）である。

【図２１】図２１(a) 、(b) は、本発明の一実施形態に
おいて、ＢＬＣ技術を用いた半導体装置の製造工程を示
す断面図（その３）である。

【図２２】図２２(a) 、(b) は、本発明の一実施形態に
おいて、ＢＬＣ技術を用いた半導体装置の製造工程を示
す断面図（その４）である。

【図２３】従来のＳＡＣ技術における窒化シリコン膜に
コンタクトホールを形成する工程を示す断面図である。

【図２４】図２４(a) 〜図２４(d) は、従来のＢＬＣ技
術における窒化シリコン膜にコンタクトホールを形成す
る工程を示す断面図（その１）である。

【図２５】図２５は、従来のＢＬＣ技術における窒化シ
リコン膜にコンタクトホールを形成する工程を示す断面
図（その２）である。

【図２６】図２６は、従来のＢＬＣ技術における窒化シ
リコン膜にコンタクトホールを形成する際の素子分離領
域の酸化膜のエッチングを示す断面図である。

【図２７】図２７は、従来技術におけるサイドウォール
を形成するためのエッチングに伴う不純物拡散層の薄層
化を示す断面図である。

【符号の説明】

１１…シリコン基板（半導体基板）、１２…SiO₂膜、１
３…Si₃N₄ 膜、ＷＬ…ワード線（ゲート電極）、２３…
ゲート絶縁層、２６…第一のキャップ層、２９…サイド
ウォール、３１…第一の保護膜、３２…第一の被覆層、
３３…層間絶縁層、３４…第一の中間層、３５…レジス
ト、３５ａ…窓、３６…ストレージコンタクトホール、
５１…シリコン基板（半導体基板）、５２…溝、５３…
酸化シリコン膜、５４…ゲート絶縁膜、５５…ゲート電
極、５６…ゲート被覆絶縁膜、５７ｓ，５７ｄ…低不純
物濃度領域、５８…絶縁膜、５８ｓ…サイドウォール、
５９ｓ，５９ｄ…高不純物濃度領域、６０ｓ，６０ｄ…
ＬＤＤ構造不純物拡散層、６１…金属膜、６２ｓ，６２
ｄ…シリサイド層、６３…窒化シリコン膜、６４…層間
絶縁膜、６６…コンタクトホール。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 ＦＩ Ｈ０１Ｌ 21/8242 Ｈ０１Ｌ 27/10 ６８１Ｂ

Claims (12)

【特許請求の範囲】
1. 【請求項１】基板の上方においてシリコン層又は酸化シ
   リコン層の上に窒化シリコン層を形成する工程と、 前記シリコン層又は前記酸化シリコン層と前記窒化シリ
   コン層とをドライエッチングの雰囲気に置く工程と、 ＣＨ₂ Ｆ₂ 、ＣＨ₃ Ｆ又はＣＨＦ₃ のいずれかのフッ素
   化合物ガスと不活性ガスを前記雰囲気に流すことによ
   り、前記窒化シリコン層を前記酸化シリコン層又は前記
   シリコン層に対して選択的にエッチングする工程とを含
   む窒化シリコン層のエッチング方法。
2. 【請求項２】前記フッ素化合物ガスの流量と前記不活性
   ガスの流量と前記基板の温度とを調整することによって
   前記酸化シリコン層又は前記シリコン層に対する前記窒
   化シリコン層のエッチング選択比を調整することを特徴
   とする窒化シリコン層のエッチング方法。
3. 【請求項３】前記エッチング選択比は、１０以上である
   ことを特徴とする請求項２記載の窒化シリコン層のエッ
   チング方法。
4. 【請求項４】前記不活性ガスは、アルゴンガス、ヘリウ
   ムガスであることを特徴とする請求項１記載の窒化シリ
   コン層のエッチング方法。
5. 【請求項５】前記ドライエッチングは、反応性イオンエ
   ッチングであることを特徴とする請求項１記載の窒化シ
   リコン層のエッチング方法。
6. 【請求項６】前記窒化シリコン層のエッチング速度は、
   ２００nm／分以上であることを特徴とする請求項１記載
   の窒化シリコン層のエッチング方法。
7. 【請求項７】前記不活性ガスのガス流量は前記フッ素化
   合物ガスのガス流量の３倍以上であることを特徴とする
   請求項１記載の窒化シリコン層のエッチング方法。
8. 【請求項８】前記フッ素化合物ガスのガス流量は５ｓｃ
   ｃｍ〜５０ｓｃｃｍ、前記不活性ガスのガス流量は前記
   フッ素化合物ガスのガス流量の３倍以上、前記雰囲気の
   圧力は１０mTorr 〜５００mTorr 、前記窒化シリコン層
   にかかる電力は１．１〜５．５Ｗ／cm² 、前記基板の前
   記温度は２０℃〜９５℃であることを特徴とする請求項
   １記載の窒化シリコン層のエッチング方法。
9. 【請求項９】前記雰囲気内には２つの電極が配置され、
   該２つの電極の間には１３．５６MHz 以下の高周波電力
   が印加され、前記２つの電極の間の距離は５〜７０mmで
   あることを特徴とする請求項１記載の窒化シリコン層の
   エッチング方法。
10. 【請求項１０】半導体基板の上に間隔をおいて複数のゲ
    ート電極を形成する工程と、 前記ゲート電極の側部に絶縁性サイドウォールを形成す
    る工程と、 前記絶縁性サイドウォール、前記ゲート電極及び前記半
    導体基板を覆う窒化シリコン層を形成する工程と、 前記窒化シリコン層の上に層間絶縁層を形成する工程
    と、 前記層間絶縁層をパターニングして前記ゲート電極同士
    の間に垂下するコンタクトホールを形成する工程と、 ＣＨ₂ Ｆ₂ 、ＣＨ₃ Ｆ又はＣＨＦ₃ のいずれかのフッ素
    化合物ガスと不活性ガスを導入した減圧雰囲気中で、前
    記コンタクトホールを通して前記窒化シリコン層をエッ
    チングする工程とを有することを特徴とする半導体装置
    の製造方法。
11. 【請求項１１】シリコン基板の素子形成領域に絶縁層を
    介してゲート電極を形成する工程と、 前記ゲート電極及び前記素子形成領域を覆う窒化シリコ
    ン又は窒化酸化シリコンよりなる絶縁層を形成する工程
    と、 ＣＨ₂ Ｆ₂ 、ＣＨ₃ Ｆ又はＣＨＦ₃ のいずれかのフッ素
    化合物ガスと不活性ガスを導入した減圧雰囲気中で、前
    記絶縁層を実質的に垂直方向にエッチングして前記電極
    の側面にサイドウォールとして残存させる工程とを有す
    ることを特徴とする半導体装置の製造方法。
12. 【請求項１２】半導体基板の素子形成領域に隣接する溝
    を該半導体基板に形成する工程と、 前記溝の中に酸化シリコンよりなる埋込絶縁材を充填す
    る工程と、 前記半導体基板の前記素子形成領域にゲート絶縁層を介
    してゲート電極を形成する工程と、 前記ゲート電極の側方の前記半導体基板に不純物拡散層
    を形成する工程と、 前記不純物拡散層、前記埋込絶縁材及び前記ゲート電極
    を覆う窒化シリコン層を形成する工程と、 ＣＨ₂ Ｆ₂ 、ＣＨ₃ Ｆ又はＣＨＦ₃ のいずれかのフッ素
    化合物ガスと不活性ガスを導入した減圧雰囲気中で、前
    記窒化シリコン層を部分的にエッチングして前記溝から
    前記不純物拡散層に至る領域にコンタクトホールを形成
    する工程とを有することを特徴とする半導体装置の製造
    方法。