JP3681533B2 - 窒化シリコン層のエッチング方法及び半導体装置の製造方法 - Google Patents

窒化シリコン層のエッチング方法及び半導体装置の製造方法 Download PDF

Info

Publication number
JP3681533B2
JP3681533B2 JP04243598A JP4243598A JP3681533B2 JP 3681533 B2 JP3681533 B2 JP 3681533B2 JP 04243598 A JP04243598 A JP 04243598A JP 4243598 A JP4243598 A JP 4243598A JP 3681533 B2 JP3681533 B2 JP 3681533B2
Authority
JP
Japan
Prior art keywords
etching
layer
silicon nitride
silicon
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP04243598A
Other languages
English (en)
Other versions
JPH10303187A (ja
Inventor
正志 大島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP04243598A priority Critical patent/JP3681533B2/ja
Publication of JPH10303187A publication Critical patent/JPH10303187A/ja
Application granted granted Critical
Publication of JP3681533B2 publication Critical patent/JP3681533B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • ing And Chemical Polishing (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、窒化シリコン層のエッチング方法、及び窒化シリコン層のパターニング工程を含む半導体装置の製造方法に関する。
【0002】
【従来の技術】
半導体集積回路(LSI)の微細化にともない、自己整合コンタクト技術(SAC (Self Alignment Contact))や、不純物拡散層からフィールド絶縁膜にかけて配線を配置するBLC(Border Less Contact )が採用されている。
SAC技術は、1つの不純物拡散層を共通の構成要素とした2つのMOSトランジスタの各ゲート電極の間にある共通の不純物拡散層に配線を接続する場合に、2つのゲート電極の表面の絶縁層によって配線の接続位置を規制するものである。
【0003】
このように、SAC技術を採用すれば、微細化に伴って狭くなってきているゲート電極の間にある不純物拡散層と配線とを容易且つ確実に接続できるようになる。
BLC技術は、半導体基板の素子分離領域に溝を形成し、その溝内に酸化シリコンを充填し、半導体基板に不純物拡散層を形成した後に、不純物拡散層と素子分離領域にかけた領域に配線を形成するものである。
【0004】
このようなBLC技術を採用すれば、配線と不純物拡散層とのコンタクト部分の位置合わせマージンが大きくなる。
次に、SAC技術とBLC技術を採用した半導体装置の従来例を説明する。
SAC技術
図23(a) においては、シリコン基板100 上にゲート絶縁層102 を介してゲート電極103 が形成され、ゲート電極103 の上にはSiO2よりなるキャップ層104 が形成されている。また、ゲート電極103 の側面にはSiO2よりなるサイドウォール105 が形成されている。シリコン基板100 の不純物拡散層101 の形成は、ゲート電極103 を形成した後の低濃度の第1回目のイオン注入と、サイドウォール105 を形成した後の高濃度の第2回目のイオン注入とによって形成され、LDD構造を有している。
【0005】
このような状態で、全体にSiO2よりなる薄い保護膜106 を形成した後に、Si3N4 よりなる被覆層107 を形成し、ついで、被覆層107 上にBPSGよりなる層間絶縁層108 、SiO2よりなる中間層109 を形成する。
続いて、層間絶縁層108 、中間層109 にコンタクトホールを形成するために、2つのサイドウォール105 間のギャップの上方に窓111 を有するフォトレジスト110 を形成する。
【0006】
続いて、フォトレジスト110 の窓111 を通して中間層109 及び層間絶縁層108 を垂直方向にドライエッチングして、図23(b) に示すようなコンタクトホール112 を形成する。この場合、層間絶縁層108 及び中間層109 をエッチングするエッチャントは、Si3N4 よりなる被覆層107 のエッチングレートが小さいものを使用する。これにより、被覆層107 がエッチングストッパーになってその下のキャップ層104 及びサイドウォール105 が残される。
【0007】
次に、図23(c) に示すように、コンタクトホール112 の下方の被覆層107 と保護膜106 をエッチングして除去し、これによりサイドウォール105 の側方の不純物拡散層101 を露出する。Si3N4 よりなる被覆層107 のエッチング方法としては、フッ素系のガスを使用する反応性イオンエッチングを用いることができる。また、SiO2よりなる保護膜106 のエッチングは希釈フッ酸により行う。
【0008】
そして、フォトレジスト110 を除去した後に、特に図示しないが、層間絶縁層108 の上に配線を形成するとともにコンタクトホール112 とサイドウォール105 同士の隙間を通してその配線を不純物拡散層101 に接続することになる。
BLC技術
まず、図24(a) に示す状態になるまでの工程を説明する。
【0009】
シリコン基板121 の素子分離領域に溝122 を形成した後に、その溝122 内に酸化シリコンよりなる埋込絶縁膜123 を充填する。埋込絶縁膜123 を溝122 に充填する方法として、例えば、埋込絶縁膜123 を溝122 内とシリコン基板121 上にCVDにより形成した後に、シリコン基板121 表面の埋込絶縁膜123 を研磨によって除去するといった方法を採用する。
【0010】
次に、ゲート絶縁膜124 、ゲート電極125 、ゲート被覆絶縁膜126 を能動領域に形成した後に、ゲート電極125 をマスクに使用して、ゲート電極125 の両側方のシリコン基板121 に低ドーズ量で不純物をイオン注入して低不純物濃度領域127s,127dを形成する。
続いて、シリコン基板121 、ゲート被覆絶縁膜125 、低不純物濃度領域127s,127dの上に窒化シリコン、窒化酸化シリコンよりなる絶縁膜128 を形成する。
【0011】
その後に、図24(b) に示すように、絶縁膜128 を反応性イオンエッチングによって略垂直方向にエッチングしてゲート電極125 、ゲート被覆絶縁膜126 の側方にその絶縁膜128 を残す。そのゲート電極125 の側面に残った絶縁膜128 を以下にサイドウォールという。
その後に、図24(c) に示すように、サイドウォール128 、ゲート被覆絶縁膜126 をマスクに使用してゲート電極125 及びサイドウォール128 に覆われていない能動領域に高ドーズ量で不純物をイオン注入し、これにより能動領域に高不純物濃度領域129s,129dを形成する。
【0012】
その高不純物濃度領域129s,129dと低不純物濃度領域127s,127dによってゲート電極125 の両側方にLDD構造不純物拡散層129s、129dが形成される。
次に、図24(d) に示すようにサリサイド技術によって低不純物濃度領域127s,127dの表面にシリサイド層131s,131d を形成する。
これにより能動領域にMOSトランジスタが形成された状態になる。
【0013】
この後に、図25に示すように、能動領域と素子分離領域に窒化シリコン膜132 を形成し、さらに窒化シリコン膜132 の上に酸化シリコンよりなる層間絶縁膜133 を形成する。
そして、フォトリソグラフィー技術により窒化シリコン膜132 と層間絶縁膜膜133 に複数のコンタクトホール134s,134dを形成する。それらのコンタクトホール134s,134dは、能動領域の2つのシリサイド層131s, 131dの上に形成される。この場合、半導体装置の微細化を考慮すると、コンタクトホール134s,134dの直径は、高不純物濃度領域129s,129dに対して大幅に余裕が取れる大きさには形成されないので、コンタクトホール134s,134dは埋込絶縁膜123 にまたがって形成される。
【0014】
その後に、コンタクトホール134s,134dを通して配線(不図示)をLDD構造不純物拡散層129s,129dに接続する。
以上が、一般的なSAC技術、BCL技術である。
ところで、特公開6−12765号公報に記載されているように、窒化シリコンよりなる被覆層をエッチングする場合に、CH2F2 、CH3Fのいずれかをエッチングガスに用いると、Si3N4 のエッチング速度がSiO2、Siのエッチング速度よりも大きなり、さらに、ガス流量を変えたり、圧力を高くするなどによってSi3N4 のエッチング速度をSiO2、Siのそれぞれのエッチング速度の約10倍まで大きくすることが記載されている。
【0015】
一般的には、CF4 、SF6 、NF3 などのフッ素化合物ガスを主として、酸素などを混合してSi3N4 をエッチングすることで、次のようなエッチング特性が得られる。
Siエッチング速度 > Si3N4 エッチング速度 > SiO2エッチング速度
この場合、Si3N4 エッチング速度αをSiO2エッチング速度βで割った値α/β(以下に、SiO2に対するSi3N4 のエッチング選択比という)は2〜3であって、SAC、BLCに使用されているが、そのエッチングは等方的である。しかも、そのような SiNx のエッチング条件ではシリコン基板が受けるダメージが大きくなる。
【0016】
発明者の実験によれば、CF4 とCHF3を主としたエッチングガスを用いたところ次のようなエッチング特性が得られた。
SiO2エッチング速度 > Si3N4 エッチング速度 > Siエッチング速度
この場合、SiO2に対するSi3N4 のエッチング選択比は0.5〜1となってそのエッチングは異方的であるが、コンタクトホール形成のため、或いはLOCOS用窒化膜除去のために使用されている。
【0017】
【発明が解決しようとする課題】
ところで、SAC技術に関しては次のような課題がある。
フッ素系のガスをエッチングガスとして用いると、Si3N4 のSiO2、Siに対するエッチング選択比は大きくなるが、エッチングが等方的になってしまうので、窒化シリコン層のパターニング精度が低下してしまう。
【0018】
例えば、図23(a) に示すように、被覆層107 のエッチング工程において、エッチングの等方性が大きくなると、被覆層107 はサイドエッチングされてコンタクトホール112 が側方に広がるので、キャップ層104 と層間絶縁層108 の間には横方向に凹みが生じることになる。その凹みの量が大きい場合、即ちそのサイドエッチング量が大きい場合には、ゲート電極103 の上方で被覆膜107 が消滅して横型の穴が形成されてしまう。その横型の穴は、隣合うコンタクトホール112 を通る2つの配線を短絡してしまう。
【0019】
これに対して、被覆層107 のサイドエッチングを防止するために、エッチング時間を短くすることも考えられるが、被覆層107 が、エッチング不足となってサイドウォール105 の側方に残ってしまい、これによりサイドウォール105 の側方で露出する不純物拡散層101 の面積が狭くなる。このような状態では、コンタクトホール112 を通る配線と不純物拡散層101 とのコンタクト抵抗が増加するおそれがある。
【0020】
また、サイドウォール105 の側方で被覆層107 を完全に除去するために、SiO2に対するSi3N4 のエッチング選択比を小さくして異方性を高くすることも考えられるが、これでは、ゲート電極103 を覆うSiO2製のキャップ層104 の側部がエッチングされてコンタクトホール112 内の配線とゲート電極103 が短絡するといった不都合がある。
【0021】
さらに、2つのゲート電極103 の間の被覆層107 を完全に除去するためにオーバエッチングを行うと、サイドウォール105 の上端縁が除去されてそこからゲート電極103 の一部が露出してしまう。この結果、ゲート電極103 はコンタクトホール112 を通るプラグに短絡してしまう。
一方、BLC技術に関する課題として次のようなものがある。
【0022】
例えば、層間絶縁膜133 に形成したコンタクトホール134s,134dを通して窒化シリコン膜132 をエッチングする際に、酸化シリコンに対する窒化シリコンのエッチング選択比を大きくできない場合には、図26に示すように、酸化シリコンよりなる埋込絶縁膜123 の表面がエッチングされてシリコン基板121 の一部を露出してしまう。このため、コンタクトホール134s,134d内に形成される金属プラグはシリコン基板121 にも接続してしまうので、シリコン基板121 と金属プラグが短絡してしまい、その短絡部分を通してリーク電流が流れてしまう。
【0023】
以上の説明ではサイドウォール128 を酸化シリコンから形成しているが、サイドウォール128 を窒化シリコンから形成する場合には、窒化シリコンのシリコン基板に対するエッチング選択比を大きくしなければならない。即ち、窒化シリコンを垂直方向にエッチングする際に低不純物濃度領域127s,127dがエッチングされることは、図27の左側に示すように、シリサイド層134sの下の低不純物濃度領域127s, 127dが浅くなることを意味し、これにより低不純物濃度領域127s,127dが高抵抗化する。また、図27の右側に示すように、サイドウォール128aを構成する窒化シリコンをエッチングする際にシリコン基板121 の表面のエッチング深さが大きくなれば、不純物拡散層130dから広がる空乏層が安定しないばかりでなく、シリサイド層134sが低不純物濃度領域129sから外にはみ出してしまい、リーク電流がシリコン基板121 に流れ易くなる。
【0024】
以上のような従来技術ではシリコン、酸化シリコンに対する窒化シリコンのエッチング選択比と等異方性とは互いにトレードオフの関係になることが問題であった。
本発明の目的は、シリコン及び酸化シリコンに対する窒化シリコンのエッチング選択比を大きくするとともに、窒化シリコンのエッチング異方性を高くする窒化シリコン層のエッチング方法と、そのエッチング工程を含む半導体装置の製造方法を提供することにある。
【0025】
【課題を解決するための手段】
上記した課題は、基板の上方においてシリコン層又は酸化シリコン層の上に窒化シリコン層を形成する工程と、前記シリコン層又は前記酸化シリコン層と前記窒化シリコン層とをドライエッチングの雰囲気に置く工程と、CH22、CH3F又はCHF3のいずれかのフッ素化合物ガスと不活性ガスを前記雰囲気に流すことにより、前記窒化シリコン層を前記酸化シリコン層又は前記シリコン層に対して選択的にエッチングする工程とを含む窒化シリコン層のエッチング方法において、前記フッ素化合物ガスのガス流量は5sccm〜50sccm、前記不活性ガスのガス流量は前記フッ素化合物ガスのガス流量の3倍以上、前記雰囲気の圧力は10mTorr〜500mTorr、前記窒化シリコン層にかかる電力は1.1〜5.5W/cm2、前記基板の温度は20℃〜95℃であることを特徴とする窒化シリコン層のエッチング方法によって解決する。
【0026】
上記窒化シリコン層のエッチング方法において、前記酸化シリコン層又は前記シリコン層に対する前記窒化シリコン層のエッチング選択比は、10以上であることを特徴とする。
【0027】
また、上記窒化シリコン層のエッチング方法において、前記不活性ガスは、アルゴンガス、ヘリウムガスであることを特徴とする。
また、上記窒化シリコン層のエッチング方法において、前記ドライエッチングは、反応性イオンエッチングであることを特徴とする。
また、上記窒化シリコン層のエッチング方法において、前記窒化シリコン層のエッチング速度は、200nm/分以上であることを特徴とする。
【0029】
上記した窒化シリコン層のエッチング方法において、前記雰囲気内には2つの電極が配置され、該2つの電極の間には13.56MHz 以下の高周波電力が印加され、前記2つの電極の間の距離は5〜70mmであることを特徴とする。
上記した課題は、半導体基板の上に間隔をおいて複数のゲート電極を形成する工程と、
前記ゲート電極の側部に絶縁性サイドウォールを形成する工程と、前記絶縁性サイドウォール、前記ゲート電極及び前記半導体基板を覆う酸化シリコン層を形成する工程と、前記酸化シリコン層上に窒化シリコン層を形成する工程と、前記窒化シリコン層の上に層間絶縁層を形成する工程と、前記層間絶縁層をパターニングして前記ゲート電極同士の間に垂下するコンタクトホールを形成する工程と、CH2 2 、CH3 F又はCHF3 のいずれかのフッ素化合物ガスと不活性ガスを導入した減圧雰囲気中で、前記コンタクトホールを通して前記窒化シリコン層を前記酸化シリコン層に対して選択的にエッチングする工程と、前記コンタクトホールを通して前記酸化シリコン層をエッチングする工程とを有し、前記窒化シリコン層を前記酸化シリコン層に対して選択的にエッチングする工程において、前記フッ素化合物ガスのガス流量は5sccm〜50sccm、前記不活性ガスのガス流量は前記フッ素化合物ガスのガス流量の3倍以上、前記雰囲気の圧力は10mTorr 〜500mTorr 、前記窒化シリコン層にかかる電力は1.1〜5.5W/cm2 、前記基板の温度は20℃〜95℃であることを特徴とする半導体装置の製造方法によって解決する。
【0030】
上記した課題は、素子形成領域と酸化シリコン層よりなる素子分離領域を備えたシリコン基板の該素子形成領域にゲート電極を形成する工程と、前記ゲート電極及び前記素子形成領域を覆う窒化シリコン又は窒化酸化シリコンよりなる絶縁層を形成する工程と、CH2 2 、CH3 F又はCHF3 のいずれかのフッ素化合物ガスと不活性ガスを導入した減圧雰囲気中で、前記絶縁層を、実質的に垂直に、かつ前記素子分離領域及び前記シリコン基板に対して選択的にエッチングして前記ゲート電極の側面にサイドウォールとして残存させる工程とを有し、前記絶縁層をエッチングする工程において、前記フッ素化合物ガスのガス流量は5sccm〜50sccm、前記不活性ガスのガス流量は前記フッ素化合物ガスのガス流量の3倍以上、前記雰囲気の圧力は10mTorr 〜500mTorr 、前記絶縁層にかかる電力は1.1〜5.5W/cm2 、前記基板の温度は20℃〜95℃であることを特徴とする半導体装置の製造方法によって解決する。
【0031】
上記した課題は、半導体基板の素子形成領域に隣接する溝を該半導体基板に形成する工程と、前記溝の中に酸化シリコンよりなる埋込絶縁材を充填する工程と、前記半導体基板の前記素子形成領域にゲート絶縁層を介してゲート電極を形成する工程と、前記ゲート電極の側方の前記半導体基板に不純物拡散層を形成する工程と、前記不純物拡散層、前記埋込絶縁材及び前記ゲート電極を覆う窒化シリコン層を形成する工程と、CH22、CH3F又はCHF3のいずれかのフッ素化合物ガスと不活性ガスを導入した減圧雰囲気中で、前記窒化シリコン層を部分的にエッチングして前記溝から前記不純物拡散層に至る領域にコンタクトホールを形成する工程とを含む半導体装置の製造方法において、前記フッ素化合物ガスのガス流量は5sccm〜50sccm、前記不活性ガスのガス流量は前記フッ素化合物ガスのガス流量の3倍以上、前記雰囲気の圧力は10mTorr〜500mTorr、前記窒化シリコン層にかかる電力は1.1〜5.5W/cm2、前記基板の前記温度は20℃〜95℃であることを特徴とする半導体装置の製造方法によって解決する。
【0032】
次に、本発明の作用について説明する。
本発明によれば、CH2F2 、CH3F又はCHF3のいずれかのフッ素化合物ガスとAr、He等の不活性ガスを使用することにより、窒化シリコン層をドライエッチングするようにしている。これらのガスによれば、窒化シリコン層のエッチング速度をその下の酸化シリコン層又はシリコン層のエッチング速度の10倍以上にすることができ、しかも、そのエッチングを異方性とすることができる。
【0033】
即ち、酸化シリコン層、シリコン層に対する窒化シリコン層のエッチング選択比が大きくなり、併せて、窒化シリコン層のパターニングの際のサイドエッチングが抑制される。
そのようなエッチング特性は、チャンバ内に導入されるフッ素化合物ガスと不活性ガスの割合は、不活性ガス流量をフッ素化合物ガス流量の3倍以上とすることによって顕著に現れる。
【0034】
したがって、SACを採用する半導体装置の形成工程において、そのようなエッチング方法を採用すると、窒化シリコン層を過剰エッチングしてゲート電極のサイドウォールの側部に窒化シリコンを残さないようにし、しかも、ゲート電極を覆う酸化シリコン層をエッチングにより除去することがなくなる。この結果、2つのサイドウォールに挟まれるコンタクト領域が狭くなることがなく、ゲート電極とコンタクトホール内の導電層との短絡が発生することはなくなる。
【0035】
また、BLCを採用する半導体装置の形成工程において、上記した条件でエッチング方法を採用すると、素子形成領域に隣接する溝の中に埋め込まれた酸化シリコン層のエッチングが抑制され、その溝の側壁のシリコン基板が露出し難くなる。これにより、溝とシリコン基板との境界に跨がって形成される電極が不純物拡散層の下のシリコン基板と接続することが回避される。
【0036】
さらに、MOSトランジスタのゲート電極の側面に窒化シリコン又は窒化酸化シリコンよりなるサイドウォールを形成する際に用いる反応性イオンエッチングによって不純物拡散層がエッチングされ難くなり、不純物拡散層の薄層化に起因するリーク電流の増大、電気抵抗の増加が回避される。
シリコン基板を選択酸化する際に酸化防止マスクとして窒化シリコン層をパターニングするために、上記した条件で窒化シリコン層をエッチングすると、窒化シリコン層がその下のシリコン基板や酸化シリコン層に対してエッチングの選択性が向上する。これにより、窒化シリコン層のエッチングによるシリコン基板の結晶欠陥が防止され、しかも酸化シリコン層の汚染が防止される。
【0037】
【発明の実施の形態】
図1は、本発明の窒化シリコン膜のエッチングに用いる反応性イオンエッチング(RIE)装置の概要構成図である。
RIE装置1の石英製のチャンバ2内には、ウェハ(基板)Wを搭載する電極3と、電極3から距離Lの間隔をおいて対向するガスシャワー4が配置されている。ガスシャワー4は、電極3の対向側に多数のガス放射穴4aを有し、また、その一部にはガス管4bが接続されている。さらに、ガスシャワー4は、アルミニウムなどの導電材から形成されていて、他方の電極(4)として機能する。
【0038】
また、電極3には、周波数fの高周波電源RFが接続され、ガスシャワー4には、接地線が接続されている。
なお、図1中符号5は排気管、6はテンプレート、7は加熱手段、8は温度制御手段を示している。
本発明者は、そのようなRIE装置1のチャンバ2内を減圧し、そのチャンバ2内にCH2 2 、CH3 F又はCHF3 のようなフッ素化合物ガスと、Ar、Heなどの不活性ガスとを導入し、それらのガスをプラズマ化して得られた生成物によってウェハW上の窒化シリコン(Si3N4 )膜と酸化シリコン(SiO2)膜とシリコン(Si)をエッチングしたところ、SiO2、Siに対するSi3N4 のエッチング選択比を大きくした状態でSi3N4 の垂直方向の異方性エッチングが可能であることがわかった。
【0039】
そこで、以下に、フッ素化合物ガスとしてCH2 2 を用い、不活性ガスとしてアルゴン(Ar)をチャンバ2内に導入して、Si3N4 、SiO2、Siをエッチングした結果を説明する。なお、ウェハWとして6インチのシリコンウェハを使用した。
エッチングの調査のために、RIE装置の電極間距離Lと電源周波数fの条件を変えて実験を行った。電極間距離Lと電源周波数fのそれぞれを70mm、13.56MHz とした場合を第1の装置構成条件とし、電極間距離Lと電源周波数fをそれぞれ10mm、400kHz とした場合を第2の装置構成条件とした。
【0040】
(第1の装置構成設定条件)
図2は、CH2F2 ガスを48sccmの流量でチャンバ2内に流した状態で、Arガスの流量とエッチングレートの関係を調べた結果である。この実験における、電源RFのパワーは400W、チャンバ2内の圧力は100mTorr であった。この実験結果によれば、Arガスの流量を増やすにつれてSi3N4 膜のエッチングレートが上昇する一方で、SiO2膜のエッチングレートは殆ど変化がなかった。
【0041】
したがって、SiO2膜に対するSi3N4 膜のエッチング選択比を高くするためには、アルゴンガスを入れるとともにその流量を調整することが有効であることがわかる。
図3は、CH2F2 の流量を24sccmにした状態で、Arガスの流量とエッチングレートの関係を調べた結果である。この実験における、電源RFのパワーは400W、チャンバ2内の圧力は100mTorr であった。その実験の特性曲線によれば、図2に示す場合よりも、エッチング選択比が大きくなることがわかる。
【0042】
図2と図3の曲線からわかることは、CH2F2 のガス流量よりもArガス流量を大きくすることによってSi3N4 膜のエッチング選択比が大きくなることである。特に、図3に示すように、CH2F2 ガス流量を少なくした場合には顕著に現れ、Arガス流量をCH2F2 ガス流量の3倍でエッチング選択比が10を越え、8倍でエッチング選択比が約30となった。なお、Ar流量が290sccmのときにシリコンのエッチングレートは3nm/minとなった。
【0043】
また、チャンバ2内の圧力とエッチング速度の関係を調べたところ、図4に示すような結果が得られ、その圧力が150mTorr までは圧力を高くすればするほどSi3N4 膜のエッチング選択比がさらに高くなるが、その圧力が150mTorr よりも高くなるとSi3N4 膜のエッチング選択比が低下することがわかる。そのエッチング速度が低下する理由として、圧力が高くなるとウェハW表面での膜成長成分が大きくなるからであると考えられる。
【0044】
図4における実験ではCH2F2 ガス流量24sccm、Arガス流量290sccm、電源RFのパワー400Wであった。
図3、図4はSiO2膜とSi膜とSi3N4 膜体をエッチングした場合の実験結果である。そこで、コンタクトホール内でのSiO2やSiに対するSi3N4 のエッチング選択比がどのように変化するかを調べたところ、図5に示すような結果が得られた。そのエッチングは、図7に示すように、アスペクト比が2程度に開口されたコンタクトホールの下のSi3N4 膜とSiO2膜とSi基板について行ったものである。
【0045】
図5によれば、コンタクトホールの下にあるSi3N4 膜のエッチング速度は、エッチング雰囲気の圧力を200mTorr より高くしても急激に低下することはなく、450mTorr で200nm/min 以上のエッチング量が得られた。一方、コンタクトホールの下のSiO2膜のエッチングレートも高くなるが、圧力が高くなるほど低下して250mTorr 以上ではエッチングレートが20nm/min となり、Si3N4 膜のエッチングレートの1/10以下となる。
【0046】
以上のことから、SiO2膜に対するSi3N4 膜のエッチング選択比は、エッチング雰囲気の圧力を変えることによって任意に調整できることがわかる。
また、CH2F2 ガスとArガスを用いてSi3N4 膜をエッチングすると、アルゴンガスの流量を増やすほどSi3N4 膜のSiO2膜、Si層に対するエッチング選択比が高くなり、しかもエッチング速度も大きくなることがわかった。
【0047】
この場合、Si3N4 膜のエッチングレートを大きくしても、即ち、SiO2膜に対するSi3N4 膜のエッチング選択比を10以上にしても、コンタクトホールの下でSi3N4 膜が殆どサイドエッチングされることもなく、良好なパターンが得られた。次に、RIE装置1の電極3に印加する電源RFの電力の大きさを変えたところ、図6のような結果が得られた。即ち、電力を大きくするほどSi3N4 膜のエッチングレートが高くなる一方で、SiO2膜のエッチング速度は殆ど変化しないということから、電力を大ききくするほどSiO2膜に対するSi3N4 膜のエッチング選択比が大きくなることが明らかになった。電力の変化に対するエッチング選択比は図7のようになった。
【0048】
本発明者がさらに実験を重ねたところ、フッ素化合物ガスのガス流量を5sccm〜50sccm、不活性ガスのガス流量をフッ素化合物ガスのガス流量の3倍以上、エッチング雰囲気の圧力を10mTorr 〜500mTorr 、窒化シリコン層に印加する電力を1.1〜5.5W/cm2 に設定することが好ましいことがわかった。
【0049】
以上の実験結果は、別のフッ素化合物ガス及び別の不活性ガスを使用しても同様な結果が得られる。
(第2の装置構成設定条件)
次に、RIE装置1における電極間距離Lと電源周波数fをそれぞれ10mm、400kHz とした場合の各種絶縁膜のエッチング速度とエッチング選択比を調査した。エッチングに使用するガスであるCH2F2 とArとをそれぞれ36sccm、290sccmとし、また、エッチング雰囲気の圧力を350mTorr とした。
【0050】
そして、図8(a),(b) に示すように、シリコン基板11上に酸化シリコン膜16と窒化シリコン膜17を順に形成し、その上に窓18aを開口したレジスト18を形成する。さらに、レジスト18をマスクに使用してコンタクトホール19を形成する過程における窒化シリコン膜17と酸化シリコン膜16のエッチング状態を調べた。
【0051】
図9は、窒化シリコンのエッチングレートとウェハ加熱温度との関係を調べた結果である。図9によれば、温度が高くなるにつれて窒化シリコンのエッチングレートは僅かに大きくなる。さらに、酸化シリコンに対する窒化シリコンのエッチング選択比を調べたところ図10に示すような結果が得られ、窒化シリコンのエッチング選択比は温度が高くなるに従って上昇した。ただし、95℃以上にすると窒化シリコンのエッチングが進まなくなり、しかも、エッチングレートは零になるしエッチングの選択性の測定は不可能になる。そのような結果が得られる理由としては、次のことが考えられる。
【0052】
即ち、以上のことを踏まえてコンタクトホール19の底での仮想モデル▲1▼〜▲3▼を次に示す。
▲1▼ウェハ温度が低い場合には十分な選択比が得られない場合
付着確率の高いラジカル量 ≪ イオンによるスパッタエッチング成分
▲2▼ウェハ温度が高い場合には十分な選択比が得られる場合
付着確率の高いラジカル量 ≧ イオンによるスパッタエッチング成分
▲3▼ウェハ温度が十分に高い場合にはSi3N4 のエッチングが進まない場合
付着確率の高いラジカル量 ≫ イオンによるスパッタエッチング成分
ラジカルが付着する場所は温度に依存し、付着量は印加周波数で決まっていると考えている。即ち、電源周波数を低くしてフッ素ラジカル(F* )の生成を極力抑え、CFx * を効率よく生成してコンタクトホール19の底でのラジカル付着確率とイオンスパッタエッチングをうまく調整した場合にのみ高選択イオンアシストエッチングが行える。
【0053】
なお、イオンによるスパッタはAr流量、印加電力量、圧力値に依存する。
図9、図10の曲線を求める実験の際には、RIE装置1の電極3、4間に印加する高周波電源の電力を500Wと一定とした。そこで次に、電力とエッチングレートの関係と、電力とエッチング選択比の関係を説明する。
【0054】
窒化シリコン膜のエッチングレートが電力の大きさにどのように依存するかを調べたところ、図11のような結果が得られた。また、窒化シリコンの酸化シリコンに対するエッチング選択比が電力の大きさにどのように依存するかを調べたところ図12のような結果が得られた。
図11によれば、電力を増加するに従って窒化シリコンのエッチングレートは増え、また、図12によれば電力を増加しても酸化シリコンに対する窒化シリコンのエッチング選択比は実質的に変化しないことがわかった。高周波電源RFが400Wの場合の基板加熱温度は48℃である。
【0055】
電極間距離Lと電源周波数fの違いによるエッチングレートの変化を調べるために図11と図6を比較し、さらに、電極間距離Lと電源周波数fの違いによるエッチング選択比を調べるために、図12と図7を比較した。それらの比較によれば、電極間距離Lが小さく又は電極周波数fが小さい方が窒化シリコンのエッチングレートとエッチング選択比が大きくなることが明らかになった。
【0056】
これは、電極間距離Lを狭くすることによって又は高周波電源周波数fを低くすることによってプラズマ中のイオンを効率良くシリコン基板側に引き込んでいるために、高い窒化シリコンのエッチングレートが得られるからである。
なお、図11、図12の特性を求めるためのエッチング条件は、電極間距離Lと高周波電源周波数fを除いて、全て実質的に同一とした。
【0057】
次に、後述する図16(b),(c) に示すようなSAC技術において、窒化シリコン膜32をエッチングしてコンタクトホールを形成する際に、酸化シリコンよりなるサイドウォール29の肩の部分のエッチングが基板加熱温度と高周波電源電力の違いによってどのように進むかを実験により調査した。
そのエッチング選択比は図13に示すような分布になって現れ、基板温度が高くて高周波電源電力が大きいほどエッチング選択比が大きくなった。そのように基板加熱温度と高周波電源電力を選択することによって傾め45度方向のエッチング選択比を10〜15にすることができる。その選択比における窒化シリコン膜のエッチング速度は約400〜700mm/分となる。
【0058】
酸化シリコン膜に対する窒化シリコン膜のエッチング選択比を高くするためには、基板加熱温度を20℃〜95℃に設定して高周波電源電力を350W以上にすることが好ましい。この条件の範囲は、図13の一点鎖線よりも左側の領域に存在している。図13の破線よりも右の領域はエッチングが進みにくくなる領域である。これは、コンタクトホール36のアスペクト比がサイドウォール29付近では実質的に高くなってイオンが入射されずらくなるからである。
【0059】
なお、図9、図10、図13の横軸に示す温度はRIE装置1のテンプレート7の設定温度を示している。実際の基板温度はチャンバ2内のプラズマによる影響を受ける。図9、図10、図13の括弧内に示す温度は実際に測定した基板温度である。
次に、上記した技術を半導体装置の製造に適用する場合の例を説明する。
【0060】
第1例
本例では、図1に示したRIE装置1を使用して、シリコン基板上に選択酸化法によってフィールド酸化膜を形成する工程を説明する。
まず、図14(a) に示すように、シリコン基板11の上に50Åと薄いSiO2膜12を形成した後に、その上にSi3N4 膜13をCVDにより形成する。その後に、素子分離領域を開口したレジスト膜14を形成する。
【0061】
次に、図14(b) に示すように、レジスト膜14に覆われない領域のSi3N4 膜13をエッチングする。そのエッチング条件は、図4の実験結果に基づいて、チャンバ2内の圧力を50〜150mTorr の範囲に設定してエッチング選択比が10以上になるようにした。さらに、RIE装置1の電極3に供給する電力を400Wとし、CH2F2 のガス流量をArのガス流量の3分の1、好ましくは5分の1以下にする。
【0062】
この後に、図14(c) に示すように、Si3N4 膜13に覆われない領域のシリコン基板11の表面を選択酸化してSiO2よりなるフィールド酸化膜15を形成する。 以上のように選択酸化用のSi3N4 膜をパターニングするために、フッ素化合物ガスとアルゴンガスを用いれば、素子分離領域にあるSiO2膜12は、薄いにもかかわらずエッチングされずに残存し、シリコン基板11の表面が露出しなかった。これにより、シリコン基板11の表面はSiO2膜12によって保護されて、エッチングの際の汚染や結晶欠陥の発生が防止された。
【0063】
第2例
図15〜図18は、上記したエッチング技術を適用したDRAMセルの製造工程を示す断面図である。
まず、図15(a) に示すような状態になるまでの工程を説明する。
シリコン基板21の上には選択酸化法によって形成されたフィールド酸化膜22が形成され、フィールド酸化膜22は素子形成領域Aを囲んでいる。このフィールド酸化膜22の形成については、一般的な条件でもよいが第1例で示した工程に沿って行ってもよい。その素子形成領域Aには60Å程度のSiO2よりなるゲート絶縁層23が形成されている。
【0064】
次に、シリコン基板21の全体に、多結晶シリコン層24、シリサイド層25、SiO2よりなる第一のキャップ層26をそれぞれ500Å、700Å、800Åの膜厚に順に形成する。シリサイド膜25は、タングステンシリサイド、チタンシリサイド等があり、サリサイッド技術を用いて形成される。それらの多結晶シリコン層24、シリサイド層25、第一のキャップ層26は、レジストマスク(不図示)を使用するフォトリソグラフィーによって、図15(a) に示すようにストライプ状にパターニングされる。ストライプ状の多結晶シリコン層24、シリサイド層25は、DRAMのワード線WLとして使用される。なお、多結晶シリコン層24には、成膜時又はパターニング後に不純物が導入される。
【0065】
それらのワード線WLは、ゲート絶縁層23又はフィールド酸化膜22の上を通り、そのうちゲート絶縁層23上を通る部分はMOSトランジスタのゲート電極として機能する。また、ワード線WLは、フィールド酸化膜22の上だけでなく、フィールド酸化膜22と素子形成領域Aの境界を通るような構造であってもよい。さらに、素子形成領域Aでは、複数のワード線WLが間隔をおいて配置されている。
【0066】
次に、ワード線WL及びフィールド酸化膜22をマスクに使用してシリコン基板21の表層に一導電型の不純物を導入して浅い低濃度の不純物拡散層27を形成する。その不純物は、シリコン基板21に含まれる不純物と反対の導電型を有している。
続いて、図15(b) に示すように、全体にSiO2よりなるサイドウォール形成用の第一の絶縁層28を1000Åの膜厚に形成する。さらに、RIEによって第一の絶縁層28を垂直方向にエッチングして、図15(c) に示すようなワード線WLの側面にサイドウォール29として残す。
【0067】
その後に、サイドウォール29、キャップ層26等をマスクに使用して、素子形成領域A内ゲート電極WLの両側に不純物を導入、活性化して深い高濃度の不純物拡散層30を形成する。このような深い不純物拡散層30と上記した浅い不純物拡散層27によってMOSトランジスタのLDD構造のソース層、ドレイン層が構成される。
【0068】
続いて、図16(a) に示すように、ゲート酸化膜23、サイドウォール29、キャップ層26などを覆うSiO2よりなる第一の保護膜31をCVDにより200Åの厚さに形成し、さらに、第一の保護層31の上にSi3N4 よりなる第一の被覆層32、BPSGよりなる第一の層間絶縁層33、SiO2よりなる第一の中間層34をそれぞれ1000Å、2000Å、200Åの厚さに順に成長した後に、第一の中間層34の上にフォトレジスト35を塗布する。その第一の被覆層32の膜厚はワード線WLが埋まる膜厚以上にする。
【0069】
その後に、フォトレジスト35を露光、現像して窓35aを形成する。フォトレジスト35の窓35aは、後述するキャパシタが電気的に接続される高濃度の不純物拡散層30の上方に位置するように形成される。
次に、図16(b) に示すように、窓35aの下方にある第一の中間層34と第一の層間絶縁層33をRIEにより順にエッチングしてストレージコンタクトホール36の上部を形成する。
【0070】
この後に、図16(c) に示すように、窓35aの下方で露出したSi3N4 よりなる第一の被覆層32を上述した条件によってエッチングしてストレージコンタクトホール36の下部を形成する。そのエッチング条件は、図5に示したように、圧力を250mTorr 以上に設定してエッチング選択比が10以上になるようにする。さらに、RIE装置1の電極3に供給する電力を400Wとし、CH2F2 のガス流量を例えばArのガス流量の5分の1以下にする。
【0071】
このような条件によれば、第一のブランケット層32のエッチング速度は大きく、且つ垂直方向の異方性エッチングが得られるので、第一のブランケット層32にはサイドエッチングが殆ど発生せず、しかも第一の保護膜32は残ることになる。したがって、第一のキャップ層26の上では第一の被覆層32に横穴が発生するおそれはないので、ストレイジコンタクトホール36同士が繋がることはない。しかも、エッチングの選択性、異方性が十分に確保されるので、第一の被覆層32を過剰にエッチングしてサイドウォール29側部での第一の被覆層32を完全に除去することができ、サイドウォール39の側部でストレイジコンタクトホール36が狭くなることが防止される。この場合、サイドウォール29及び第一のキャップ層26からワード線WLが露出することはない。
【0072】
続いて、図16(c) に示す状態で、ストレージコンタクトホール36を通してSiO2よりなる第一の保護膜32とゲート絶縁層23を希釈フッ酸により除去し、これによりストレージコンタクトホール36から高濃度の不純物拡散層30を露出させる。
続いて、フォトレジスト35を除去した後に、図17(a) に示すように、CVDによって不純物を含む多結晶シリコンを形成して、ストレージコンタクトホール36の中にその多結晶シリコンを埋め込んで、多結晶シリコンよりなるストレージコンタクト層37を形成する。この多結晶シリコンは、第一の中間層34上にも成長するので、ストレージコンタクト層37以外の部分をエッチングによって除去する。
【0073】
この後に、第一の中間層34及びストレージコンタクト層37の上にSi3N4 よりなる下地層38層を200Åの厚さに形成する。さらに、図17(b) に示すように、レジストマスク39を用いて下地層38をパターニングして、後述するビット線が電気的に接続される高濃度の不純物拡散層30の上に開口部40を形成する。
【0074】
さらに、レジストマスク39を用いて開口部40の下方にある第一の中間層34及び層間絶縁層33をRIEによりエッチングし、これにより図17(c) に示すように、ビットラインコンタクトホール41の上部を形成する。
続いて、開口部40の下方にある第一の被覆層32及び第一の保護膜31及びゲート絶縁層23をRIEによりエッチングしてビットラインコンタクトホール41の下部を形成する。そのエッチング条件は、ストレージコンタクトホール36の下部を形成する場合と同じにする。これにより、ビットラインコンタクトホール41の側方では第一の被覆層32のサイドエッチングが殆ど生ぜず、且つサイドウォーウ29の側部に残らず、しかも、サイドウォール29及び第一のキャップ層26からワード線WLが露出しない状態となる。
【0075】
この後に、図18(a) に示すようなビット線BLを形成する。その形成工程は次のようになる。
ビットラインコンタクトホール41の中と下地層38の上に、多結晶シリコン層42、シリサイド層43、第二のキャップ層44をCVDによって順に形成する。それらの層42〜44は、ワード線WLを形成する場合の層成長条件と同じにする。この場合、ビットラインコンタクトホール41内では、第一の被覆層32の垂直異方性エッチングによってサイドウォール29の側部に第一の被覆層32が残っていないないので、多結晶シリコン層42と高濃度の不純物拡散層30との接続面積は設計通りに確保されている。しかも、サイドウォール29及び第一のキャップ層26からワード線WLが露出していないので、ビットラインコンタクト部を構成する多結晶シリコン42がワード線WLに接することはない。
【0076】
それらの多結晶シリコン層42、シリサイド層43及び第二のキャップ層44は、パターニングされてビット線BLとなり、その一部は、ビットラインコンタクトホール41を通して高濃度の不純物拡散層30に接続する。その後に、ワード線WL側部のサイドウォール29の形成と同じようにして、ビット線BLの側部にも絶縁性のサイドウォール45を形成する。
【0077】
その後に、図18(b) に示すように、SiO2よりなる第二の保護膜46とSi3N4 よりなる第二の被覆層47とBPSGよりなる第二の層間絶縁層48をCVDによって順に形成する。
ついで、第二の保護膜46、第二の被覆層47、第二の層間絶縁膜48をパターニングして、ストレージコンタクト層37の上にキャパシター形成用の開口部49を形成する。この後に、キャパシター形成用の開口部49内に蓄積電極、誘電体膜及び対向電極よりなるコンデンサ50を形成する。
【0078】
なお、サイドウォール29,45を構成する材料としてSiO2の代わりにSi3N4 を用い、上記したプロセスを用いてもよいが、この場合には、その下のゲート絶縁層26もSi3N4 から形成することが好ましい。また、RIEを用いる場合には基板に印加する電源の周波数を13.56MHz以下の低周波としても同様であるが、特に400kHzでは窒化シリコン膜の選択エッチングを向上する効果があることが実験によって確認した。
【0079】
また、上記した説明では、RIE装置を使用しているが、ECRプラズマエッチングによってもほぼ同様な効果が得られる。
さらに、フッ素化合物ガスに加えるガスとして、アルゴンの他にヘリウム、その他の不活性ガス、その他のガスを使用してもよい。
ところで、上記した例では、LOCOS、SALについて窒化シリコン膜をエッチングすることについて説明したが、その他に、Si3N4 よりなるサイドウォールを形成する場合、或いはシリコン基板に溝を形成する際に用いられる窒化シリコンのマスクを形成する場合に上記したエッチング方法を適用してもよい。
【0080】
第3例
次に、BLC技術によってコンタクトホールを形成する際に、窒化シリコンを選択的にエッチングする工程について説明する。
まず、図19(a) に示す状態になるまでの工程を説明する。
シリコン基板51の素子分離領域に溝52を形成した後に、その溝52内に酸化シリコンよりなる埋込絶縁膜53を充填する。埋込絶縁膜53を溝52に充填する方法として、例えば、埋込絶縁膜53を溝52内とシリコン基板51上にCVDにより形成した後に、シリコン基板51表面の埋込絶縁膜53を研磨によって除去するといった方法を採用する。
【0081】
次に、ゲート絶縁膜54、ゲート電極55、ゲート被覆絶縁膜56を能動領域に形成した後に、ゲート電極55をマスクに使用して、ゲート電極55の両側方のシリコン基板51に低ドーズ量で不純物をイオン注入して低不純物濃度領域57s,57dを形成する。その不純物は、シリコン基板51に含有される不純物とは逆導電型であり、例えばリン(P) である。
【0082】
続いてシリコン基板51、ゲート被覆絶縁膜54、低不純物濃度領域57s,57dの上に窒化シリコン、窒化酸化シリコンよりなる絶縁膜58を50nmの厚さに形成する。
その後に、シリコン基板51を図1に示したRIE装置1のチャンバ2内に入れる。そして、図19(b) に示すように、絶縁膜58を反応性イオンエッチングによって略垂直方向にエッチングしてゲート電極55、ゲート被覆絶縁膜56の側方にその絶縁膜58を残す。そのゲート電極55の側面に残った絶縁膜58を以下にサイドウォール58sとする。
【0083】
反応性イオンエッチングの際には、上記したように、CH2F2 、CH3F、CHF3のいずれかのフッ素化合物ガスとAr、ヘリウム等の不活性ガスとをチャンバ2内に導入する。そして、フッ素化合物ガスの流量を5〜50sccmに設定し、不活性ガスの流量をフッ素化合物ガスの流量の3倍以上にする。さらに、チャンバ2内の圧力を10mTorr 〜500mTorr に設定し、基板加熱温度を20℃〜95℃の範囲に設定し、さらに、高周波電源RFの供給電力を350W〜700Wの範囲に設定する。
【0084】
このような条件によれば、酸化シリコンに対する窒化シリコンのエッチング選択比が高くなる。したがって、サイドウォール58sを形成するためのエッチング工程において酸化シリコンよりなる埋込絶縁膜53がエッチングされにくくなるので、シリコン基板51が溝52の側部から露出し難くなる。しかも、シリコン基板51の表面もエッチングされ難くなるので、低不純物濃度領域57s,57dが薄くなることが抑制される。
【0085】
その後に、図19(c) に示すように、サイドウォール58s、ゲート被覆絶縁膜56をマスクに使用してゲート電極55及びサイドウォール58sに覆われていない能動領域に高ドーズ量で砒素(As)等の不純物をイオン注入し、これにより能動領域に高不純物濃度領域59s,59dを形成する。
高不純物濃度領域59s,59dと低不純物濃度領域57s,57dによってゲート電極55の両側方にLDD構造の不純物拡散層60s,60dが形成される。
【0086】
次に、図19(d) に示すように、コバルト(Co)などからなる金属膜61をスパッタによって形成し、これによりサイドウォール58s、シリコン基板51を覆う。
ついで、金属膜61と低不純物濃度領域57s,57dを温度550℃で加熱することにより、それらの構成材料であるシリコンと金属を合金化する。これにより、低不純物濃度領域57s,57dの表面にシリサイド層62s,62dを形成する。その後に、図20(a) に示すように、シリコン基板51上に残った未反応の金属膜61を除去する。
【0087】
さらに、図20(b) に示すように、能動領域と素子分離領域に窒化シリコン膜63を形成し、さらに窒化シリコン膜63の上にPSG、BSG、SiO2のような酸化シリコンを含む層間絶縁膜64を形成する。さらに、層間絶縁膜64を化学機械研磨して平坦化した後に、層間絶縁膜64の上にフォトレジスト65を塗布し、これを露光、現像してフォトレジスト65のうち高不純物濃度領域59s,59dの上方に窓65aを形成する。
【0088】
そして、図1に示したRIE装置1のチャンバ2内にシリコン基板51を入れてその中でフォトレジスト65をマスクに用いて、図21(a) に示すように層間絶縁膜64をエッチングし、続いて、図21(b) に示すように窒化シリコン膜63をエッチングしてコンタクトホール66を形成する。
層間絶縁膜64のエッチングは、例えばC4F8、CO、Arなどを含むガスによってエッチングする。そのエッチングガスによれば窒化シリコン膜63に対する層間絶縁膜64のエッチング選択比が高く、窒化シリコン膜63は残存する。
【0089】
また、窒化シリコン膜63のエッチングは、上記したように、CH2F2 、CH3F、CHF3のいずれかのフッ素化合物ガスとAr、ヘリウム等の不活性ガスをチャンバ2内に導入する。そして、フッ素化合物ガスの流量を5〜50sccmに設定し、不活性ガスの流量をフッ素化合物ガスの流量の3倍以上にする。さらに、チャンバ2内の圧力を10mTorr 〜500mTorr に設定し、基板加熱温度を20℃〜95℃の範囲に設定し、さらに、高周波電源RFの供給電力を350W〜700Wの範囲に設定する。
【0090】
この条件によれば、窒化シリコン膜63のエッチング速度が大きくなるばかりでなく、酸化シリコン膜53とシリコン基板51のエッチングが抑制される。この結果、シリコン基板51が溝52から露出することが防止される。
その後に、図22(a) に示すように、フォトレジスト65を溶剤によって除去した後に、図22(b) に示すように、コンタクトホール66内に導電膜67s,67dを充填し、さらに層間絶縁膜64上に配線68s,68dを形成する。この場合、LDD構造の不純物拡散層60s,60dに配線68s,68dが電気的に接続されることになるが、コンタクトホール66内の導電膜67s,67dがシリサイド層62s,62dに接続するだけであり、不純物拡散層60s,60dの下のシリコン基板51には実質的に接続することはなく、これにより配線68s,68dからシリコン基板51に流れるリーク電流が抑制される。
【0091】
【発明の効果】
以上述べたように本発明によれば、CH2 2 、CH3 F又はCHF3 のいずれかのフッ素化合物ガスと不活性ガスを使用することにより、窒化シリコン層をドライエッチングするようにしたので、窒化シリコン層のエッチング速度をその下の酸化シリコン層又はシリコン層のエッチング速度の10倍以上にすることができ、しかも、そのエッチングを異方性とすることができる。
【0092】
したがって、SACを採用する半導体装置の製造工程において、そのようなエッチング方法を採用することにより、窒化シリコン層を過剰エッチングしてゲート電極のサイドウォールの側部に窒化シリコンを残さないようにし、しかも、ゲート電極を覆う酸化シリコン層をエッチングにより除去することがなくなるので、2つのサイドウォールに挟まれるコンタクト領域が狭くなることを防止でき、ゲート電極とコンタクトホール内の導電層との短絡を防止できる。
【0093】
また、BLCを採用する半導体装置の形成工程において、上記した条件でエッチング方法を採用すると、素子形成領域に隣接する溝内に埋め込まれた酸化シリコン膜のエッチングが抑制され、その溝の側壁のシリコン基板が露出し難くなるので、溝とシリコン基板との境界に跨がって形成される電極が不純物拡散層の下のシリコン基板と接続することを回避できる。
【0094】
さらに、MOSトランジスタのゲート電極の側面に窒化シリコン又は窒化酸化シリコンよりなるサイドウォールを形成する際に用いる反応性イオンエッチングによって不純物拡散層がエッチングされ難くなり、不純物拡散層の薄層化に起因するリーク電流の増大、電気抵抗の増加を回避できる。
シリコン基板を選択酸化する際に酸化防止マスクとして窒化シリコン膜をパターニングするために、上記した条件で窒化シリコン膜をエッチングすると、窒化シリコン膜がその下のシリコン基板や酸化シリコン膜に対してエッチングの選択性が向上するので、シリコン基板の結晶欠陥を防止でき、しかも酸化シリコン膜の汚染を防止できる。
【図面の簡単な説明】
【図1】図1は、本発明の絶縁膜のエッチングに使用するエッチング装置の一例を示す構成図である。
【図2】図2は、本発明のエッチング条件を説明するための実験結果であって、CH2F2 ガスとアルゴンガスを用いた場合の窒化シリコン層と酸化シリコン層のエッチング速度とアルゴンの流量との関係を示す図である。
【図3】図3は、本発明のエッチング条件を説明するための実験結果であって、CH2F2 ガスのガス流量を図2の実験の半分とした条件での窒化シリコン層と酸化シリコン層のエッチング速度とアルゴンの流量との関係を示す図である。
【図4】図4は、本発明のエッチング条件を説明するための実験結果であって、窒化シリコン層と酸化シリコン層を別々にエッチングすることにより得られたエッチング速度とエッチング雰囲気圧力との関係を示す図である。
【図5】図5は、本発明のエッチング条件を説明するための実験結果であって、窒化シリコン層と酸化シリコン層に開口を形成する場合のエッチング速度とエッチング雰囲気圧力との関係を示す図である。
【図6】図6は、本発明のエッチング条件を説明するための実験結果であって、窒化シリコン層と酸化シリコン層のエッチング速度と印加電力の大きさとの関係を示す図である。
【図7】図7は、本発明のエッチング条件を説明するための実験結果であって、酸化シリコン層に対する窒化シリコン層のエッチング選択比と高周波電源の供給電力との関係を示す図である。
【図8】図8(a) 、(b) は、本発明の実験におけるコンタクトホールの形成工程を示す断面図である。
【図9】図9は、本発明のエッチング条件を説明するための実験結果であって、窒化シリコン層のエッチングによって得られた基板中央領域と基板周縁領域における基板加熱温度と窒化シリコンエッチングレートの関係を示す図である。
【図10】図10は、本発明のエッチング条件を説明するための実験結果であって、基板中央領域と基板周縁領域における窒化シリコン層のエッチングレートと基板加熱温度との関係を示す図である。
【図11】図11は、本発明のエッチング条件を説明するための実験結果であって、反応性イオンエッチング装置の電極間距離と電源周波数を図6の実験よりも低くした場合の窒化シリコン層と酸化シリコン層のエッチング速度と印加電力の大きさとの関係を示す図である。
【図12】図12は、本発明のエッチング条件を説明するための実験結果であって、反応性イオンエッチング装置の電極間距離と電源周波数を図7の実験よりも低くした場合の酸化シリコン層に対する窒化シリコン層のエッチング選択比と高周波電源の供給電力との関係を示す図である。
【図13】図13は、高周波電源の供給電力と基板加熱温度の違いによる窒化シリコンのエッチング選択比の分布を示す図である。
【図14】図14(a) 〜図14(c) は、本発明の一実施形態において、半導体基板の表面い選択酸化膜を形成する工程を示す断面図である。
【図15】図15(a) 〜図15(c) は、本発明の一実施形態におけるDRAMセルの製造工程の一部を示す断面図(その1)である。
【図16】図16(a) 〜図16(c) は、本発明の一実施形態におけるDRAMセルの製造工程の一部を示す断面図(その2)である。
【図17】図17(a) 〜図17(c) は、本発明の一実施形態におけるDRAMセルの製造工程の一部を示す断面図(その3)である。
【図18】図18(a) 、(b) は、本発明の一実施形態におけるDRAMセルの製造工程の一部を示す断面図(その4)である。
【図19】図19(a) 〜図19(d) は、本発明の一実施形態において、BLC技術を用いた半導体装置の製造工程を示す断面図(その1)である。
【図20】図20(a) 、(b) は、本発明の一実施形態において、BLC技術を用いた半導体装置の製造工程を示す断面図(その2)である。
【図21】図21(a) 、(b) は、本発明の一実施形態において、BLC技術を用いた半導体装置の製造工程を示す断面図(その3)である。
【図22】図22(a) 、(b) は、本発明の一実施形態において、BLC技術を用いた半導体装置の製造工程を示す断面図(その4)である。
【図23】従来のSAC技術における窒化シリコン膜にコンタクトホールを形成する工程を示す断面図である。
【図24】図24(a) 〜図24(d) は、従来のBLC技術における窒化シリコン膜にコンタクトホールを形成する工程を示す断面図(その1)である。
【図25】図25は、従来のBLC技術における窒化シリコン膜にコンタクトホールを形成する工程を示す断面図(その2)である。
【図26】図26は、従来のBLC技術における窒化シリコン膜にコンタクトホールを形成する際の素子分離領域の酸化膜のエッチングを示す断面図である。
【図27】図27は、従来技術におけるサイドウォールを形成するためのエッチングに伴う不純物拡散層の薄層化を示す断面図である。
【符号の説明】
11…シリコン基板(半導体基板)、12…SiO2膜、13…Si3N4 膜、WL…ワード線(ゲート電極)、23…ゲート絶縁層、26…第一のキャップ層、29…サイドウォール、31…第一の保護膜、32…第一の被覆層、33…層間絶縁層、34…第一の中間層、35…レジスト、35a…窓、36…ストレージコンタクトホール、51…シリコン基板(半導体基板)、52…溝、53…酸化シリコン膜、54…ゲート絶縁膜、55…ゲート電極、56…ゲート被覆絶縁膜、57s,57d…低不純物濃度領域、58…絶縁膜、58s…サイドウォール、59s,59d…高不純物濃度領域、60s,60d…LDD構造不純物拡散層、61…金属膜、62s,62d…シリサイド層、63…窒化シリコン膜、64…層間絶縁膜、66…コンタクトホール。

Claims (10)

  1. 基板の上方においてシリコン層又は酸化シリコン層の上に窒化シリコン層を形成する工程と、
    前記シリコン層又は前記酸化シリコン層と前記窒化シリコン層とをドライエッチングの雰囲気に置く工程と、
    CH2 2 、CH3 F又はCHF3 のいずれかのフッ素化合物ガスと不活性ガスを前記雰囲気に流すことにより、前記窒化シリコン層を前記酸化シリコン層又は前記シリコン層に対して選択的にエッチングする工程とを含む窒化シリコン層のエッチング方法において、
    前記フッ素化合物ガスのガス流量は5sccm〜50sccm、前記不活性ガスのガス流量は前記フッ素化合物ガスのガス流量の3倍以上、前記雰囲気の圧力は10mTorr 〜500mTorr 、前記窒化シリコン層にかかる電力は1.1〜5.5W/cm2 、前記基板の温度は20℃〜95℃であることを特徴とする窒化シリコン層のエッチング方法。
  2. 前記酸化シリコン層又は前記シリコン層に対する前記窒化シリコン層のエッチング選択比は、10以上であることを特徴とする請求項1記載の窒化シリコン層のエッチング方法。
  3. 前記不活性ガスは、アルゴンガス、ヘリウムガスであることを特徴とする請求項1記載の窒化シリコン層のエッチング方法。
  4. 前記ドライエッチングは、反応性イオンエッチングであることを特徴とする請求項1記載の窒化シリコン層のエッチング方法。
  5. 前記窒化シリコン層のエッチング速度は、200nm/分以上であることを特徴とする請求項1記載の窒化シリコン層のエッチング方法。
  6. 前記雰囲気内には2つの電極が配置され、該2つの電極の間には13.56MHz 以下の高周波電力が印加され、前記2つの電極の間の距離は5〜70mmであることを特徴とする請求項1記載の窒化シリコン層のエッチング方法。
  7. 半導体基板の上に間隔をおいて複数のゲート電極を形成する工程と、
    前記ゲート電極の側部に絶縁性サイドウォールを形成する工程と、
    前記絶縁性サイドウォール、前記ゲート電極及び前記半導体基板を覆う酸化シリコン層を形成する工程と、
    前記酸化シリコン層上に窒化シリコン層を形成する工程と、
    前記窒化シリコン層の上に層間絶縁層を形成する工程と、
    前記層間絶縁層をパターニングして前記ゲート電極同士の間に垂下するコンタクトホールを形成する工程と、
    CH2 2 、CH3 F又はCHF3 のいずれかのフッ素化合物ガスと不活性ガスを導入した減圧雰囲気中で、前記コンタクトホールを通して前記窒化シリコン層を前記酸化シリコン層に対して選択的にエッチングする工程と、
    前記コンタクトホールを通して前記酸化シリコン層をエッチングする工程とを有し、
    前記窒化シリコン層を前記酸化シリコン層に対して選択的にエッチングする工程において、前記フッ素化合物ガスのガス流量は5sccm〜50sccm、前記不活性ガスのガス流量は前記フッ素化合物ガスのガス流量の3倍以上、前記雰囲気の圧力は10 mTorr 〜500 mTorr 、前記窒化シリコン層にかかる電力は1.1〜5.5W/ cm 2 、前記基板の温度は20℃〜95℃であることを特徴とする半導体装置の製造方法。
  8. 前記雰囲気の圧力は250mTorr以上、前記フッ素化合物ガスのガス流量は前記不活性ガスのガス流量の1/5以下であることを特徴とする請求項7記載の半導体装置の製造方法。
  9. 素子形成領域と酸化シリコン層よりなる素子分離領域を備えたシリコン基板の該素子形成領域にゲート電極を形成する工程と、
    前記ゲート電極及び前記素子形成領域を覆う窒化シリコン又は窒化酸化シリコンよりなる絶縁層を形成する工程と、
    CH2 2 、CH3 F又はCHF3 のいずれかのフッ素化合物ガスと不活性ガスを導入した減圧雰囲気中で、前記絶縁層を、実質的に垂直に、かつ前記素子分離領域及び前記シリコン基板に対して選択的にエッチングして前記ゲート電極の側面にサイドウォールとして残存させる工程とを有し、
    前記絶縁層をエッチングする工程において、前記フッ素化合物ガスのガス流量は5sccm〜50sccm、前記不活性ガスのガス流量は前記フッ素化合物ガスのガス流量の3倍以上、前記雰囲気の圧力は10 mTorr 〜500 mTorr 、前記絶縁層にかかる電力は1.1〜5.5W/ cm 2 、前記基板の温度は20℃〜95℃であることを特徴とする半導体装置の製造方法。
  10. 半導体基板の素子形成領域に隣接する溝を該半導体基板に形成する工程と、
    前記溝の中に酸化シリコンよりなる埋込絶縁材を充填する工程と、
    前記半導体基板の前記素子形成領域にゲート絶縁層を介してゲート電極を形成する工程と、
    前記ゲート電極の側方の前記半導体基板に不純物拡散層を形成する工程と、
    前記不純物拡散層、前記埋込絶縁材及び前記ゲート電極を覆う窒化シリコン層を形成する工程と、
    CH2 2 、CH3 F又はCHF3 のいずれかのフッ素化合物ガスと不活性ガスを導入した減圧雰囲気中で、前記窒化シリコン層を部分的にエッチングして前記溝から前記不純物拡散層に至る領域にコンタクトホールを形成する工程とを含む半導体装置の製造方法において、
    前記フッ素化合物ガスのガス流量は5sccm〜50sccm、前記不活性ガスのガス流量は前記フッ素化合物ガスのガス流量の3倍以上、前記雰囲気の圧力は10mTorr 〜500mTorr 、前記窒化シリコン層にかかる電力は1.1〜5.5W/cm2 、前記基板の前記温度は20℃〜95℃であることを特徴とする半導体装置の製造方法。
JP04243598A 1997-02-25 1998-02-24 窒化シリコン層のエッチング方法及び半導体装置の製造方法 Expired - Lifetime JP3681533B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04243598A JP3681533B2 (ja) 1997-02-25 1998-02-24 窒化シリコン層のエッチング方法及び半導体装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP9-40963 1997-02-25
JP4096397 1997-02-25
JP04243598A JP3681533B2 (ja) 1997-02-25 1998-02-24 窒化シリコン層のエッチング方法及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH10303187A JPH10303187A (ja) 1998-11-13
JP3681533B2 true JP3681533B2 (ja) 2005-08-10

Family

ID=26380477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04243598A Expired - Lifetime JP3681533B2 (ja) 1997-02-25 1998-02-24 窒化シリコン層のエッチング方法及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3681533B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160071321A (ko) 2014-12-11 2016-06-21 도쿄엘렉트론가부시키가이샤 플라즈마 에칭 방법
KR20160074397A (ko) 2014-12-18 2016-06-28 도쿄엘렉트론가부시키가이샤 플라즈마 에칭 방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3586605B2 (ja) 1999-12-21 2004-11-10 Necエレクトロニクス株式会社 シリコン窒化膜のエッチング方法及び半導体装置の製造方法
JP2003152104A (ja) * 2001-11-14 2003-05-23 Fujitsu Ltd 半導体装置及びその製造方法
KR100523652B1 (ko) * 2002-09-23 2005-10-24 동부아남반도체 주식회사 플래쉬 메모리 제조방법
JP5932599B2 (ja) 2011-10-31 2016-06-08 株式会社日立ハイテクノロジーズ プラズマエッチング方法
TWI497586B (zh) 2011-10-31 2015-08-21 Hitachi High Tech Corp Plasma etching method
JP6059165B2 (ja) * 2014-02-19 2017-01-11 東京エレクトロン株式会社 エッチング方法、及びプラズマ処理装置
JP6670672B2 (ja) * 2016-05-10 2020-03-25 東京エレクトロン株式会社 エッチング方法
JP6606464B2 (ja) 2016-05-20 2019-11-13 東京エレクトロン株式会社 エッチング方法
KR102581094B1 (ko) * 2020-02-10 2023-09-22 주식회사 히타치하이테크 플라스마 처리 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160071321A (ko) 2014-12-11 2016-06-21 도쿄엘렉트론가부시키가이샤 플라즈마 에칭 방법
US9793136B2 (en) 2014-12-11 2017-10-17 Tokyo Electron Limited Plasma etching method
KR20160074397A (ko) 2014-12-18 2016-06-28 도쿄엘렉트론가부시키가이샤 플라즈마 에칭 방법
US9548214B2 (en) 2014-12-18 2017-01-17 Tokyo Electron Limited Plasma etching method of modulating high frequency bias power to processing target object

Also Published As

Publication number Publication date
JPH10303187A (ja) 1998-11-13

Similar Documents

Publication Publication Date Title
KR100295518B1 (ko) 질화실리콘층의에칭방법및반도체장치의제조방법
US5275972A (en) Method for fabricating a semiconductor integrated circuit device including the self-aligned formation of a contact window
US6180531B1 (en) Semiconductor manufacturing method
US5942446A (en) Fluorocarbon polymer layer deposition predominant pre-etch plasma etch method for forming patterned silicon containing dielectric layer
US6506674B2 (en) Method of manufacturing a semiconductor integrated circuit device
JPH03291921A (ja) 集積回路製作方法
JPH07273063A (ja) 半導体装置およびその製造方法
US5164331A (en) Method of forming and etching titanium-tungsten interconnects
JP3681533B2 (ja) 窒化シリコン層のエッチング方法及び半導体装置の製造方法
JP2000058652A (ja) 半導体装置のコンタクトホ―ル製造方法
US5849625A (en) Planar field oxide isolation process for semiconductor integrated circuit devices using liquid phase deposition
WO2012083604A1 (zh) 半导体器件的制造方法
JP3241020B2 (ja) 半導体装置の製造方法
JPH11186225A (ja) テーパ形コンタクトホールの形成方法、テーパ形ポリシリコンプラグの形成方法並びにテーパ形ポリシリコンプラグ
US6319817B1 (en) Method of forming viahole
JP2000307001A (ja) 半導体装置の製造方法
JP2009267432A (ja) 半導体集積回路装置の製造方法
TWI320215B (en) Method of forming shallow trench isolation(sti) with chamfered corner
JP3700231B2 (ja) 接続孔の形成方法
US20030045113A1 (en) Fabrication method of semiconductor integrated circuit device
KR19980063925A (ko) 반도체 장치 및 그 제조 방법
JP3097338B2 (ja) コンタクトホールの形成方法
JPH11307625A (ja) 半導体装置およびその製造方法
JP3394101B2 (ja) 半導体装置の製造方法
JPH06151456A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050518

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080527

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090527

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090527

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090527

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100527

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100527

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110527

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110527

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110527

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120527

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120527

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130527

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140527

Year of fee payment: 9

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term