JP3681533B2 - 窒化シリコン層のエッチング方法及び半導体装置の製造方法 - Google Patents
窒化シリコン層のエッチング方法及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3681533B2 JP3681533B2 JP04243598A JP4243598A JP3681533B2 JP 3681533 B2 JP3681533 B2 JP 3681533B2 JP 04243598 A JP04243598 A JP 04243598A JP 4243598 A JP4243598 A JP 4243598A JP 3681533 B2 JP3681533 B2 JP 3681533B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- layer
- silicon nitride
- silicon
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- ing And Chemical Polishing (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、窒化シリコン層のエッチング方法、及び窒化シリコン層のパターニング工程を含む半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体集積回路（ＬＳＩ）の微細化にともない、自己整合コンタクト技術（ＳＡＣ (Self Alignment Contact))や、不純物拡散層からフィールド絶縁膜にかけて配線を配置するＢＬＣ（Border Less Contact ）が採用されている。
ＳＡＣ技術は、１つの不純物拡散層を共通の構成要素とした２つのＭＯＳトランジスタの各ゲート電極の間にある共通の不純物拡散層に配線を接続する場合に、２つのゲート電極の表面の絶縁層によって配線の接続位置を規制するものである。
【０００３】
このように、ＳＡＣ技術を採用すれば、微細化に伴って狭くなってきているゲート電極の間にある不純物拡散層と配線とを容易且つ確実に接続できるようになる。
ＢＬＣ技術は、半導体基板の素子分離領域に溝を形成し、その溝内に酸化シリコンを充填し、半導体基板に不純物拡散層を形成した後に、不純物拡散層と素子分離領域にかけた領域に配線を形成するものである。
【０００４】
このようなＢＬＣ技術を採用すれば、配線と不純物拡散層とのコンタクト部分の位置合わせマージンが大きくなる。
次に、ＳＡＣ技術とＢＬＣ技術を採用した半導体装置の従来例を説明する。
ＳＡＣ技術
図２３(a) においては、シリコン基板100 上にゲート絶縁層102 を介してゲート電極103 が形成され、ゲート電極103 の上にはSiO2よりなるキャップ層104 が形成されている。また、ゲート電極103 の側面にはSiO2よりなるサイドウォール105 が形成されている。シリコン基板100 の不純物拡散層101 の形成は、ゲート電極103 を形成した後の低濃度の第１回目のイオン注入と、サイドウォール105 を形成した後の高濃度の第２回目のイオン注入とによって形成され、ＬＤＤ構造を有している。
【０００５】
このような状態で、全体にSiO2よりなる薄い保護膜106 を形成した後に、Si3N4 よりなる被覆層107 を形成し、ついで、被覆層107 上にＢＰＳＧよりなる層間絶縁層108 、SiO2よりなる中間層109 を形成する。
続いて、層間絶縁層108 、中間層109 にコンタクトホールを形成するために、２つのサイドウォール105 間のギャップの上方に窓111 を有するフォトレジスト110 を形成する。
【０００６】
続いて、フォトレジスト110 の窓111 を通して中間層109 及び層間絶縁層108 を垂直方向にドライエッチングして、図２３(b) に示すようなコンタクトホール112 を形成する。この場合、層間絶縁層108 及び中間層109 をエッチングするエッチャントは、Si3N4 よりなる被覆層107 のエッチングレートが小さいものを使用する。これにより、被覆層107 がエッチングストッパーになってその下のキャップ層104 及びサイドウォール105 が残される。
【０００７】
次に、図２３(c) に示すように、コンタクトホール112 の下方の被覆層107 と保護膜106 をエッチングして除去し、これによりサイドウォール105 の側方の不純物拡散層101 を露出する。Si3N4 よりなる被覆層107 のエッチング方法としては、フッ素系のガスを使用する反応性イオンエッチングを用いることができる。また、SiO2よりなる保護膜106 のエッチングは希釈フッ酸により行う。
【０００８】
そして、フォトレジスト110 を除去した後に、特に図示しないが、層間絶縁層108 の上に配線を形成するとともにコンタクトホール112 とサイドウォール105 同士の隙間を通してその配線を不純物拡散層101 に接続することになる。
ＢＬＣ技術
まず、図２４(a) に示す状態になるまでの工程を説明する。
【０００９】
シリコン基板121 の素子分離領域に溝122 を形成した後に、その溝122 内に酸化シリコンよりなる埋込絶縁膜123 を充填する。埋込絶縁膜123 を溝122 に充填する方法として、例えば、埋込絶縁膜123 を溝122 内とシリコン基板121 上にＣＶＤにより形成した後に、シリコン基板121 表面の埋込絶縁膜123 を研磨によって除去するといった方法を採用する。
【００１０】
次に、ゲート絶縁膜124 、ゲート電極125 、ゲート被覆絶縁膜126 を能動領域に形成した後に、ゲート電極125 をマスクに使用して、ゲート電極125 の両側方のシリコン基板121 に低ドーズ量で不純物をイオン注入して低不純物濃度領域127s，127dを形成する。
続いて、シリコン基板121 、ゲート被覆絶縁膜125 、低不純物濃度領域127s，127dの上に窒化シリコン、窒化酸化シリコンよりなる絶縁膜128 を形成する。
【００１１】
その後に、図２４(b) に示すように、絶縁膜128 を反応性イオンエッチングによって略垂直方向にエッチングしてゲート電極125 、ゲート被覆絶縁膜126 の側方にその絶縁膜128 を残す。そのゲート電極125 の側面に残った絶縁膜128 を以下にサイドウォールという。
その後に、図２４(c) に示すように、サイドウォール128 、ゲート被覆絶縁膜126 をマスクに使用してゲート電極125 及びサイドウォール128 に覆われていない能動領域に高ドーズ量で不純物をイオン注入し、これにより能動領域に高不純物濃度領域129s，129dを形成する。
【００１２】
その高不純物濃度領域129s，129dと低不純物濃度領域127s，127dによってゲート電極125 の両側方にＬＤＤ構造不純物拡散層129s、129dが形成される。
次に、図２４(d) に示すようにサリサイド技術によって低不純物濃度領域127s，127dの表面にシリサイド層131s,131d を形成する。
これにより能動領域にＭＯＳトランジスタが形成された状態になる。
【００１３】
この後に、図２５に示すように、能動領域と素子分離領域に窒化シリコン膜132 を形成し、さらに窒化シリコン膜132 の上に酸化シリコンよりなる層間絶縁膜133 を形成する。
そして、フォトリソグラフィー技術により窒化シリコン膜132 と層間絶縁膜膜133 に複数のコンタクトホール134s，134dを形成する。それらのコンタクトホール134s，134dは、能動領域の２つのシリサイド層131s, 131dの上に形成される。この場合、半導体装置の微細化を考慮すると、コンタクトホール134s，134dの直径は、高不純物濃度領域129s，129dに対して大幅に余裕が取れる大きさには形成されないので、コンタクトホール134s，134dは埋込絶縁膜123 にまたがって形成される。
【００１４】
その後に、コンタクトホール134s，134dを通して配線（不図示）をＬＤＤ構造不純物拡散層129s，129dに接続する。
以上が、一般的なＳＡＣ技術、ＢＣＬ技術である。
ところで、特公開６−１２７６５号公報に記載されているように、窒化シリコンよりなる被覆層をエッチングする場合に、CH2F2 、CH3Fのいずれかをエッチングガスに用いると、Si3N4 のエッチング速度がSiO2、Siのエッチング速度よりも大きなり、さらに、ガス流量を変えたり、圧力を高くするなどによってSi3N4 のエッチング速度をSiO2、Siのそれぞれのエッチング速度の約１０倍まで大きくすることが記載されている。
【００１５】
一般的には、CF4 、SF6 、NF3 などのフッ素化合物ガスを主として、酸素などを混合してSi3N4 をエッチングすることで、次のようなエッチング特性が得られる。
Siエッチング速度 ＞ Si3N4 エッチング速度 ＞ SiO2エッチング速度
この場合、Si3N4 エッチング速度αをSiO2エッチング速度βで割った値α／β（以下に、SiO2に対するSi3N4 のエッチング選択比という）は２〜３であって、ＳＡＣ、ＢＬＣに使用されているが、そのエッチングは等方的である。しかも、そのような SiNx のエッチング条件ではシリコン基板が受けるダメージが大きくなる。
【００１６】
発明者の実験によれば、CF4 とCHF3を主としたエッチングガスを用いたところ次のようなエッチング特性が得られた。
SiO2エッチング速度 ＞ Si3N4 エッチング速度 ＞ Siエッチング速度
この場合、SiO2に対するSi3N4 のエッチング選択比は０．５〜１となってそのエッチングは異方的であるが、コンタクトホール形成のため、或いはＬＯＣＯＳ用窒化膜除去のために使用されている。
【００１７】
【発明が解決しようとする課題】
ところで、ＳＡＣ技術に関しては次のような課題がある。
フッ素系のガスをエッチングガスとして用いると、Si3N4 のSiO2、Siに対するエッチング選択比は大きくなるが、エッチングが等方的になってしまうので、窒化シリコン層のパターニング精度が低下してしまう。
【００１８】
例えば、図２３(a) に示すように、被覆層107 のエッチング工程において、エッチングの等方性が大きくなると、被覆層107 はサイドエッチングされてコンタクトホール112 が側方に広がるので、キャップ層104 と層間絶縁層108 の間には横方向に凹みが生じることになる。その凹みの量が大きい場合、即ちそのサイドエッチング量が大きい場合には、ゲート電極103 の上方で被覆膜107 が消滅して横型の穴が形成されてしまう。その横型の穴は、隣合うコンタクトホール112 を通る２つの配線を短絡してしまう。
【００１９】
これに対して、被覆層107 のサイドエッチングを防止するために、エッチング時間を短くすることも考えられるが、被覆層107 が、エッチング不足となってサイドウォール105 の側方に残ってしまい、これによりサイドウォール105 の側方で露出する不純物拡散層101 の面積が狭くなる。このような状態では、コンタクトホール112 を通る配線と不純物拡散層101 とのコンタクト抵抗が増加するおそれがある。
【００２０】
また、サイドウォール105 の側方で被覆層107 を完全に除去するために、SiO2に対するSi3N4 のエッチング選択比を小さくして異方性を高くすることも考えられるが、これでは、ゲート電極103 を覆うSiO2製のキャップ層104 の側部がエッチングされてコンタクトホール112 内の配線とゲート電極103 が短絡するといった不都合がある。
【００２１】
さらに、２つのゲート電極103 の間の被覆層107 を完全に除去するためにオーバエッチングを行うと、サイドウォール105 の上端縁が除去されてそこからゲート電極103 の一部が露出してしまう。この結果、ゲート電極103 はコンタクトホール112 を通るプラグに短絡してしまう。
一方、ＢＬＣ技術に関する課題として次のようなものがある。
【００２２】
例えば、層間絶縁膜133 に形成したコンタクトホール134s，134dを通して窒化シリコン膜132 をエッチングする際に、酸化シリコンに対する窒化シリコンのエッチング選択比を大きくできない場合には、図２６に示すように、酸化シリコンよりなる埋込絶縁膜123 の表面がエッチングされてシリコン基板121 の一部を露出してしまう。このため、コンタクトホール134s，134d内に形成される金属プラグはシリコン基板121 にも接続してしまうので、シリコン基板121 と金属プラグが短絡してしまい、その短絡部分を通してリーク電流が流れてしまう。
【００２３】
以上の説明ではサイドウォール128 を酸化シリコンから形成しているが、サイドウォール128 を窒化シリコンから形成する場合には、窒化シリコンのシリコン基板に対するエッチング選択比を大きくしなければならない。即ち、窒化シリコンを垂直方向にエッチングする際に低不純物濃度領域127s，127dがエッチングされることは、図２７の左側に示すように、シリサイド層134sの下の低不純物濃度領域127s, 127dが浅くなることを意味し、これにより低不純物濃度領域127s，127dが高抵抗化する。また、図２７の右側に示すように、サイドウォール128aを構成する窒化シリコンをエッチングする際にシリコン基板121 の表面のエッチング深さが大きくなれば、不純物拡散層130dから広がる空乏層が安定しないばかりでなく、シリサイド層134sが低不純物濃度領域129sから外にはみ出してしまい、リーク電流がシリコン基板121 に流れ易くなる。
【００２４】
以上のような従来技術ではシリコン、酸化シリコンに対する窒化シリコンのエッチング選択比と等異方性とは互いにトレードオフの関係になることが問題であった。
本発明の目的は、シリコン及び酸化シリコンに対する窒化シリコンのエッチング選択比を大きくするとともに、窒化シリコンのエッチング異方性を高くする窒化シリコン層のエッチング方法と、そのエッチング工程を含む半導体装置の製造方法を提供することにある。
【００２５】
【課題を解決するための手段】
上記した課題は、基板の上方においてシリコン層又は酸化シリコン層の上に窒化シリコン層を形成する工程と、前記シリコン層又は前記酸化シリコン層と前記窒化シリコン層とをドライエッチングの雰囲気に置く工程と、ＣＨ2Ｆ2、ＣＨ3Ｆ又はＣＨＦ3のいずれかのフッ素化合物ガスと不活性ガスを前記雰囲気に流すことにより、前記窒化シリコン層を前記酸化シリコン層又は前記シリコン層に対して選択的にエッチングする工程とを含む窒化シリコン層のエッチング方法において、前記フッ素化合物ガスのガス流量は５ｓｃｃｍ〜５０ｓｃｃｍ、前記不活性ガスのガス流量は前記フッ素化合物ガスのガス流量の３倍以上、前記雰囲気の圧力は１０mTorr〜５００mTorr、前記窒化シリコン層にかかる電力は１．１〜５．５Ｗ／cm2、前記基板の温度は２０℃〜９５℃であることを特徴とする窒化シリコン層のエッチング方法によって解決する。
【００２６】
上記窒化シリコン層のエッチング方法において、前記酸化シリコン層又は前記シリコン層に対する前記窒化シリコン層のエッチング選択比は、１０以上であることを特徴とする。
【００２７】
また、上記窒化シリコン層のエッチング方法において、前記不活性ガスは、アルゴンガス、ヘリウムガスであることを特徴とする。
また、上記窒化シリコン層のエッチング方法において、前記ドライエッチングは、反応性イオンエッチングであることを特徴とする。
また、上記窒化シリコン層のエッチング方法において、前記窒化シリコン層のエッチング速度は、２００nm／分以上であることを特徴とする。
【００２９】
上記した窒化シリコン層のエッチング方法において、前記雰囲気内には２つの電極が配置され、該２つの電極の間には１３．５６MHz 以下の高周波電力が印加され、前記２つの電極の間の距離は５〜７０mmであることを特徴とする。
上記した課題は、半導体基板の上に間隔をおいて複数のゲート電極を形成する工程と、
前記ゲート電極の側部に絶縁性サイドウォールを形成する工程と、前記絶縁性サイドウォール、前記ゲート電極及び前記半導体基板を覆う酸化シリコン層を形成する工程と、前記酸化シリコン層上に窒化シリコン層を形成する工程と、前記窒化シリコン層の上に層間絶縁層を形成する工程と、前記層間絶縁層をパターニングして前記ゲート電極同士の間に垂下するコンタクトホールを形成する工程と、ＣＨ2 Ｆ2 、ＣＨ3 Ｆ又はＣＨＦ3 のいずれかのフッ素化合物ガスと不活性ガスを導入した減圧雰囲気中で、前記コンタクトホールを通して前記窒化シリコン層を前記酸化シリコン層に対して選択的にエッチングする工程と、前記コンタクトホールを通して前記酸化シリコン層をエッチングする工程とを有し、前記窒化シリコン層を前記酸化シリコン層に対して選択的にエッチングする工程において、前記フッ素化合物ガスのガス流量は５ｓｃｃｍ〜５０ｓｃｃｍ、前記不活性ガスのガス流量は前記フッ素化合物ガスのガス流量の３倍以上、前記雰囲気の圧力は１０mTorr 〜５００mTorr 、前記窒化シリコン層にかかる電力は１．１〜５．５Ｗ／cm2 、前記基板の温度は２０℃〜９５℃であることを特徴とする半導体装置の製造方法によって解決する。
【００３０】
上記した課題は、素子形成領域と酸化シリコン層よりなる素子分離領域を備えたシリコン基板の該素子形成領域にゲート電極を形成する工程と、前記ゲート電極及び前記素子形成領域を覆う窒化シリコン又は窒化酸化シリコンよりなる絶縁層を形成する工程と、ＣＨ2 Ｆ2 、ＣＨ3 Ｆ又はＣＨＦ3 のいずれかのフッ素化合物ガスと不活性ガスを導入した減圧雰囲気中で、前記絶縁層を、実質的に垂直に、かつ前記素子分離領域及び前記シリコン基板に対して選択的にエッチングして前記ゲート電極の側面にサイドウォールとして残存させる工程とを有し、前記絶縁層をエッチングする工程において、前記フッ素化合物ガスのガス流量は５ｓｃｃｍ〜５０ｓｃｃｍ、前記不活性ガスのガス流量は前記フッ素化合物ガスのガス流量の３倍以上、前記雰囲気の圧力は１０mTorr 〜５００mTorr 、前記絶縁層にかかる電力は１．１〜５．５Ｗ／cm2 、前記基板の温度は２０℃〜９５℃であることを特徴とする半導体装置の製造方法によって解決する。
【００３１】
上記した課題は、半導体基板の素子形成領域に隣接する溝を該半導体基板に形成する工程と、前記溝の中に酸化シリコンよりなる埋込絶縁材を充填する工程と、前記半導体基板の前記素子形成領域にゲート絶縁層を介してゲート電極を形成する工程と、前記ゲート電極の側方の前記半導体基板に不純物拡散層を形成する工程と、前記不純物拡散層、前記埋込絶縁材及び前記ゲート電極を覆う窒化シリコン層を形成する工程と、ＣＨ2Ｆ2、ＣＨ3Ｆ又はＣＨＦ3のいずれかのフッ素化合物ガスと不活性ガスを導入した減圧雰囲気中で、前記窒化シリコン層を部分的にエッチングして前記溝から前記不純物拡散層に至る領域にコンタクトホールを形成する工程とを含む半導体装置の製造方法において、前記フッ素化合物ガスのガス流量は５ｓｃｃｍ〜５０ｓｃｃｍ、前記不活性ガスのガス流量は前記フッ素化合物ガスのガス流量の３倍以上、前記雰囲気の圧力は１０mTorr〜５００mTorr、前記窒化シリコン層にかかる電力は１．１〜５．５Ｗ／cm2、前記基板の前記温度は２０℃〜９５℃であることを特徴とする半導体装置の製造方法によって解決する。
【００３２】
次に、本発明の作用について説明する。
本発明によれば、CH2F2 、CH3F又はCHF3のいずれかのフッ素化合物ガスとAr、He等の不活性ガスを使用することにより、窒化シリコン層をドライエッチングするようにしている。これらのガスによれば、窒化シリコン層のエッチング速度をその下の酸化シリコン層又はシリコン層のエッチング速度の１０倍以上にすることができ、しかも、そのエッチングを異方性とすることができる。
【００３３】
即ち、酸化シリコン層、シリコン層に対する窒化シリコン層のエッチング選択比が大きくなり、併せて、窒化シリコン層のパターニングの際のサイドエッチングが抑制される。
そのようなエッチング特性は、チャンバ内に導入されるフッ素化合物ガスと不活性ガスの割合は、不活性ガス流量をフッ素化合物ガス流量の３倍以上とすることによって顕著に現れる。
【００３４】
したがって、ＳＡＣを採用する半導体装置の形成工程において、そのようなエッチング方法を採用すると、窒化シリコン層を過剰エッチングしてゲート電極のサイドウォールの側部に窒化シリコンを残さないようにし、しかも、ゲート電極を覆う酸化シリコン層をエッチングにより除去することがなくなる。この結果、２つのサイドウォールに挟まれるコンタクト領域が狭くなることがなく、ゲート電極とコンタクトホール内の導電層との短絡が発生することはなくなる。
【００３５】
また、ＢＬＣを採用する半導体装置の形成工程において、上記した条件でエッチング方法を採用すると、素子形成領域に隣接する溝の中に埋め込まれた酸化シリコン層のエッチングが抑制され、その溝の側壁のシリコン基板が露出し難くなる。これにより、溝とシリコン基板との境界に跨がって形成される電極が不純物拡散層の下のシリコン基板と接続することが回避される。
【００３６】
さらに、ＭＯＳトランジスタのゲート電極の側面に窒化シリコン又は窒化酸化シリコンよりなるサイドウォールを形成する際に用いる反応性イオンエッチングによって不純物拡散層がエッチングされ難くなり、不純物拡散層の薄層化に起因するリーク電流の増大、電気抵抗の増加が回避される。
シリコン基板を選択酸化する際に酸化防止マスクとして窒化シリコン層をパターニングするために、上記した条件で窒化シリコン層をエッチングすると、窒化シリコン層がその下のシリコン基板や酸化シリコン層に対してエッチングの選択性が向上する。これにより、窒化シリコン層のエッチングによるシリコン基板の結晶欠陥が防止され、しかも酸化シリコン層の汚染が防止される。
【００３７】
【発明の実施の形態】
図１は、本発明の窒化シリコン膜のエッチングに用いる反応性イオンエッチング（ＲＩＥ）装置の概要構成図である。
ＲＩＥ装置１の石英製のチャンバ２内には、ウェハ（基板）Ｗを搭載する電極３と、電極３から距離Ｌの間隔をおいて対向するガスシャワー４が配置されている。ガスシャワー４は、電極３の対向側に多数のガス放射穴４ａを有し、また、その一部にはガス管４ｂが接続されている。さらに、ガスシャワー４は、アルミニウムなどの導電材から形成されていて、他方の電極（４）として機能する。
【００３８】
また、電極３には、周波数ｆの高周波電源ＲＦが接続され、ガスシャワー４には、接地線が接続されている。
なお、図１中符号５は排気管、６はテンプレート、７は加熱手段、８は温度制御手段を示している。
本発明者は、そのようなＲＩＥ装置１のチャンバ２内を減圧し、そのチャンバ２内にＣＨ2 Ｆ2 、ＣＨ3 Ｆ又はＣＨＦ3 のようなフッ素化合物ガスと、Ａｒ、Ｈｅなどの不活性ガスとを導入し、それらのガスをプラズマ化して得られた生成物によってウェハＷ上の窒化シリコン（Si3N4 ）膜と酸化シリコン（SiO2）膜とシリコン（Si）をエッチングしたところ、SiO2、Siに対するSi3N4 のエッチング選択比を大きくした状態でSi3N4 の垂直方向の異方性エッチングが可能であることがわかった。
【００３９】
そこで、以下に、フッ素化合物ガスとしてＣＨ2 Ｆ2 を用い、不活性ガスとしてアルゴン（Ar）をチャンバ２内に導入して、Si3N4 、SiO2、Siをエッチングした結果を説明する。なお、ウェハＷとして６インチのシリコンウェハを使用した。
エッチングの調査のために、ＲＩＥ装置の電極間距離Ｌと電源周波数ｆの条件を変えて実験を行った。電極間距離Ｌと電源周波数ｆのそれぞれを７０mm、１３．５６MHz とした場合を第１の装置構成条件とし、電極間距離Ｌと電源周波数ｆをそれぞれ１０mm、４００kHz とした場合を第２の装置構成条件とした。
【００４０】
（第１の装置構成設定条件）
図２は、CH2F2 ガスを４８sccmの流量でチャンバ２内に流した状態で、Arガスの流量とエッチングレートの関係を調べた結果である。この実験における、電源ＲＦのパワーは４００Ｗ、チャンバ２内の圧力は１００mTorr であった。この実験結果によれば、Arガスの流量を増やすにつれてSi3N4 膜のエッチングレートが上昇する一方で、SiO2膜のエッチングレートは殆ど変化がなかった。
【００４１】
したがって、SiO2膜に対するSi3N4 膜のエッチング選択比を高くするためには、アルゴンガスを入れるとともにその流量を調整することが有効であることがわかる。
図３は、CH2F2 の流量を２４sccmにした状態で、Arガスの流量とエッチングレートの関係を調べた結果である。この実験における、電源ＲＦのパワーは４００Ｗ、チャンバ２内の圧力は１００mTorr であった。その実験の特性曲線によれば、図２に示す場合よりも、エッチング選択比が大きくなることがわかる。
【００４２】
図２と図３の曲線からわかることは、CH2F2 のガス流量よりもArガス流量を大きくすることによってSi3N4 膜のエッチング選択比が大きくなることである。特に、図３に示すように、CH2F2 ガス流量を少なくした場合には顕著に現れ、Arガス流量をCH2F2 ガス流量の３倍でエッチング選択比が１０を越え、８倍でエッチング選択比が約３０となった。なお、Ar流量が２９０sccmのときにシリコンのエッチングレートは３nm/minとなった。
【００４３】
また、チャンバ２内の圧力とエッチング速度の関係を調べたところ、図４に示すような結果が得られ、その圧力が１５０mTorr までは圧力を高くすればするほどSi3N4 膜のエッチング選択比がさらに高くなるが、その圧力が１５０mTorr よりも高くなるとSi3N4 膜のエッチング選択比が低下することがわかる。そのエッチング速度が低下する理由として、圧力が高くなるとウェハＷ表面での膜成長成分が大きくなるからであると考えられる。
【００４４】
図４における実験ではCH2F2 ガス流量２４sccm、Arガス流量２９０sccm、電源ＲＦのパワー４００Ｗであった。
図３、図４はSiO2膜とSi膜とSi3N4 膜体をエッチングした場合の実験結果である。そこで、コンタクトホール内でのSiO2やSiに対するSi3N4 のエッチング選択比がどのように変化するかを調べたところ、図５に示すような結果が得られた。そのエッチングは、図７に示すように、アスペクト比が２程度に開口されたコンタクトホールの下のSi3N4 膜とSiO2膜とSi基板について行ったものである。
【００４５】
図５によれば、コンタクトホールの下にあるSi3N4 膜のエッチング速度は、エッチング雰囲気の圧力を２００mTorr より高くしても急激に低下することはなく、４５０mTorr で２００nm／min 以上のエッチング量が得られた。一方、コンタクトホールの下のSiO2膜のエッチングレートも高くなるが、圧力が高くなるほど低下して２５０mTorr 以上ではエッチングレートが２０nm／min となり、Si3N4 膜のエッチングレートの１／１０以下となる。
【００４６】
以上のことから、SiO2膜に対するSi3N4 膜のエッチング選択比は、エッチング雰囲気の圧力を変えることによって任意に調整できることがわかる。
また、CH2F2 ガスとArガスを用いてSi3N4 膜をエッチングすると、アルゴンガスの流量を増やすほどSi3N4 膜のSiO2膜、Si層に対するエッチング選択比が高くなり、しかもエッチング速度も大きくなることがわかった。
【００４７】
この場合、Si3N4 膜のエッチングレートを大きくしても、即ち、SiO2膜に対するSi3N4 膜のエッチング選択比を１０以上にしても、コンタクトホールの下でSi3N4 膜が殆どサイドエッチングされることもなく、良好なパターンが得られた。次に、ＲＩＥ装置１の電極３に印加する電源ＲＦの電力の大きさを変えたところ、図６のような結果が得られた。即ち、電力を大きくするほどSi3N4 膜のエッチングレートが高くなる一方で、SiO2膜のエッチング速度は殆ど変化しないということから、電力を大ききくするほどSiO2膜に対するSi3N4 膜のエッチング選択比が大きくなることが明らかになった。電力の変化に対するエッチング選択比は図７のようになった。
【００４８】
本発明者がさらに実験を重ねたところ、フッ素化合物ガスのガス流量を５ｓｃｃｍ〜５０ｓｃｃｍ、不活性ガスのガス流量をフッ素化合物ガスのガス流量の３倍以上、エッチング雰囲気の圧力を１０mTorr 〜５００mTorr 、窒化シリコン層に印加する電力を１．１〜５．５Ｗ／cm2 に設定することが好ましいことがわかった。
【００４９】
以上の実験結果は、別のフッ素化合物ガス及び別の不活性ガスを使用しても同様な結果が得られる。
（第２の装置構成設定条件）
次に、ＲＩＥ装置１における電極間距離Ｌと電源周波数ｆをそれぞれ１０mm、４００kHz とした場合の各種絶縁膜のエッチング速度とエッチング選択比を調査した。エッチングに使用するガスであるCH2F2 とArとをそれぞれ３６sccm、２９０sccmとし、また、エッチング雰囲気の圧力を３５０mTorr とした。
【００５０】
そして、図８(a),(b) に示すように、シリコン基板１１上に酸化シリコン膜１６と窒化シリコン膜１７を順に形成し、その上に窓１８ａを開口したレジスト１８を形成する。さらに、レジスト１８をマスクに使用してコンタクトホール１９を形成する過程における窒化シリコン膜１７と酸化シリコン膜１６のエッチング状態を調べた。
【００５１】
図９は、窒化シリコンのエッチングレートとウェハ加熱温度との関係を調べた結果である。図９によれば、温度が高くなるにつれて窒化シリコンのエッチングレートは僅かに大きくなる。さらに、酸化シリコンに対する窒化シリコンのエッチング選択比を調べたところ図１０に示すような結果が得られ、窒化シリコンのエッチング選択比は温度が高くなるに従って上昇した。ただし、９５℃以上にすると窒化シリコンのエッチングが進まなくなり、しかも、エッチングレートは零になるしエッチングの選択性の測定は不可能になる。そのような結果が得られる理由としては、次のことが考えられる。
【００５２】
即ち、以上のことを踏まえてコンタクトホール１９の底での仮想モデル▲１▼〜▲３▼を次に示す。
▲１▼ウェハ温度が低い場合には十分な選択比が得られない場合
付着確率の高いラジカル量 ≪ イオンによるスパッタエッチング成分
▲２▼ウェハ温度が高い場合には十分な選択比が得られる場合
付着確率の高いラジカル量 ≧ イオンによるスパッタエッチング成分
▲３▼ウェハ温度が十分に高い場合にはSi3N4 のエッチングが進まない場合
付着確率の高いラジカル量 ≫ イオンによるスパッタエッチング成分
ラジカルが付着する場所は温度に依存し、付着量は印加周波数で決まっていると考えている。即ち、電源周波数を低くしてフッ素ラジカル（Ｆ* ）の生成を極力抑え、CFx * を効率よく生成してコンタクトホール１９の底でのラジカル付着確率とイオンスパッタエッチングをうまく調整した場合にのみ高選択イオンアシストエッチングが行える。
【００５３】
なお、イオンによるスパッタはAr流量、印加電力量、圧力値に依存する。
図９、図１０の曲線を求める実験の際には、ＲＩＥ装置１の電極３、４間に印加する高周波電源の電力を５００Ｗと一定とした。そこで次に、電力とエッチングレートの関係と、電力とエッチング選択比の関係を説明する。
【００５４】
窒化シリコン膜のエッチングレートが電力の大きさにどのように依存するかを調べたところ、図１１のような結果が得られた。また、窒化シリコンの酸化シリコンに対するエッチング選択比が電力の大きさにどのように依存するかを調べたところ図１２のような結果が得られた。
図１１によれば、電力を増加するに従って窒化シリコンのエッチングレートは増え、また、図１２によれば電力を増加しても酸化シリコンに対する窒化シリコンのエッチング選択比は実質的に変化しないことがわかった。高周波電源ＲＦが４００Ｗの場合の基板加熱温度は４８℃である。
【００５５】
電極間距離Ｌと電源周波数ｆの違いによるエッチングレートの変化を調べるために図１１と図６を比較し、さらに、電極間距離Ｌと電源周波数ｆの違いによるエッチング選択比を調べるために、図１２と図７を比較した。それらの比較によれば、電極間距離Ｌが小さく又は電極周波数ｆが小さい方が窒化シリコンのエッチングレートとエッチング選択比が大きくなることが明らかになった。
【００５６】
これは、電極間距離Ｌを狭くすることによって又は高周波電源周波数ｆを低くすることによってプラズマ中のイオンを効率良くシリコン基板側に引き込んでいるために、高い窒化シリコンのエッチングレートが得られるからである。
なお、図１１、図１２の特性を求めるためのエッチング条件は、電極間距離Ｌと高周波電源周波数ｆを除いて、全て実質的に同一とした。
【００５７】
次に、後述する図１６(b),(c) に示すようなＳＡＣ技術において、窒化シリコン膜３２をエッチングしてコンタクトホールを形成する際に、酸化シリコンよりなるサイドウォール２９の肩の部分のエッチングが基板加熱温度と高周波電源電力の違いによってどのように進むかを実験により調査した。
そのエッチング選択比は図１３に示すような分布になって現れ、基板温度が高くて高周波電源電力が大きいほどエッチング選択比が大きくなった。そのように基板加熱温度と高周波電源電力を選択することによって傾め４５度方向のエッチング選択比を１０〜１５にすることができる。その選択比における窒化シリコン膜のエッチング速度は約４００〜７００mm／分となる。
【００５８】
酸化シリコン膜に対する窒化シリコン膜のエッチング選択比を高くするためには、基板加熱温度を２０℃〜９５℃に設定して高周波電源電力を３５０Ｗ以上にすることが好ましい。この条件の範囲は、図１３の一点鎖線よりも左側の領域に存在している。図１３の破線よりも右の領域はエッチングが進みにくくなる領域である。これは、コンタクトホール３６のアスペクト比がサイドウォール２９付近では実質的に高くなってイオンが入射されずらくなるからである。
【００５９】
なお、図９、図１０、図１３の横軸に示す温度はＲＩＥ装置１のテンプレート７の設定温度を示している。実際の基板温度はチャンバ２内のプラズマによる影響を受ける。図９、図１０、図１３の括弧内に示す温度は実際に測定した基板温度である。
次に、上記した技術を半導体装置の製造に適用する場合の例を説明する。
【００６０】
第１例
本例では、図１に示したＲＩＥ装置１を使用して、シリコン基板上に選択酸化法によってフィールド酸化膜を形成する工程を説明する。
まず、図１４(a) に示すように、シリコン基板１１の上に５０Åと薄いSiO2膜１２を形成した後に、その上にSi3N4 膜１３をＣＶＤにより形成する。その後に、素子分離領域を開口したレジスト膜１４を形成する。
【００６１】
次に、図１４(b) に示すように、レジスト膜１４に覆われない領域のSi3N4 膜１３をエッチングする。そのエッチング条件は、図４の実験結果に基づいて、チャンバ２内の圧力を５０〜１５０mTorr の範囲に設定してエッチング選択比が１０以上になるようにした。さらに、ＲＩＥ装置１の電極３に供給する電力を４００Ｗとし、CH2F2 のガス流量をArのガス流量の３分の１、好ましくは５分の１以下にする。
【００６２】
この後に、図１４(c) に示すように、Si3N4 膜１３に覆われない領域のシリコン基板１１の表面を選択酸化してSiO2よりなるフィールド酸化膜１５を形成する。 以上のように選択酸化用のSi3N4 膜をパターニングするために、フッ素化合物ガスとアルゴンガスを用いれば、素子分離領域にあるSiO2膜１２は、薄いにもかかわらずエッチングされずに残存し、シリコン基板１１の表面が露出しなかった。これにより、シリコン基板１１の表面はSiO2膜１２によって保護されて、エッチングの際の汚染や結晶欠陥の発生が防止された。
【００６３】
第２例
図１５〜図１８は、上記したエッチング技術を適用したＤＲＡＭセルの製造工程を示す断面図である。
まず、図１５(a) に示すような状態になるまでの工程を説明する。
シリコン基板２１の上には選択酸化法によって形成されたフィールド酸化膜２２が形成され、フィールド酸化膜２２は素子形成領域Ａを囲んでいる。このフィールド酸化膜２２の形成については、一般的な条件でもよいが第１例で示した工程に沿って行ってもよい。その素子形成領域Ａには６０Å程度のSiO2よりなるゲート絶縁層２３が形成されている。
【００６４】
次に、シリコン基板２１の全体に、多結晶シリコン層２４、シリサイド層２５、SiO2よりなる第一のキャップ層２６をそれぞれ５００Å、７００Å、８００Åの膜厚に順に形成する。シリサイド膜２５は、タングステンシリサイド、チタンシリサイド等があり、サリサイッド技術を用いて形成される。それらの多結晶シリコン層２４、シリサイド層２５、第一のキャップ層２６は、レジストマスク（不図示）を使用するフォトリソグラフィーによって、図１５(a) に示すようにストライプ状にパターニングされる。ストライプ状の多結晶シリコン層２４、シリサイド層２５は、ＤＲＡＭのワード線ＷＬとして使用される。なお、多結晶シリコン層２４には、成膜時又はパターニング後に不純物が導入される。
【００６５】
それらのワード線ＷＬは、ゲート絶縁層２３又はフィールド酸化膜２２の上を通り、そのうちゲート絶縁層２３上を通る部分はＭＯＳトランジスタのゲート電極として機能する。また、ワード線ＷＬは、フィールド酸化膜２２の上だけでなく、フィールド酸化膜２２と素子形成領域Ａの境界を通るような構造であってもよい。さらに、素子形成領域Ａでは、複数のワード線ＷＬが間隔をおいて配置されている。
【００６６】
次に、ワード線ＷＬ及びフィールド酸化膜２２をマスクに使用してシリコン基板２１の表層に一導電型の不純物を導入して浅い低濃度の不純物拡散層２７を形成する。その不純物は、シリコン基板２１に含まれる不純物と反対の導電型を有している。
続いて、図１５(b) に示すように、全体にSiO2よりなるサイドウォール形成用の第一の絶縁層２８を１０００Åの膜厚に形成する。さらに、ＲＩＥによって第一の絶縁層２８を垂直方向にエッチングして、図１５(c) に示すようなワード線ＷＬの側面にサイドウォール２９として残す。
【００６７】
その後に、サイドウォール２９、キャップ層２６等をマスクに使用して、素子形成領域Ａ内ゲート電極ＷＬの両側に不純物を導入、活性化して深い高濃度の不純物拡散層３０を形成する。このような深い不純物拡散層３０と上記した浅い不純物拡散層２７によってＭＯＳトランジスタのＬＤＤ構造のソース層、ドレイン層が構成される。
【００６８】
続いて、図１６(a) に示すように、ゲート酸化膜２３、サイドウォール２９、キャップ層２６などを覆うSiO2よりなる第一の保護膜３１をＣＶＤにより２００Åの厚さに形成し、さらに、第一の保護層３１の上にSi3N4 よりなる第一の被覆層３２、ＢＰＳＧよりなる第一の層間絶縁層３３、SiO2よりなる第一の中間層３４をそれぞれ１０００Å、２０００Å、２００Åの厚さに順に成長した後に、第一の中間層３４の上にフォトレジスト３５を塗布する。その第一の被覆層３２の膜厚はワード線ＷＬが埋まる膜厚以上にする。
【００６９】
その後に、フォトレジスト３５を露光、現像して窓３５ａを形成する。フォトレジスト３５の窓３５ａは、後述するキャパシタが電気的に接続される高濃度の不純物拡散層３０の上方に位置するように形成される。
次に、図１６(b) に示すように、窓３５ａの下方にある第一の中間層３４と第一の層間絶縁層３３をＲＩＥにより順にエッチングしてストレージコンタクトホール３６の上部を形成する。
【００７０】
この後に、図１６(c) に示すように、窓３５ａの下方で露出したSi3N4 よりなる第一の被覆層３２を上述した条件によってエッチングしてストレージコンタクトホール３６の下部を形成する。そのエッチング条件は、図５に示したように、圧力を２５０mTorr 以上に設定してエッチング選択比が１０以上になるようにする。さらに、ＲＩＥ装置１の電極３に供給する電力を４００Ｗとし、CH2F2 のガス流量を例えばArのガス流量の５分の１以下にする。
【００７１】
このような条件によれば、第一のブランケット層３２のエッチング速度は大きく、且つ垂直方向の異方性エッチングが得られるので、第一のブランケット層３２にはサイドエッチングが殆ど発生せず、しかも第一の保護膜３２は残ることになる。したがって、第一のキャップ層２６の上では第一の被覆層３２に横穴が発生するおそれはないので、ストレイジコンタクトホール３６同士が繋がることはない。しかも、エッチングの選択性、異方性が十分に確保されるので、第一の被覆層３２を過剰にエッチングしてサイドウォール２９側部での第一の被覆層３２を完全に除去することができ、サイドウォール３９の側部でストレイジコンタクトホール３６が狭くなることが防止される。この場合、サイドウォール２９及び第一のキャップ層２６からワード線ＷＬが露出することはない。
【００７２】
続いて、図１６(c) に示す状態で、ストレージコンタクトホール３６を通してSiO2よりなる第一の保護膜３２とゲート絶縁層２３を希釈フッ酸により除去し、これによりストレージコンタクトホール３６から高濃度の不純物拡散層３０を露出させる。
続いて、フォトレジスト３５を除去した後に、図１７(a) に示すように、ＣＶＤによって不純物を含む多結晶シリコンを形成して、ストレージコンタクトホール３６の中にその多結晶シリコンを埋め込んで、多結晶シリコンよりなるストレージコンタクト層３７を形成する。この多結晶シリコンは、第一の中間層３４上にも成長するので、ストレージコンタクト層３７以外の部分をエッチングによって除去する。
【００７３】
この後に、第一の中間層３４及びストレージコンタクト層３７の上にSi3N4 よりなる下地層３８層を２００Åの厚さに形成する。さらに、図１７(b) に示すように、レジストマスク３９を用いて下地層３８をパターニングして、後述するビット線が電気的に接続される高濃度の不純物拡散層３０の上に開口部４０を形成する。
【００７４】
さらに、レジストマスク３９を用いて開口部４０の下方にある第一の中間層３４及び層間絶縁層３３をＲＩＥによりエッチングし、これにより図１７(c) に示すように、ビットラインコンタクトホール４１の上部を形成する。
続いて、開口部４０の下方にある第一の被覆層３２及び第一の保護膜３１及びゲート絶縁層２３をＲＩＥによりエッチングしてビットラインコンタクトホール４１の下部を形成する。そのエッチング条件は、ストレージコンタクトホール３６の下部を形成する場合と同じにする。これにより、ビットラインコンタクトホール４１の側方では第一の被覆層３２のサイドエッチングが殆ど生ぜず、且つサイドウォーウ２９の側部に残らず、しかも、サイドウォール２９及び第一のキャップ層２６からワード線ＷＬが露出しない状態となる。
【００７５】
この後に、図１８(a) に示すようなビット線ＢＬを形成する。その形成工程は次のようになる。
ビットラインコンタクトホール４１の中と下地層３８の上に、多結晶シリコン層４２、シリサイド層４３、第二のキャップ層４４をＣＶＤによって順に形成する。それらの層４２〜４４は、ワード線ＷＬを形成する場合の層成長条件と同じにする。この場合、ビットラインコンタクトホール４１内では、第一の被覆層３２の垂直異方性エッチングによってサイドウォール２９の側部に第一の被覆層３２が残っていないないので、多結晶シリコン層４２と高濃度の不純物拡散層３０との接続面積は設計通りに確保されている。しかも、サイドウォール２９及び第一のキャップ層２６からワード線ＷＬが露出していないので、ビットラインコンタクト部を構成する多結晶シリコン４２がワード線ＷＬに接することはない。
【００７６】
それらの多結晶シリコン層４２、シリサイド層４３及び第二のキャップ層４４は、パターニングされてビット線ＢＬとなり、その一部は、ビットラインコンタクトホール４１を通して高濃度の不純物拡散層３０に接続する。その後に、ワード線ＷＬ側部のサイドウォール２９の形成と同じようにして、ビット線ＢＬの側部にも絶縁性のサイドウォール４５を形成する。
【００７７】
その後に、図１８(b) に示すように、SiO2よりなる第二の保護膜４６とSi3N4 よりなる第二の被覆層４７とＢＰＳＧよりなる第二の層間絶縁層４８をＣＶＤによって順に形成する。
ついで、第二の保護膜４６、第二の被覆層４７、第二の層間絶縁膜４８をパターニングして、ストレージコンタクト層３７の上にキャパシター形成用の開口部４９を形成する。この後に、キャパシター形成用の開口部４９内に蓄積電極、誘電体膜及び対向電極よりなるコンデンサ５０を形成する。
【００７８】
なお、サイドウォール２９，４５を構成する材料としてSiO2の代わりにSi3N4 を用い、上記したプロセスを用いてもよいが、この場合には、その下のゲート絶縁層２６もSi3N4 から形成することが好ましい。また、ＲＩＥを用いる場合には基板に印加する電源の周波数を１３．５６ＭＨｚ以下の低周波としても同様であるが、特に４００ｋＨｚでは窒化シリコン膜の選択エッチングを向上する効果があることが実験によって確認した。
【００７９】
また、上記した説明では、ＲＩＥ装置を使用しているが、ＥＣＲプラズマエッチングによってもほぼ同様な効果が得られる。
さらに、フッ素化合物ガスに加えるガスとして、アルゴンの他にヘリウム、その他の不活性ガス、その他のガスを使用してもよい。
ところで、上記した例では、ＬＯＣＯＳ、ＳＡＬについて窒化シリコン膜をエッチングすることについて説明したが、その他に、Si3N4 よりなるサイドウォールを形成する場合、或いはシリコン基板に溝を形成する際に用いられる窒化シリコンのマスクを形成する場合に上記したエッチング方法を適用してもよい。
【００８０】
第３例
次に、ＢＬＣ技術によってコンタクトホールを形成する際に、窒化シリコンを選択的にエッチングする工程について説明する。
まず、図１９(a) に示す状態になるまでの工程を説明する。
シリコン基板５１の素子分離領域に溝５２を形成した後に、その溝５２内に酸化シリコンよりなる埋込絶縁膜５３を充填する。埋込絶縁膜５３を溝５２に充填する方法として、例えば、埋込絶縁膜５３を溝５２内とシリコン基板５１上にＣＶＤにより形成した後に、シリコン基板５１表面の埋込絶縁膜５３を研磨によって除去するといった方法を採用する。
【００８１】
次に、ゲート絶縁膜５４、ゲート電極５５、ゲート被覆絶縁膜５６を能動領域に形成した後に、ゲート電極５５をマスクに使用して、ゲート電極５５の両側方のシリコン基板５１に低ドーズ量で不純物をイオン注入して低不純物濃度領域５７ｓ，５７ｄを形成する。その不純物は、シリコン基板５１に含有される不純物とは逆導電型であり、例えばリン(P) である。
【００８２】
続いてシリコン基板５１、ゲート被覆絶縁膜５４、低不純物濃度領域５７ｓ，５７ｄの上に窒化シリコン、窒化酸化シリコンよりなる絶縁膜５８を５０nmの厚さに形成する。
その後に、シリコン基板５１を図１に示したＲＩＥ装置１のチャンバ２内に入れる。そして、図１９(b) に示すように、絶縁膜５８を反応性イオンエッチングによって略垂直方向にエッチングしてゲート電極５５、ゲート被覆絶縁膜５６の側方にその絶縁膜５８を残す。そのゲート電極５５の側面に残った絶縁膜５８を以下にサイドウォール５８ｓとする。
【００８３】
反応性イオンエッチングの際には、上記したように、CH2F2 、CH3F、CHF3のいずれかのフッ素化合物ガスとAr、ヘリウム等の不活性ガスとをチャンバ２内に導入する。そして、フッ素化合物ガスの流量を５〜５０sccmに設定し、不活性ガスの流量をフッ素化合物ガスの流量の３倍以上にする。さらに、チャンバ２内の圧力を１０mTorr 〜５００mTorr に設定し、基板加熱温度を２０℃〜９５℃の範囲に設定し、さらに、高周波電源ＲＦの供給電力を３５０Ｗ〜７００Ｗの範囲に設定する。
【００８４】
このような条件によれば、酸化シリコンに対する窒化シリコンのエッチング選択比が高くなる。したがって、サイドウォール５８ｓを形成するためのエッチング工程において酸化シリコンよりなる埋込絶縁膜５３がエッチングされにくくなるので、シリコン基板５１が溝５２の側部から露出し難くなる。しかも、シリコン基板５１の表面もエッチングされ難くなるので、低不純物濃度領域５７ｓ，５７ｄが薄くなることが抑制される。
【００８５】
その後に、図１９(c) に示すように、サイドウォール５８ｓ、ゲート被覆絶縁膜５６をマスクに使用してゲート電極５５及びサイドウォール５８ｓに覆われていない能動領域に高ドーズ量で砒素(As)等の不純物をイオン注入し、これにより能動領域に高不純物濃度領域５９ｓ，５９ｄを形成する。
高不純物濃度領域５９ｓ，５９ｄと低不純物濃度領域５７ｓ，５７ｄによってゲート電極５５の両側方にＬＤＤ構造の不純物拡散層６０ｓ，６０ｄが形成される。
【００８６】
次に、図１９(d) に示すように、コバルト(Co)などからなる金属膜６１をスパッタによって形成し、これによりサイドウォール５８ｓ、シリコン基板５１を覆う。
ついで、金属膜６１と低不純物濃度領域５７ｓ，５７ｄを温度５５０℃で加熱することにより、それらの構成材料であるシリコンと金属を合金化する。これにより、低不純物濃度領域５７ｓ，５７ｄの表面にシリサイド層６２ｓ，６２ｄを形成する。その後に、図２０(a) に示すように、シリコン基板５１上に残った未反応の金属膜６１を除去する。
【００８７】
さらに、図２０(b) に示すように、能動領域と素子分離領域に窒化シリコン膜６３を形成し、さらに窒化シリコン膜６３の上にＰＳＧ、ＢＳＧ、SiO2のような酸化シリコンを含む層間絶縁膜６４を形成する。さらに、層間絶縁膜６４を化学機械研磨して平坦化した後に、層間絶縁膜６４の上にフォトレジスト６５を塗布し、これを露光、現像してフォトレジスト６５のうち高不純物濃度領域５９ｓ，５９ｄの上方に窓６５ａを形成する。
【００８８】
そして、図１に示したＲＩＥ装置１のチャンバ２内にシリコン基板５１を入れてその中でフォトレジスト６５をマスクに用いて、図２１(a) に示すように層間絶縁膜６４をエッチングし、続いて、図２１(b) に示すように窒化シリコン膜６３をエッチングしてコンタクトホール６６を形成する。
層間絶縁膜６４のエッチングは、例えばC4F8、CO、Arなどを含むガスによってエッチングする。そのエッチングガスによれば窒化シリコン膜６３に対する層間絶縁膜６４のエッチング選択比が高く、窒化シリコン膜６３は残存する。
【００８９】
また、窒化シリコン膜６３のエッチングは、上記したように、CH2F2 、CH3F、CHF3のいずれかのフッ素化合物ガスとAr、ヘリウム等の不活性ガスをチャンバ２内に導入する。そして、フッ素化合物ガスの流量を５〜５０sccmに設定し、不活性ガスの流量をフッ素化合物ガスの流量の３倍以上にする。さらに、チャンバ２内の圧力を１０mTorr 〜５００mTorr に設定し、基板加熱温度を２０℃〜９５℃の範囲に設定し、さらに、高周波電源ＲＦの供給電力を３５０Ｗ〜７００Ｗの範囲に設定する。
【００９０】
この条件によれば、窒化シリコン膜６３のエッチング速度が大きくなるばかりでなく、酸化シリコン膜５３とシリコン基板５１のエッチングが抑制される。この結果、シリコン基板５１が溝５２から露出することが防止される。
その後に、図２２(a) に示すように、フォトレジスト６５を溶剤によって除去した後に、図２２(b) に示すように、コンタクトホール６６内に導電膜６７ｓ，６７ｄを充填し、さらに層間絶縁膜６４上に配線６８ｓ，６８ｄを形成する。この場合、ＬＤＤ構造の不純物拡散層６０ｓ，６０ｄに配線６８ｓ，６８ｄが電気的に接続されることになるが、コンタクトホール６６内の導電膜６７ｓ，６７ｄがシリサイド層６２ｓ，６２ｄに接続するだけであり、不純物拡散層６０ｓ，６０ｄの下のシリコン基板５１には実質的に接続することはなく、これにより配線６８ｓ，６８ｄからシリコン基板５１に流れるリーク電流が抑制される。
【００９１】
【発明の効果】
以上述べたように本発明によれば、ＣＨ2 Ｆ2 、ＣＨ3 Ｆ又はＣＨＦ3 のいずれかのフッ素化合物ガスと不活性ガスを使用することにより、窒化シリコン層をドライエッチングするようにしたので、窒化シリコン層のエッチング速度をその下の酸化シリコン層又はシリコン層のエッチング速度の１０倍以上にすることができ、しかも、そのエッチングを異方性とすることができる。
【００９２】
したがって、ＳＡＣを採用する半導体装置の製造工程において、そのようなエッチング方法を採用することにより、窒化シリコン層を過剰エッチングしてゲート電極のサイドウォールの側部に窒化シリコンを残さないようにし、しかも、ゲート電極を覆う酸化シリコン層をエッチングにより除去することがなくなるので、２つのサイドウォールに挟まれるコンタクト領域が狭くなることを防止でき、ゲート電極とコンタクトホール内の導電層との短絡を防止できる。
【００９３】
また、ＢＬＣを採用する半導体装置の形成工程において、上記した条件でエッチング方法を採用すると、素子形成領域に隣接する溝内に埋め込まれた酸化シリコン膜のエッチングが抑制され、その溝の側壁のシリコン基板が露出し難くなるので、溝とシリコン基板との境界に跨がって形成される電極が不純物拡散層の下のシリコン基板と接続することを回避できる。
【００９４】
さらに、ＭＯＳトランジスタのゲート電極の側面に窒化シリコン又は窒化酸化シリコンよりなるサイドウォールを形成する際に用いる反応性イオンエッチングによって不純物拡散層がエッチングされ難くなり、不純物拡散層の薄層化に起因するリーク電流の増大、電気抵抗の増加を回避できる。
シリコン基板を選択酸化する際に酸化防止マスクとして窒化シリコン膜をパターニングするために、上記した条件で窒化シリコン膜をエッチングすると、窒化シリコン膜がその下のシリコン基板や酸化シリコン膜に対してエッチングの選択性が向上するので、シリコン基板の結晶欠陥を防止でき、しかも酸化シリコン膜の汚染を防止できる。
【図面の簡単な説明】
【図１】図１は、本発明の絶縁膜のエッチングに使用するエッチング装置の一例を示す構成図である。
【図２】図２は、本発明のエッチング条件を説明するための実験結果であって、CH2F2 ガスとアルゴンガスを用いた場合の窒化シリコン層と酸化シリコン層のエッチング速度とアルゴンの流量との関係を示す図である。
【図３】図３は、本発明のエッチング条件を説明するための実験結果であって、CH2F2 ガスのガス流量を図２の実験の半分とした条件での窒化シリコン層と酸化シリコン層のエッチング速度とアルゴンの流量との関係を示す図である。
【図４】図４は、本発明のエッチング条件を説明するための実験結果であって、窒化シリコン層と酸化シリコン層を別々にエッチングすることにより得られたエッチング速度とエッチング雰囲気圧力との関係を示す図である。
【図５】図５は、本発明のエッチング条件を説明するための実験結果であって、窒化シリコン層と酸化シリコン層に開口を形成する場合のエッチング速度とエッチング雰囲気圧力との関係を示す図である。
【図６】図６は、本発明のエッチング条件を説明するための実験結果であって、窒化シリコン層と酸化シリコン層のエッチング速度と印加電力の大きさとの関係を示す図である。
【図７】図７は、本発明のエッチング条件を説明するための実験結果であって、酸化シリコン層に対する窒化シリコン層のエッチング選択比と高周波電源の供給電力との関係を示す図である。
【図８】図８(a) 、(b) は、本発明の実験におけるコンタクトホールの形成工程を示す断面図である。
【図９】図９は、本発明のエッチング条件を説明するための実験結果であって、窒化シリコン層のエッチングによって得られた基板中央領域と基板周縁領域における基板加熱温度と窒化シリコンエッチングレートの関係を示す図である。
【図１０】図１０は、本発明のエッチング条件を説明するための実験結果であって、基板中央領域と基板周縁領域における窒化シリコン層のエッチングレートと基板加熱温度との関係を示す図である。
【図１１】図１１は、本発明のエッチング条件を説明するための実験結果であって、反応性イオンエッチング装置の電極間距離と電源周波数を図６の実験よりも低くした場合の窒化シリコン層と酸化シリコン層のエッチング速度と印加電力の大きさとの関係を示す図である。
【図１２】図１２は、本発明のエッチング条件を説明するための実験結果であって、反応性イオンエッチング装置の電極間距離と電源周波数を図７の実験よりも低くした場合の酸化シリコン層に対する窒化シリコン層のエッチング選択比と高周波電源の供給電力との関係を示す図である。
【図１３】図１３は、高周波電源の供給電力と基板加熱温度の違いによる窒化シリコンのエッチング選択比の分布を示す図である。
【図１４】図１４(a) 〜図１４(c) は、本発明の一実施形態において、半導体基板の表面い選択酸化膜を形成する工程を示す断面図である。
【図１５】図１５(a) 〜図１５(c) は、本発明の一実施形態におけるＤＲＡＭセルの製造工程の一部を示す断面図（その１）である。
【図１６】図１６(a) 〜図１６(c) は、本発明の一実施形態におけるＤＲＡＭセルの製造工程の一部を示す断面図（その２）である。
【図１７】図１７(a) 〜図１７(c) は、本発明の一実施形態におけるＤＲＡＭセルの製造工程の一部を示す断面図（その３）である。
【図１８】図１８(a) 、(b) は、本発明の一実施形態におけるＤＲＡＭセルの製造工程の一部を示す断面図（その４）である。
【図１９】図１９(a) 〜図１９(d) は、本発明の一実施形態において、ＢＬＣ技術を用いた半導体装置の製造工程を示す断面図（その１）である。
【図２０】図２０(a) 、(b) は、本発明の一実施形態において、ＢＬＣ技術を用いた半導体装置の製造工程を示す断面図（その２）である。
【図２１】図２１(a) 、(b) は、本発明の一実施形態において、ＢＬＣ技術を用いた半導体装置の製造工程を示す断面図（その３）である。
【図２２】図２２(a) 、(b) は、本発明の一実施形態において、ＢＬＣ技術を用いた半導体装置の製造工程を示す断面図（その４）である。
【図２３】従来のＳＡＣ技術における窒化シリコン膜にコンタクトホールを形成する工程を示す断面図である。
【図２４】図２４(a) 〜図２４(d) は、従来のＢＬＣ技術における窒化シリコン膜にコンタクトホールを形成する工程を示す断面図（その１）である。
【図２５】図２５は、従来のＢＬＣ技術における窒化シリコン膜にコンタクトホールを形成する工程を示す断面図（その２）である。
【図２６】図２６は、従来のＢＬＣ技術における窒化シリコン膜にコンタクトホールを形成する際の素子分離領域の酸化膜のエッチングを示す断面図である。
【図２７】図２７は、従来技術におけるサイドウォールを形成するためのエッチングに伴う不純物拡散層の薄層化を示す断面図である。
【符号の説明】
１１…シリコン基板（半導体基板）、１２…SiO2膜、１３…Si3N4 膜、ＷＬ…ワード線（ゲート電極）、２３…ゲート絶縁層、２６…第一のキャップ層、２９…サイドウォール、３１…第一の保護膜、３２…第一の被覆層、３３…層間絶縁層、３４…第一の中間層、３５…レジスト、３５ａ…窓、３６…ストレージコンタクトホール、５１…シリコン基板（半導体基板）、５２…溝、５３…酸化シリコン膜、５４…ゲート絶縁膜、５５…ゲート電極、５６…ゲート被覆絶縁膜、５７ｓ，５７ｄ…低不純物濃度領域、５８…絶縁膜、５８ｓ…サイドウォール、５９ｓ，５９ｄ…高不純物濃度領域、６０ｓ，６０ｄ…ＬＤＤ構造不純物拡散層、６１…金属膜、６２ｓ，６２ｄ…シリサイド層、６３…窒化シリコン膜、６４…層間絶縁膜、６６…コンタクトホール。
【発明の属する技術分野】
本発明は、窒化シリコン層のエッチング方法、及び窒化シリコン層のパターニング工程を含む半導体装置の製造方法に関する。
【０００２】
【従来の技術】
半導体集積回路（ＬＳＩ）の微細化にともない、自己整合コンタクト技術（ＳＡＣ (Self Alignment Contact))や、不純物拡散層からフィールド絶縁膜にかけて配線を配置するＢＬＣ（Border Less Contact ）が採用されている。
ＳＡＣ技術は、１つの不純物拡散層を共通の構成要素とした２つのＭＯＳトランジスタの各ゲート電極の間にある共通の不純物拡散層に配線を接続する場合に、２つのゲート電極の表面の絶縁層によって配線の接続位置を規制するものである。
【０００３】
このように、ＳＡＣ技術を採用すれば、微細化に伴って狭くなってきているゲート電極の間にある不純物拡散層と配線とを容易且つ確実に接続できるようになる。
ＢＬＣ技術は、半導体基板の素子分離領域に溝を形成し、その溝内に酸化シリコンを充填し、半導体基板に不純物拡散層を形成した後に、不純物拡散層と素子分離領域にかけた領域に配線を形成するものである。
【０００４】
このようなＢＬＣ技術を採用すれば、配線と不純物拡散層とのコンタクト部分の位置合わせマージンが大きくなる。
次に、ＳＡＣ技術とＢＬＣ技術を採用した半導体装置の従来例を説明する。
ＳＡＣ技術
図２３(a) においては、シリコン基板100 上にゲート絶縁層102 を介してゲート電極103 が形成され、ゲート電極103 の上にはSiO2よりなるキャップ層104 が形成されている。また、ゲート電極103 の側面にはSiO2よりなるサイドウォール105 が形成されている。シリコン基板100 の不純物拡散層101 の形成は、ゲート電極103 を形成した後の低濃度の第１回目のイオン注入と、サイドウォール105 を形成した後の高濃度の第２回目のイオン注入とによって形成され、ＬＤＤ構造を有している。
【０００５】
このような状態で、全体にSiO2よりなる薄い保護膜106 を形成した後に、Si3N4 よりなる被覆層107 を形成し、ついで、被覆層107 上にＢＰＳＧよりなる層間絶縁層108 、SiO2よりなる中間層109 を形成する。
続いて、層間絶縁層108 、中間層109 にコンタクトホールを形成するために、２つのサイドウォール105 間のギャップの上方に窓111 を有するフォトレジスト110 を形成する。
【０００６】
続いて、フォトレジスト110 の窓111 を通して中間層109 及び層間絶縁層108 を垂直方向にドライエッチングして、図２３(b) に示すようなコンタクトホール112 を形成する。この場合、層間絶縁層108 及び中間層109 をエッチングするエッチャントは、Si3N4 よりなる被覆層107 のエッチングレートが小さいものを使用する。これにより、被覆層107 がエッチングストッパーになってその下のキャップ層104 及びサイドウォール105 が残される。
【０００７】
次に、図２３(c) に示すように、コンタクトホール112 の下方の被覆層107 と保護膜106 をエッチングして除去し、これによりサイドウォール105 の側方の不純物拡散層101 を露出する。Si3N4 よりなる被覆層107 のエッチング方法としては、フッ素系のガスを使用する反応性イオンエッチングを用いることができる。また、SiO2よりなる保護膜106 のエッチングは希釈フッ酸により行う。
【０００８】
そして、フォトレジスト110 を除去した後に、特に図示しないが、層間絶縁層108 の上に配線を形成するとともにコンタクトホール112 とサイドウォール105 同士の隙間を通してその配線を不純物拡散層101 に接続することになる。
ＢＬＣ技術
まず、図２４(a) に示す状態になるまでの工程を説明する。
【０００９】
シリコン基板121 の素子分離領域に溝122 を形成した後に、その溝122 内に酸化シリコンよりなる埋込絶縁膜123 を充填する。埋込絶縁膜123 を溝122 に充填する方法として、例えば、埋込絶縁膜123 を溝122 内とシリコン基板121 上にＣＶＤにより形成した後に、シリコン基板121 表面の埋込絶縁膜123 を研磨によって除去するといった方法を採用する。
【００１０】
次に、ゲート絶縁膜124 、ゲート電極125 、ゲート被覆絶縁膜126 を能動領域に形成した後に、ゲート電極125 をマスクに使用して、ゲート電極125 の両側方のシリコン基板121 に低ドーズ量で不純物をイオン注入して低不純物濃度領域127s，127dを形成する。
続いて、シリコン基板121 、ゲート被覆絶縁膜125 、低不純物濃度領域127s，127dの上に窒化シリコン、窒化酸化シリコンよりなる絶縁膜128 を形成する。
【００１１】
その後に、図２４(b) に示すように、絶縁膜128 を反応性イオンエッチングによって略垂直方向にエッチングしてゲート電極125 、ゲート被覆絶縁膜126 の側方にその絶縁膜128 を残す。そのゲート電極125 の側面に残った絶縁膜128 を以下にサイドウォールという。
その後に、図２４(c) に示すように、サイドウォール128 、ゲート被覆絶縁膜126 をマスクに使用してゲート電極125 及びサイドウォール128 に覆われていない能動領域に高ドーズ量で不純物をイオン注入し、これにより能動領域に高不純物濃度領域129s，129dを形成する。
【００１２】
その高不純物濃度領域129s，129dと低不純物濃度領域127s，127dによってゲート電極125 の両側方にＬＤＤ構造不純物拡散層129s、129dが形成される。
次に、図２４(d) に示すようにサリサイド技術によって低不純物濃度領域127s，127dの表面にシリサイド層131s,131d を形成する。
これにより能動領域にＭＯＳトランジスタが形成された状態になる。
【００１３】
この後に、図２５に示すように、能動領域と素子分離領域に窒化シリコン膜132 を形成し、さらに窒化シリコン膜132 の上に酸化シリコンよりなる層間絶縁膜133 を形成する。
そして、フォトリソグラフィー技術により窒化シリコン膜132 と層間絶縁膜膜133 に複数のコンタクトホール134s，134dを形成する。それらのコンタクトホール134s，134dは、能動領域の２つのシリサイド層131s, 131dの上に形成される。この場合、半導体装置の微細化を考慮すると、コンタクトホール134s，134dの直径は、高不純物濃度領域129s，129dに対して大幅に余裕が取れる大きさには形成されないので、コンタクトホール134s，134dは埋込絶縁膜123 にまたがって形成される。
【００１４】
その後に、コンタクトホール134s，134dを通して配線（不図示）をＬＤＤ構造不純物拡散層129s，129dに接続する。
以上が、一般的なＳＡＣ技術、ＢＣＬ技術である。
ところで、特公開６−１２７６５号公報に記載されているように、窒化シリコンよりなる被覆層をエッチングする場合に、CH2F2 、CH3Fのいずれかをエッチングガスに用いると、Si3N4 のエッチング速度がSiO2、Siのエッチング速度よりも大きなり、さらに、ガス流量を変えたり、圧力を高くするなどによってSi3N4 のエッチング速度をSiO2、Siのそれぞれのエッチング速度の約１０倍まで大きくすることが記載されている。
【００１５】
一般的には、CF4 、SF6 、NF3 などのフッ素化合物ガスを主として、酸素などを混合してSi3N4 をエッチングすることで、次のようなエッチング特性が得られる。
Siエッチング速度 ＞ Si3N4 エッチング速度 ＞ SiO2エッチング速度
この場合、Si3N4 エッチング速度αをSiO2エッチング速度βで割った値α／β（以下に、SiO2に対するSi3N4 のエッチング選択比という）は２〜３であって、ＳＡＣ、ＢＬＣに使用されているが、そのエッチングは等方的である。しかも、そのような SiNx のエッチング条件ではシリコン基板が受けるダメージが大きくなる。
【００１６】
発明者の実験によれば、CF4 とCHF3を主としたエッチングガスを用いたところ次のようなエッチング特性が得られた。
SiO2エッチング速度 ＞ Si3N4 エッチング速度 ＞ Siエッチング速度
この場合、SiO2に対するSi3N4 のエッチング選択比は０．５〜１となってそのエッチングは異方的であるが、コンタクトホール形成のため、或いはＬＯＣＯＳ用窒化膜除去のために使用されている。
【００１７】
【発明が解決しようとする課題】
ところで、ＳＡＣ技術に関しては次のような課題がある。
フッ素系のガスをエッチングガスとして用いると、Si3N4 のSiO2、Siに対するエッチング選択比は大きくなるが、エッチングが等方的になってしまうので、窒化シリコン層のパターニング精度が低下してしまう。
【００１８】
例えば、図２３(a) に示すように、被覆層107 のエッチング工程において、エッチングの等方性が大きくなると、被覆層107 はサイドエッチングされてコンタクトホール112 が側方に広がるので、キャップ層104 と層間絶縁層108 の間には横方向に凹みが生じることになる。その凹みの量が大きい場合、即ちそのサイドエッチング量が大きい場合には、ゲート電極103 の上方で被覆膜107 が消滅して横型の穴が形成されてしまう。その横型の穴は、隣合うコンタクトホール112 を通る２つの配線を短絡してしまう。
【００１９】
これに対して、被覆層107 のサイドエッチングを防止するために、エッチング時間を短くすることも考えられるが、被覆層107 が、エッチング不足となってサイドウォール105 の側方に残ってしまい、これによりサイドウォール105 の側方で露出する不純物拡散層101 の面積が狭くなる。このような状態では、コンタクトホール112 を通る配線と不純物拡散層101 とのコンタクト抵抗が増加するおそれがある。
【００２０】
また、サイドウォール105 の側方で被覆層107 を完全に除去するために、SiO2に対するSi3N4 のエッチング選択比を小さくして異方性を高くすることも考えられるが、これでは、ゲート電極103 を覆うSiO2製のキャップ層104 の側部がエッチングされてコンタクトホール112 内の配線とゲート電極103 が短絡するといった不都合がある。
【００２１】
さらに、２つのゲート電極103 の間の被覆層107 を完全に除去するためにオーバエッチングを行うと、サイドウォール105 の上端縁が除去されてそこからゲート電極103 の一部が露出してしまう。この結果、ゲート電極103 はコンタクトホール112 を通るプラグに短絡してしまう。
一方、ＢＬＣ技術に関する課題として次のようなものがある。
【００２２】
例えば、層間絶縁膜133 に形成したコンタクトホール134s，134dを通して窒化シリコン膜132 をエッチングする際に、酸化シリコンに対する窒化シリコンのエッチング選択比を大きくできない場合には、図２６に示すように、酸化シリコンよりなる埋込絶縁膜123 の表面がエッチングされてシリコン基板121 の一部を露出してしまう。このため、コンタクトホール134s，134d内に形成される金属プラグはシリコン基板121 にも接続してしまうので、シリコン基板121 と金属プラグが短絡してしまい、その短絡部分を通してリーク電流が流れてしまう。
【００２３】
以上の説明ではサイドウォール128 を酸化シリコンから形成しているが、サイドウォール128 を窒化シリコンから形成する場合には、窒化シリコンのシリコン基板に対するエッチング選択比を大きくしなければならない。即ち、窒化シリコンを垂直方向にエッチングする際に低不純物濃度領域127s，127dがエッチングされることは、図２７の左側に示すように、シリサイド層134sの下の低不純物濃度領域127s, 127dが浅くなることを意味し、これにより低不純物濃度領域127s，127dが高抵抗化する。また、図２７の右側に示すように、サイドウォール128aを構成する窒化シリコンをエッチングする際にシリコン基板121 の表面のエッチング深さが大きくなれば、不純物拡散層130dから広がる空乏層が安定しないばかりでなく、シリサイド層134sが低不純物濃度領域129sから外にはみ出してしまい、リーク電流がシリコン基板121 に流れ易くなる。
【００２４】
以上のような従来技術ではシリコン、酸化シリコンに対する窒化シリコンのエッチング選択比と等異方性とは互いにトレードオフの関係になることが問題であった。
本発明の目的は、シリコン及び酸化シリコンに対する窒化シリコンのエッチング選択比を大きくするとともに、窒化シリコンのエッチング異方性を高くする窒化シリコン層のエッチング方法と、そのエッチング工程を含む半導体装置の製造方法を提供することにある。
【００２５】
【課題を解決するための手段】
上記した課題は、基板の上方においてシリコン層又は酸化シリコン層の上に窒化シリコン層を形成する工程と、前記シリコン層又は前記酸化シリコン層と前記窒化シリコン層とをドライエッチングの雰囲気に置く工程と、ＣＨ2Ｆ2、ＣＨ3Ｆ又はＣＨＦ3のいずれかのフッ素化合物ガスと不活性ガスを前記雰囲気に流すことにより、前記窒化シリコン層を前記酸化シリコン層又は前記シリコン層に対して選択的にエッチングする工程とを含む窒化シリコン層のエッチング方法において、前記フッ素化合物ガスのガス流量は５ｓｃｃｍ〜５０ｓｃｃｍ、前記不活性ガスのガス流量は前記フッ素化合物ガスのガス流量の３倍以上、前記雰囲気の圧力は１０mTorr〜５００mTorr、前記窒化シリコン層にかかる電力は１．１〜５．５Ｗ／cm2、前記基板の温度は２０℃〜９５℃であることを特徴とする窒化シリコン層のエッチング方法によって解決する。
【００２６】
上記窒化シリコン層のエッチング方法において、前記酸化シリコン層又は前記シリコン層に対する前記窒化シリコン層のエッチング選択比は、１０以上であることを特徴とする。
【００２７】
また、上記窒化シリコン層のエッチング方法において、前記不活性ガスは、アルゴンガス、ヘリウムガスであることを特徴とする。
また、上記窒化シリコン層のエッチング方法において、前記ドライエッチングは、反応性イオンエッチングであることを特徴とする。
また、上記窒化シリコン層のエッチング方法において、前記窒化シリコン層のエッチング速度は、２００nm／分以上であることを特徴とする。
【００２９】
上記した窒化シリコン層のエッチング方法において、前記雰囲気内には２つの電極が配置され、該２つの電極の間には１３．５６MHz 以下の高周波電力が印加され、前記２つの電極の間の距離は５〜７０mmであることを特徴とする。
上記した課題は、半導体基板の上に間隔をおいて複数のゲート電極を形成する工程と、
前記ゲート電極の側部に絶縁性サイドウォールを形成する工程と、前記絶縁性サイドウォール、前記ゲート電極及び前記半導体基板を覆う酸化シリコン層を形成する工程と、前記酸化シリコン層上に窒化シリコン層を形成する工程と、前記窒化シリコン層の上に層間絶縁層を形成する工程と、前記層間絶縁層をパターニングして前記ゲート電極同士の間に垂下するコンタクトホールを形成する工程と、ＣＨ2 Ｆ2 、ＣＨ3 Ｆ又はＣＨＦ3 のいずれかのフッ素化合物ガスと不活性ガスを導入した減圧雰囲気中で、前記コンタクトホールを通して前記窒化シリコン層を前記酸化シリコン層に対して選択的にエッチングする工程と、前記コンタクトホールを通して前記酸化シリコン層をエッチングする工程とを有し、前記窒化シリコン層を前記酸化シリコン層に対して選択的にエッチングする工程において、前記フッ素化合物ガスのガス流量は５ｓｃｃｍ〜５０ｓｃｃｍ、前記不活性ガスのガス流量は前記フッ素化合物ガスのガス流量の３倍以上、前記雰囲気の圧力は１０mTorr 〜５００mTorr 、前記窒化シリコン層にかかる電力は１．１〜５．５Ｗ／cm2 、前記基板の温度は２０℃〜９５℃であることを特徴とする半導体装置の製造方法によって解決する。
【００３０】
上記した課題は、素子形成領域と酸化シリコン層よりなる素子分離領域を備えたシリコン基板の該素子形成領域にゲート電極を形成する工程と、前記ゲート電極及び前記素子形成領域を覆う窒化シリコン又は窒化酸化シリコンよりなる絶縁層を形成する工程と、ＣＨ2 Ｆ2 、ＣＨ3 Ｆ又はＣＨＦ3 のいずれかのフッ素化合物ガスと不活性ガスを導入した減圧雰囲気中で、前記絶縁層を、実質的に垂直に、かつ前記素子分離領域及び前記シリコン基板に対して選択的にエッチングして前記ゲート電極の側面にサイドウォールとして残存させる工程とを有し、前記絶縁層をエッチングする工程において、前記フッ素化合物ガスのガス流量は５ｓｃｃｍ〜５０ｓｃｃｍ、前記不活性ガスのガス流量は前記フッ素化合物ガスのガス流量の３倍以上、前記雰囲気の圧力は１０mTorr 〜５００mTorr 、前記絶縁層にかかる電力は１．１〜５．５Ｗ／cm2 、前記基板の温度は２０℃〜９５℃であることを特徴とする半導体装置の製造方法によって解決する。
【００３１】
上記した課題は、半導体基板の素子形成領域に隣接する溝を該半導体基板に形成する工程と、前記溝の中に酸化シリコンよりなる埋込絶縁材を充填する工程と、前記半導体基板の前記素子形成領域にゲート絶縁層を介してゲート電極を形成する工程と、前記ゲート電極の側方の前記半導体基板に不純物拡散層を形成する工程と、前記不純物拡散層、前記埋込絶縁材及び前記ゲート電極を覆う窒化シリコン層を形成する工程と、ＣＨ2Ｆ2、ＣＨ3Ｆ又はＣＨＦ3のいずれかのフッ素化合物ガスと不活性ガスを導入した減圧雰囲気中で、前記窒化シリコン層を部分的にエッチングして前記溝から前記不純物拡散層に至る領域にコンタクトホールを形成する工程とを含む半導体装置の製造方法において、前記フッ素化合物ガスのガス流量は５ｓｃｃｍ〜５０ｓｃｃｍ、前記不活性ガスのガス流量は前記フッ素化合物ガスのガス流量の３倍以上、前記雰囲気の圧力は１０mTorr〜５００mTorr、前記窒化シリコン層にかかる電力は１．１〜５．５Ｗ／cm2、前記基板の前記温度は２０℃〜９５℃であることを特徴とする半導体装置の製造方法によって解決する。
【００３２】
次に、本発明の作用について説明する。
本発明によれば、CH2F2 、CH3F又はCHF3のいずれかのフッ素化合物ガスとAr、He等の不活性ガスを使用することにより、窒化シリコン層をドライエッチングするようにしている。これらのガスによれば、窒化シリコン層のエッチング速度をその下の酸化シリコン層又はシリコン層のエッチング速度の１０倍以上にすることができ、しかも、そのエッチングを異方性とすることができる。
【００３３】
即ち、酸化シリコン層、シリコン層に対する窒化シリコン層のエッチング選択比が大きくなり、併せて、窒化シリコン層のパターニングの際のサイドエッチングが抑制される。
そのようなエッチング特性は、チャンバ内に導入されるフッ素化合物ガスと不活性ガスの割合は、不活性ガス流量をフッ素化合物ガス流量の３倍以上とすることによって顕著に現れる。
【００３４】
したがって、ＳＡＣを採用する半導体装置の形成工程において、そのようなエッチング方法を採用すると、窒化シリコン層を過剰エッチングしてゲート電極のサイドウォールの側部に窒化シリコンを残さないようにし、しかも、ゲート電極を覆う酸化シリコン層をエッチングにより除去することがなくなる。この結果、２つのサイドウォールに挟まれるコンタクト領域が狭くなることがなく、ゲート電極とコンタクトホール内の導電層との短絡が発生することはなくなる。
【００３５】
また、ＢＬＣを採用する半導体装置の形成工程において、上記した条件でエッチング方法を採用すると、素子形成領域に隣接する溝の中に埋め込まれた酸化シリコン層のエッチングが抑制され、その溝の側壁のシリコン基板が露出し難くなる。これにより、溝とシリコン基板との境界に跨がって形成される電極が不純物拡散層の下のシリコン基板と接続することが回避される。
【００３６】
さらに、ＭＯＳトランジスタのゲート電極の側面に窒化シリコン又は窒化酸化シリコンよりなるサイドウォールを形成する際に用いる反応性イオンエッチングによって不純物拡散層がエッチングされ難くなり、不純物拡散層の薄層化に起因するリーク電流の増大、電気抵抗の増加が回避される。
シリコン基板を選択酸化する際に酸化防止マスクとして窒化シリコン層をパターニングするために、上記した条件で窒化シリコン層をエッチングすると、窒化シリコン層がその下のシリコン基板や酸化シリコン層に対してエッチングの選択性が向上する。これにより、窒化シリコン層のエッチングによるシリコン基板の結晶欠陥が防止され、しかも酸化シリコン層の汚染が防止される。
【００３７】
【発明の実施の形態】
図１は、本発明の窒化シリコン膜のエッチングに用いる反応性イオンエッチング（ＲＩＥ）装置の概要構成図である。
ＲＩＥ装置１の石英製のチャンバ２内には、ウェハ（基板）Ｗを搭載する電極３と、電極３から距離Ｌの間隔をおいて対向するガスシャワー４が配置されている。ガスシャワー４は、電極３の対向側に多数のガス放射穴４ａを有し、また、その一部にはガス管４ｂが接続されている。さらに、ガスシャワー４は、アルミニウムなどの導電材から形成されていて、他方の電極（４）として機能する。
【００３８】
また、電極３には、周波数ｆの高周波電源ＲＦが接続され、ガスシャワー４には、接地線が接続されている。
なお、図１中符号５は排気管、６はテンプレート、７は加熱手段、８は温度制御手段を示している。
本発明者は、そのようなＲＩＥ装置１のチャンバ２内を減圧し、そのチャンバ２内にＣＨ2 Ｆ2 、ＣＨ3 Ｆ又はＣＨＦ3 のようなフッ素化合物ガスと、Ａｒ、Ｈｅなどの不活性ガスとを導入し、それらのガスをプラズマ化して得られた生成物によってウェハＷ上の窒化シリコン（Si3N4 ）膜と酸化シリコン（SiO2）膜とシリコン（Si）をエッチングしたところ、SiO2、Siに対するSi3N4 のエッチング選択比を大きくした状態でSi3N4 の垂直方向の異方性エッチングが可能であることがわかった。
【００３９】
そこで、以下に、フッ素化合物ガスとしてＣＨ2 Ｆ2 を用い、不活性ガスとしてアルゴン（Ar）をチャンバ２内に導入して、Si3N4 、SiO2、Siをエッチングした結果を説明する。なお、ウェハＷとして６インチのシリコンウェハを使用した。
エッチングの調査のために、ＲＩＥ装置の電極間距離Ｌと電源周波数ｆの条件を変えて実験を行った。電極間距離Ｌと電源周波数ｆのそれぞれを７０mm、１３．５６MHz とした場合を第１の装置構成条件とし、電極間距離Ｌと電源周波数ｆをそれぞれ１０mm、４００kHz とした場合を第２の装置構成条件とした。
【００４０】
（第１の装置構成設定条件）
図２は、CH2F2 ガスを４８sccmの流量でチャンバ２内に流した状態で、Arガスの流量とエッチングレートの関係を調べた結果である。この実験における、電源ＲＦのパワーは４００Ｗ、チャンバ２内の圧力は１００mTorr であった。この実験結果によれば、Arガスの流量を増やすにつれてSi3N4 膜のエッチングレートが上昇する一方で、SiO2膜のエッチングレートは殆ど変化がなかった。
【００４１】
したがって、SiO2膜に対するSi3N4 膜のエッチング選択比を高くするためには、アルゴンガスを入れるとともにその流量を調整することが有効であることがわかる。
図３は、CH2F2 の流量を２４sccmにした状態で、Arガスの流量とエッチングレートの関係を調べた結果である。この実験における、電源ＲＦのパワーは４００Ｗ、チャンバ２内の圧力は１００mTorr であった。その実験の特性曲線によれば、図２に示す場合よりも、エッチング選択比が大きくなることがわかる。
【００４２】
図２と図３の曲線からわかることは、CH2F2 のガス流量よりもArガス流量を大きくすることによってSi3N4 膜のエッチング選択比が大きくなることである。特に、図３に示すように、CH2F2 ガス流量を少なくした場合には顕著に現れ、Arガス流量をCH2F2 ガス流量の３倍でエッチング選択比が１０を越え、８倍でエッチング選択比が約３０となった。なお、Ar流量が２９０sccmのときにシリコンのエッチングレートは３nm/minとなった。
【００４３】
また、チャンバ２内の圧力とエッチング速度の関係を調べたところ、図４に示すような結果が得られ、その圧力が１５０mTorr までは圧力を高くすればするほどSi3N4 膜のエッチング選択比がさらに高くなるが、その圧力が１５０mTorr よりも高くなるとSi3N4 膜のエッチング選択比が低下することがわかる。そのエッチング速度が低下する理由として、圧力が高くなるとウェハＷ表面での膜成長成分が大きくなるからであると考えられる。
【００４４】
図４における実験ではCH2F2 ガス流量２４sccm、Arガス流量２９０sccm、電源ＲＦのパワー４００Ｗであった。
図３、図４はSiO2膜とSi膜とSi3N4 膜体をエッチングした場合の実験結果である。そこで、コンタクトホール内でのSiO2やSiに対するSi3N4 のエッチング選択比がどのように変化するかを調べたところ、図５に示すような結果が得られた。そのエッチングは、図７に示すように、アスペクト比が２程度に開口されたコンタクトホールの下のSi3N4 膜とSiO2膜とSi基板について行ったものである。
【００４５】
図５によれば、コンタクトホールの下にあるSi3N4 膜のエッチング速度は、エッチング雰囲気の圧力を２００mTorr より高くしても急激に低下することはなく、４５０mTorr で２００nm／min 以上のエッチング量が得られた。一方、コンタクトホールの下のSiO2膜のエッチングレートも高くなるが、圧力が高くなるほど低下して２５０mTorr 以上ではエッチングレートが２０nm／min となり、Si3N4 膜のエッチングレートの１／１０以下となる。
【００４６】
以上のことから、SiO2膜に対するSi3N4 膜のエッチング選択比は、エッチング雰囲気の圧力を変えることによって任意に調整できることがわかる。
また、CH2F2 ガスとArガスを用いてSi3N4 膜をエッチングすると、アルゴンガスの流量を増やすほどSi3N4 膜のSiO2膜、Si層に対するエッチング選択比が高くなり、しかもエッチング速度も大きくなることがわかった。
【００４７】
この場合、Si3N4 膜のエッチングレートを大きくしても、即ち、SiO2膜に対するSi3N4 膜のエッチング選択比を１０以上にしても、コンタクトホールの下でSi3N4 膜が殆どサイドエッチングされることもなく、良好なパターンが得られた。次に、ＲＩＥ装置１の電極３に印加する電源ＲＦの電力の大きさを変えたところ、図６のような結果が得られた。即ち、電力を大きくするほどSi3N4 膜のエッチングレートが高くなる一方で、SiO2膜のエッチング速度は殆ど変化しないということから、電力を大ききくするほどSiO2膜に対するSi3N4 膜のエッチング選択比が大きくなることが明らかになった。電力の変化に対するエッチング選択比は図７のようになった。
【００４８】
本発明者がさらに実験を重ねたところ、フッ素化合物ガスのガス流量を５ｓｃｃｍ〜５０ｓｃｃｍ、不活性ガスのガス流量をフッ素化合物ガスのガス流量の３倍以上、エッチング雰囲気の圧力を１０mTorr 〜５００mTorr 、窒化シリコン層に印加する電力を１．１〜５．５Ｗ／cm2 に設定することが好ましいことがわかった。
【００４９】
以上の実験結果は、別のフッ素化合物ガス及び別の不活性ガスを使用しても同様な結果が得られる。
（第２の装置構成設定条件）
次に、ＲＩＥ装置１における電極間距離Ｌと電源周波数ｆをそれぞれ１０mm、４００kHz とした場合の各種絶縁膜のエッチング速度とエッチング選択比を調査した。エッチングに使用するガスであるCH2F2 とArとをそれぞれ３６sccm、２９０sccmとし、また、エッチング雰囲気の圧力を３５０mTorr とした。
【００５０】
そして、図８(a),(b) に示すように、シリコン基板１１上に酸化シリコン膜１６と窒化シリコン膜１７を順に形成し、その上に窓１８ａを開口したレジスト１８を形成する。さらに、レジスト１８をマスクに使用してコンタクトホール１９を形成する過程における窒化シリコン膜１７と酸化シリコン膜１６のエッチング状態を調べた。
【００５１】
図９は、窒化シリコンのエッチングレートとウェハ加熱温度との関係を調べた結果である。図９によれば、温度が高くなるにつれて窒化シリコンのエッチングレートは僅かに大きくなる。さらに、酸化シリコンに対する窒化シリコンのエッチング選択比を調べたところ図１０に示すような結果が得られ、窒化シリコンのエッチング選択比は温度が高くなるに従って上昇した。ただし、９５℃以上にすると窒化シリコンのエッチングが進まなくなり、しかも、エッチングレートは零になるしエッチングの選択性の測定は不可能になる。そのような結果が得られる理由としては、次のことが考えられる。
【００５２】
即ち、以上のことを踏まえてコンタクトホール１９の底での仮想モデル▲１▼〜▲３▼を次に示す。
▲１▼ウェハ温度が低い場合には十分な選択比が得られない場合
付着確率の高いラジカル量 ≪ イオンによるスパッタエッチング成分
▲２▼ウェハ温度が高い場合には十分な選択比が得られる場合
付着確率の高いラジカル量 ≧ イオンによるスパッタエッチング成分
▲３▼ウェハ温度が十分に高い場合にはSi3N4 のエッチングが進まない場合
付着確率の高いラジカル量 ≫ イオンによるスパッタエッチング成分
ラジカルが付着する場所は温度に依存し、付着量は印加周波数で決まっていると考えている。即ち、電源周波数を低くしてフッ素ラジカル（Ｆ* ）の生成を極力抑え、CFx * を効率よく生成してコンタクトホール１９の底でのラジカル付着確率とイオンスパッタエッチングをうまく調整した場合にのみ高選択イオンアシストエッチングが行える。
【００５３】
なお、イオンによるスパッタはAr流量、印加電力量、圧力値に依存する。
図９、図１０の曲線を求める実験の際には、ＲＩＥ装置１の電極３、４間に印加する高周波電源の電力を５００Ｗと一定とした。そこで次に、電力とエッチングレートの関係と、電力とエッチング選択比の関係を説明する。
【００５４】
窒化シリコン膜のエッチングレートが電力の大きさにどのように依存するかを調べたところ、図１１のような結果が得られた。また、窒化シリコンの酸化シリコンに対するエッチング選択比が電力の大きさにどのように依存するかを調べたところ図１２のような結果が得られた。
図１１によれば、電力を増加するに従って窒化シリコンのエッチングレートは増え、また、図１２によれば電力を増加しても酸化シリコンに対する窒化シリコンのエッチング選択比は実質的に変化しないことがわかった。高周波電源ＲＦが４００Ｗの場合の基板加熱温度は４８℃である。
【００５５】
電極間距離Ｌと電源周波数ｆの違いによるエッチングレートの変化を調べるために図１１と図６を比較し、さらに、電極間距離Ｌと電源周波数ｆの違いによるエッチング選択比を調べるために、図１２と図７を比較した。それらの比較によれば、電極間距離Ｌが小さく又は電極周波数ｆが小さい方が窒化シリコンのエッチングレートとエッチング選択比が大きくなることが明らかになった。
【００５６】
これは、電極間距離Ｌを狭くすることによって又は高周波電源周波数ｆを低くすることによってプラズマ中のイオンを効率良くシリコン基板側に引き込んでいるために、高い窒化シリコンのエッチングレートが得られるからである。
なお、図１１、図１２の特性を求めるためのエッチング条件は、電極間距離Ｌと高周波電源周波数ｆを除いて、全て実質的に同一とした。
【００５７】
次に、後述する図１６(b),(c) に示すようなＳＡＣ技術において、窒化シリコン膜３２をエッチングしてコンタクトホールを形成する際に、酸化シリコンよりなるサイドウォール２９の肩の部分のエッチングが基板加熱温度と高周波電源電力の違いによってどのように進むかを実験により調査した。
そのエッチング選択比は図１３に示すような分布になって現れ、基板温度が高くて高周波電源電力が大きいほどエッチング選択比が大きくなった。そのように基板加熱温度と高周波電源電力を選択することによって傾め４５度方向のエッチング選択比を１０〜１５にすることができる。その選択比における窒化シリコン膜のエッチング速度は約４００〜７００mm／分となる。
【００５８】
酸化シリコン膜に対する窒化シリコン膜のエッチング選択比を高くするためには、基板加熱温度を２０℃〜９５℃に設定して高周波電源電力を３５０Ｗ以上にすることが好ましい。この条件の範囲は、図１３の一点鎖線よりも左側の領域に存在している。図１３の破線よりも右の領域はエッチングが進みにくくなる領域である。これは、コンタクトホール３６のアスペクト比がサイドウォール２９付近では実質的に高くなってイオンが入射されずらくなるからである。
【００５９】
なお、図９、図１０、図１３の横軸に示す温度はＲＩＥ装置１のテンプレート７の設定温度を示している。実際の基板温度はチャンバ２内のプラズマによる影響を受ける。図９、図１０、図１３の括弧内に示す温度は実際に測定した基板温度である。
次に、上記した技術を半導体装置の製造に適用する場合の例を説明する。
【００６０】
第１例
本例では、図１に示したＲＩＥ装置１を使用して、シリコン基板上に選択酸化法によってフィールド酸化膜を形成する工程を説明する。
まず、図１４(a) に示すように、シリコン基板１１の上に５０Åと薄いSiO2膜１２を形成した後に、その上にSi3N4 膜１３をＣＶＤにより形成する。その後に、素子分離領域を開口したレジスト膜１４を形成する。
【００６１】
次に、図１４(b) に示すように、レジスト膜１４に覆われない領域のSi3N4 膜１３をエッチングする。そのエッチング条件は、図４の実験結果に基づいて、チャンバ２内の圧力を５０〜１５０mTorr の範囲に設定してエッチング選択比が１０以上になるようにした。さらに、ＲＩＥ装置１の電極３に供給する電力を４００Ｗとし、CH2F2 のガス流量をArのガス流量の３分の１、好ましくは５分の１以下にする。
【００６２】
この後に、図１４(c) に示すように、Si3N4 膜１３に覆われない領域のシリコン基板１１の表面を選択酸化してSiO2よりなるフィールド酸化膜１５を形成する。 以上のように選択酸化用のSi3N4 膜をパターニングするために、フッ素化合物ガスとアルゴンガスを用いれば、素子分離領域にあるSiO2膜１２は、薄いにもかかわらずエッチングされずに残存し、シリコン基板１１の表面が露出しなかった。これにより、シリコン基板１１の表面はSiO2膜１２によって保護されて、エッチングの際の汚染や結晶欠陥の発生が防止された。
【００６３】
第２例
図１５〜図１８は、上記したエッチング技術を適用したＤＲＡＭセルの製造工程を示す断面図である。
まず、図１５(a) に示すような状態になるまでの工程を説明する。
シリコン基板２１の上には選択酸化法によって形成されたフィールド酸化膜２２が形成され、フィールド酸化膜２２は素子形成領域Ａを囲んでいる。このフィールド酸化膜２２の形成については、一般的な条件でもよいが第１例で示した工程に沿って行ってもよい。その素子形成領域Ａには６０Å程度のSiO2よりなるゲート絶縁層２３が形成されている。
【００６４】
次に、シリコン基板２１の全体に、多結晶シリコン層２４、シリサイド層２５、SiO2よりなる第一のキャップ層２６をそれぞれ５００Å、７００Å、８００Åの膜厚に順に形成する。シリサイド膜２５は、タングステンシリサイド、チタンシリサイド等があり、サリサイッド技術を用いて形成される。それらの多結晶シリコン層２４、シリサイド層２５、第一のキャップ層２６は、レジストマスク（不図示）を使用するフォトリソグラフィーによって、図１５(a) に示すようにストライプ状にパターニングされる。ストライプ状の多結晶シリコン層２４、シリサイド層２５は、ＤＲＡＭのワード線ＷＬとして使用される。なお、多結晶シリコン層２４には、成膜時又はパターニング後に不純物が導入される。
【００６５】
それらのワード線ＷＬは、ゲート絶縁層２３又はフィールド酸化膜２２の上を通り、そのうちゲート絶縁層２３上を通る部分はＭＯＳトランジスタのゲート電極として機能する。また、ワード線ＷＬは、フィールド酸化膜２２の上だけでなく、フィールド酸化膜２２と素子形成領域Ａの境界を通るような構造であってもよい。さらに、素子形成領域Ａでは、複数のワード線ＷＬが間隔をおいて配置されている。
【００６６】
次に、ワード線ＷＬ及びフィールド酸化膜２２をマスクに使用してシリコン基板２１の表層に一導電型の不純物を導入して浅い低濃度の不純物拡散層２７を形成する。その不純物は、シリコン基板２１に含まれる不純物と反対の導電型を有している。
続いて、図１５(b) に示すように、全体にSiO2よりなるサイドウォール形成用の第一の絶縁層２８を１０００Åの膜厚に形成する。さらに、ＲＩＥによって第一の絶縁層２８を垂直方向にエッチングして、図１５(c) に示すようなワード線ＷＬの側面にサイドウォール２９として残す。
【００６７】
その後に、サイドウォール２９、キャップ層２６等をマスクに使用して、素子形成領域Ａ内ゲート電極ＷＬの両側に不純物を導入、活性化して深い高濃度の不純物拡散層３０を形成する。このような深い不純物拡散層３０と上記した浅い不純物拡散層２７によってＭＯＳトランジスタのＬＤＤ構造のソース層、ドレイン層が構成される。
【００６８】
続いて、図１６(a) に示すように、ゲート酸化膜２３、サイドウォール２９、キャップ層２６などを覆うSiO2よりなる第一の保護膜３１をＣＶＤにより２００Åの厚さに形成し、さらに、第一の保護層３１の上にSi3N4 よりなる第一の被覆層３２、ＢＰＳＧよりなる第一の層間絶縁層３３、SiO2よりなる第一の中間層３４をそれぞれ１０００Å、２０００Å、２００Åの厚さに順に成長した後に、第一の中間層３４の上にフォトレジスト３５を塗布する。その第一の被覆層３２の膜厚はワード線ＷＬが埋まる膜厚以上にする。
【００６９】
その後に、フォトレジスト３５を露光、現像して窓３５ａを形成する。フォトレジスト３５の窓３５ａは、後述するキャパシタが電気的に接続される高濃度の不純物拡散層３０の上方に位置するように形成される。
次に、図１６(b) に示すように、窓３５ａの下方にある第一の中間層３４と第一の層間絶縁層３３をＲＩＥにより順にエッチングしてストレージコンタクトホール３６の上部を形成する。
【００７０】
この後に、図１６(c) に示すように、窓３５ａの下方で露出したSi3N4 よりなる第一の被覆層３２を上述した条件によってエッチングしてストレージコンタクトホール３６の下部を形成する。そのエッチング条件は、図５に示したように、圧力を２５０mTorr 以上に設定してエッチング選択比が１０以上になるようにする。さらに、ＲＩＥ装置１の電極３に供給する電力を４００Ｗとし、CH2F2 のガス流量を例えばArのガス流量の５分の１以下にする。
【００７１】
このような条件によれば、第一のブランケット層３２のエッチング速度は大きく、且つ垂直方向の異方性エッチングが得られるので、第一のブランケット層３２にはサイドエッチングが殆ど発生せず、しかも第一の保護膜３２は残ることになる。したがって、第一のキャップ層２６の上では第一の被覆層３２に横穴が発生するおそれはないので、ストレイジコンタクトホール３６同士が繋がることはない。しかも、エッチングの選択性、異方性が十分に確保されるので、第一の被覆層３２を過剰にエッチングしてサイドウォール２９側部での第一の被覆層３２を完全に除去することができ、サイドウォール３９の側部でストレイジコンタクトホール３６が狭くなることが防止される。この場合、サイドウォール２９及び第一のキャップ層２６からワード線ＷＬが露出することはない。
【００７２】
続いて、図１６(c) に示す状態で、ストレージコンタクトホール３６を通してSiO2よりなる第一の保護膜３２とゲート絶縁層２３を希釈フッ酸により除去し、これによりストレージコンタクトホール３６から高濃度の不純物拡散層３０を露出させる。
続いて、フォトレジスト３５を除去した後に、図１７(a) に示すように、ＣＶＤによって不純物を含む多結晶シリコンを形成して、ストレージコンタクトホール３６の中にその多結晶シリコンを埋め込んで、多結晶シリコンよりなるストレージコンタクト層３７を形成する。この多結晶シリコンは、第一の中間層３４上にも成長するので、ストレージコンタクト層３７以外の部分をエッチングによって除去する。
【００７３】
この後に、第一の中間層３４及びストレージコンタクト層３７の上にSi3N4 よりなる下地層３８層を２００Åの厚さに形成する。さらに、図１７(b) に示すように、レジストマスク３９を用いて下地層３８をパターニングして、後述するビット線が電気的に接続される高濃度の不純物拡散層３０の上に開口部４０を形成する。
【００７４】
さらに、レジストマスク３９を用いて開口部４０の下方にある第一の中間層３４及び層間絶縁層３３をＲＩＥによりエッチングし、これにより図１７(c) に示すように、ビットラインコンタクトホール４１の上部を形成する。
続いて、開口部４０の下方にある第一の被覆層３２及び第一の保護膜３１及びゲート絶縁層２３をＲＩＥによりエッチングしてビットラインコンタクトホール４１の下部を形成する。そのエッチング条件は、ストレージコンタクトホール３６の下部を形成する場合と同じにする。これにより、ビットラインコンタクトホール４１の側方では第一の被覆層３２のサイドエッチングが殆ど生ぜず、且つサイドウォーウ２９の側部に残らず、しかも、サイドウォール２９及び第一のキャップ層２６からワード線ＷＬが露出しない状態となる。
【００７５】
この後に、図１８(a) に示すようなビット線ＢＬを形成する。その形成工程は次のようになる。
ビットラインコンタクトホール４１の中と下地層３８の上に、多結晶シリコン層４２、シリサイド層４３、第二のキャップ層４４をＣＶＤによって順に形成する。それらの層４２〜４４は、ワード線ＷＬを形成する場合の層成長条件と同じにする。この場合、ビットラインコンタクトホール４１内では、第一の被覆層３２の垂直異方性エッチングによってサイドウォール２９の側部に第一の被覆層３２が残っていないないので、多結晶シリコン層４２と高濃度の不純物拡散層３０との接続面積は設計通りに確保されている。しかも、サイドウォール２９及び第一のキャップ層２６からワード線ＷＬが露出していないので、ビットラインコンタクト部を構成する多結晶シリコン４２がワード線ＷＬに接することはない。
【００７６】
それらの多結晶シリコン層４２、シリサイド層４３及び第二のキャップ層４４は、パターニングされてビット線ＢＬとなり、その一部は、ビットラインコンタクトホール４１を通して高濃度の不純物拡散層３０に接続する。その後に、ワード線ＷＬ側部のサイドウォール２９の形成と同じようにして、ビット線ＢＬの側部にも絶縁性のサイドウォール４５を形成する。
【００７７】
その後に、図１８(b) に示すように、SiO2よりなる第二の保護膜４６とSi3N4 よりなる第二の被覆層４７とＢＰＳＧよりなる第二の層間絶縁層４８をＣＶＤによって順に形成する。
ついで、第二の保護膜４６、第二の被覆層４７、第二の層間絶縁膜４８をパターニングして、ストレージコンタクト層３７の上にキャパシター形成用の開口部４９を形成する。この後に、キャパシター形成用の開口部４９内に蓄積電極、誘電体膜及び対向電極よりなるコンデンサ５０を形成する。
【００７８】
なお、サイドウォール２９，４５を構成する材料としてSiO2の代わりにSi3N4 を用い、上記したプロセスを用いてもよいが、この場合には、その下のゲート絶縁層２６もSi3N4 から形成することが好ましい。また、ＲＩＥを用いる場合には基板に印加する電源の周波数を１３．５６ＭＨｚ以下の低周波としても同様であるが、特に４００ｋＨｚでは窒化シリコン膜の選択エッチングを向上する効果があることが実験によって確認した。
【００７９】
また、上記した説明では、ＲＩＥ装置を使用しているが、ＥＣＲプラズマエッチングによってもほぼ同様な効果が得られる。
さらに、フッ素化合物ガスに加えるガスとして、アルゴンの他にヘリウム、その他の不活性ガス、その他のガスを使用してもよい。
ところで、上記した例では、ＬＯＣＯＳ、ＳＡＬについて窒化シリコン膜をエッチングすることについて説明したが、その他に、Si3N4 よりなるサイドウォールを形成する場合、或いはシリコン基板に溝を形成する際に用いられる窒化シリコンのマスクを形成する場合に上記したエッチング方法を適用してもよい。
【００８０】
第３例
次に、ＢＬＣ技術によってコンタクトホールを形成する際に、窒化シリコンを選択的にエッチングする工程について説明する。
まず、図１９(a) に示す状態になるまでの工程を説明する。
シリコン基板５１の素子分離領域に溝５２を形成した後に、その溝５２内に酸化シリコンよりなる埋込絶縁膜５３を充填する。埋込絶縁膜５３を溝５２に充填する方法として、例えば、埋込絶縁膜５３を溝５２内とシリコン基板５１上にＣＶＤにより形成した後に、シリコン基板５１表面の埋込絶縁膜５３を研磨によって除去するといった方法を採用する。
【００８１】
次に、ゲート絶縁膜５４、ゲート電極５５、ゲート被覆絶縁膜５６を能動領域に形成した後に、ゲート電極５５をマスクに使用して、ゲート電極５５の両側方のシリコン基板５１に低ドーズ量で不純物をイオン注入して低不純物濃度領域５７ｓ，５７ｄを形成する。その不純物は、シリコン基板５１に含有される不純物とは逆導電型であり、例えばリン(P) である。
【００８２】
続いてシリコン基板５１、ゲート被覆絶縁膜５４、低不純物濃度領域５７ｓ，５７ｄの上に窒化シリコン、窒化酸化シリコンよりなる絶縁膜５８を５０nmの厚さに形成する。
その後に、シリコン基板５１を図１に示したＲＩＥ装置１のチャンバ２内に入れる。そして、図１９(b) に示すように、絶縁膜５８を反応性イオンエッチングによって略垂直方向にエッチングしてゲート電極５５、ゲート被覆絶縁膜５６の側方にその絶縁膜５８を残す。そのゲート電極５５の側面に残った絶縁膜５８を以下にサイドウォール５８ｓとする。
【００８３】
反応性イオンエッチングの際には、上記したように、CH2F2 、CH3F、CHF3のいずれかのフッ素化合物ガスとAr、ヘリウム等の不活性ガスとをチャンバ２内に導入する。そして、フッ素化合物ガスの流量を５〜５０sccmに設定し、不活性ガスの流量をフッ素化合物ガスの流量の３倍以上にする。さらに、チャンバ２内の圧力を１０mTorr 〜５００mTorr に設定し、基板加熱温度を２０℃〜９５℃の範囲に設定し、さらに、高周波電源ＲＦの供給電力を３５０Ｗ〜７００Ｗの範囲に設定する。
【００８４】
このような条件によれば、酸化シリコンに対する窒化シリコンのエッチング選択比が高くなる。したがって、サイドウォール５８ｓを形成するためのエッチング工程において酸化シリコンよりなる埋込絶縁膜５３がエッチングされにくくなるので、シリコン基板５１が溝５２の側部から露出し難くなる。しかも、シリコン基板５１の表面もエッチングされ難くなるので、低不純物濃度領域５７ｓ，５７ｄが薄くなることが抑制される。
【００８５】
その後に、図１９(c) に示すように、サイドウォール５８ｓ、ゲート被覆絶縁膜５６をマスクに使用してゲート電極５５及びサイドウォール５８ｓに覆われていない能動領域に高ドーズ量で砒素(As)等の不純物をイオン注入し、これにより能動領域に高不純物濃度領域５９ｓ，５９ｄを形成する。
高不純物濃度領域５９ｓ，５９ｄと低不純物濃度領域５７ｓ，５７ｄによってゲート電極５５の両側方にＬＤＤ構造の不純物拡散層６０ｓ，６０ｄが形成される。
【００８６】
次に、図１９(d) に示すように、コバルト(Co)などからなる金属膜６１をスパッタによって形成し、これによりサイドウォール５８ｓ、シリコン基板５１を覆う。
ついで、金属膜６１と低不純物濃度領域５７ｓ，５７ｄを温度５５０℃で加熱することにより、それらの構成材料であるシリコンと金属を合金化する。これにより、低不純物濃度領域５７ｓ，５７ｄの表面にシリサイド層６２ｓ，６２ｄを形成する。その後に、図２０(a) に示すように、シリコン基板５１上に残った未反応の金属膜６１を除去する。
【００８７】
さらに、図２０(b) に示すように、能動領域と素子分離領域に窒化シリコン膜６３を形成し、さらに窒化シリコン膜６３の上にＰＳＧ、ＢＳＧ、SiO2のような酸化シリコンを含む層間絶縁膜６４を形成する。さらに、層間絶縁膜６４を化学機械研磨して平坦化した後に、層間絶縁膜６４の上にフォトレジスト６５を塗布し、これを露光、現像してフォトレジスト６５のうち高不純物濃度領域５９ｓ，５９ｄの上方に窓６５ａを形成する。
【００８８】
そして、図１に示したＲＩＥ装置１のチャンバ２内にシリコン基板５１を入れてその中でフォトレジスト６５をマスクに用いて、図２１(a) に示すように層間絶縁膜６４をエッチングし、続いて、図２１(b) に示すように窒化シリコン膜６３をエッチングしてコンタクトホール６６を形成する。
層間絶縁膜６４のエッチングは、例えばC4F8、CO、Arなどを含むガスによってエッチングする。そのエッチングガスによれば窒化シリコン膜６３に対する層間絶縁膜６４のエッチング選択比が高く、窒化シリコン膜６３は残存する。
【００８９】
また、窒化シリコン膜６３のエッチングは、上記したように、CH2F2 、CH3F、CHF3のいずれかのフッ素化合物ガスとAr、ヘリウム等の不活性ガスをチャンバ２内に導入する。そして、フッ素化合物ガスの流量を５〜５０sccmに設定し、不活性ガスの流量をフッ素化合物ガスの流量の３倍以上にする。さらに、チャンバ２内の圧力を１０mTorr 〜５００mTorr に設定し、基板加熱温度を２０℃〜９５℃の範囲に設定し、さらに、高周波電源ＲＦの供給電力を３５０Ｗ〜７００Ｗの範囲に設定する。
【００９０】
この条件によれば、窒化シリコン膜６３のエッチング速度が大きくなるばかりでなく、酸化シリコン膜５３とシリコン基板５１のエッチングが抑制される。この結果、シリコン基板５１が溝５２から露出することが防止される。
その後に、図２２(a) に示すように、フォトレジスト６５を溶剤によって除去した後に、図２２(b) に示すように、コンタクトホール６６内に導電膜６７ｓ，６７ｄを充填し、さらに層間絶縁膜６４上に配線６８ｓ，６８ｄを形成する。この場合、ＬＤＤ構造の不純物拡散層６０ｓ，６０ｄに配線６８ｓ，６８ｄが電気的に接続されることになるが、コンタクトホール６６内の導電膜６７ｓ，６７ｄがシリサイド層６２ｓ，６２ｄに接続するだけであり、不純物拡散層６０ｓ，６０ｄの下のシリコン基板５１には実質的に接続することはなく、これにより配線６８ｓ，６８ｄからシリコン基板５１に流れるリーク電流が抑制される。
【００９１】
【発明の効果】
以上述べたように本発明によれば、ＣＨ2 Ｆ2 、ＣＨ3 Ｆ又はＣＨＦ3 のいずれかのフッ素化合物ガスと不活性ガスを使用することにより、窒化シリコン層をドライエッチングするようにしたので、窒化シリコン層のエッチング速度をその下の酸化シリコン層又はシリコン層のエッチング速度の１０倍以上にすることができ、しかも、そのエッチングを異方性とすることができる。
【００９２】
したがって、ＳＡＣを採用する半導体装置の製造工程において、そのようなエッチング方法を採用することにより、窒化シリコン層を過剰エッチングしてゲート電極のサイドウォールの側部に窒化シリコンを残さないようにし、しかも、ゲート電極を覆う酸化シリコン層をエッチングにより除去することがなくなるので、２つのサイドウォールに挟まれるコンタクト領域が狭くなることを防止でき、ゲート電極とコンタクトホール内の導電層との短絡を防止できる。
【００９３】
また、ＢＬＣを採用する半導体装置の形成工程において、上記した条件でエッチング方法を採用すると、素子形成領域に隣接する溝内に埋め込まれた酸化シリコン膜のエッチングが抑制され、その溝の側壁のシリコン基板が露出し難くなるので、溝とシリコン基板との境界に跨がって形成される電極が不純物拡散層の下のシリコン基板と接続することを回避できる。
【００９４】
さらに、ＭＯＳトランジスタのゲート電極の側面に窒化シリコン又は窒化酸化シリコンよりなるサイドウォールを形成する際に用いる反応性イオンエッチングによって不純物拡散層がエッチングされ難くなり、不純物拡散層の薄層化に起因するリーク電流の増大、電気抵抗の増加を回避できる。
シリコン基板を選択酸化する際に酸化防止マスクとして窒化シリコン膜をパターニングするために、上記した条件で窒化シリコン膜をエッチングすると、窒化シリコン膜がその下のシリコン基板や酸化シリコン膜に対してエッチングの選択性が向上するので、シリコン基板の結晶欠陥を防止でき、しかも酸化シリコン膜の汚染を防止できる。
【図面の簡単な説明】
【図１】図１は、本発明の絶縁膜のエッチングに使用するエッチング装置の一例を示す構成図である。
【図２】図２は、本発明のエッチング条件を説明するための実験結果であって、CH2F2 ガスとアルゴンガスを用いた場合の窒化シリコン層と酸化シリコン層のエッチング速度とアルゴンの流量との関係を示す図である。
【図３】図３は、本発明のエッチング条件を説明するための実験結果であって、CH2F2 ガスのガス流量を図２の実験の半分とした条件での窒化シリコン層と酸化シリコン層のエッチング速度とアルゴンの流量との関係を示す図である。
【図４】図４は、本発明のエッチング条件を説明するための実験結果であって、窒化シリコン層と酸化シリコン層を別々にエッチングすることにより得られたエッチング速度とエッチング雰囲気圧力との関係を示す図である。
【図５】図５は、本発明のエッチング条件を説明するための実験結果であって、窒化シリコン層と酸化シリコン層に開口を形成する場合のエッチング速度とエッチング雰囲気圧力との関係を示す図である。
【図６】図６は、本発明のエッチング条件を説明するための実験結果であって、窒化シリコン層と酸化シリコン層のエッチング速度と印加電力の大きさとの関係を示す図である。
【図７】図７は、本発明のエッチング条件を説明するための実験結果であって、酸化シリコン層に対する窒化シリコン層のエッチング選択比と高周波電源の供給電力との関係を示す図である。
【図８】図８(a) 、(b) は、本発明の実験におけるコンタクトホールの形成工程を示す断面図である。
【図９】図９は、本発明のエッチング条件を説明するための実験結果であって、窒化シリコン層のエッチングによって得られた基板中央領域と基板周縁領域における基板加熱温度と窒化シリコンエッチングレートの関係を示す図である。
【図１０】図１０は、本発明のエッチング条件を説明するための実験結果であって、基板中央領域と基板周縁領域における窒化シリコン層のエッチングレートと基板加熱温度との関係を示す図である。
【図１１】図１１は、本発明のエッチング条件を説明するための実験結果であって、反応性イオンエッチング装置の電極間距離と電源周波数を図６の実験よりも低くした場合の窒化シリコン層と酸化シリコン層のエッチング速度と印加電力の大きさとの関係を示す図である。
【図１２】図１２は、本発明のエッチング条件を説明するための実験結果であって、反応性イオンエッチング装置の電極間距離と電源周波数を図７の実験よりも低くした場合の酸化シリコン層に対する窒化シリコン層のエッチング選択比と高周波電源の供給電力との関係を示す図である。
【図１３】図１３は、高周波電源の供給電力と基板加熱温度の違いによる窒化シリコンのエッチング選択比の分布を示す図である。
【図１４】図１４(a) 〜図１４(c) は、本発明の一実施形態において、半導体基板の表面い選択酸化膜を形成する工程を示す断面図である。
【図１５】図１５(a) 〜図１５(c) は、本発明の一実施形態におけるＤＲＡＭセルの製造工程の一部を示す断面図（その１）である。
【図１６】図１６(a) 〜図１６(c) は、本発明の一実施形態におけるＤＲＡＭセルの製造工程の一部を示す断面図（その２）である。
【図１７】図１７(a) 〜図１７(c) は、本発明の一実施形態におけるＤＲＡＭセルの製造工程の一部を示す断面図（その３）である。
【図１８】図１８(a) 、(b) は、本発明の一実施形態におけるＤＲＡＭセルの製造工程の一部を示す断面図（その４）である。
【図１９】図１９(a) 〜図１９(d) は、本発明の一実施形態において、ＢＬＣ技術を用いた半導体装置の製造工程を示す断面図（その１）である。
【図２０】図２０(a) 、(b) は、本発明の一実施形態において、ＢＬＣ技術を用いた半導体装置の製造工程を示す断面図（その２）である。
【図２１】図２１(a) 、(b) は、本発明の一実施形態において、ＢＬＣ技術を用いた半導体装置の製造工程を示す断面図（その３）である。
【図２２】図２２(a) 、(b) は、本発明の一実施形態において、ＢＬＣ技術を用いた半導体装置の製造工程を示す断面図（その４）である。
【図２３】従来のＳＡＣ技術における窒化シリコン膜にコンタクトホールを形成する工程を示す断面図である。
【図２４】図２４(a) 〜図２４(d) は、従来のＢＬＣ技術における窒化シリコン膜にコンタクトホールを形成する工程を示す断面図（その１）である。
【図２５】図２５は、従来のＢＬＣ技術における窒化シリコン膜にコンタクトホールを形成する工程を示す断面図（その２）である。
【図２６】図２６は、従来のＢＬＣ技術における窒化シリコン膜にコンタクトホールを形成する際の素子分離領域の酸化膜のエッチングを示す断面図である。
【図２７】図２７は、従来技術におけるサイドウォールを形成するためのエッチングに伴う不純物拡散層の薄層化を示す断面図である。
【符号の説明】
１１…シリコン基板（半導体基板）、１２…SiO2膜、１３…Si3N4 膜、ＷＬ…ワード線（ゲート電極）、２３…ゲート絶縁層、２６…第一のキャップ層、２９…サイドウォール、３１…第一の保護膜、３２…第一の被覆層、３３…層間絶縁層、３４…第一の中間層、３５…レジスト、３５ａ…窓、３６…ストレージコンタクトホール、５１…シリコン基板（半導体基板）、５２…溝、５３…酸化シリコン膜、５４…ゲート絶縁膜、５５…ゲート電極、５６…ゲート被覆絶縁膜、５７ｓ，５７ｄ…低不純物濃度領域、５８…絶縁膜、５８ｓ…サイドウォール、５９ｓ，５９ｄ…高不純物濃度領域、６０ｓ，６０ｄ…ＬＤＤ構造不純物拡散層、６１…金属膜、６２ｓ，６２ｄ…シリサイド層、６３…窒化シリコン膜、６４…層間絶縁膜、６６…コンタクトホール。
Claims (10)
- 基板の上方においてシリコン層又は酸化シリコン層の上に窒化シリコン層を形成する工程と、
前記シリコン層又は前記酸化シリコン層と前記窒化シリコン層とをドライエッチングの雰囲気に置く工程と、
ＣＨ2 Ｆ2 、ＣＨ3 Ｆ又はＣＨＦ3 のいずれかのフッ素化合物ガスと不活性ガスを前記雰囲気に流すことにより、前記窒化シリコン層を前記酸化シリコン層又は前記シリコン層に対して選択的にエッチングする工程とを含む窒化シリコン層のエッチング方法において、
前記フッ素化合物ガスのガス流量は５ｓｃｃｍ〜５０ｓｃｃｍ、前記不活性ガスのガス流量は前記フッ素化合物ガスのガス流量の３倍以上、前記雰囲気の圧力は１０mTorr 〜５００mTorr 、前記窒化シリコン層にかかる電力は１．１〜５．５Ｗ／cm2 、前記基板の温度は２０℃〜９５℃であることを特徴とする窒化シリコン層のエッチング方法。 - 前記酸化シリコン層又は前記シリコン層に対する前記窒化シリコン層のエッチング選択比は、１０以上であることを特徴とする請求項１記載の窒化シリコン層のエッチング方法。
- 前記不活性ガスは、アルゴンガス、ヘリウムガスであることを特徴とする請求項１記載の窒化シリコン層のエッチング方法。
- 前記ドライエッチングは、反応性イオンエッチングであることを特徴とする請求項１記載の窒化シリコン層のエッチング方法。
- 前記窒化シリコン層のエッチング速度は、２００nm／分以上であることを特徴とする請求項１記載の窒化シリコン層のエッチング方法。
- 前記雰囲気内には２つの電極が配置され、該２つの電極の間には１３．５６MHz 以下の高周波電力が印加され、前記２つの電極の間の距離は５〜７０mmであることを特徴とする請求項１記載の窒化シリコン層のエッチング方法。
- 半導体基板の上に間隔をおいて複数のゲート電極を形成する工程と、
前記ゲート電極の側部に絶縁性サイドウォールを形成する工程と、
前記絶縁性サイドウォール、前記ゲート電極及び前記半導体基板を覆う酸化シリコン層を形成する工程と、
前記酸化シリコン層上に窒化シリコン層を形成する工程と、
前記窒化シリコン層の上に層間絶縁層を形成する工程と、
前記層間絶縁層をパターニングして前記ゲート電極同士の間に垂下するコンタクトホールを形成する工程と、
ＣＨ2 Ｆ2 、ＣＨ3 Ｆ又はＣＨＦ3 のいずれかのフッ素化合物ガスと不活性ガスを導入した減圧雰囲気中で、前記コンタクトホールを通して前記窒化シリコン層を前記酸化シリコン層に対して選択的にエッチングする工程と、
前記コンタクトホールを通して前記酸化シリコン層をエッチングする工程とを有し、
前記窒化シリコン層を前記酸化シリコン層に対して選択的にエッチングする工程において、前記フッ素化合物ガスのガス流量は５ｓｃｃｍ〜５０ｓｃｃｍ、前記不活性ガスのガス流量は前記フッ素化合物ガスのガス流量の３倍以上、前記雰囲気の圧力は１０ mTorr 〜５００ mTorr 、前記窒化シリコン層にかかる電力は１．１〜５．５Ｗ／ cm 2 、前記基板の温度は２０℃〜９５℃であることを特徴とする半導体装置の製造方法。 - 前記雰囲気の圧力は２５０mTorr以上、前記フッ素化合物ガスのガス流量は前記不活性ガスのガス流量の１／５以下であることを特徴とする請求項７記載の半導体装置の製造方法。
- 素子形成領域と酸化シリコン層よりなる素子分離領域を備えたシリコン基板の該素子形成領域にゲート電極を形成する工程と、
前記ゲート電極及び前記素子形成領域を覆う窒化シリコン又は窒化酸化シリコンよりなる絶縁層を形成する工程と、
ＣＨ2 Ｆ2 、ＣＨ3 Ｆ又はＣＨＦ3 のいずれかのフッ素化合物ガスと不活性ガスを導入した減圧雰囲気中で、前記絶縁層を、実質的に垂直に、かつ前記素子分離領域及び前記シリコン基板に対して選択的にエッチングして前記ゲート電極の側面にサイドウォールとして残存させる工程とを有し、
前記絶縁層をエッチングする工程において、前記フッ素化合物ガスのガス流量は５ｓｃｃｍ〜５０ｓｃｃｍ、前記不活性ガスのガス流量は前記フッ素化合物ガスのガス流量の３倍以上、前記雰囲気の圧力は１０ mTorr 〜５００ mTorr 、前記絶縁層にかかる電力は１．１〜５．５Ｗ／ cm 2 、前記基板の温度は２０℃〜９５℃であることを特徴とする半導体装置の製造方法。 - 半導体基板の素子形成領域に隣接する溝を該半導体基板に形成する工程と、
前記溝の中に酸化シリコンよりなる埋込絶縁材を充填する工程と、
前記半導体基板の前記素子形成領域にゲート絶縁層を介してゲート電極を形成する工程と、
前記ゲート電極の側方の前記半導体基板に不純物拡散層を形成する工程と、
前記不純物拡散層、前記埋込絶縁材及び前記ゲート電極を覆う窒化シリコン層を形成する工程と、
ＣＨ2 Ｆ2 、ＣＨ3 Ｆ又はＣＨＦ3 のいずれかのフッ素化合物ガスと不活性ガスを導入した減圧雰囲気中で、前記窒化シリコン層を部分的にエッチングして前記溝から前記不純物拡散層に至る領域にコンタクトホールを形成する工程とを含む半導体装置の製造方法において、
前記フッ素化合物ガスのガス流量は５ｓｃｃｍ〜５０ｓｃｃｍ、前記不活性ガスのガス流量は前記フッ素化合物ガスのガス流量の３倍以上、前記雰囲気の圧力は１０mTorr 〜５００mTorr 、前記窒化シリコン層にかかる電力は１．１〜５．５Ｗ／cm2 、前記基板の前記温度は２０℃〜９５℃であることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04243598A JP3681533B2 (ja) | 1997-02-25 | 1998-02-24 | 窒化シリコン層のエッチング方法及び半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9-40963 | 1997-02-25 | ||
| JP4096397 | 1997-02-25 | ||
| JP04243598A JP3681533B2 (ja) | 1997-02-25 | 1998-02-24 | 窒化シリコン層のエッチング方法及び半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10303187A JPH10303187A (ja) | 1998-11-13 |
| JP3681533B2 true JP3681533B2 (ja) | 2005-08-10 |
Family
ID=26380477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04243598A Expired - Lifetime JP3681533B2 (ja) | 1997-02-25 | 1998-02-24 | 窒化シリコン層のエッチング方法及び半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3681533B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160071321A (ko) | 2014-12-11 | 2016-06-21 | 도쿄엘렉트론가부시키가이샤 | 플라즈마 에칭 방법 |
| KR20160074397A (ko) | 2014-12-18 | 2016-06-28 | 도쿄엘렉트론가부시키가이샤 | 플라즈마 에칭 방법 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3586605B2 (ja) | 1999-12-21 | 2004-11-10 | Ｎｅｃエレクトロニクス株式会社 | シリコン窒化膜のエッチング方法及び半導体装置の製造方法 |
| JP2003152104A (ja) * | 2001-11-14 | 2003-05-23 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| KR100523652B1 (ko) * | 2002-09-23 | 2005-10-24 | 동부아남반도체 주식회사 | 플래쉬 메모리 제조방법 |
| JP5932599B2 (ja) | 2011-10-31 | 2016-06-08 | 株式会社日立ハイテクノロジーズ | プラズマエッチング方法 |
| TWI497586B (zh) | 2011-10-31 | 2015-08-21 | Hitachi High Tech Corp | Plasma etching method |
| JP6059165B2 (ja) * | 2014-02-19 | 2017-01-11 | 東京エレクトロン株式会社 | エッチング方法、及びプラズマ処理装置 |
| JP6670672B2 (ja) * | 2016-05-10 | 2020-03-25 | 東京エレクトロン株式会社 | エッチング方法 |
| JP6606464B2 (ja) | 2016-05-20 | 2019-11-13 | 東京エレクトロン株式会社 | エッチング方法 |
| KR102581094B1 (ko) * | 2020-02-10 | 2023-09-22 | 주식회사 히타치하이테크 | 플라스마 처리 방법 |
-
1998
- 1998-02-24 JP JP04243598A patent/JP3681533B2/ja not_active Expired - Lifetime
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160071321A (ko) | 2014-12-11 | 2016-06-21 | 도쿄엘렉트론가부시키가이샤 | 플라즈마 에칭 방법 |
| US9793136B2 (en) | 2014-12-11 | 2017-10-17 | Tokyo Electron Limited | Plasma etching method |
| KR20160074397A (ko) | 2014-12-18 | 2016-06-28 | 도쿄엘렉트론가부시키가이샤 | 플라즈마 에칭 방법 |
| US9548214B2 (en) | 2014-12-18 | 2017-01-17 | Tokyo Electron Limited | Plasma etching method of modulating high frequency bias power to processing target object |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10303187A (ja) | 1998-11-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100295518B1 (ko) | 질화실리콘층의에칭방법및반도체장치의제조방법 | |
| US5275972A (en) | Method for fabricating a semiconductor integrated circuit device including the self-aligned formation of a contact window | |
| US6180531B1 (en) | Semiconductor manufacturing method | |
| US5942446A (en) | Fluorocarbon polymer layer deposition predominant pre-etch plasma etch method for forming patterned silicon containing dielectric layer | |
| US6506674B2 (en) | Method of manufacturing a semiconductor integrated circuit device | |
| JPH03291921A (ja) | 集積回路製作方法 | |
| JPH07273063A (ja) | 半導体装置およびその製造方法 | |
| US5164331A (en) | Method of forming and etching titanium-tungsten interconnects | |
| JP3681533B2 (ja) | 窒化シリコン層のエッチング方法及び半導体装置の製造方法 | |
| JP2000058652A (ja) | 半導体装置のコンタクトホ―ル製造方法 | |
| US5849625A (en) | Planar field oxide isolation process for semiconductor integrated circuit devices using liquid phase deposition | |
| WO2012083604A1 (zh) | 半导体器件的制造方法 | |
| JP3241020B2 (ja) | 半導体装置の製造方法 | |
| JPH11186225A (ja) | テーパ形コンタクトホールの形成方法、テーパ形ポリシリコンプラグの形成方法並びにテーパ形ポリシリコンプラグ | |
| US6319817B1 (en) | Method of forming viahole | |
| JP2000307001A (ja) | 半導体装置の製造方法 | |
| JP2009267432A (ja) | 半導体集積回路装置の製造方法 | |
| TWI320215B (en) | Method of forming shallow trench isolation(sti) with chamfered corner | |
| JP3700231B2 (ja) | 接続孔の形成方法 | |
| US20030045113A1 (en) | Fabrication method of semiconductor integrated circuit device | |
| KR19980063925A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3097338B2 (ja) | コンタクトホールの形成方法 | |
| JPH11307625A (ja) | 半導体装置およびその製造方法 | |
| JP3394101B2 (ja) | 半導体装置の製造方法 | |
| JPH06151456A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040511 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040708 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050125 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050325 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050517 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050518 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080527 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090527 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090527 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090527 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100527 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100527 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110527 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110527 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110527 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120527 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120527 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130527 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |