JP2000058652A - 半導体装置のコンタクトホ―ル製造方法 - Google Patents
半導体装置のコンタクトホ―ル製造方法Info
- Publication number
- JP2000058652A JP2000058652A JP11203771A JP20377199A JP2000058652A JP 2000058652 A JP2000058652 A JP 2000058652A JP 11203771 A JP11203771 A JP 11203771A JP 20377199 A JP20377199 A JP 20377199A JP 2000058652 A JP2000058652 A JP 2000058652A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- contact hole
- forming
- film
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/97—Specified etch stop material
Abstract
(57)【要約】
【課題】 小さくてアスペクト比の大きなコンタクトホ
ールであっても接触抵抗の増加を効果的に防止できる半
導体装置のコンタクトホール製造方法を提供すること。 【解決手段】 不純物が高濃度でドーピングされた第１
絶縁膜１２０と、この絶縁膜１２０上に形成されて不純
物が低濃度でドーピングされた第２絶縁膜１３０を乾式
食刻してコンタクトホールを開口する。引き続き、湿式
食刻を更に実施する。すると、不純物濃度が高くて湿式
食刻率が高い第１絶縁膜１２０が食刻されて、下部の幅
Ｗ２が広まったコンタクトホール１５０Ｂが完成し、コ
ンタクトホール１５０Ｂで露出される面積が広がる。こ
れにより、接触抵抗の増加を効果的に防止できる。
ールであっても接触抵抗の増加を効果的に防止できる半
導体装置のコンタクトホール製造方法を提供すること。 【解決手段】 不純物が高濃度でドーピングされた第１
絶縁膜１２０と、この絶縁膜１２０上に形成されて不純
物が低濃度でドーピングされた第２絶縁膜１３０を乾式
食刻してコンタクトホールを開口する。引き続き、湿式
食刻を更に実施する。すると、不純物濃度が高くて湿式
食刻率が高い第１絶縁膜１２０が食刻されて、下部の幅
Ｗ２が広まったコンタクトホール１５０Ｂが完成し、コ
ンタクトホール１５０Ｂで露出される面積が広がる。こ
れにより、接触抵抗の増加を効果的に防止できる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に係り、特に小さくてアスペクト比の大きなコンタク
トホールの製造方法に関する。
法に係り、特に小さくてアスペクト比の大きなコンタク
トホールの製造方法に関する。
【０００２】
【従来の技術】半導体装置の集積度が増加することによ
り素子のデザインルールの縮小は不可避である。しか
し、素子のデザインルールの縮小は全ての寸法に対して
同一比率によりなされない。即ち、横方向の寸法に対し
て、層間絶縁層の厚さと配線層の厚さは各々降伏電圧、
寄生容量、電流容量及び配線抵抗等を考慮しなければな
らないのでデザインルールの変化に比例して縮小させる
ことは不可能である。このため、コンタクトホールの深
さと最下部の大きさとの比率であるアスペクト比が次第
に大きくなる。
り素子のデザインルールの縮小は不可避である。しか
し、素子のデザインルールの縮小は全ての寸法に対して
同一比率によりなされない。即ち、横方向の寸法に対し
て、層間絶縁層の厚さと配線層の厚さは各々降伏電圧、
寄生容量、電流容量及び配線抵抗等を考慮しなければな
らないのでデザインルールの変化に比例して縮小させる
ことは不可能である。このため、コンタクトホールの深
さと最下部の大きさとの比率であるアスペクト比が次第
に大きくなる。
【０００３】
【発明が解決しようとする課題】このようにアスペクト
比が大きくなると、コンタクトホールを形成するための
食刻工程時コンタクトホールが完全に形成されないか、
あるいはコンタクトホールの下部へ行きながら大きさが
次第に小さくなる勾配現象が発生する。勾配現象が発生
すると下部導電膜との接触面積が小さくなって接触抵抗
が急速に増加する問題点が発生する。特に、ビットライ
ンを形成した後にキャパシタを形成するCOB(Capacitor
OverBitline )構造でキャパシタの下部電極を半導体基
板上に形成された活性領域と接触させるためのコンタク
トホールの場合にはアスペクト比が非常に大きいのでコ
ンタクトホールの最下部の大きさが非常に縮まって接触
抵抗が非常に大きく増加する。
比が大きくなると、コンタクトホールを形成するための
食刻工程時コンタクトホールが完全に形成されないか、
あるいはコンタクトホールの下部へ行きながら大きさが
次第に小さくなる勾配現象が発生する。勾配現象が発生
すると下部導電膜との接触面積が小さくなって接触抵抗
が急速に増加する問題点が発生する。特に、ビットライ
ンを形成した後にキャパシタを形成するCOB(Capacitor
OverBitline )構造でキャパシタの下部電極を半導体基
板上に形成された活性領域と接触させるためのコンタク
トホールの場合にはアスペクト比が非常に大きいのでコ
ンタクトホールの最下部の大きさが非常に縮まって接触
抵抗が非常に大きく増加する。
【０００４】本発明の目的はコンタクトホールの下部の
大きさを増大させて接触面積を広げられるコンタクトホ
ールの製造方法を提供することにある。
大きさを増大させて接触面積を広げられるコンタクトホ
ールの製造方法を提供することにある。
【０００５】
【課題を解決するための手段】本発明のコンタクトホー
ルの製造方法によると、先ず下部導電部材が形成されて
いる半導体基板を用意する。その後前記下部導電部材上
に不純物が第１濃度でドーピングされた絶縁物を使用し
て不純物の濃度に比例する湿式食刻率を有する第１絶縁
膜を形成する。続いて、前記第１絶縁膜上に不純物が前
記第１濃度より低い第２濃度でドーピングされた絶縁物
を使用して不純物の濃度に比例する湿式食刻率を有する
第２絶縁膜を形成した後、前記第２絶縁膜及び第１絶縁
膜を乾式食刻して前記下部導電部材を露出させるコンタ
クトホールを開口する。最後に、前記コンタクトホール
が形成されている第２絶縁膜及び第１絶縁膜を湿式食刻
して前記下部導電部材の露出面積を広める。そして、望
ましくは前記第１絶縁膜を形成する段階の前に前記下部
導電部材が形成された前記半導体基板上に層間絶縁膜を
形成する。続いて、前記層間絶縁膜上に導電膜パターン
を形成し、かつ層間絶縁膜をパターンとした後、導電膜
パターンが形成された結果物上に前記層間絶縁膜パター
ン間で前記第１絶縁膜を形成する。この際、前記第１絶
縁膜は前記層間絶縁膜パターンの厚さより薄く形成する
ことが望ましい。本発明において、前記不純物はボロン
及び燐、あるいはボロン又は燐であり、前記絶縁物は不
純物がドーピングされた酸化物であることが望ましい。
従って、前記不純物がドーピングされた酸化物としては
BSG 、PSG 又はBPSGが使用できる。本発明によると、小
さくてアスペクト比の大きなコンタクトホールの下部の
大きさを増大させて該コンタクトホールにより露出され
る面積を増大させ得る。従って、接触抵抗の増加を効果
的に防止できる。
ルの製造方法によると、先ず下部導電部材が形成されて
いる半導体基板を用意する。その後前記下部導電部材上
に不純物が第１濃度でドーピングされた絶縁物を使用し
て不純物の濃度に比例する湿式食刻率を有する第１絶縁
膜を形成する。続いて、前記第１絶縁膜上に不純物が前
記第１濃度より低い第２濃度でドーピングされた絶縁物
を使用して不純物の濃度に比例する湿式食刻率を有する
第２絶縁膜を形成した後、前記第２絶縁膜及び第１絶縁
膜を乾式食刻して前記下部導電部材を露出させるコンタ
クトホールを開口する。最後に、前記コンタクトホール
が形成されている第２絶縁膜及び第１絶縁膜を湿式食刻
して前記下部導電部材の露出面積を広める。そして、望
ましくは前記第１絶縁膜を形成する段階の前に前記下部
導電部材が形成された前記半導体基板上に層間絶縁膜を
形成する。続いて、前記層間絶縁膜上に導電膜パターン
を形成し、かつ層間絶縁膜をパターンとした後、導電膜
パターンが形成された結果物上に前記層間絶縁膜パター
ン間で前記第１絶縁膜を形成する。この際、前記第１絶
縁膜は前記層間絶縁膜パターンの厚さより薄く形成する
ことが望ましい。本発明において、前記不純物はボロン
及び燐、あるいはボロン又は燐であり、前記絶縁物は不
純物がドーピングされた酸化物であることが望ましい。
従って、前記不純物がドーピングされた酸化物としては
BSG 、PSG 又はBPSGが使用できる。本発明によると、小
さくてアスペクト比の大きなコンタクトホールの下部の
大きさを増大させて該コンタクトホールにより露出され
る面積を増大させ得る。従って、接触抵抗の増加を効果
的に防止できる。
【０００６】
【発明の実施の形態】以下、添付した図面を参照して本
発明の望ましい実施の形態を詳細に説明する。しかし、
本発明は以下で開示される実施の形態に限らず、他の種
々な形態で実現される。以下の実施の形態は本発明の内
容を通常の知識を持つ者に完全に知らせるために提供さ
れるものである。添付された図面で種々の膜と領域の厚
さは明瞭性のため強調された。又、いずれか一つの膜が
他の膜又は基板上に存在すると説明された時、その膜は
前記他の膜又は基板の直上に有っても、あるいは間に他
の膜が介在して存在してもよい。図面で同一参照符号は
同一部材を示す。
発明の望ましい実施の形態を詳細に説明する。しかし、
本発明は以下で開示される実施の形態に限らず、他の種
々な形態で実現される。以下の実施の形態は本発明の内
容を通常の知識を持つ者に完全に知らせるために提供さ
れるものである。添付された図面で種々の膜と領域の厚
さは明瞭性のため強調された。又、いずれか一つの膜が
他の膜又は基板上に存在すると説明された時、その膜は
前記他の膜又は基板の直上に有っても、あるいは間に他
の膜が介在して存在してもよい。図面で同一参照符号は
同一部材を示す。
【０００７】図１乃至図３は本発明の一実施形態により
小さなコンタクトホールを製造する方法を説明するため
の工程中間段階構造物の断面図である。図１に示すよう
に、半導体基板100 上に下部導電部材110 を形成する。
この下部導電部材110 は不純物がドーピングされた活性
領域、パッド構造物又は下部配線層であり得る。下部導
電部材110 が形成された結果物上に不純物が第１濃度で
ドープされた絶縁物を使用して第１絶縁膜120 を形成す
る。この第１絶縁膜120 を構成する絶縁物は、不純物の
濃度と食刻率が比例する特徴を持つ物質を使用する。不
純物の濃度が高ければ高いほど食刻率、特に湿式食刻率
が増加する絶縁物としてはボロン又は燐がドープされた
酸化物がある。従って、BSG(BoroSilicate Glass) 、PS
G(PhosphoSilicate Glass)又はBPSG (BoroPhosphoSilic
ate Glass)等が使用できる。第１絶縁膜120 は蒸着され
た後、フロー工程をさらに実施して平坦化するのが望ま
しい。続いて、第１絶縁膜120 上に第１濃度より低い第
２濃度で不純物がドーピングされた絶縁物で第２絶縁膜
130 を形成した後、第１絶縁膜120 のように平坦化させ
る。第１絶縁膜120 は前記第２絶縁膜130 の厚さの1/10
乃至1/4 の厚さで形成するのが望ましい。
小さなコンタクトホールを製造する方法を説明するため
の工程中間段階構造物の断面図である。図１に示すよう
に、半導体基板100 上に下部導電部材110 を形成する。
この下部導電部材110 は不純物がドーピングされた活性
領域、パッド構造物又は下部配線層であり得る。下部導
電部材110 が形成された結果物上に不純物が第１濃度で
ドープされた絶縁物を使用して第１絶縁膜120 を形成す
る。この第１絶縁膜120 を構成する絶縁物は、不純物の
濃度と食刻率が比例する特徴を持つ物質を使用する。不
純物の濃度が高ければ高いほど食刻率、特に湿式食刻率
が増加する絶縁物としてはボロン又は燐がドープされた
酸化物がある。従って、BSG(BoroSilicate Glass) 、PS
G(PhosphoSilicate Glass)又はBPSG (BoroPhosphoSilic
ate Glass)等が使用できる。第１絶縁膜120 は蒸着され
た後、フロー工程をさらに実施して平坦化するのが望ま
しい。続いて、第１絶縁膜120 上に第１濃度より低い第
２濃度で不純物がドーピングされた絶縁物で第２絶縁膜
130 を形成した後、第１絶縁膜120 のように平坦化させ
る。第１絶縁膜120 は前記第２絶縁膜130 の厚さの1/10
乃至1/4 の厚さで形成するのが望ましい。
【０００８】図２に示すように、第２絶縁膜130 上に導
電部材110 を一部露出させる小さなコンタクトホールを
限定するフォトレジストパターン140 を形成する。その
後、フォトレジストパターン140 を食刻マスクとして使
用して第２絶縁膜130 及び第１絶縁膜120 を乾式食刻し
て下部導電部材110 を露出させるコンタクトホール150A
を形成する。この際、形成されるコンタクトホール150A
は勾配現象により中央部の幅w1に比してコンタクトホー
ル150Aの下部の幅W1が狭く形成される。
電部材110 を一部露出させる小さなコンタクトホールを
限定するフォトレジストパターン140 を形成する。その
後、フォトレジストパターン140 を食刻マスクとして使
用して第２絶縁膜130 及び第１絶縁膜120 を乾式食刻し
て下部導電部材110 を露出させるコンタクトホール150A
を形成する。この際、形成されるコンタクトホール150A
は勾配現象により中央部の幅w1に比してコンタクトホー
ル150Aの下部の幅W1が狭く形成される。
【０００９】図３に示すように、図２の結果物を湿式食
刻液で処理して中央部の幅w2より下部の幅W2が広まった
小さなコンタクトホール150Bを完成させる。下部の幅W2
を中央部の幅w2より広く形成できる理由は不純物の濃度
が高い第１絶縁膜120 が、不純物の濃度が低い第２絶縁
膜130 に比して湿式食刻率が高いからである。従って、
形成しようとするコンタクトホールの下部幅W2、即ち下
部導電部材110 を露出させる面積に従って湿式食刻時間
及び第１絶縁膜120 の厚さを調節することが望ましい。
このように下部の幅W2を広めることによりコンタクトホ
ール150Bを充填する導電物質と下部導電部材110 との間
の接触面積を広められる。従って、接触面抵抗の増加を
防止できる。
刻液で処理して中央部の幅w2より下部の幅W2が広まった
小さなコンタクトホール150Bを完成させる。下部の幅W2
を中央部の幅w2より広く形成できる理由は不純物の濃度
が高い第１絶縁膜120 が、不純物の濃度が低い第２絶縁
膜130 に比して湿式食刻率が高いからである。従って、
形成しようとするコンタクトホールの下部幅W2、即ち下
部導電部材110 を露出させる面積に従って湿式食刻時間
及び第１絶縁膜120 の厚さを調節することが望ましい。
このように下部の幅W2を広めることによりコンタクトホ
ール150Bを充填する導電物質と下部導電部材110 との間
の接触面積を広められる。従って、接触面抵抗の増加を
防止できる。
【００１０】図４は本発明に係る小さなコンタクトホー
ルを製造する方法を適用して形成したCOB 構造のDRAM装
置のレイアウト図である。参照符号410 は活性領域パタ
ーンを、420 はワードラインパターンを、430 はビット
ライン用コンタクトホールパターンを、440 はビットラ
インパターンを、460 はストレージ電極用コンタクトホ
ールパターンを、470 はストレージ電極パターンを各々
示す。図５乃至図１２は図４のＶ−Ｖ′線に沿って切断
した断面図である。この図５乃至図１２を参照して本発
明の他の実施形態、すなわち本発明に係るコンタクトホ
ールの製造方法を適用してCOB 構造のストレージ電極を
ソース領域と接触させるコンタクトホール（図４の460)
を形成する方法を説明する。
ルを製造する方法を適用して形成したCOB 構造のDRAM装
置のレイアウト図である。参照符号410 は活性領域パタ
ーンを、420 はワードラインパターンを、430 はビット
ライン用コンタクトホールパターンを、440 はビットラ
インパターンを、460 はストレージ電極用コンタクトホ
ールパターンを、470 はストレージ電極パターンを各々
示す。図５乃至図１２は図４のＶ−Ｖ′線に沿って切断
した断面図である。この図５乃至図１２を参照して本発
明の他の実施形態、すなわち本発明に係るコンタクトホ
ールの製造方法を適用してCOB 構造のストレージ電極を
ソース領域と接触させるコンタクトホール（図４の460)
を形成する方法を説明する。
【００１１】図５に示すように、半導体基板400 上に局
部的酸化方式(LOCal Oxidation ofSilicon)のような方
法を使用して活性領域410 （図４参照）を限定するフィ
ールド酸化膜405 を形成する。その後、図５には示され
ないが、半導体基板400 上に図４のワードラインパター
ン420 を形成する。続いて、不純物を基板の全面に注入
して導電領域、例えばソース領域412 及びドレイン領域
（図示せず）を形成する。ソース領域412 及びドレイン
領域は必要に応じてLDD(Lightly Doped Drain)構造でも
形成できる。
部的酸化方式(LOCal Oxidation ofSilicon)のような方
法を使用して活性領域410 （図４参照）を限定するフィ
ールド酸化膜405 を形成する。その後、図５には示され
ないが、半導体基板400 上に図４のワードラインパター
ン420 を形成する。続いて、不純物を基板の全面に注入
して導電領域、例えばソース領域412 及びドレイン領域
（図示せず）を形成する。ソース領域412 及びドレイン
領域は必要に応じてLDD(Lightly Doped Drain)構造でも
形成できる。
【００１２】続いて、結果物全面に絶縁膜、例えば酸化
膜415 を形成した後、これを食刻してソース領域412 及
びドレイン領域（図示せず）を露出させるセルパッドコ
ンタクト領域を形成した後、導電物質を埋め込んでセル
パッド417 を形成する。セルパッド417 はコンタクトホ
ールのアスペクト比を減少させるためにコンタクトホー
ルが形成される領域に形成するものである。従って、セ
ルパッド417 はコンタクトホールのアスペクト比を考慮
して形成工程を省略することもできる。
膜415 を形成した後、これを食刻してソース領域412 及
びドレイン領域（図示せず）を露出させるセルパッドコ
ンタクト領域を形成した後、導電物質を埋め込んでセル
パッド417 を形成する。セルパッド417 はコンタクトホ
ールのアスペクト比を減少させるためにコンタクトホー
ルが形成される領域に形成するものである。従って、セ
ルパッド417 はコンタクトホールのアスペクト比を考慮
して形成工程を省略することもできる。
【００１３】セルパッド417 が形成された結果物全面に
層間絶縁膜425 、例えば酸化膜を再蒸着した後、層間絶
縁膜425 を食刻してドレイン領域に形成されたセルパッ
ド417 を露出させるビットラインコンタクトホール（図
示せず、図４の430 参考）を形成する。続いて、ビット
ラインコンタクトホールを埋め込む多結晶シリコン膜44
2 を層間絶縁膜425 上に形成する。多結晶シリコン膜は
低圧化学気相蒸着方法(Low Pressure Chemical Vapor D
eposition ：以下LPCVD と記す）で500 ℃乃至700 ℃の
温度で1000乃至3000Åの厚さに形成する。多結晶シリコ
ン膜は不純物がドープされない状態で形成された後、砒
素又は燐をイオン注入でドーピングさせて導電性を帯び
るようにすることもでき、インサイチュで不純物をドー
プして不純物がドープされた多結晶シリコン膜状で形成
することもできる。多結晶シリコン膜442 上には導電性
を向上させるためにタングステンシリサイド膜444 をさ
らに形成するのが望ましい。
層間絶縁膜425 、例えば酸化膜を再蒸着した後、層間絶
縁膜425 を食刻してドレイン領域に形成されたセルパッ
ド417 を露出させるビットラインコンタクトホール（図
示せず、図４の430 参考）を形成する。続いて、ビット
ラインコンタクトホールを埋め込む多結晶シリコン膜44
2 を層間絶縁膜425 上に形成する。多結晶シリコン膜は
低圧化学気相蒸着方法(Low Pressure Chemical Vapor D
eposition ：以下LPCVD と記す）で500 ℃乃至700 ℃の
温度で1000乃至3000Åの厚さに形成する。多結晶シリコ
ン膜は不純物がドープされない状態で形成された後、砒
素又は燐をイオン注入でドーピングさせて導電性を帯び
るようにすることもでき、インサイチュで不純物をドー
プして不純物がドープされた多結晶シリコン膜状で形成
することもできる。多結晶シリコン膜442 上には導電性
を向上させるためにタングステンシリサイド膜444 をさ
らに形成するのが望ましい。
【００１４】図６に示すように、反応性イオン食刻工程
を実施してタングステンシリサイド膜444 、多結晶シリ
コン膜442 及び層間絶縁膜425 を食刻して、多結晶シリ
コン膜パターン442P及びタングステンシリサイド膜パタ
ーン444Pよりなるビットライン440 を完成し、ビットラ
イン440 の下部に層間絶縁膜パターン425Pも形成する。
続いて、ビットライン440 が形成された結果物全面に酸
化防止膜446 を形成する。この酸化防止膜446 はLPCVD
又はPECVD(Plasma Enhanced Chemical Vapor Depositio
n)法で500 ℃乃至850 ℃の温度で窒化膜を蒸着すること
により形成する。この酸化防止膜446 は誘電体膜の酸化
工程のような後続の酸化工程によりビットライン440 が
酸化されることを防止するために形成するものであっ
て、50Å乃至500 Å程度の厚さに形成する。
を実施してタングステンシリサイド膜444 、多結晶シリ
コン膜442 及び層間絶縁膜425 を食刻して、多結晶シリ
コン膜パターン442P及びタングステンシリサイド膜パタ
ーン444Pよりなるビットライン440 を完成し、ビットラ
イン440 の下部に層間絶縁膜パターン425Pも形成する。
続いて、ビットライン440 が形成された結果物全面に酸
化防止膜446 を形成する。この酸化防止膜446 はLPCVD
又はPECVD(Plasma Enhanced Chemical Vapor Depositio
n)法で500 ℃乃至850 ℃の温度で窒化膜を蒸着すること
により形成する。この酸化防止膜446 は誘電体膜の酸化
工程のような後続の酸化工程によりビットライン440 が
酸化されることを防止するために形成するものであっ
て、50Å乃至500 Å程度の厚さに形成する。
【００１５】図７に示すように、酸化防止膜446 上に不
純物が第１濃度でドープされた絶縁物を使用して第１絶
縁膜450 を形成する。前述したように、第１絶縁膜450
を構成する絶縁物としては不純物の濃度と食刻率が比例
する特徴を持つ物質、例えばボロン又は燐がドープされ
た酸化物を使用する。従って、BSG 、PSG 又はBPSGを使
用して第１絶縁膜450 を形成する場合にはAPCVD(Atmosp
heric Pressure Chemical Vapor Deposition）、LPCVD
又はPECVD 法で300 Å乃至2000Åの厚さに蒸着する。こ
の際、ボロンと燐のドーピング濃度である第１濃度はで
きるだけ高くするとフローが容易であり、かつ後続工程
で実施する湿式食刻工程時食刻率を大きくできる。
純物が第１濃度でドープされた絶縁物を使用して第１絶
縁膜450 を形成する。前述したように、第１絶縁膜450
を構成する絶縁物としては不純物の濃度と食刻率が比例
する特徴を持つ物質、例えばボロン又は燐がドープされ
た酸化物を使用する。従って、BSG 、PSG 又はBPSGを使
用して第１絶縁膜450 を形成する場合にはAPCVD(Atmosp
heric Pressure Chemical Vapor Deposition）、LPCVD
又はPECVD 法で300 Å乃至2000Åの厚さに蒸着する。こ
の際、ボロンと燐のドーピング濃度である第１濃度はで
きるだけ高くするとフローが容易であり、かつ後続工程
で実施する湿式食刻工程時食刻率を大きくできる。
【００１６】第１絶縁膜450 の蒸着後、窒素雰囲気又は
窒素と酸素雰囲気下で750 ℃乃至900 ℃の高温でフロー
させる。フロー工程により形成された第１絶縁膜450
（層間絶縁膜パターン425P間に位置する）の厚さはビッ
トライン用コンタクトホール（図４の430)を形成する層
間絶縁膜パターン425Pの厚さより薄く（低く）形成する
のが望ましい。この理由は第１絶縁膜450 内にコンタク
トホールを形成した後、コンタクトホールの下部の大き
さを増加させるために実施する湿式食刻工程時第１絶縁
膜450 が過度に食刻された場合でも、ビットライン440
とコンタクトホールとの間に短絡が起こる問題点を防止
するためである。
窒素と酸素雰囲気下で750 ℃乃至900 ℃の高温でフロー
させる。フロー工程により形成された第１絶縁膜450
（層間絶縁膜パターン425P間に位置する）の厚さはビッ
トライン用コンタクトホール（図４の430)を形成する層
間絶縁膜パターン425Pの厚さより薄く（低く）形成する
のが望ましい。この理由は第１絶縁膜450 内にコンタク
トホールを形成した後、コンタクトホールの下部の大き
さを増加させるために実施する湿式食刻工程時第１絶縁
膜450 が過度に食刻された場合でも、ビットライン440
とコンタクトホールとの間に短絡が起こる問題点を防止
するためである。
【００１７】次に、第１絶縁膜450 が形成された結果物
全面に第１濃度より低い第２濃度で不純物がドーピング
された絶縁物を使用して第２絶縁膜452 を形成する。第
２絶縁膜452 をBPSGで形成する場合、APCVD 、LPCVD 又
はPECVD 法で3000Å乃至9000Åの厚さに蒸着する。蒸着
後、通常の高温熱処理によるフロー工程、エッチバック
工程又は化学機械的ポリシング工程を実施して第２絶縁
膜452 を平坦化させる。
全面に第１濃度より低い第２濃度で不純物がドーピング
された絶縁物を使用して第２絶縁膜452 を形成する。第
２絶縁膜452 をBPSGで形成する場合、APCVD 、LPCVD 又
はPECVD 法で3000Å乃至9000Åの厚さに蒸着する。蒸着
後、通常の高温熱処理によるフロー工程、エッチバック
工程又は化学機械的ポリシング工程を実施して第２絶縁
膜452 を平坦化させる。
【００１８】図８に示すように、平坦化された第２絶縁
膜452 上に食刻阻止膜454 を形成する。この食刻阻止膜
454 はシリコン窒化膜(Si3N4）又はシリコン酸化窒化膜
(SiON)のような窒化膜を50Å乃至500 Åの厚さに蒸着し
て形成する。続いて、後続工程でストレージ電極の下部
にアンダーカットを形成するための第３層間絶縁膜456
を形成する。アンダーカットはストレージ電極の有効表
面積を増大させるために形成するものである。アンダー
カットを形成するための第３層間絶縁膜456 は高温酸化
膜のような酸化膜を500 Å乃至2000Åの厚さに蒸着して
形成する。一方、食刻阻止膜454 はアンダーカットを形
成するための第３層間絶縁膜456 除去時下部の第２絶縁
膜452 が食刻されることを防止して、誘電体膜の酸化工
程のような酸化工程時ビットライン440 が酸化されるこ
とを防止するために形成される。従って、アンダーカッ
ト工程を実施しないか、あるいはビットライン上に酸化
防止膜446 を形成した場合には食刻阻止膜454 及びアン
ダーカット形成用第３層間絶縁膜456 は形成しなくても
差し支えない。
膜452 上に食刻阻止膜454 を形成する。この食刻阻止膜
454 はシリコン窒化膜(Si3N4）又はシリコン酸化窒化膜
(SiON)のような窒化膜を50Å乃至500 Åの厚さに蒸着し
て形成する。続いて、後続工程でストレージ電極の下部
にアンダーカットを形成するための第３層間絶縁膜456
を形成する。アンダーカットはストレージ電極の有効表
面積を増大させるために形成するものである。アンダー
カットを形成するための第３層間絶縁膜456 は高温酸化
膜のような酸化膜を500 Å乃至2000Åの厚さに蒸着して
形成する。一方、食刻阻止膜454 はアンダーカットを形
成するための第３層間絶縁膜456 除去時下部の第２絶縁
膜452 が食刻されることを防止して、誘電体膜の酸化工
程のような酸化工程時ビットライン440 が酸化されるこ
とを防止するために形成される。従って、アンダーカッ
ト工程を実施しないか、あるいはビットライン上に酸化
防止膜446 を形成した場合には食刻阻止膜454 及びアン
ダーカット形成用第３層間絶縁膜456 は形成しなくても
差し支えない。
【００１９】図９に示すように、第３層間絶縁膜456 上
にフォトレジスト膜を形成した後、写真工程を経てソー
ス領域412 と接触しているセルパッド417 を露出させる
コンタクトホールを限定するフォトレジストパターン45
8 を形成する。続いて、フォトレジストパターン458 を
食刻マスクとして使用して反応性イオン食刻のような乾
式食刻工程を実施して層間絶縁膜456 、食刻阻止膜454
、不純物が第２濃度でドーピングされた第２絶縁膜452
、不純物が第２濃度より高い第１濃度でドーピングさ
れた第１絶縁膜450 及び酸化防止膜446 を順次に食刻し
てセルパッド417を露出させるコンタクトホール460Aを
形成する。このように形成されたコンタクトホール460A
は多層の膜450 、452 、454 、456 内に形成されてアス
ペクト比が大きいのでコンタクトホール460Aの中央部の
幅w1より下部の幅W1が狭く形成される。
にフォトレジスト膜を形成した後、写真工程を経てソー
ス領域412 と接触しているセルパッド417 を露出させる
コンタクトホールを限定するフォトレジストパターン45
8 を形成する。続いて、フォトレジストパターン458 を
食刻マスクとして使用して反応性イオン食刻のような乾
式食刻工程を実施して層間絶縁膜456 、食刻阻止膜454
、不純物が第２濃度でドーピングされた第２絶縁膜452
、不純物が第２濃度より高い第１濃度でドーピングさ
れた第１絶縁膜450 及び酸化防止膜446 を順次に食刻し
てセルパッド417を露出させるコンタクトホール460Aを
形成する。このように形成されたコンタクトホール460A
は多層の膜450 、452 、454 、456 内に形成されてアス
ペクト比が大きいのでコンタクトホール460Aの中央部の
幅w1より下部の幅W1が狭く形成される。
【００２０】図１０に示すように、コンタクトホール46
0Aが形成された半導体基板400 に対してアンモニア(NH4
OH）、過酸化水素(H2O2)及び純水(DIW）の混合溶液又は
フッ化水素酸溶液等で処理する湿式食刻工程を実施す
る。このとき、第１絶縁膜450 は第２絶縁膜452 より不
純物ドーピング濃度が高いので、第１絶縁膜450 の湿式
食刻率が第２絶縁膜452 より大きい。従ってコンタクト
ホール460Aを開けるための乾式食刻工程を実施した後湿
式食刻を実施すると、下部の幅W2が中央部の幅w2より広
まったコンタクトホール460Bが完成する。即ち、下部の
導電部材、例えばセルパッド417 又はソース領域412 等
と接触する接触面積が広まる。この際、コンタクトホー
ル460B下部の幅W2が必要以上に大きくなって、隣接した
ビットライン440 と短絡が発生しないように湿式食刻時
間を調節する。また、湿式食刻はコンタクトホール460B
の下部の幅を広めるための目的だけでなく、コンタクト
ホール460B内を洗浄するための目的としても使用され
る。
0Aが形成された半導体基板400 に対してアンモニア(NH4
OH）、過酸化水素(H2O2)及び純水(DIW）の混合溶液又は
フッ化水素酸溶液等で処理する湿式食刻工程を実施す
る。このとき、第１絶縁膜450 は第２絶縁膜452 より不
純物ドーピング濃度が高いので、第１絶縁膜450 の湿式
食刻率が第２絶縁膜452 より大きい。従ってコンタクト
ホール460Aを開けるための乾式食刻工程を実施した後湿
式食刻を実施すると、下部の幅W2が中央部の幅w2より広
まったコンタクトホール460Bが完成する。即ち、下部の
導電部材、例えばセルパッド417 又はソース領域412 等
と接触する接触面積が広まる。この際、コンタクトホー
ル460B下部の幅W2が必要以上に大きくなって、隣接した
ビットライン440 と短絡が発生しないように湿式食刻時
間を調節する。また、湿式食刻はコンタクトホール460B
の下部の幅を広めるための目的だけでなく、コンタクト
ホール460B内を洗浄するための目的としても使用され
る。
【００２１】図１１に示すように、フォトレジストパタ
ーン458 を除去した後、コンタクトホール460Bが形成さ
れている結果物全面に絶縁膜、例えば窒化膜を100 Å乃
至500 Åの厚さで形成し、その絶縁膜をエッチバックし
てコンタクトホール460Bの側壁に絶縁スペーサ462 を形
成する。その後、コンタクトホール460Bを埋め込み絶縁
膜456 上に一定厚さになるように導電膜、例えば不純物
がドーピングされた多結晶シリコン膜を形成する。この
とき、導電膜は5000Å乃至12000 Å程度の厚さで形成す
る。その後、導電膜をパターニングしてストレージ電極
470 を形成する。
ーン458 を除去した後、コンタクトホール460Bが形成さ
れている結果物全面に絶縁膜、例えば窒化膜を100 Å乃
至500 Åの厚さで形成し、その絶縁膜をエッチバックし
てコンタクトホール460Bの側壁に絶縁スペーサ462 を形
成する。その後、コンタクトホール460Bを埋め込み絶縁
膜456 上に一定厚さになるように導電膜、例えば不純物
がドーピングされた多結晶シリコン膜を形成する。この
とき、導電膜は5000Å乃至12000 Å程度の厚さで形成す
る。その後、導電膜をパターニングしてストレージ電極
470 を形成する。
【００２２】図１２に示すように、層間絶縁膜456 を選
択的に除去してアンダーカットを形成することによりス
トレージ電極構造を完成させる。この際、食刻阻止膜45
4 が第２絶縁膜452 が損傷されることを防止する。
択的に除去してアンダーカットを形成することによりス
トレージ電極構造を完成させる。この際、食刻阻止膜45
4 が第２絶縁膜452 が損傷されることを防止する。
【００２３】以上により形成されたストレージ電極470
はアスペクト比が大きいコンタクトホール460Bを通じて
セルパッド417 と接触する。しかし、従来の技術と違っ
て、接触面の幅W2が広いので、接触面抵抗の増加による
素子の不良発生の確率が顕著に減少する。
はアスペクト比が大きいコンタクトホール460Bを通じて
セルパッド417 と接触する。しかし、従来の技術と違っ
て、接触面の幅W2が広いので、接触面抵抗の増加による
素子の不良発生の確率が顕著に減少する。
【００２４】
【発明の効果】以上詳述したように本発明では、不純物
が高濃度でドーピングされた絶縁物の湿式食刻率が低濃
度でドーピングされた絶縁物の湿式食刻率に比して大き
いという点を用いる。従って、不純物が高濃度でドーピ
ングされた下部絶縁膜と不純物が低濃度でドーピングさ
れた上部絶縁膜よりなった絶縁膜を乾式食刻及び湿式食
刻工程で食刻してコンタクトホールを形成する。その結
果、コンタクトホール下部の幅を従来のコンタクトホー
ルに比して容易に広められるので、接触抵抗の増加を効
果的に防止できる。
が高濃度でドーピングされた絶縁物の湿式食刻率が低濃
度でドーピングされた絶縁物の湿式食刻率に比して大き
いという点を用いる。従って、不純物が高濃度でドーピ
ングされた下部絶縁膜と不純物が低濃度でドーピングさ
れた上部絶縁膜よりなった絶縁膜を乾式食刻及び湿式食
刻工程で食刻してコンタクトホールを形成する。その結
果、コンタクトホール下部の幅を従来のコンタクトホー
ルに比して容易に広められるので、接触抵抗の増加を効
果的に防止できる。
【図１】本発明の一実施形態を説明するための断面図。
【図２】本発明の一実施形態を説明するための断面図。
【図３】本発明の一実施形態を説明するための断面図。
【図４】本発明に係るコンタクトホールの製造方法を適
用して形成したＣＯＢ構造のＤＲＡＭ装置のレイアウト
図。
用して形成したＣＯＢ構造のＤＲＡＭ装置のレイアウト
図。
【図５】本発明の他の実施形態を説明するための断面
図。
図。
【図６】本発明の他の実施形態を説明するための断面
図。
図。
【図７】本発明の他の実施形態を説明するための断面
図。
図。
【図８】本発明の他の実施形態を説明するための断面
図。
図。
【図９】本発明の他の実施形態を説明するための断面
図。
図。
【図１０】本発明の他の実施形態を説明するための断面
図。
図。
【図１１】本発明の他の実施形態を説明するための断面
図。
図。
【図１２】本発明の他の実施形態を説明するための断面
図。
図。
【符号の説明】 １００ 半導体基板 １１０ 下部導電部材 １２０ 第１絶縁膜 １３０ 第２絶縁膜 １５０Ｂ コンタクトホール
Claims (13)
- 【請求項１】 下部導電部材が形成されている半導体基
板を用意する段階と、 前記下部導電部材上に不純物が第１濃度でドーピングさ
れた絶縁物を使用して前記不純物の濃度に比例する湿式
食刻率を有する第１絶縁膜を形成する段階と、、 前記第１絶縁膜上に不純物が前記第１濃度より低い第２
濃度でドーピングされた絶縁物を使用して前記不純物の
濃度に比例する湿式食刻率を有する第２絶縁膜を形成す
る段階と、 前記第２絶縁膜及び第１絶縁膜を乾式食刻して前記下部
導電部材を露出させるコンタクトホールを開口する段階
と、 前記コンタクトホールが形成されている第２絶縁膜及び
第１絶縁膜を湿式食刻して前記下部導電部材の露出面積
を広める段階とを備えることを特徴とする半導体装置の
コンタクトホール製造方法。 - 【請求項２】 前記不純物はボロン及び隣、あるいはボ
ロン又は燐であることを特徴とする請求項１に記載の半
導体装置のコンタクトホール製造方法。 - 【請求項３】 前記絶縁物は不純物がドーピングされた
酸化物であることを特徴とする請求項１に記載の半導体
装置のコンタクトホール製造方法。 - 【請求項４】 前記不純物がドーピングされた酸化物は
BSG 、PSG 又はBPSGであることを特徴とする請求項３に
記載の半導体装置のコンタクトホール製造方法。 - 【請求項５】 前記湿式食刻段階は前記第２絶縁膜より
前記第１絶縁膜の湿式食刻率が大きく、前記第１絶縁膜
内に形成された前記コンタクトホールの幅が前記第２絶
縁膜内に形成された前記コンタクトホールの幅より大き
くなるようにして前記下部導電部材の露出面積を広める
段階であることを特徴とする請求項１に記載の半導体装
置のコンタクトホール製造方法。 - 【請求項６】 下部導電部材が形成されている半導体基
板を用意する段階と、 前記半導体基板上に層間絶縁膜を形成する段階と、 前記層間絶縁膜上に導電膜パターンを形成し、かつ層間
絶縁膜をパターンとする段階と、 前記導電膜パターンが形成された結果物の全面に不純物
が第１濃度でドーピングされた絶縁物を使用して前記不
純物の濃度に比例する湿式食刻率を有する第１絶縁膜を
形成する段階と、 前記第１絶縁膜上に不純物が前記第１濃度より低い第２
濃度でドーピングされた絶縁物を使用して前記不純物の
濃度に比例する湿式食刻率を有する第２絶縁膜を形成す
る段階と、 前記第２絶縁膜及び第１絶縁膜を乾式食刻して前記下部
導電部材を露出させるコンタクトホールを開口する段階
と、 前記コンタクトホールが形成されている前記第２絶縁膜
及び第１絶縁膜を湿式食刻して前記下部導電部材の露出
面積を広める段階とを備えることを特徴とする半導体装
置のコンタクトホール製造方法。 - 【請求項７】 前記不純物はボロン及び燐、あるいはボ
ロン又は隣であることを特徴とする請求項６に記載の半
導体装置のコンタクトホール製造方法。 - 【請求項８】 前記絶縁物は不純物がドーピングされた
酸化物であることを特徴とする請求項６に記載の半導体
装置のコンタクトホール製造方法。 - 【請求項９】 前記不純物がドーピングされた酸化物は
BSG 、PSG 又はBPSGであることを特徴とする請求項８に
記載の半導体装置のコンタクトホール製造方法。 - 【請求項１０】 前記第１絶縁膜は層間絶縁膜パターン
の厚さより薄く形成されることを特徴とする請求項６に
記載の半導体装置のコンタクトホール製造方法。 - 【請求項１１】 湿式食刻段階は前記第２絶縁膜より第
１絶縁膜の湿式食刻率が大きく、前記第１絶縁膜内に形
成された前記コンタクトホールの幅が前記第２絶縁膜内
に形成された前記コンタクトホールの幅より大きくなる
ようにして前記下部導電部材の露出面積を広める段階で
あることを特徴とする請求項６に記載の半導体装置のコ
ンタクトホール製造方法。 - 【請求項１２】 前記第１絶縁膜を形成する段階の前に
前記導電膜パターンの全面に酸化防止膜を形成する段階
をさらに備えることを特徴とする請求項６に記載の半導
体装置のコンタクトホール製造方法。 - 【請求項１３】 前記コンタクトホールを開口する段階
の前に前記第２絶縁膜上に食刻阻止膜及び前記コンタク
トホールを埋め込む導電膜パターンにアンダーカットを
形成するための層間絶縁膜を形成する段階をさらに備
え、 前記コンタクトホールを開口する段階は前記アンダーカ
ットを形成するための層間絶縁膜、食刻阻止膜、第２絶
縁膜及び第１絶縁膜を乾式食刻する段階であることを特
徴とする請求項６に記載の半導体装置のコンタクトホー
ル製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980032753A KR100265773B1 (ko) | 1998-08-12 | 1998-08-12 | 반도체장치의 접촉창의 제조방법 |
| KR1998P-32753 | 1998-08-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000058652A true JP2000058652A (ja) | 2000-02-25 |
| JP3897934B2 JP3897934B2 (ja) | 2007-03-28 |
Family
ID=19547058
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20377199A Expired - Fee Related JP3897934B2 (ja) | 1998-08-12 | 1999-07-16 | 半導体装置のコンタクトホール製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6232225B1 (ja) |
| JP (1) | JP3897934B2 (ja) |
| KR (1) | KR100265773B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008226989A (ja) * | 2007-03-09 | 2008-09-25 | Elpida Memory Inc | 半導体装置及び半導体装置の製造方法 |
| KR20190055005A (ko) * | 2017-11-14 | 2019-05-22 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 비아 구조체 및 그 방법 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100365642B1 (ko) * | 2000-10-30 | 2002-12-26 | 삼성전자 주식회사 | 접촉창을 갖는 반도체 장치의 제조 방법 |
| KR100604555B1 (ko) * | 2001-06-21 | 2006-07-28 | 주식회사 하이닉스반도체 | 반도체 소자의 커패시터 제조 방법 |
| KR100479770B1 (ko) | 2002-08-29 | 2005-04-06 | 엘지.필립스 엘시디 주식회사 | 오프스트레스에 의한 전계효과트랜지스터의 오프전류 감소방법 및 시스템 |
| KR100564429B1 (ko) * | 2003-06-30 | 2006-03-28 | 주식회사 하이닉스반도체 | 랜딩 플러그 제조 방법 |
| KR101033986B1 (ko) * | 2003-10-27 | 2011-05-11 | 주식회사 하이닉스반도체 | 반도체 소자의 컨택 형성 방법 |
| US7238620B1 (en) * | 2004-02-18 | 2007-07-03 | National Semiconductor Corporation | System and method for providing a uniform oxide layer over a laser trimmed fuse with a differential wet etch stop technique |
| KR100791326B1 (ko) * | 2004-09-02 | 2008-01-03 | 삼성전자주식회사 | 반도체 소자의 컨택홀 형성 방법 |
| KR100675895B1 (ko) * | 2005-06-29 | 2007-02-02 | 주식회사 하이닉스반도체 | 반도체소자의 금속배선구조 및 그 제조방법 |
| KR100745071B1 (ko) * | 2005-06-30 | 2007-08-01 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| JP5277628B2 (ja) * | 2007-12-21 | 2013-08-28 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| KR101129922B1 (ko) | 2010-07-15 | 2012-03-23 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 형성방법 |
| US9905509B2 (en) * | 2014-07-25 | 2018-02-27 | Macronix International Co., Ltd. | Inverted-T shaped via for reducing adverse stress-migration effects |
| KR102182153B1 (ko) * | 2014-08-27 | 2020-11-24 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
| US10157780B2 (en) * | 2016-11-29 | 2018-12-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming a device having a doping layer and device formed |
| EP4002437B1 (en) * | 2020-09-22 | 2023-08-02 | Changxin Memory Technologies, Inc. | Method of forming a contact window structure |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5792703A (en) * | 1996-03-20 | 1998-08-11 | International Business Machines Corporation | Self-aligned contact wiring process for SI devices |
-
1998
- 1998-08-12 KR KR1019980032753A patent/KR100265773B1/ko not_active IP Right Cessation
-
1999
- 1999-03-24 US US09/275,029 patent/US6232225B1/en not_active Expired - Lifetime
- 1999-07-16 JP JP20377199A patent/JP3897934B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008226989A (ja) * | 2007-03-09 | 2008-09-25 | Elpida Memory Inc | 半導体装置及び半導体装置の製造方法 |
| KR20190055005A (ko) * | 2017-11-14 | 2019-05-22 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 비아 구조체 및 그 방법 |
| KR102235197B1 (ko) | 2017-11-14 | 2021-04-06 | 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 | 비아 구조체 및 그 방법 |
| US11854962B2 (en) | 2017-11-14 | 2023-12-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Via structure and methods thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| US6232225B1 (en) | 2001-05-15 |
| KR20000013720A (ko) | 2000-03-06 |
| JP3897934B2 (ja) | 2007-03-28 |
| KR100265773B1 (ko) | 2000-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5384276A (en) | Method of fabricating a memory device with a multilayer insulating film | |
| US5436188A (en) | Dram cell process having elk horn shaped capacitor | |
| US8026542B2 (en) | Low resistance peripheral local interconnect contacts with selective wet strip of titanium | |
| US7741682B2 (en) | Semiconductor integrated circuit device including a silicon layer formed on a diffusion layer | |
| KR20010077518A (ko) | 반도체 집적회로의 자기정렬 콘택 구조체 형성방법 | |
| JP3897934B2 (ja) | 半導体装置のコンタクトホール製造方法 | |
| KR100666387B1 (ko) | 도전성 패턴의 제조 방법 및 반도체 소자의 제조 방법. | |
| US6037211A (en) | Method of fabricating contact holes in high density integrated circuits using polysilicon landing plug and self-aligned etching processes | |
| US7078307B2 (en) | Method for manufacturing single-sided buried strap in semiconductor devices | |
| JPH10125865A (ja) | 半導体装置、半導体記憶装置、およびその製造方法 | |
| KR100319283B1 (ko) | 반도체 장치의 제조 방법 | |
| US5681774A (en) | Method of fabricating a toothed-shape capacitor node using a thin oxide as a mask | |
| JP3355504B2 (ja) | 半導体装置の製造方法及びエッチング液 | |
| JPH0677428A (ja) | 半導体記憶装置及びその製造方法 | |
| US6833293B2 (en) | Semiconductor device and method for manufacturing the same | |
| US6458680B2 (en) | Method of fabricating contact pads of a semiconductor device | |
| US6140245A (en) | Semiconductor processing methods, and methods of forming capacitor constructions | |
| JP2001156271A (ja) | 半導体素子の製造方法 | |
| US5670407A (en) | Method of fabricating a toothed-shape capacitor node in a semiconductor DRAM circuit | |
| JPH1093042A (ja) | 半導体装置及びその製造方法 | |
| JPH1197529A (ja) | 半導体装置の製造方法 | |
| JP3027743B2 (ja) | Ｄｒａｍ用スタック状コンデンサの製造法 | |
| KR100616495B1 (ko) | 실리콘 박막과 실리콘막 사이의 격자 부정합을 줄일 수있는 반도체 소자 제조 방법 | |
| KR19980081869A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR19980037651A (ko) | 반도체 메모리 소자의 패드 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050527 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060425 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060725 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061220 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110105 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120105 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130105 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140105 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |