JP3700231B2 - 接続孔の形成方法 - Google Patents
接続孔の形成方法 Download PDFInfo
- Publication number
- JP3700231B2 JP3700231B2 JP01126596A JP1126596A JP3700231B2 JP 3700231 B2 JP3700231 B2 JP 3700231B2 JP 01126596 A JP01126596 A JP 01126596A JP 1126596 A JP1126596 A JP 1126596A JP 3700231 B2 JP3700231 B2 JP 3700231B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- etching
- sioxny
- siox
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は半導体製造等の微細デバイス加工分野に適用される接続孔の形成方法に関し、特にエッチング停止膜を用いる自己整合コンタクト・プロセスにおいて、十分なエッチング選択比を容易に確保する方法に関する。
【0002】
【従来の技術】
0.3μm以降のデザイン・ルールが適用される微細な半導体デバイスの製造プロセスでは、接続孔の設計余裕を下層配線との位置合わせのバラつきを考慮して決定すると、接続孔の設計寸法(=ホール径+設計余裕)が大きくなり過ぎる問題が生じている。この位置合わせのバラつきは、フォトリソグラフィで用いられる縮小投影露光装置のアライメント性能の不足に起因するものである。しかもこのバラつきは、半導体プロセスに含まれる様々なスケーリング・ファクターの中でも特にスケール・ダウンが困難な項目であり、解像度以上に露光技術の限界を決定する要因であるとすら言われている。この問題を、図6ないし図8を参照しながら説明する。
【0003】
図6は、SRAMのメモリセルにおいて、隣接するゲート電極(ワード線)の間で上層配線(ビット線)の基板コンタクトを形成する部分を示している。すなわち、予めウェル形成や素子分離を行ったシリコン基板21(Si)の表面には、熱酸化により形成されたゲート酸化膜22(SiO2 )を介してゲート電極23(polySi/WSix)が形成されている。これらゲート電極23は、いずれもその上面をオフセット酸化膜24(SiOx)、側面をサイドウォール25(SiOx)にそれぞれ被覆されている。また、シリコン基板21の表層部にはLDD構造を有するソース/ドレイン領域26が、上記ゲート電極23および上記サイドウォール25に対して自己整合的に形成されている。
【0004】
いま、上述のようにゲート電極23の形成された基体を一旦、SiOx層間絶縁膜27でほぼ平坦化し、形成すべき接続孔(コンタクトホール)とゲート電極23の電極間スペースとの位置合わせのバラつきを考慮してフォトリソグラフィを行い、十分に大きな開口を有するレジスト・パターン28を形成したとする。このとき、ゲート電極間スペースが極度に縮小されていると、図6に示されるように、レジスト・パターン28の開口はゲート電極28のエッジと重複してしまう。
【0005】
この状態で、シリコン系材料に対してエッチング選択比を確保できる条件にしたがってSiOx層間絶縁膜27をエッチングすると、図7に示されるように、配線間スペースがそのまま底面となるようなコンタクトホール29が形成される。しかし、この例のように局部的な膜厚差を有するSiOx層間絶縁膜27にコンタクトホール29を開口するプロセスでは、シリコン基板21を完全に露出させようとすると過剰なオーバーエッチングが要求されるので、上記レジスト・パターン28の開口に掛かるオフセット酸化膜24やサイドウォール25の一部も当然除去されてしまう。この結果、図7に示されるように、コンタクトホール29の側壁面には、ゲート電極23が一部露出した状態となる。したがって、このコンタクトホール29を図8に示されるごとく上層配線30で被覆すると、ゲート電極23と上層配線30とが短絡してしまう。
【0006】
この短絡を防止するひとつの方法として、過剰なオーバーエッチングを行わなくともコンタクトホールが開口できるよう、層間絶縁膜の形状を基体の凹凸にならったコンフォーマル形状としておく方法が考えられるが、これでは基体の平坦化が不可能となる。このことは、平坦化の重要性がますます高まる今後の半導体デバイス製造において、大きなデメリットとなる。
【0007】
このような背景から、位置合わせのための設計余裕をフォトマスク上で不要にできる自己整合コンタクト(SAC)プロセスが関心を集めている。このプロセスには色々な種類があるが、露光工程が増えないことから最もよく検討されているのは、窒化シリコン膜(SixNy)をエッチング停止層として用いる方法である。上述のSRAMのメモリセルの例では、オフセット酸化膜24とサイドウォール25の表面をSixNyからなるエッチング停止膜で被覆した後に、SiOx層間絶縁膜27を形成する。
【0008】
かかる構成によれば、SiOx層間絶縁膜27のエッチングはエッチング停止膜が露出するとそこから先へは進まないため、オーバーエッチング時にもオフセット酸化膜24やサイドウォール25が保護される。被エッチング領域の全面にエッチング停止膜が露出したら、今度はSixNy用のエッチング条件に切り替えて、エッチング停止膜を選択的に除去することで、コンタクトホールが完成される。したがって、層間絶縁膜を平坦化しながらも良好なコンタクト形成が可能となる。
【0009】
【発明が解決しようとする課題】
しかしながら、SixNy膜を用いたSACプロセスを実用化するためには、SiOx層間絶縁膜のドライエッチングをSixNyエッチング停止膜の上で精度良く停止させるという、難度の高い技術をクリアしなければならない。SiOx膜とSixNy膜とを比べると、各々を構成するSi−O結合(原子間結合エネルギー=465kJ/mol)とSi−N結合(同440kJ/mol)とがエネルギー的に接近しており、エッチング・ガスも基本的に同じであることから、互いに選択性を確保することは本質的に難しいのである。
【0010】
ただし、SiOx膜がイオン・アシスト反応を主体とする機構によりエッチングされるのに対し、SixNy膜はF*を主エッチング種とするラジカル反応機構にもとづいてエッチングされ、エッチング速度もSiOx膜より若干速い。このため、SiOx膜上におけるSixNy膜のドライエッチングについては、エッチング反応系のラジカル性を高めることで対処可能であり、これまでにも幾つかのプロセスが提案されてきた。しかし、その逆のSixNy膜上におけるSiOx膜のエッチングでは、選択性の確保はより困難である。なぜなら、イオン・アシスト反応を主体とする機構によりSiOx膜をエッチングしていても、その反応系中には必ずラジカルが生成しており、SixNy膜が露出した時点でこのラジカルにより該SixNy膜のエッチング速度が上昇してしまうからである。近年では、SixNy膜上におけるSiOx膜のエッチングをフルオロカーボン系ガスのプラズマを用いて行い、このとき生成するフルオロカーボン系ポリマーを利用して選択比を確保する方法が主流となっている。また、このポリマー生成によるエッチング速度の低下は、ECRプラズマ,誘導結合プラズマ,ヘリコン波プラズマといった、イオン電流密度5mA/cm2以上を達成可能ないわゆる高密度プラズマを用いることで解決しようとする傾向にある。しかしながらこの方法には、続くSixNy膜のエッチングに際して表面に堆積したポリマーの完全除去が難しいという問題があり、技術の選択肢も少ないのが現状である。
【0011】
そこで本発明は、上述の問題を解決し、SACプロセスの新たな選択肢となり得る接続孔の形成方法を提供することを目的とする。
【0012】
【課題を解決するための手段】
本発明の接続孔の形成方法は、基板上に形成された電極パターンの隣接部位において該基板に臨む接続孔をSACプロセスにより形成する際に、従来のSixNy膜に代わりSiOxNy系膜をエッチング停止膜として用いるとともに、前記SiOxNy系エッチング停止膜のエッチングを、プラズマ中で被エッチング基板を保持する単極式静電チャックの残留電荷を除去するためのプラズマ放電と兼ねて行うことで、上述の目的を達成しようとするものである。
【0013】
【発明の実施の形態】
本発明では、SiOx/SiOxNy間で選択比を確保したエッチングが重要なポイントとなる。SiOxNy膜は、原子組成比がおおよそSi:O:N=2:1:1であり、50%程度がSiで占められるシリコン・リッチな組成を有し、このことからも推察されるように、ドライエッチングに際してSiとSiOxの中間的なエッチング特性を示す。このSiOxNy膜の上でSiOx膜をフルオロカーボン系ガスを用いてエッチングすると、SiOxNy膜は膜中のO原子がSiOx膜に比べて少ないため、その露出面ではC原子の除去が進行せず、結果的にカーボン系ポリマーの堆積が促進されてエッチング速度が低下する。つまり、SiOxNy膜の表面における選択性の達成機構は、Si膜上におけるそれと類似している。これに対し、従来からエッチング停止膜として多く用いられてきたSixNy膜は、Si組成比がSiOxに近く、前述したとおりエッチング特性も元来SiOxに類似しており、本質的に高い選択比を望むことができない。本発明ではSiOxNy膜をエッチング停止膜として用いることにより、Si/SiOx間の選択比には及ばないものの、SixNy/SiOx間に比べれば2倍程度高い選択比を達成することができ、エッチングが容易となる。
【0014】
本発明ではこのようなSiOx膜とSiOxNy膜との本来的なエッチング特性の差を利用するので、SiOx膜のエッチング時にフルオロカーボン系化合物を含むエッチング・ガスを用いたとしても、従来のように過剰量のカーボン系ポリマーを発生させる必要がない。このため、SiOxNyエッチング停止膜自身の除去も容易となる。このSiOxNyエッチング停止膜の除去は、典型的にはSi用のエッチング条件にしたがってハロゲン系エッチング・ガスを用いて行うことができるので、下地のSiOx膜、すなわちオフセット酸化膜やサイドウォールに対して高選択比を達成することができる。ただし、SiOx膜のエッチングに用いられるフルオロカーボン系ガスを用いた場合にも、堆積性をやや抑え、フッ素ラジカルの生成を促進するような条件に調整すれば、良好なエッチングは十分に可能である。
【0015】
本発明におけるSiOxNy系エッチング停止膜は、オフセット絶縁膜と前記サイドウォールとに接して設けられるのが一般的である。この場合、SiOx系絶縁膜のエッチングをSiOxNy系エッチング停止膜に対して十分に高い選択比を確保できる条件で行った後、SiOxNy系エッチング停止膜のエッチングを今度はオフセット絶縁膜やサイドウォールに対して十分に高い選択比を確保できる条件で行うことになる。ここで、エッチング停止膜は一般に数十nmの薄い膜であるため、このエッチングを単極式静電チャックの残留電荷除去放電を兼ねて行うことも可能である。単極式静電チャックとは、絶縁ステージに埋設された単一の内部電極に所定の極性の直流電圧を印加してウェハを吸着させる機構である。この方式において、対向アースはプラズマを経由してプラズマ・チャンバの壁でとられるため、ウェハをステージから脱着させる際にも何らかのガスを放電させてプラズマを励起しなければならない。本発明では、このときに放電させるガスとしてSiOxNy膜用のエッチング・ガスを導入することにより、残留電荷の除去とSiOxNy系エッチング停止膜のエッチングとを同時に行い、これによりスループットの向上を図ることができる。
【0016】
なお、本発明におけるSiOxNy系エッチング停止膜は、SiOx系絶縁膜の膜厚方向の一部に介在される形で設けても良い。つまり、オフセット絶縁膜とSiOxNy系エッチング停止膜との間に、適当な膜厚のSiOx系絶縁膜を介在させる形式である。しかし、エッチング停止膜の本来の役目は、平坦化により局部的に大きな膜厚差を生じた層間絶縁膜のオーバーエッチングから下地パターンを保護することであるから、このエッチング停止膜が層間絶縁膜の余りにも表層近くにあったのでは意味がない。したがって、介在されるSiOx系絶縁膜は十分に薄く、その上のSiOxNy系エッチング停止膜が下地パターンのプロファイルを十分に反映できる様でなければならない。
【0017】
このように、SiOxNy系エッチング停止膜の下にも薄いSiOx系絶縁膜を介在させた場合、SiOxNy系エッチング停止膜のエッチングを終了した後に再度SiOx系絶縁膜のエッチングを行わなければならないので、エッチングの手間は必然的に増える。しかし、SiOxNy膜はH含有量によっては耐湿性が若干不足することもあるので、このような場合に耐湿性に優れるSiOx系絶縁膜を介在させておくことは、半導体デバイスの信頼性を向上させる観点から有効である。
【0018】
ところで、上記SiOxNy膜は、エキシマ・レーザ波長域において適度な光学定数(n,k)(ただし、nは複素振幅屈折率の実数部,kは虚数部係数である。)を示すことから、本願出願人が以前に反射防止膜として提案した材料膜である。したがって、これをフォトリソグラフィの露光波長λに対してλ/4nの奇数倍の膜厚dに成膜すれば、最も効果的な反射防止効果を発揮する。この膜の光学定数(n,k)は原子組成に依存するが、実際には、複素振幅屈折率の実数部nの値はKrFエキシマ・レーザ波長(=248nm)においてほぼ2.1で一定であり、膜の光吸収に関連する虚数部係数kの値がO原子の組成比の増大(すなわち組成式中のxの値の上昇)に伴って小さくなる。このような光学特性は、反射防止膜の設計上、好都合である。それは、複素屈折率の実数部nがほぼ一定であるゆえ、膜厚dの選択次第で多重干渉の位相を制御することができ、膜の光吸収で反射光の振幅(すなわち反射光の強さ)が制御可能となるからである。
【0019】
本発明のSiOxNy系エッチング停止膜は、典型的にはCVD法、または成膜後のイオン注入により成膜または形成することができる。CVDにはSiH4とN2Oとの混合ガスを用い、好ましくはプラズマCVDを行う。このとき使用可能なCVD装置としては、たとえば平行平板型プラズマCVD装置、ECRプラズマCVD装置、誘導結合プラズマCVD装置、ヘリコン波プラズマCVD装置を挙げることができる。この膜の原子組成比は原料ガスの流量比にもとづいて変化させることができ、これによって特にkの値が変化する。なお、SiOxNy膜には通常、SiH4ガスに由来する若干量の水素(H)原子が含まれるので、この膜の組成をSiOxNy:Hと表記することもあるが、本明細書ではこのことを認識した上で、簡単のためにSiOxNyと表記する。
【0020】
一方、本発明のSiOxNy系エッチング停止膜をイオン注入により形成する場合には、最初にSi膜,SiOx膜,SixNy膜から選ばれるいずれかの膜を多結晶膜ないしアモルファス膜として成膜しておき、不足する元素をイオン注入により導入する。たとえば、最初にSi膜を成膜した場合には、この膜に酸素(O)と窒素(N)のイオン注入を行い、また最初にSiOx膜を成膜した場合には、この膜にNをイオン注入すれば良い。
【0021】
【実施例】
以下、本発明の具体的な実施例の前提となる参考例について説明し、次いで本発明の具体的な実施例について説明する。
【0022】
参考例1
本参考例は、2本のワード線の間でSRAMのビット線引出し電極を基板にコンタクトさせるSACプロセスに関するものであり、ポリサイド・ゲート電極を覆うオフセット酸化膜(SiOx)とサイドウォール(SiOx)の表面をSiOxNyエッチング停止膜で被覆した。このプロセスを、図1ないし図4を参照しながら説明する。
【0023】
まず、予めウェル形成や素子分離を行ったSi基板1の表面をたとえばパイロジェニック酸化法で熱酸化することにより、厚さ約8nmのゲート酸化膜2を形成した。続いて、たとえば減圧CVD法により厚さ約140nmのタングステン・ポリサイド膜と厚さ約50nmのSiOx膜と順次成膜し、これらの膜を共通のレジスト・マスクを介してドライエッチングすることにより、ゲート電極3(polySi/WSix)とオフセット酸化膜からなる積層パターンを形成した。ここで、上記ゲート電極3は、下層側から順に厚さ約70nmのn+ 型ポリシリコン膜(polySi)と、厚さ約70nmのタングステン・シリサイド膜(WSix )との積層構造を有する。また、ゲート電極3の線幅および配線間スペースは、共に約0.25μmとした。
【0024】
次に、上記積層パターンをマスクとしてAs+の低濃度イオン注入を行い、シリコン基板1の表層部にLDD領域を形成した。このときのイオン注入条件は、たとえばイオン加速エネルギー20keV,ドース量6×1012/cm2とした。次に、基体の全面に厚さ約150nmのSiOx膜を堆積させた後これを等方的にエッチバックし、上記積層パターンの側壁面にサイドウォール5を形成した。さらに、先の積層パターンとこのサイドウォール5の双方をマスクとしてAs+ の高濃度イオン注入を行った。このときのイオン注入条件は、たとえばイオン加速エネルギー20keV,ドース量3×1015/cm2とした。さらに1050℃,10秒間のRTA(ラピッド・サーマル・アニール)を行って不純物(As)を活性化させ、LDD構造を有するソース/ドレイン領域6を形成した。
【0025】
次に、この基体の全面をコンフォーマルに覆うSiOxNyエッチング停止膜を約30nmの厚さに成膜した。このときの成膜条件は、たとえば
装置 平行平板型プラズマCVD装置
ウェハ・サイズ 6 インチ
SiH4流量 50 SCCM
N2O流量 50 SCCM
圧力 10 Pa
RFパワー 1000 W(13.56 MHz)
成膜温度 300 ℃
電極間距離 400 mils(約1cm)
とした。
【0026】
次に、たとえばO3−TEOS常圧CVD法によりSiOx層間絶縁膜8を約500nmの厚さに成膜して、基体の表面をほぼ平坦化した。この後、SiOx層間絶縁膜8の上にレジスト・パターン9を形成した。このときのレジスト・パターニングは、化学増幅系ポジ型フォトレジスト材料(和光純薬社製,商品名WKR−PT1)とKrFエキシマ・レーザ・ステッパを用いて行い、配線間スペースをカバーする直径約0.3μmの開口を設けた。このときのパターニングは、定在波効果を抑えた良好な状態で行われた。これは、先に形成されたSiOxNyエッチング停止膜7の膜厚をほぼλ/4n(ただし、λ=248nm,n=2.1)に等しく設定したために、反射防止効果が得られたからである。図1には、ここまでのプロセスを終了した状態を示した。
【0027】
次に、市販の酸化シリコン膜エッチング用ECR型プラズマ・エッチング装置(以下、ECR型酸化膜エッチャーと称する。)を用い、上記SiOx層間絶縁膜8を選択的にエッチングした。このときのエッチング条件は、たとえば
CHF3流量 35 SCCM
CH2F2流量 15 SCCM
圧力 0.27 Pa
マイクロ波パワー 1200 W(2.45 GHz)
RFバイアス・パワー 200 W(800 kHz)
ウェハ温度 20 ℃ オーバーエッチング率 30 %
とした。この結果、図2に示されるように、コンタクトホール10が途中まで形成され、その底面にSiOxNyエッチング停止膜7が露出した状態となった。上記のエッチングでは、高密度プラズマ中で豊富に発生するイオンを利用して実用的な速度でエッチングが進行する。またこれと共に、プラズマ中に生成する適度な量のフルオロカーボン系ポリマーがSiOxNy膜に対する選択比を確保する役目を果たすので、エッチングは図2に示されるように、SiOxNyエッチング停止膜7が露出したところで停止する。このときの対SiOxNy選択比は平坦部で約30、イオン衝撃に弱いコーナー部で約25であり、従来の対SixNy選択比の値(平坦部で約5,肩部で約2)よりも高い値であった。
【0028】
次に、同じくECR型酸化膜エッチャーを用いて、上記のSiOxNyエッチング停止膜7の露出部分を選択的に除去した。このときのエッチング条件は、たとえば
CHF3流量 50 SCCM
O2流量 10 SCCM
圧力 0.27 Pa
マイクロ波パワー 1000 W(2.45 GHz)
RFバイアス・パワー 150 W(800 kHz)
ウェハ温度 30 ℃
オーバーエッチング率 20 %とした。
【0029】
上記の条件は、前述のSiOx層間絶縁膜8のエッチング条件に比べてフルオロカーボン系ポリマーの堆積性を弱めると共に、O2ガスでCHF3ガスの解離を促進してF*を大量に生成させ、オフセット酸化膜4やサイドウォール5に対して選択比を確保できるように設定されている。ただし、若干生成するフルオロカーボン系ポリマーは、主としてシリコン基板1の表面に堆積して対Si選択比の確保に寄与する。このエッチングを終了し、コンタクトホール10が完成された状態を、図3に示す。
【0030】
この後、図4に示されるように、上記コンタクトホール10を被覆するごとくAl系多層膜からなる上層配線11(Al)を形成し、ビット線コンタクトを完成させた。上記Al系多層膜は、たとえばTi系密着層/Al−1%Si膜/TiN反射防止膜の3層構造を有するものである。本発明によれば、SiOx層間絶縁膜8およびSiOxNyエッチング停止膜7のドライエッチングがいずれも制御性良く行われるため、ゲート電極3と上層配線11との間の耐圧不良や短絡、あるいはエッチング残渣が発生せず、信頼性の高い半導体デバイスを作成することが可能となる。
【0031】
参考例2
SiOxNyエッチング停止膜7はSiとSiOxの中間的なエッチング特性を有するので、本参考例2では、このSiOxNyエッチング停止膜7をSi用のエッチング条件でエッチングした例について説明する。サンプル・ウェハの構成およびSiOx層間絶縁膜8のエッチングまでは、参考例1で説明した通りである。
【0032】
本参考例では、市販のシリコン膜エッチング用ECR型プラズマ・エッチング装置(以下、ECR型シリコン・エッチャーと称する。)を用い、SiOxNyエッチング停止膜7を選択的にエッチングした。このときのエッチング条件は、たとえば
Cl2流量 50 SCCM
圧力 0.27 Pa
マイクロ波パワー 1000 W(2.45 GHz)
RFバイアス・パワー 100 W(800 kHz)
ウェハ温度 30 ℃
オーバーエッチング率 10 %
とした。
【0033】
SiOxNy膜はSiが原子組成の約50%を占めており、上記のようなシリコン用のエッチング条件でも十分に実用的な速度でエッチングでき、オフセット酸化膜4やサイドウォール5に対する選択性も何ら問題ない。ただし、Si用のエッチング条件ではシリコン基板1に対する選択性は原理的に得られないので、上記の例ではオーバーエッチング量を少なく設定することにより、シリコン基板1の侵食を最小限に抑えた。
【0034】
参考例3
本参考例では、SiOxNyエッチング停止膜7をアモルファス・シリコン膜へのO2 +およびN2 +のイオン注入により形成した。
【0035】
すなわち、サイドウォール5の形成までを参考例1と同様に行った後、プラズマCVD法によりまずアモルファス・シリコン膜を成膜した。成膜条件はたとえば、
装置 平行平板型プラズマCVD装置
ウェハ・サイズ 6 インチ
SiH4流量 50 SCCM
Ar流量 50 SCCM
圧力 10 Pa
RFパワー 800 W(13.56 MHz)
成膜温度 300 ℃
電極間距離 400mils(約1cm)
とした。
【0036】
次に、上記のアモルファス・シリコン膜に、イオン注入を行った。このイオン注入は、たとえば
ドーパント O2 +,N2 +
イオン加速エネルギー 20keV,50keVの2段階
ドース量 各1×1017/cm2
とした。これにより、SiOxNyエッチング停止膜7を完成させた。
【0037】
次に、参考例1と同様にSiOx層間絶縁膜8の成膜およびレジスト・パターニングを行った後、酸化シリコン膜エッチング用誘導結合型プラズマ・エッチング装置(以下、ICP型酸化膜エッチャーと称する。)を用いて上記SiOx層間絶縁膜8を選択的にドライエッチングした。このときのエッチング条件は、たとえば
C3F8流量 20 SCCM
Ar流量 40 SCCM
圧力 0.27 Pa
RFソース・パワー 2000 W(2 MHz)
RFバイアス・パワー 1000 W(1.8 MHz)
ウェハ温度 30 ℃
上部電極温度 250 ℃
オーバーエッチング率 30 %
とした。このエッチングは、SiOxNyエッチング停止膜7に対して約30(コーナー部では約25)と高い選択比を維持しながら進行した。
【0038】
次に、同じエッチャーを用い、SiOxNyエッチング停止膜7をドライエッチングした。このときのエッチング条件は、たとえば
CHF3流量 50 SCCM
O2流量 30 SCCM
圧力 0.27 Pa
RFソース・パワー 1500 W(2 MHz)
RFバイアス・パワー 800 W(1.8 MHz)
ウェハ温度 30 ℃
上部電極温度 150 ℃
オーバーエッチング率 20 %
とした。本参考例によっても、良好なエッチングを行ってコンタクトホール10を形成することができた。
【0039】
参考例4
本参考例では、参考例3で述べたSiOxNyエッチング停止膜7をSi用のドライエッチング条件でエッチングした例について述べる。SiOx層間絶縁膜7のエッチングまでは、参考例3で説明した通りである。
【0040】
本参考例におけるSiOxNyエッチング停止膜7のエッチングには、市販のICP型シリコン・エッチャーを用いた。ただし、参考例3で述べたICP型酸化膜エッチャーが石英シリンダ型のチャンバの周囲にマルチターンRFアンテナを巻回させた構造であったのに対し、本参考例4で用いるICP型シリコン膜エッチャーは、チャンバの天板の真上に渦巻状RFアンテナを備えた構造とされている。エッチング条件は、たとえば
Cl2流量 50 SCCM
圧力 0.3 Pa
RFソース・パワー 2000 W(13.56 MHz)
RFバイアス・パワー 300 W(13.56 MHz)
ウェハ温度 30 ℃
オーバーエッチング率 10 %
とした。本参考例によっても、良好なエッチングを行ってコンタクトホール10を形成することができた。
【0041】
実施例1
次いで、本発明が適用された実施例について説明する。本実施例では、SiOxNyエッチング停止膜7の膜厚が薄く、そのドライエッチングが短時間で済むことに着目し、これをSiOx層間絶縁膜8のエッチングを終了した後の単極式静電チャックの残留電荷の除去を兼ねて行った。レジスト・パターニングまでは、参考例3と同様である。
【0042】
本実施例では、次のSiOx層間絶縁膜8とSiOxNyエッチング停止膜7のドライエッチングを、ECR型酸化膜エッチャーの同じチャンバ内で連続して行った。最初のSiOx層間絶縁膜8のエッチングは、たとえば前述の参考例1と同様に、
CHF3流量 35 SCCM
CH2F2流量 15 SCCM
圧力 0.27 Pa
マイクロ波パワー 1200 W(2.45 GHz)
RFバイアス・パワー 100 W(800 kHz)
ウェハ温度 20 ℃
オーバーエッチング率 30 %
の条件で行った。
【0043】
続くSiOxNyエッチング停止膜7のエッチングは、たとえば
Cl2流量 50 SCCM
圧力 0.27 Pa
マイクロ波パワー 1000 W(2.45 GHz)
RFバイアス・パワー 100 W(800 kHz)
ウェハ温度 30 ℃
放電時間 30 秒
の条件で行った。この条件は、基本的には参考例2で上述したシリコン用のエッチング条件と同じである。上記の放電時間内で単極式静電チャックの残留電荷が除去される共に、SiOxNyエッチング停止膜7を選択的に除去することができ、スループットが大幅に向上した。なお、このようにエッチング停止膜と残留電荷除去とを兼ねて行う場合には、単極式静電チャックへの逆極性電荷の帯電やエッチング量の過不足が生じない様、放電時間の設定に細心の注意を要する。
【0044】
以上、本発明の具体的な実施例を説明したが、本発明はこの実施例に何ら限定されるものではない。たとえば、本発明のSiOxNyエッチング停止膜7は、図5に示されるように、SiOx絶縁膜の膜厚方向の中途部に形成されていても良い。この場合、コンタクトホール10を開口するためのエッチングは、上層側SiOx膜8U ,SiOxNyエッチング停止膜7,下層側SiOx膜8L の順にて、各膜の最適条件を選択しながら行うことになる。この他、プラズマ源、サンプル・ウェハの構成、使用するCVD装置、堆積条件、使用するエッチング装置、エッチング条件の細部は、適宜変更および選択が可能である。
【0045】
【発明の効果】
以上の説明からも明らかなように、本発明によれば、SixNy膜をエッチング停止膜として用いる従来のSACプロセスよりも遥かに容易に、コンタクトホール形成のためのエッチングを行うことが可能となる。ここで、エッチング停止膜は一般に数十nmの薄い膜であるため、このエッチングを単極式静電チャックの残留電荷除去放電を兼ねて行う。この方式において、対向アースはプラズマを経由してプラズマ・チャンバの壁でとられるため、ウェハをステージから脱着させる際の放電ガスとしてSiOxNy膜用のエッチン グ・ガスを導入してプラズマを励起する。これにより、本発明は、残留電荷の除去とSiOxNy系エッチング停止膜のエッチングとを同時に行い、スループットの向上を図ることができる。
【図面の簡単な説明】
【図1】 SRAMのビット線コンタクトの形成プロセスにおいて、SiOx層間絶縁膜上でレジスト・パターニングを行った状態を示す模式的断面図である。
【図2】 図1のSiOx層間絶縁膜を選択的に除去した状態を示す模式的断面図である。
【図3】 図2のコンタクトホールの底面に露出したSiOxNyエッチング停止膜を選択的に除去した状態を示す模式的断面図である。
【図4】 図3のコンタクトホールを上層配線で被覆した状態を示す模式的断面図である。
【図5】 本発明を適用してSRAMのビット線コンタクトを形成する別のプロセス例において、SiOx層間絶縁膜の中途部に設けられたSiOxNyエッチング停止膜が露出した状態を示す模式的断面図である。
【図6】 従来のSRAMのビット線コンタクトの形成プロセスにおいて、SiOx層間絶縁膜上でレジスト・パターニングを行った状態を示す模式的断面図である。
【図7】 図6のSiOx層間絶縁膜を選択的に除去する際に、ゲート電極を被覆するオフセット酸化膜とサイドウォールの一部が侵食された状態を示す模式的断面図である。
【図8】 図7のコンタクトホールを被覆する上層配線がゲート電極と短絡した状態を示す模式的断面図である。
【符号の説明】
1 シリコン基板
3 ゲート電極
4 オフセット酸化膜(SiOx)
5 サイドウォール(SiOx)
6 ソース/ドレイン領域
7 SiOxNyエッチング停止膜
8 SiOx層間絶縁膜
10 コンタクトホール
11 上層配線
Claims (5)
- 基板上に、共にSiOx系材料からなるオフセット絶縁膜とサイドウォールとに囲まれた電極パターンを形成する第1工程と、
SiOx系絶縁膜の膜厚方向の一部にSiOxNy系エッチング停止膜を含む層間絶縁膜で前記電極パターンが形成された基板の全面を被覆する第2工程と、
前記SiOx系絶縁膜と前記SiOxNy系エッチング停止膜とを、ハロゲン系エッチング・ガスあるいはフルオロカーボン系化合物を含むエッチング・ガスを用いて選択的にエッチングすることにより、少なくとも底面の一部が前記電極パターンの隣接部位において前記基板に臨む接続孔を開口する第3工程とを有し、
前記第3工程では、前記SiOxNy系エッチング停止膜のエッチングを、前記SiOx系絶縁膜のエッチングが終了した後、プラズマ中で被エッチング基板を保持する単極式静電チャックの残留電荷を除去するためのプラズマ放電と兼ねて行われる接続孔の形成方法。 - 前記SiOxNy系エッチング停止膜を、前記オフセット絶縁膜と前記サイドウォールとに接して設ける請求項1記載の接続孔の形成方法。
- 前記SiOxNy系エッチング停止膜を、これより上層側のパターンを形成するためのフォトリソグラフィ用の反射防止膜を兼ねて形成する請求項1記載の接続孔の形成方法。
- 前記SiOxNy系エッチング停止膜をCVD法により成膜する請求項1記載の接続孔の形成方法。
- 前記SiOxNy系エッチング停止膜を、予め形成されたSi膜,SiOx膜,SixNy膜から選ばれるいずれかの膜に対して不足する元素のイオン注入を行うことにより形成する請求項1記載の接続孔の形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01126596A JP3700231B2 (ja) | 1996-01-25 | 1996-01-25 | 接続孔の形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01126596A JP3700231B2 (ja) | 1996-01-25 | 1996-01-25 | 接続孔の形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09205143A JPH09205143A (ja) | 1997-08-05 |
JP3700231B2 true JP3700231B2 (ja) | 2005-09-28 |
Family
ID=11773139
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP01126596A Expired - Fee Related JP3700231B2 (ja) | 1996-01-25 | 1996-01-25 | 接続孔の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3700231B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6127262A (en) * | 1996-06-28 | 2000-10-03 | Applied Materials, Inc. | Method and apparatus for depositing an etch stop layer |
US6123862A (en) | 1998-04-24 | 2000-09-26 | Micron Technology, Inc. | Method of forming high aspect ratio apertures |
JPH11330046A (ja) | 1998-05-08 | 1999-11-30 | Mitsubishi Electric Corp | 半導体装置の製造方法及び半導体装置 |
TW449872B (en) * | 1998-11-12 | 2001-08-11 | Hyundai Electronics Ind | Method for forming contacts of semiconductor devices |
KR20010063852A (ko) * | 1999-12-24 | 2001-07-09 | 박종섭 | 반도체소자의 자기정렬적인 콘택 형성방법 |
KR100510067B1 (ko) * | 1999-12-30 | 2005-08-26 | 주식회사 하이닉스반도체 | 반도체 소자 제조를 위한 자기정렬콘택 식각 방법 |
US6486015B1 (en) * | 2000-04-25 | 2002-11-26 | Infineon Technologies Ag | Low temperature carbon rich oxy-nitride for improved RIE selectivity |
KR101153978B1 (ko) | 2002-03-26 | 2012-06-14 | 카부시키카이샤 시.브이.리서어치 | 비결정질 금속 산화막의 제조 방법 및 비결정질 금속산화막을 가지는 커패시턴스 소자와 반도체 장치를제조하는 방법 |
KR100695431B1 (ko) * | 2005-06-22 | 2007-03-15 | 주식회사 하이닉스반도체 | 반도체 소자의 컨택홀 형성방법 |
-
1996
- 1996-01-25 JP JP01126596A patent/JP3700231B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09205143A (ja) | 1997-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7482279B2 (en) | Method for fabricating semiconductor device using ArF photolithography capable of protecting tapered profile of hard mask | |
US20060003268A1 (en) | Method of forming semiconductor patterns | |
KR19980071698A (ko) | 질화 실리콘층의 에칭 방법 및 반도체 장치의 제조 방법 | |
JPH0621018A (ja) | ドライエッチング方法 | |
JPH0950986A (ja) | 接続孔の形成方法 | |
KR20080086686A (ko) | 반도체 소자의 제조방법 | |
KR100925029B1 (ko) | 반도체 소자의 제조방법 | |
KR100954107B1 (ko) | 반도체 소자의 제조방법 | |
US7442648B2 (en) | Method for fabricating semiconductor device using tungsten as sacrificial hard mask | |
JP3700231B2 (ja) | 接続孔の形成方法 | |
JPH10199868A (ja) | 反射防止コーティングのプラズマ・エッチング・プロセス | |
KR100670706B1 (ko) | 반도체 소자의 콘택 플러그 형성 방법 | |
JP3279016B2 (ja) | ドライエッチング方法 | |
KR101001466B1 (ko) | 비휘발성 메모리 소자의 제조 방법 | |
JPH07326608A (ja) | 半導体装置の製造方法 | |
JPH0774147A (ja) | ドライエッチング方法およびドライエッチング装置 | |
JPH09293689A (ja) | 接続孔の形成方法 | |
JPH09120990A (ja) | 接続孔の形成方法 | |
JP3543504B2 (ja) | 半導体装置の製造方法 | |
KR100495909B1 (ko) | 하드마스크의 경사 프로파일을 방지할 수 있는 ArF노광원을 이용한 반도체소자 제조 방법 | |
JP3570903B2 (ja) | 半導体装置の製造方法 | |
JPH06267907A (ja) | ドライエッチング方法 | |
KR100307968B1 (ko) | 플러그폴리를 갖는 반도체장치의 층간절연막 형성방법 | |
KR100910865B1 (ko) | 반도체소자 제조방법 | |
JP3289480B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040331 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050329 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050527 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050621 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050704 |
|
LAPS | Cancellation because of no payment of annual fees |