JPH06267907A

JPH06267907A - ドライエッチング方法

Info

Publication number: JPH06267907A
Application number: JP4926893A
Authority: JP
Inventors: Shingo Kadomura; 新吾門村
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1993-03-10
Filing date: 1993-03-10
Publication date: 1994-09-22

Abstract

(57)【要約】【目的】側壁コンタクト構造用の接続孔を開口するた
めのドライエッチングを高速性，高異方性，高選択性を
もって行う。【構成】１層目ポリサイド膜３、１層目ＳｉＯ₂層５
ａ、２層目ポリシリコン層６、２層目ＳｉＯ₂層５ｂ、
３層目ポリシリコン層７、３層目ＳｉＯ₂層５ｃが順次
積層された積層膜を、ｃ−Ｃ₄Ｆ₈／Ｓ₂Ｆ₂混合ガス
を用いてジャストエッチングする。途中でポリシリコン
層２，７が露出しても、Ｓ₂Ｆ₂からＦ^*が補われるの
でエッチングが途中で停止せず、またＳによるレジスト
・パターン１３の表面保護および接続孔８の側壁保護が
行われるので選択性や異方性も低下しない。オーバーエ
ッチングではｃ−Ｃ₄Ｆ₈／ＣＨ₂Ｆ₂混合ガスを用
い、Ｆ ^*生成量を減じ炭素系ポリマーの堆積を促進する
ことで１層目ポリサイド膜３に対する高選択性を達成す
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置の製造分野等
において適用されるドライエッチング方法に関し、特に
いわゆる側壁コンタクト構造用の接続孔を形成する際
に、この接続孔を形成するためのエッチングを円滑に進
行させ、かつシリコン系の下地配線層に対して高い選択
性を達成する方法に関する。

【０００２】

【従来の技術】半導体集積回路の高集積化のスピード
は、ほぼ３年で２倍のぺースを堅持しており、これに伴
って微細加工技術に対する要求も厳しさを増している。
たとえば、将来の２５６ＭＤＲＡＭあるいは６４ＭＳＲ
ＡＭクラスの大容量メモリ素子では、最小加工線幅０．
２５μｍの加工精度が要求される。

【０００３】このような微細加工技術の開発と並行し
て、セル構造の工夫によるチップ面積の低減に関して
も、多くの研究がなされている。かかるセル構造中で
は、ポリシリコン配線が３層、４層、あるいはこれ以上
の層数に積層される多層配線構造が適用されるケースも
珍しくはない。

【０００４】多層配線構造の初期には、配線層相互間の
電気的接続を図るために、隣り合う配線層の間で逐一接
続孔を形成していた。つまり、配線層を１層形成する
と、この上に層間絶縁膜を積層して接続孔を開口し、し
かる後に次の配線層を積層していたわけである。その
後、かかるプロセスの煩雑さを解消し、また接続孔数の
削減によるセル面積の縮小ならびに集積度の向上を可能
とするデバイス構造として、いわゆる側壁コンタクト
（プラグ・イン配線）構造が提案されている。これは、
配線層と層間絶縁膜を交互に複数回積層した積層膜に一
括して接続孔を開口し、この接続孔に導電材料層（プラ
グ）を埋め込むことにより、接続孔の側壁面または底面
に臨む複数の配線層間を相互接続する構造である。

【０００５】たとえば１９９０年ＩＥＥＥＩｎｔｅｒ
ｎａｔｉｏｎａｌＥｌｅｃｔｒｏｎＤｅｖｉｃｅｓ
Ｍｅｅｔｉｎｇ（ＩＥＤＭ９０）論文集，ｐ．５９
〜６２には、ＳＲＡＭの負荷素子となるＣＭＯＳ−ＦＥ
ＴをバルクＳｉ基板中に形成された下層ｎＭＯＳ−ＦＥ
Ｔと再結晶化ＳＯＩ膜に形成された上層ｐＭＯＳ−ＦＥ
Ｔからなる２層構成とし、上層ｐＭＯＳ−ＦＥＴのドレ
イン層を貫き下層ｎＭＯＳ−ＦＥＴのドレイン領域に達
する接続孔を開口してその内部をＷ（タングステン）プ
ラグで埋め込むことにより、これら上下のＦＥＴのドレ
イン同士を接続した高密度デバイスが提案されている。

【０００６】また、ＩＥＤＭ９１論文集，ｐ．４７７
〜４８０には、記憶ノードに側壁コンクトを適用したＳ
ＲＡＭが報告されている。これは、負荷素子となるダブ
ルゲート型ｐＭＯＳ−ＴＦＴをボトム・ゲート層（２層
目ポリシリコン層）と、ＴＦＴチャネル兼電源線層（３
層目ポリシリコン層）とを貫いてドライバ・トランジス
タのゲート電極（１層目ポリシリコン層を含むポリサイ
ド膜）に至る接続孔を開口し、その内壁面にｐＭＯＳ−
ＴＦＴのトップ・ゲート層（４層目ポリシリコン層）を
被着させることにより、上下ゲート電極の接続、および
ＴＦＴチャネル兼電源線層とドライバ・トランジスタの
ゲート電極の接続を行ったものである。

【０００７】

【発明が解決しようとする課題】ところで、シリコン・
デバイスにおける層間絶縁膜の構成材料としては、一般
にシリコン化合物層、中でも酸化シリコン（ＳｉＯ_x；
典型的にはｘ＝２）膜が広く用いられている。ＳｉＯ_x
層間絶縁膜に接続孔を開口するためのドライエッチング
には、従来よりＣＨＦ₃、ＣＦ₄／Ｈ₂混合系、ＣＦ₄
／Ｏ₂混合系、Ｃ₂Ｆ₆／ＣＨＦ₃混合系等、フルオロ
カーボン系化合物を組成の主体とするエッチング・ガス
が用いられてきた。これは、（ａ）フルオロカーボン系
化合物に含まれるＣ原子がＳｉＯ_x層の表面で原子間結
合エネルギーの大きいＣ−Ｏ結合を生成し、Ｓｉ−Ｏ結
合を切断したり弱めたりする働きがある、（ｂ）ＳｉＯ
₂層の主エッチング種であるＣＦ_x ⁺（典型的にはｘ＝
３) を生成できる、さらに（ｃ）エッチング反応系のＣ
／Ｆ比（Ｃ原子数とＦ原子数の比）を制御することによ
り炭素系ポリマーの堆積量を最適化し、レジスト・マス
クや下地材料層に対して高選択性が達成できる、等の理
由にもとづいている。

【０００８】この場合の下地材料層とは、多くの場合、
シリコン系材料層である。実際、上述の側壁コンタクト
構造を有する大容量メモリ素子においても、下地材料層
はバルクＳｉ基板（ドレイン領域）あるいはポリサイド
膜（ドライバ・トランジスタのゲート電極）である。

【０００９】しかし、上述のような側壁コンタクト構造
において接続孔を開口しようとする場合には、膜厚方向
の途中にＳＯＩ膜やポリシリコン層等のシリコン系材料
層が介在されたＳｉＯ_x層間絶縁膜をエッチングしなけ
ればならない。このことは、プロセス上の重大な矛盾を
含んでいる。つまり、下地のシリコン系材料層に対して
高選択比を確保しようとすれば、接続孔のエッチングは
途中に介在されたシリコン系材料層が露出した時点で停
止してしまい、逆に途中に介在されたシリコン系材料層
をエッチングできる条件で接続孔を開口しようとすれ
ば、下地のシリコン系材料層に対する選択比を確保する
ことができないからである。

【００１０】この問題を解決するひとつの方法として、
ＳｉＯ_x層間絶縁膜は酸化膜用エッチング装置で、また
シリコン系材料層はポリシリコン用エッチング装置でそ
れぞれエッチングすることが考えられる。しかし、これ
では各両エッチング装置間でウェハを幾度も往復させな
ければならず、その煩雑さを考慮すると側壁コンタクト
構造の採用による工数削減のメリットが相殺されてしま
う。

【００１１】他の方法として、エッチング反応系のＣ／
Ｆ比を下げることにより、途中に介在されたシリコン系
材料層に対するエッチング速度を上昇させることが考え
られる。これは、具体的にはフルオロカーボン系化合物
を主体とするエッチング・ガスにＳＦ₆を添加して大量
のＦ^*を解離生成させたり、あるいはＯ₂を添加してフ
ルオロカーボン系化合物の解離を促進しＦ^*生成量を増
大させることにより可能となる。しかし、これではレジ
スト・マスクに対する選択性が低下し、寸法変換差が増
大したり、接続孔の側壁面に露出した部分からシリコン
系材料層へサイドエッチが入ってしまう等の問題が生ず
る。さらに、接続孔の開口径が極めて小さくなると、接
続孔内部におけるポリマーの堆積が促進されてエッチン
グ速度が大幅に低下し、この対策そのものが有効性を失
ってしまう。

【００１２】そこで本発明は、シリコン化合物層とシリ
コン系材料層からなる積層膜の下地シリコン系材料層上
におけるエッチングを、優れた選択性、エッチング速
度、異方性、スループット等をもって行う方法を提供す
ることを目的とする。

【００１３】

【課題を解決するための手段】本発明にかかるドライエ
ッチング方法は、上述の目的を達成するために提案され
るものであり、シリコン化合物層の膜厚方向の中途部に
このシリコン化合物層により相互に離間されたｎ層（た
だし、ｎは自然数を表す。）のシリコン系材料層が介在
されてなる積層膜を、その下層側の下地シリコン系材料
層に対して選択性を確保しながらエッチングする方法で
あって、Ｓ₂Ｆ₂，ＳＦ₂，ＳＦ₄，Ｓ ₂Ｆ₁₀から選ば
れる少なくとも１種類のフッ化イオウとフルオロカーボ
ン系化合物とを含むエッチング・ガスを用い、被エッチ
ング領域の少なくとも一部にイオウを堆積させながら、
前記積層膜を実質的に前記下地シリコン系材料層が露出
する直前までエッチングするジャストエッチング工程
と、エッチング反応系におけるフッ素系化学種の生成比
を前記ジャストエッチング工程におけるよりも相対的に
減じた条件下で前記積層膜の残余部をエッチングするオ
ーバーエッチング工程とを有するものである。

【００１４】ここで、エッチング反応系におけるフッ素
系化学種の生成比を表す指標としては、Ｃ原子数とＦ原
子数の比を表すＣ／Ｆ比が良く知られている。このＣ／
Ｆ比が大きければ、相対的に炭素系ポリマーの堆積が優
勢となり、下地選択性をとり易くなるわけである。具体
的には、エッチング・ガスにＨ^*，Ｓｉ^*等のようにＦ
^*を捕捉する化学種を生成可能な化合物を添加したり、
炭素系ポリマーの堆積性の高い化合物を添加したりすれ
ば良い。

【００１５】上記Ｃ／Ｆ比以外にも、たとえばＳ原子数
とＦ原子数の比を表すＳ／Ｆ比の概念を導入することも
できる。この場合も、Ｆ^*を捕捉する化学種を生成した
りＳの堆積を促進することができる化合物をエッチング
・ガスに添加すれば良い。もちろん、Ｃ／Ｆ比とＳ／Ｆ
比の上昇が同時に起こるようなガス組成を用いても良
い。

【００１６】本発明はまた、前記シリコン化合物層を酸
化シリコン層とするものである。

【００１７】本発明はまた、前記エッチングを発光スペ
クトル観測におけるＣＯ^*のピーク強度の増減パターン
にもとづいてその進行状況をモニタしながら行い、前記
ジャストエッチング工程を該ピーク強度の減少をｎ回、
これに続く増大を１回観測した後に終了し、前記オーバ
ーエッチング工程を該ピーク強度の（ｎ＋１）回目の減
少を観測した後に終了するものである。

【００１８】本発明はまた、前記オーバーエッチング工
程の終了後に、被エッチング領域に堆積したイオウを加
熱により昇華除去するものである。

【００１９】本発明はさらに、前記オーバーエッチング
工程の終了後に、被エッチング領域に堆積したイオウを
レジスト・アッシング工程においてレジスト・マスクと
同時に燃焼除去するものである。

【００２０】

【作用】本発明の基本的な考え方は、中途部のシリコン
系材料層が逐次露出した時点でもエッチング速度が実用
レベルに維持され、かつ下地シリコン系材料層に対して
は高選択性が達成されるよう、エッチング・プロセスを
下地シリコン系材料層が露出する直前までのジャストエ
ッチング工程とそれ以降のオーバーエッチング工程に分
け、前者の工程においてエッチング反応系のＣ／Ｆ比を
相対的に低く、後者の工程において相対的に高く設定す
ることである。

【００２１】ジャストエッチング工程においてＣ／Ｆ比
を低下させる手段としては、前述のごとくエッチング反
応系のＦ^*生成量を増大させるガス組成を採用する。た
だし、Ｆ^*の供給源としてＳ₂Ｆ₂，ＳＦ₂，ＳＦ₄，
Ｓ₂Ｆ₁₀から選ばれる少なくとも１種類のフッ化イオウ
を用いるところがポイントである。上記フッ化イオウ
は、本発明者が先に特開平４−８４４２７号公報におい
てＳｉＯ_x系材料層のエッチング・ガスとして提案した
化合物である。これらは、放電解離によりプラズマ中に
Ｆ^*を生成できることはもちろんであるが、遊離のＳ
（イオウ）を生成できる点を大きな特色としている。

【００２２】Ｓは、昇華性物質である。したがって、エ
ッチング中のウェハの温度が昇華点より低く維持されて
いれば、Ｓはウェハの表面に付着することができる。こ
こで、付着した部位がイオンの垂直入射が起こらないパ
ターンの側壁面等であれば、Ｓはそのまま堆積し続け
る。これは側壁保護膜として寄与する。一方、イオン垂
直入射面では、Ｓの付着とそのスパッタ除去とが競合す
る。したがって、レジスト・マスクやシリコン系材料層
の表面等では、Ｓはこれらの材料層に対する選択性を高
める働きをする。ただし、垂直入射面がＳｉＯ_x系材料
層である場合、ここにＳが付着したとしてもＳｉＯ_x層
から大量にスパッタ・アウトされるＯ原子により直ちに
燃焼除去される。したがって、ＳｉＯ_x層のエッチング
はＳにより何ら妨害されないわけである。

【００２３】なお、フルオロカーボン系化合物に由来し
て生成する炭素系ポリマーによる保護機構も、上述のＳ
とほぼ同じである。

【００２４】このように、本発明ではＳＦ₆やＯ₂のよ
うに単にエッチング反応系のＦ^*生成量を増加させるだ
けの化合物を用いるのではなく、Ｆ^*の増加と同時にイ
オン垂直入射面の表面保護やパターンの側壁保護に寄与
する物質、すなわちＳを供給できるフッ化イオウを用い
る。このため、レジスト・マスクに対する選択性が向上
し、寸法変換差の発生を抑制することができる。また、
接続孔の内壁面がＳの側壁保護膜で保護されるため、該
内壁面にシリコン系材料層が露出していたとしても、こ
こからサイドエッチが入る虞れがない。

【００２５】続くオーバーエッチング工程では、Ｆ^*の
生成比を減少させる。これは、エッチング反応系のＣ／
Ｆを上昇させることに相当する。これにより、炭素系ポ
リマーの堆積促進、あるいはこれらの両方が起こり、下
地シリコン系材料層に対して十分に大きな選択性を確保
することができる。

【００２６】ところで、本発明のようなエッチングでは
適切な終点判定がエッチングの成否を決定する鍵とな
る。終点判定は、予め測定されたエッチング速度にもと
づいてエッチング時間を管理することにより行うことも
できるが、エッチング中のプラズマの発光スペクトルを
ｉｎｓｉｔｕにモニタすることで、より正確な判定が
可能となる。

【００２７】本発明者は、ＳｉＯ_x系材料層のエッチン
グ中にのみ生成し、シリコン系材料層のエッチング中に
は生成しない化学種として、ＣＯ^*に着目した。つま
り、ＣＯ^*のピーク強度は、ＳｉＯ_x系材料層を表面に
有する積層膜のエッチング開始時には高く、シリコン系
材料層が露出すると減少し、その下のＳｉＯ_x系材料層
のエッチングが始まると再び増大する、といった増減を
繰り返す。したがって、ｎ層のシリコン系材料層がＳｉ
Ｏ_x系材料層の中途部に介在されている場合にはｎ回の
ピーク強度の減少が観測される。この後、ピーク強度が
さらにもう１回上昇すると、ｎ層のシリコン系材料層の
エッチングが全て終了し、最後のＳｉＯ_x系材料層がエ
ッチングされ始めたことがわかる。したがって、この時
点あるいはここから若干の時間を経過した時点でジャス
トエッチング工程を終了すれば良い。

【００２８】これ以降はオーバーエッチング工程である
が、下地シリコン系材料層の露出に伴う再度のピーク強
度の減少、すなわち（ｎ＋１）回目の減少を観測した後
に終点を判定すれば良い。

【００２９】ところで、本発明では側壁保護やイオン垂
直入射面の保護を行う炭素系ポリマーの一部をＳで代替
しているわけであるが、このＳはオーバーエッチングを
終了した後にウェハを加熱することにより昇華除去する
か、あるいはレジスト・アッシング工程においてレジス
ト・マスクと同時に燃焼除去することができる。したが
って、Ｓは何らパーティクル汚染の原因となるものでは
ない。

【００３０】

【実施例】以下、本発明の具体的な実施例について説明
する。

【００３１】実施例１本実施例は、ダブルゲート型ｐＭＯＳ−ＴＦＴを負荷素
子とするスプリット・ワードライン・セル型ＳＲＡＭの
記憶ノード・コンタクトを側壁コンタクト構造により達
成するプロセス例である。具体的には、途中に３層目ポ
リシリコン層（３ｐｏｌｙ）と２層目ポリシリコン層
（２ｐｏｌｙ）とを介在させたＳｉＯ₂層間絶縁膜を２
段階エッチングにより開口し、これら両ポリシリコン層
を貫通して１層目ポリシリコン層（１ｐｏｌｙ）を含む
ポリサイド膜に達する接続孔を形成した例である。この
プロセスを、図１および図２を参照しながら説明する。

【００３２】なお、かかる構成を有するＳＲＡＭは、前
述のＩＥＤＭ９１論文集，ｐ．４７７〜４８０に報告
されているものである。

【００３３】まず、本実施例で取り扱うウェハを、図２
（ａ）に示す。このウェハは、ＬＯＣＯＳ法等により形
成されたフィールド酸化膜２で規定されるシリコン基板
１上の素子形成領域に、ドライバ・トランジスタのソー
ス／ドレイン領域となる不純物拡散領域４、およびドラ
イバ・トランジスタのゲート電極としてパターニングさ
れた１層目ポリサイド膜３を有し、さらにこの上にｐＭ
ＯＳ−ＴＦＴのボトム・ゲート形成用の２層目ポリシリ
コン層（２ｐｏｌｙ）６およびｐＭＯＳ−ＴＦＴのチャ
ネル層兼電源線としてパターニングされた３層目ポリシ
リコン層（３ｐｏｌｙ）７が、各々ＳｉＯ₂層間絶縁膜
５を介して順次積層されたものである。

【００３４】ここで、上記１層目ポリサイド膜３は、下
層側の１層目ポリシリコン層（１ｐｏｌｙ）３ａとタン
グステン・ポリサイド（ＷＳｉ_x）層３ｂとがこの順に
積層されたものである。なお、上記３層目ポリシリコン
層（３ｐｏｌｙ）７は、ＯＦＦ電流を低減しＯＮ電流を
増大される目的で、アモルファス・シリコン層に替えて
も良い。

【００３５】次に、上記ＳｉＯ₂層間絶縁膜５を３層目
ポリシリコン層７および２層目ポリシリコン層６と共に
エッチングし、図２（ｂ）に示されるような接続孔８を
形成する。この接続孔８は、後工程で形成されるｐＭＯ
Ｓ−ＴＦＴのトップ・ゲート〔４層目ポリシリコン層
（４ｐｏｌｙ）９〕と上記ボトム・ゲート（２ｐｏｌ
ｙ）との接続、並びにチャネル層兼電源線（３ｐｏｌ
ｙ）とドライバ・トランジスタのゲート電極（１ｐｏｌ
ｙを含む１層目ポリサイド膜３）との接続を側壁面にお
いて一括して図るためのものである。この側壁コンタク
トＳＷＣについては、図２（ｃ）を参照しながら後述す
る。

【００３６】上記のエッチングの機構を、図１を参照し
ながら説明する。図１は図２の要部を拡大し、さらに若
干の構成部分を描き加えたものである。

【００３７】図１（ａ）は、上記エッチングのためのサ
ンプル・ウェハである。すなわち、図２（ａ）に示した
ウェハ上に、エッチング・マスクであるレジスト・パタ
ーン１３が形成されたものである。上記レジスト・パタ
ーン１３には開口部１４が設けられており、該開口部１
４の内部でエッチングが進行するわけである。また、図
２において一括して示したＳｉＯ₂層間絶縁膜５は、実
際には図１（ａ）に示されるように、隣接するポリシリ
コン層を互いに絶縁する目的でポリシリコン層を１層形
成するたびにその表面を被覆するごとく形成されたもの
である。図示される時点では、上記ＳｉＯ₂層間絶縁膜
５は下層側から順に、１層目ＳｉＯ₂層５ａ，２層目Ｓ
ｉＯ₂層５ｂ，３層目ＳｉＯ₂層５ｃの３層から構成さ
れている。

【００３８】上記エッチングは、ジャストエッチングと
オーバーエッチングの２工程により行った。まず、上記
ウェハをＲＦバイアス印加型有磁場マイクロ波プラズマ
・エッチング装置にセットし、一例として下記の条件で
ジャストエッチングを行った。ｃ−Ｃ₄Ｆ₈流量２０ＳＣＣＭＳ₂Ｆ₂流量３０ＳＣＣＭガス圧０．４Ｐａマイクロ波パワー１２００Ｗ（２．４５Ｇ
Ｈｚ）ＲＦバイアス・パワー３００Ｗ（８００ｋＨ
ｚ）ウェハ載置電極温度 −５０ ℃（アルコール系
冷媒使用）

【００３９】このジャストエッチングは、まず３層目Ｓ
ｉＯ₂層５ｃのエッチングから始まる。この場合、ｃ−
Ｃ₄Ｆ₈およびＳ₂Ｆ₂の双方から解離生成するＦ^*に
よるラジカル反応が、同じくこれらの化合物から解離生
成するＣＦ_x ⁺，ＳＦ_x ⁺等のイオンの入射エネルギー
にアシストされる機構でエッチングが進行し、３層目Ｓ
ｉＯ₂層５ｃはＳｉＦ_x，ＣＯ_x等の形で除去された。

【００４０】また、Ｓ₂Ｆ₂からは遊離のＳ（図示せ
ず。）が解離生成し、レジスト・パターン１３の表面で
その堆積過程とスパッタ除去過程とを競合させることに
より、該レジスト・パターンの１３のエッチング速度の
上昇を防いだ。さらに、パターンの側壁面に堆積したＳ
は側壁保護膜（図示せず。）を形成し、高異方性加工に
寄与した。

【００４１】なお、上記のＳは、ＳｉＯ₂層間絶縁膜５
のエッチングを何ら阻害しない。それは、ＳｉＯ_x系材
料層の表面ではイオン・スパッタ作用によりＯ原子が放
出され、Ｓが直ちに燃焼除去されるからである。

【００４２】３層目ＳｉＯ₂層５ｃが選択的に除去され
ると、図１（ｂ）に示されるように、その下の３層目ポ
リシリコン層７のエッチングが始まる。ここで、従来の
一般的なＳｉＯ₂エッチングの考え方にもとづいて仮に
ｃ−Ｃ ₄Ｆ₈を単独で用い、シリコン系材料層に対して
高選択比を保証する条件でエッチングを行っていたとす
ると、３層目ポリシリコン層７が露出したところでエッ
チングは停止してしまう筈である。

【００４３】しかし、本実施例ではＳ₂Ｆ₂から供給さ
れるＦ^*により、３層目ポリシリコン層７がＳｉＦ_xの
形で速やかに除去される。ただし、このときのＦ^*の生
成量はＳＦ₆等のガスを用いた場合ほど多くはなく、し
かもＳの堆積によりレジスト・パターン１３の表面保護
や接続孔内部の側壁保護が引き続き行われる。したがっ
て、何らレジスト選択性や形状異方性が劣化することは
ない。

【００４４】以下、２層目ＳｉＯ₂層５ｂ、２層目ポリ
シリコン層６、１層目ＳｉＯ₂層５ａのエッチングが同
様に進行した。

【００４５】ここで、上記エッチングの進行状況は、プ
ラズマの発光スペクトルをｉｎｓｉｔｕにモニタする
ことにより把握した。ここで着目した発光ピークは、Ｃ
Ｏ^*に由来する波長５１９ｎｍの発光ピークである。こ
のピーク強度は、最初の３層目ＳｉＯ₂層５ｃのエッチ
ング中は大きいが、その下の３層目ポリシリコン層７の
エッチングが始まると減少し（１回目の減少）、２層目
ＳｉＯ₂層５ｂのエッチングが始まると再び増大し（１
回目の増大）、２層目ポリシリコン層６のエッチングが
始まると再び減少し（２回目の減少）、１層目ＳｉＯ₂
層５ａのエッチングが始まると再び増大する（２回目の
増大）。この２回目の増大が観測された時点、あるいは
この後にピーク強度が高く維持されている期間中にジャ
ストエッチングを終了した。

【００４６】次に、エッチング条件を一例として下記の
ように切り換え、１層目ＳｉＯ₂層５ａの残余部を除去
するためのオーバーエッチングを行った。ｃ−Ｃ₄Ｆ₈流量２５ＳＣＣＭＣＨ₂Ｆ₂流量１５ＳＣＣＭガス圧０．４Ｐａマイクロ波パワー１２００Ｗ（２．４５Ｇ
Ｈｚ）ＲＦバイアス・パワー３００Ｗ（８００ｋＨ
ｚ）ウェハ載置電極温度 −５０ ℃（アルコール系
冷媒使用）

【００４７】上記ＣＨ₂Ｆ₂は炭素系ポリマーを堆積さ
せ易い化合物である。これは、ＣＨ ₂Ｆ₂から放出され
るＨ^*が、エッチング反応系内のＦ^*を捕捉し、ＨＦと
して除去することができるからである。つまり、上記オ
ーバーエッチング時のエッチング反応系のＣ／Ｆ比はジ
ャストエッチング工程に比べて高い。これにより、図１
（ｃ）に示されるように、レジスト・パターン１３と下
地の１層目ポリサイド膜３に対する高選択性を維持しな
がら、異方性形状を有する接続孔８を形成することがで
きた。この接続孔８の側壁面には３層目ポリシリコン層
７と２層目ポリシリコン層６の断面が露出しているが、
上記側壁面は図示されない側壁保護膜により効果的に保
護されているため、これらのポリシリコン層６，７に何
らサイドエッチ等が入ることはなかった。

【００４８】このオーバーエッチングは、ピーク強度の
３回目の減少が観測された時点で終了した。この時点
は、１層目ポリサイド膜３、正確にはＷＳｉ_x層３ｂが
露出した時点に相当する。

【００４９】接続孔８のエッチングが終了した後、上記
ウェハをプラズマ・アッシング装置に搬送し、レジスト
・パターン１３を除去した。このとき、レジスト・パタ
ーン１３の表面やパターン側壁面を被覆していたＳや炭
素系ポリマーも、同時に燃焼除去された。

【００５０】これ以降のＳＲＡＭの製造プロセスは、従
来と同様である。すなわち、図２（ｃ）に示されるよう
に、ウェハの全面にｐＭＯＳ−ＴＦＴのトップ・ゲート
となる４層目ポリシリコン層（４ｐｏｌｙ）９を形成
し、これをパターニングした。この４層目ポリシリコン
層９により、接続孔８の側壁面において側壁コンタクト
ＳＷＣが達成され、ｐＭＯＳ−ＴＦＴのトップ・ゲート
（４ｐｏｌｙ）とボトム・ゲート（２ｐｏｌｙ）の相互
接続、および記憶ノード・コンタクト、すなわちＴＦＴ
チャネル兼電源線（３ｐｏｌｙ）とドライバ・トランジ
スタのゲート電極（１ｐｏｌｙを含む１層目ポリサイド
膜）の相互接続をそれぞれ行うことができた。

【００５１】さらに、４層目ポリシリコン層９をＳｉＯ
₂層間絶縁膜５で被覆した後、ドライバ・トランジスタ
のソース／ドレイン領域、すなわち不純物拡散領域４に
臨む接続孔１０を開口し、ウェハの全面に接地線として
シート抵抗の低い２層目ポリサイド膜１１を被着した。
この２層目ポリサイド膜１１は、５層目ポリシリコン層
（５ｐｏｌｙ）１１ａとＷＳｉ_x層１１ｂとが順次積層
されたものである。この２層目ポリサイド膜１１が、接
続孔１０内部で接地コンタクトをとるわけである。ウェ
ハの全面は、ＳｉＯ₂層間絶縁膜１２を用いて平坦化し
た。

【００５２】この後、上記ＳｉＯ₂層間絶縁膜１２上に
Ａｌ系材料層を用いてビット線（図示せず。）を形成
し、さらに別のＳｉＯ₂層間絶縁膜（図示せず。）を介
してワード線（図示せず。）を形成し、ＳＲＡＭを完成
した。

【００５３】実施例２本実施例では、同様のＳＲＡＭの製造プロセスにおい
て、接続孔８を開口するためのジャストエッチングをＣ
ＨＦ₃／Ｓ₂Ｆ₂混合ガス、オーバーエッチングをＣＨ
Ｆ₃／ＣＯ混合ガスを用いて行った例である。まず、図
１（ａ）に示すウェハをマグネトロンＲＩＥ（反応性イ
オン・エッチング）装置にセットし、一例として下記の
条件でジャストエッチングを行った。

【００５４】ＣＨＦ₃流量１０ＳＣＣＭＳ₂Ｆ₂流量４０ＳＣＣＭガス圧１．３ＰａＲＦパワー１ｋＷ（１３．５６Ｍ
Ｈｚ）ウェハ載置電極温度 −５０ ℃（アルコール系冷媒
使用）上記エッチングは、ほぼ実施例１で上述した機構にした
がって進行し、異方性形状を有する接続孔８が大部分形
成された。ジャストエッチングの終点判定も、実施例１
と同様に行い、１層目ＳｉＯ₂膜５ａを若干残した時点
でエッチングを終了した。

【００５５】次に、エッチング条件を一例として以下の
ように切り換え、１層目ＳｉＯ₂膜５ａの残余部を除去
するためのオーバーエッチングを行った。ＣＨＦ₃流量２０ＳＣＣＭＣＯ流量８０ＳＣＣＭガス圧１．３ＰａＲＦパワー１ｋＷ（１３．５６Ｍ
Ｈｚ）ウェハ載置電極温度 −５０ ℃（アルコール系冷媒
使用）このオーバーエッチング工程では、ＣＯ^*がＦ^*を捕捉
し、ＣＯＦ（フッ化カルボニル）の形でこれを除去す
る。したがって、炭素系ポリマーの堆積が促進され、下
地の１層目ポリサイド膜３に対して高選択比をとりなが
ら接続孔８を完成することができた。

【００５６】以上、本発明を２種類の実施例にもとづい
て説明したが、本発明はこれらの実施例に何ら限定され
るものではない。上述の各実施例では、フッ化イオウと
してＳ₂Ｆ₂を用いたが、本発明で限定される他の３種
類のフッ化イオウを用いても、基本的に同様の結果が得
られる。

【００５７】オーバーエッチング時にＦ^*の生成比を減
ずる手段として、上述の実施例１および実施例２ではＣ
Ｈ₂Ｆ₂添加およびＣＯ添加をそれぞれ行ったが、他に
も次のような方法が可能である。そのひとつは、実施例
１で述べたようなフルオロカーボン系化合物とフッ化イ
オウの混合系に、Ｈ^*，Ｓｉ^*等のようにＦ^*を捕捉で
きる化学種を発生させることが可能な化合物を添加する
方法である。かかる化合物としては、Ｈ₂，Ｈ₂Ｓ，Ｓ
ｉＨ₄等を用いることができる。

【００５８】あるいは、オーバーエッチングにフルオロ
カーボン系化合物を用いず、フッ化イオウ単独もしくは
これにＨ₂，Ｈ₂Ｓ，ＳｉＨ₄等を添加したガス系を用
いることができる。シリコン化合物層は上述のＳｉＯ₂
層間絶縁膜に限られず、ＰＳＧ，ＢＳＧ，ＢＰＳＧ，Ａ
ｓＳＧ，ＡｓＰＳＧ，ＡｓＢＳＧ、あるいはＳｉＮ等で
あっても良い。

【００５９】この他、サンプル・ウェハの構成、使用す
るエッチング装置、エッチング条件等が適宜変更可能で
あることは、言うまでもない。

【００６０】

【発明の効果】以上の説明からも明らかなように、本発
明によればシリコン化合物層の間にシリコン系材料層が
介在された形の積層膜を、下地のシリコン系材料層に対
して高選択比を維持しながら異方的にエッチングするこ
とができる。したがって、本発明はたとえば側壁コンタ
クト構造によりセル面積の縮小を図ろうとする半導体メ
モリ素子等の製造において極めて有効であり、その微細
化、高集積化に多大な貢献をなすものである。

【図面の簡単な説明】

【図１】本発明のドライエッチング方法におけるエッチ
ング機構をその進行状況にしたがって説明するための模
式的断面図であり、（ａ）は３層目ＳｉＯ₂膜のエッチ
ングが開始された状態、（ｂ）は３層目ポリシリコン層
のエッチングが開始された状態、（ｃ）は下地の１層目
ポリサイド膜に対して選択比をとりながら接続孔が完成
された状態をそれぞれ表す。

【図２】図１の構造部分を含むＳＲＡＭの側壁コンタク
ト構造の形成プロセスをその工程順にしたがって説明す
る模式的断面図であり、（ａ）はドライバ・トランジス
タのポリサイド・ゲート電極、ｐＭＯＳ−ＴＦＴのボト
ム・ゲートおよびチャネル層兼電源線を構成する各ポリ
シリコン層が各々ＳｉＯ₂層間絶縁膜に被覆された状
態、（ｂ）は上記ポリサイド・ゲート電極に臨む接続孔
が開口された状態、（ｃ）はｐＭＯＳ−ＴＦＴのトップ
・ゲートを構成するポリシリコン層により側壁コンタク
トが達成され、さらに接地線の形成と平坦化が行われた
状態をそれぞれ表す。

【符号の説明】

３・・・１層目ポリサイド膜３ａ・・・１層目ポリシリコン層（１ｐｏｌ
ｙ）３ｂ，１１ｂ・・・ＷＳｉ_x層５・・・ＳｉＯ₂層間絶縁膜５ａ・・・１層目ＳｉＯ₂層５ｂ・・・２層目ＳｉＯ₂層５ｃ・・・３層目ＳｉＯ₂層６・・・２層目ポリシリコン層（２ｐｏｌ
ｙ）７・・・３層目ポリシリコン層（３ｐｏｌ
ｙ）８，１０・・・接続孔９・・・４層目ポリシリコン層（４ｐｏｌ
ｙ）１１・・・２層目ポリサイド膜１１ａ・・・５層目ポリシリコン層（５ｐｏｌ
ｙ）１３・・・レジスト・パターンＳＷＣ・・・側壁コンタクト

Claims

【特許請求の範囲】

【請求項１】シリコン化合物層の膜厚方向の中途部に
このシリコン化合物層により相互に離間されたｎ層（た
だし、ｎは自然数を表す。）のシリコン系材料層が介在
されてなる積層膜を、その下層側の下地シリコン系材料
層に対して選択性を確保しながらエッチングするドライ
エッチング方法において、Ｓ₂Ｆ₂，ＳＦ₂，ＳＦ₄，Ｓ₂Ｆ₁₀から選ばれる少な
くとも１種類のフッ化イオウとフルオロカーボン系化合
物とを含むエッチング・ガスを用い、被エッチング領域
の少なくとも一部にイオウを堆積させながら、前記積層
膜を実質的に前記下地シリコン系材料層が露出する直前
までエッチングするジャストエッチング工程と、エッチング反応系におけるフッ素系化学種の生成比を前
記ジャストエッチング工程におけるよりも相対的に減じ
た条件下で前記積層膜の残余部をエッチングするオーバ
ーエッチング工程とを有することを特徴とするドライエ
ッチング方法。
【請求項２】前記シリコン化合物層が酸化シリコン層
からなることを特徴とする請求項１記載のドライエッチ
ング方法。
【請求項３】前記エッチングは発光スペクトル観測に
おけるＣＯ^*のピーク強度の増減パターンにもとづいて
進行状況をモニタしながら行い、前記ジャストエッチン
グ工程は該ピーク強度の減少をｎ回、これに続く増大を
１回観測した後に終了し、前記オーバーエッチング工程
は該ピーク強度の（ｎ＋１）回目の減少を観測した後に
終了することを特徴とする請求項２記載のドライエッチ
ング方法。
【請求項４】前記オーバーエッチング工程の終了後
に、被エッチング領域に堆積したイオウを加熱により昇
華除去することを特徴とする請求項１ないし請求項３の
いずれか１項に記載のドライエッチング方法。
【請求項５】前記オーバーエッチング工程の終了後
に、被エッチング領域に堆積したイオウをレジスト・ア
ッシング工程においてレジスト・マスクと同時に燃焼除
去することを特徴とする請求項１ないし請求項３のいず
れか１項に記載のドライエッチング方法。