JPH11214369A - 半導体装置の白金膜蝕刻方法 - Google Patents
半導体装置の白金膜蝕刻方法Info
- Publication number
- JPH11214369A JPH11214369A JP10228384A JP22838498A JPH11214369A JP H11214369 A JPH11214369 A JP H11214369A JP 10228384 A JP10228384 A JP 10228384A JP 22838498 A JP22838498 A JP 22838498A JP H11214369 A JPH11214369 A JP H11214369A
- Authority
- JP
- Japan
- Prior art keywords
- film
- platinum
- pattern
- etching
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 title claims abstract description 287
- 229910052697 platinum Inorganic materials 0.000 title claims abstract description 141
- 238000005530 etching Methods 0.000 title claims abstract description 65
- 239000004065 semiconductor Substances 0.000 title claims abstract description 63
- 238000000034 method Methods 0.000 title claims abstract description 62
- 238000001020 plasma etching Methods 0.000 claims abstract description 43
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 41
- 239000006227 byproduct Substances 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000010410 layer Substances 0.000 claims description 63
- 230000004888 barrier function Effects 0.000 claims description 18
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 15
- 239000010936 titanium Substances 0.000 claims description 15
- 229910010413 TiO 2 Inorganic materials 0.000 claims description 10
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 239000011229 interlayer Substances 0.000 claims description 4
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 claims description 3
- HWEYZGSCHQNNEH-UHFFFAOYSA-N silicon tantalum Chemical compound [Si].[Ta] HWEYZGSCHQNNEH-UHFFFAOYSA-N 0.000 claims description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims 6
- 230000000873 masking effect Effects 0.000 claims 1
- 239000007789 gas Substances 0.000 description 41
- 239000000463 material Substances 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 229910015802 BaSr Inorganic materials 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910008482 TiSiN Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
- H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Drying Of Semiconductors (AREA)
- ing And Chemical Polishing (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 半導体装置の白金膜蝕刻に際し残査を残さ
ず、蝕刻速度を増し、蝕刻傾斜が激しい白金パターンが
得られる蝕刻方法を提供する。 【解決手段】 半導体基板上に形成した白金膜上にマス
ク層を形成する。マスク層上にフォトレジストパターン
１５を形成した後、これをマスクとしてマスク層をプラ
ズマ蝕刻してマスクパターン１３ａを形成する。フォト
レジストパターン及びマスクパターンをマスクとして、
白金膜をプラズマ蝕刻して白金パターン１１ａを形成す
る。このとき、フォトレジストパターンの両側壁に白金
副産物１７が形成される。白金膜のプラズマ蝕刻はＡ
ｒ、Ａｒ／Ｃｌ2 またはＡｒ／ＨＢｒガスを用いて行な
う。フォトレジストパターンを取り除いた、白金副産物
及びマスクパターンをＣｌ2 ／Ｏ2 またはＨＢｒ／Ｏ2
ガスを用いてプラズマ蝕刻して取り除く。
ず、蝕刻速度を増し、蝕刻傾斜が激しい白金パターンが
得られる蝕刻方法を提供する。 【解決手段】 半導体基板上に形成した白金膜上にマス
ク層を形成する。マスク層上にフォトレジストパターン
１５を形成した後、これをマスクとしてマスク層をプラ
ズマ蝕刻してマスクパターン１３ａを形成する。フォト
レジストパターン及びマスクパターンをマスクとして、
白金膜をプラズマ蝕刻して白金パターン１１ａを形成す
る。このとき、フォトレジストパターンの両側壁に白金
副産物１７が形成される。白金膜のプラズマ蝕刻はＡ
ｒ、Ａｒ／Ｃｌ2 またはＡｒ／ＨＢｒガスを用いて行な
う。フォトレジストパターンを取り除いた、白金副産物
及びマスクパターンをＣｌ2 ／Ｏ2 またはＨＢｒ／Ｏ2
ガスを用いてプラズマ蝕刻して取り除く。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に係り、特に半導体装置の白金膜蝕刻方法に関す
る。
方法に係り、特に半導体装置の白金膜蝕刻方法に関す
る。
【０００２】
【従来の技術】半導体製造技術の発達と応用分野の拡張
によって大容量の半導体メモリー装置の開発が進展され
ている。これに伴い、従来の酸化膜、窒化膜のような低
誘電物質で形成された誘電膜では半導体装置の動作に必
要な容量を確保することが難しくて（ＢａＳｒ）ＴｉＯ
3 のように高誘電率の物質を使用する。このとき高温で
耐酸化性が大きくて不活性である電極材料が必要にな
り、この代表的なものが白金（Ｐｔ）膜である。
によって大容量の半導体メモリー装置の開発が進展され
ている。これに伴い、従来の酸化膜、窒化膜のような低
誘電物質で形成された誘電膜では半導体装置の動作に必
要な容量を確保することが難しくて（ＢａＳｒ）ＴｉＯ
3 のように高誘電率の物質を使用する。このとき高温で
耐酸化性が大きくて不活性である電極材料が必要にな
り、この代表的なものが白金（Ｐｔ）膜である。
【０００３】しかし、前記白金膜はパターン形成のため
の乾式蝕刻工程でハロゲン元素との反応性が低く、反応
生成物の低揮発性によって微細な白金パターンを形成し
難い。さらに、乾式蝕刻工程で白金パターンの蝕刻傾斜
が緩慢で、酸化膜をマスクとして使用するとき酸化膜マ
スクの側壁に残査(residue)が残る問題点がある。
の乾式蝕刻工程でハロゲン元素との反応性が低く、反応
生成物の低揮発性によって微細な白金パターンを形成し
難い。さらに、乾式蝕刻工程で白金パターンの蝕刻傾斜
が緩慢で、酸化膜をマスクとして使用するとき酸化膜マ
スクの側壁に残査(residue)が残る問題点がある。
【０００４】
【発明が解決しようとする課題】したがって、本発明が
果たそうとする技術的課題は残査を残さなく蝕刻傾斜が
激しい白金パターンを得ることができる半導体装置の白
金膜蝕刻方法を提供することにある。
果たそうとする技術的課題は残査を残さなく蝕刻傾斜が
激しい白金パターンを得ることができる半導体装置の白
金膜蝕刻方法を提供することにある。
【０００５】
【課題を解決するための手段】前記技術的課題を達成す
るために、本発明の半導体装置の白金膜蝕刻方法は、下
記（１）〜（１５）に記載の方法により達成される。
るために、本発明の半導体装置の白金膜蝕刻方法は、下
記（１）〜（１５）に記載の方法により達成される。
【０００６】（１） 半導体基板上に白金膜を形成する
段階と、前記白金膜上にマスク層を形成する段階と、前
記マスク層上にフォトレジストパターンを形成する段階
と、前記フォトレジストパターンをマスクとして前記マ
スク層をプラズマ蝕刻してマスクパターンを形成する段
階と、前記フォトレジストパターン及び前記マスクパタ
ーンをマスクとして前記白金膜をプラズマ蝕刻して白金
パターンを形成する段階と、前記フォトレジストパター
ンを蝕刻して取り除く段階と、前記白金パターン形成時
前記フォトレジストパターンの両側壁に形成された白金
副産物をプラズマ蝕刻して取り除く段階と、前記マスク
パターンを蝕刻して取り除く段階とを含んでなることを
特徴とする半導体装置の白金膜蝕刻方法。
段階と、前記白金膜上にマスク層を形成する段階と、前
記マスク層上にフォトレジストパターンを形成する段階
と、前記フォトレジストパターンをマスクとして前記マ
スク層をプラズマ蝕刻してマスクパターンを形成する段
階と、前記フォトレジストパターン及び前記マスクパタ
ーンをマスクとして前記白金膜をプラズマ蝕刻して白金
パターンを形成する段階と、前記フォトレジストパター
ンを蝕刻して取り除く段階と、前記白金パターン形成時
前記フォトレジストパターンの両側壁に形成された白金
副産物をプラズマ蝕刻して取り除く段階と、前記マスク
パターンを蝕刻して取り除く段階とを含んでなることを
特徴とする半導体装置の白金膜蝕刻方法。
【０００７】（２） 前記マスク層は、ＴｉＮ膜の単一
膜で形成、またはＴｉ膜とＴｉＮ膜、Ｔｉ膜とＳｉＯＮ
膜、ＴｉＯ2 膜とＴｉＮ膜もしくはＴｉＯ2 膜とＳｉＯ
Ｎ膜の二重膜で形成することを特徴とする上記（１）に
記載の半導体装置の白金膜蝕刻方法。
膜で形成、またはＴｉ膜とＴｉＮ膜、Ｔｉ膜とＳｉＯＮ
膜、ＴｉＯ2 膜とＴｉＮ膜もしくはＴｉＯ2 膜とＳｉＯ
Ｎ膜の二重膜で形成することを特徴とする上記（１）に
記載の半導体装置の白金膜蝕刻方法。
【０００８】（３） 前記マスク層のプラズマ蝕刻は、
Ａｒ／Ｃｌ2 、Ｃｌ2 ／ＢＣｌ3 またはＣｌ2 ／ＨＢｒ
ガスを利用して遂行することを特徴とする上記（２）に
記載の半導体装置の白金膜蝕刻方法。
Ａｒ／Ｃｌ2 、Ｃｌ2 ／ＢＣｌ3 またはＣｌ2 ／ＨＢｒ
ガスを利用して遂行することを特徴とする上記（２）に
記載の半導体装置の白金膜蝕刻方法。
【０００９】（４） 前記白金膜のプラズマ蝕刻は、Ａ
ｒ、Ａｒ／Ｃｌ2 またはＡｒ／ＨＢｒガスを利用して遂
行することを特徴とする上記（１）に記載の半導体装置
の白金膜蝕刻方法。
ｒ、Ａｒ／Ｃｌ2 またはＡｒ／ＨＢｒガスを利用して遂
行することを特徴とする上記（１）に記載の半導体装置
の白金膜蝕刻方法。
【００１０】（５） 前記白金膜のプラズマ蝕刻時にＡ
ｒ／Ｃｌ2 またはＡｒ／ＨＢｒガスを利用する場合にお
いて、Ｃｌ2 ガスまたはＨＢｒガスに対するＡｒガスの
比を８０〜９５体積％とすることを特徴とする上記
（４）に記載の半導体装置の白金膜蝕刻方法。
ｒ／Ｃｌ2 またはＡｒ／ＨＢｒガスを利用する場合にお
いて、Ｃｌ2 ガスまたはＨＢｒガスに対するＡｒガスの
比を８０〜９５体積％とすることを特徴とする上記
（４）に記載の半導体装置の白金膜蝕刻方法。
【００１１】（６） 前記白金副産物のプラズマ蝕刻
は、Ｃｌ2 ／Ｏ2 またはＨＢｒ／Ｏ2ガスを利用して遂
行することを特徴とする上記（１）に記載の半導体装置
の白金膜蝕刻方法。
は、Ｃｌ2 ／Ｏ2 またはＨＢｒ／Ｏ2ガスを利用して遂
行することを特徴とする上記（１）に記載の半導体装置
の白金膜蝕刻方法。
【００１２】（７） 前記白金副産物のプラズマ蝕刻
時、Ｃｌ2 ガスまたはＨＢｒガスに対するＯ2 ガスの比
を４０〜９５体積％とすることを特徴とする上記（６）
に記載の半導体装置の白金膜蝕刻方法。
時、Ｃｌ2 ガスまたはＨＢｒガスに対するＯ2 ガスの比
を４０〜９５体積％とすることを特徴とする上記（６）
に記載の半導体装置の白金膜蝕刻方法。
【００１３】（８） 半導体基板上にコンタクトホール
を有する層間絶縁膜を形成する段階と、前記コンタクト
ホールに埋込まれるプラグを形成する段階と、前記プラ
グが形成された半導体基板上に障壁層を形成する段階
と、前記障壁層上に白金（Ｐｔ）膜を形成する段階と、
前記白金膜上にマスク層を形成する段階と、前記マスク
層上にフォトレジストパターンを形成する段階と、前記
フォトレジストパターンをマスクとして前記マスク層を
プラズマ蝕刻してマスクパターンを形成する段階と、前
記フォトレジストパターン及び前記マスクパターンをマ
スクとして前記白金膜をプラズマ蝕刻して白金パターン
を形成する段階と、前記フォトレジストパターンを蝕刻
して取り除く段階と、前記白金パターン形成時前記フォ
トレジストパターンの両側壁に形成された白金副産物を
プラズマ蝕刻して取り除く段階と、前記マスクパターン
及び前記障壁層を蝕刻して前記マスクパターンを取り除
くと同時に障壁層パターンを形成する段階とを含んでな
ることを特徴とする半導体装置の白金膜蝕刻方法。
を有する層間絶縁膜を形成する段階と、前記コンタクト
ホールに埋込まれるプラグを形成する段階と、前記プラ
グが形成された半導体基板上に障壁層を形成する段階
と、前記障壁層上に白金（Ｐｔ）膜を形成する段階と、
前記白金膜上にマスク層を形成する段階と、前記マスク
層上にフォトレジストパターンを形成する段階と、前記
フォトレジストパターンをマスクとして前記マスク層を
プラズマ蝕刻してマスクパターンを形成する段階と、前
記フォトレジストパターン及び前記マスクパターンをマ
スクとして前記白金膜をプラズマ蝕刻して白金パターン
を形成する段階と、前記フォトレジストパターンを蝕刻
して取り除く段階と、前記白金パターン形成時前記フォ
トレジストパターンの両側壁に形成された白金副産物を
プラズマ蝕刻して取り除く段階と、前記マスクパターン
及び前記障壁層を蝕刻して前記マスクパターンを取り除
くと同時に障壁層パターンを形成する段階とを含んでな
ることを特徴とする半導体装置の白金膜蝕刻方法。
【００１４】（９） 前記障壁層は、チタン窒化物、チ
タンシリコン窒化物またはタンタルシリコン窒化物を利
用して形成することを特徴とする上記（８）に記載の半
導体装置の白金膜蝕刻方法。
タンシリコン窒化物またはタンタルシリコン窒化物を利
用して形成することを特徴とする上記（８）に記載の半
導体装置の白金膜蝕刻方法。
【００１５】（１０） 前記マスク層は、ＴｉＮ膜の単
一膜で形成、またはＴｉ膜とＴｉＮ膜、Ｔｉ膜とＳｉＯ
Ｎ膜、ＴｉＯ2 膜とＴｉＮ膜もしくはＴｉＯ2 膜とＳｉ
ＯＮ膜の二重膜で形成することを特徴とする上記（８）
に記載の半導体装置の白金膜蝕刻方法。
一膜で形成、またはＴｉ膜とＴｉＮ膜、Ｔｉ膜とＳｉＯ
Ｎ膜、ＴｉＯ2 膜とＴｉＮ膜もしくはＴｉＯ2 膜とＳｉ
ＯＮ膜の二重膜で形成することを特徴とする上記（８）
に記載の半導体装置の白金膜蝕刻方法。
【００１６】（１１） 前記マスク層のプラズマ蝕刻
は、Ａｒ／Ｃｌ2 、Ｃｌ2 ／ＢＣｌ3またはＣｌ2 ／Ｈ
Ｂｒガスを利用して遂行することを特徴とする上記（１
０）に記載の半導体装置の白金膜蝕刻方法。
は、Ａｒ／Ｃｌ2 、Ｃｌ2 ／ＢＣｌ3またはＣｌ2 ／Ｈ
Ｂｒガスを利用して遂行することを特徴とする上記（１
０）に記載の半導体装置の白金膜蝕刻方法。
【００１７】（１２） 前記白金膜のプラズマ蝕刻は、
Ａｒ、Ａｒ／Ｃｌ2 またはＡｒ／ＨＢｒガスを利用して
遂行することを特徴とする上記（８）に記載の半導体装
置の白金膜蝕刻方法。
Ａｒ、Ａｒ／Ｃｌ2 またはＡｒ／ＨＢｒガスを利用して
遂行することを特徴とする上記（８）に記載の半導体装
置の白金膜蝕刻方法。
【００１８】（１３） 前記白金膜のプラズマ蝕刻時に
Ａｒ／Ｃｌ2 またはＡｒ／ＨＢｒガスを利用する場合に
おいて、Ｃｌ2 ガスまたはＨＢｒガスに対するＡｒガス
の比を８０〜９５体積％として遂行することを特徴とす
る上記（１２）に記載の半導体装置の白金膜蝕刻方法。
Ａｒ／Ｃｌ2 またはＡｒ／ＨＢｒガスを利用する場合に
おいて、Ｃｌ2 ガスまたはＨＢｒガスに対するＡｒガス
の比を８０〜９５体積％として遂行することを特徴とす
る上記（１２）に記載の半導体装置の白金膜蝕刻方法。
【００１９】（１４） 前記白金副産物のプラズマ蝕刻
は、Ｃｌ2 ／Ｏ2 またはＨＢｒ／Ｏ2 ガスを利用して遂
行することを特徴とする上記（８）に記載の半導体装置
の白金膜蝕刻方法。
は、Ｃｌ2 ／Ｏ2 またはＨＢｒ／Ｏ2 ガスを利用して遂
行することを特徴とする上記（８）に記載の半導体装置
の白金膜蝕刻方法。
【００２０】（１５） 前記白金副産物のプラズマ蝕刻
時、Ｃｌ2 ガスまたはＨＢｒガスに対するＯ2 ガスの比
を４０〜９５体積％とすることを特徴とする上記（１
４）に記載の半導体装置の白金膜蝕刻方法。
時、Ｃｌ2 ガスまたはＨＢｒガスに対するＯ2 ガスの比
を４０〜９５体積％とすることを特徴とする上記（１
４）に記載の半導体装置の白金膜蝕刻方法。
【００２１】
【発明の実施の形態】以下、本発明に係る半導体装置の
白金膜蝕刻方法につき、説明する。
白金膜蝕刻方法につき、説明する。
【００２２】本発明の半導体装置の白金膜蝕刻方法で
は、まず、半導体基板上に白金（Ｐｔ）膜を形成した後
前記白金膜上にマスク層を形成する。前記マスク層上に
フォトレジストパターンを形成した後これをマスクとし
て前記マスク層をプラズマ蝕刻してマスクパターンを形
成する。前記フォトレジストパターン及び前記マスクパ
ターンをマスクとして前記白金膜をプラズマ蝕刻して白
金パターンを形成する。このとき、前記フォトレジスト
パターンの両側壁に白金副産物が形成される。前記白金
膜のプラズマ蝕刻はＡｒ、Ａｒ／Ｃｌ2 またはＡｒ／Ｈ
Ｂｒガスを利用して遂行する。特に、前記白金膜のプラ
ズマ蝕刻時にＡｒ／Ｃｌ2 またはＡｒ／ＨＢｒガスを利
用する場合には、Ｃｌ2 ガスまたはＨＢｒガスに対する
Ａｒガスの比を８０〜９５体積％とする。前記フォトレ
ジストパターンを取り除いた後、前記白金副産物及びマ
スクパターンをプラズマ蝕刻して取り除く。前記白金副
産物の蝕刻はＣｌ2 ／Ｏ2 またはＨＢｒ／Ｏ2 ガスを利
用して遂行する。前記白金副産物のプラズマ蝕刻時、Ｃ
ｌ2 ガスまたはＨＢｒガスに対するＯ2 ガスの比を４０
〜９５体積％とする。
は、まず、半導体基板上に白金（Ｐｔ）膜を形成した後
前記白金膜上にマスク層を形成する。前記マスク層上に
フォトレジストパターンを形成した後これをマスクとし
て前記マスク層をプラズマ蝕刻してマスクパターンを形
成する。前記フォトレジストパターン及び前記マスクパ
ターンをマスクとして前記白金膜をプラズマ蝕刻して白
金パターンを形成する。このとき、前記フォトレジスト
パターンの両側壁に白金副産物が形成される。前記白金
膜のプラズマ蝕刻はＡｒ、Ａｒ／Ｃｌ2 またはＡｒ／Ｈ
Ｂｒガスを利用して遂行する。特に、前記白金膜のプラ
ズマ蝕刻時にＡｒ／Ｃｌ2 またはＡｒ／ＨＢｒガスを利
用する場合には、Ｃｌ2 ガスまたはＨＢｒガスに対する
Ａｒガスの比を８０〜９５体積％とする。前記フォトレ
ジストパターンを取り除いた後、前記白金副産物及びマ
スクパターンをプラズマ蝕刻して取り除く。前記白金副
産物の蝕刻はＣｌ2 ／Ｏ2 またはＨＢｒ／Ｏ2 ガスを利
用して遂行する。前記白金副産物のプラズマ蝕刻時、Ｃ
ｌ2 ガスまたはＨＢｒガスに対するＯ2 ガスの比を４０
〜９５体積％とする。
【００２３】本発明は白金パターンを同一な蝕刻チャン
バで多重ステップで形成可能であり、Ａｒ、Ａｒ／Ｃｌ
2 またはＡｒ／ＨＢｒを利用して白金膜を蝕刻するため
に蝕刻速度を早めることができ、蝕刻傾斜が高い白金パ
ターンを得ることができる。
バで多重ステップで形成可能であり、Ａｒ、Ａｒ／Ｃｌ
2 またはＡｒ／ＨＢｒを利用して白金膜を蝕刻するため
に蝕刻速度を早めることができ、蝕刻傾斜が高い白金パ
ターンを得ることができる。
【００２４】図１〜図６は、本発明による半導体装置の
白金膜蝕刻方法を説明するために示した半導体装置の断
面図である。
白金膜蝕刻方法を説明するために示した半導体装置の断
面図である。
【００２５】図１を参照すれば、トランジスター（図示
せず）が形成された半導体基板１上に絶縁物質を使用し
てコンタクトホールを有する層間絶縁層３を形成する。
前記コンタクトホールは半導体基板１の所定部分、例え
ば前記トランジスターのソースが露出されるように形成
される。続けて、前記コンタクトホールが形成された半
導体基板１の全面に多結晶シリコン膜及び金属膜、例え
ばチタンを蒸着した後熱処理及びエッチバックすること
によって前記コンタクトホールを埋めるプラグ５、７を
形成する。前記プラグ５、７は多結晶シリコン膜５及び
金属シリサイド７で構成される。
せず）が形成された半導体基板１上に絶縁物質を使用し
てコンタクトホールを有する層間絶縁層３を形成する。
前記コンタクトホールは半導体基板１の所定部分、例え
ば前記トランジスターのソースが露出されるように形成
される。続けて、前記コンタクトホールが形成された半
導体基板１の全面に多結晶シリコン膜及び金属膜、例え
ばチタンを蒸着した後熱処理及びエッチバックすること
によって前記コンタクトホールを埋めるプラグ５、７を
形成する。前記プラグ５、７は多結晶シリコン膜５及び
金属シリサイド７で構成される。
【００２６】次に、前記プラグ５、７が形成された半導
体基板１上に障壁層９を形成する。前記障壁層９は前記
プラグ５、７の構成物質であるシリコンと、後に形成さ
れる白金膜１１と反応することを防止する役割をするも
のであり、チタン窒化物（ＴｉＮ）、チタンシリコン窒
化物（ＴｉＳｉＮ）またはタンタルシリコン窒化物（Ｔ
ａＳｉＮ）などを使用して３００〜５００Åの厚さに形
成する。
体基板１上に障壁層９を形成する。前記障壁層９は前記
プラグ５、７の構成物質であるシリコンと、後に形成さ
れる白金膜１１と反応することを防止する役割をするも
のであり、チタン窒化物（ＴｉＮ）、チタンシリコン窒
化物（ＴｉＳｉＮ）またはタンタルシリコン窒化物（Ｔ
ａＳｉＮ）などを使用して３００〜５００Åの厚さに形
成する。
【００２７】次に、前記障壁層９上に半導体装置でキャ
パシタの電極層として利用される白金膜１１を形成す
る。前記電極層の構成物質として白金膜１１を使用する
理由は、以後の工程で前記白金膜上に（ＢａＳｒ）Ｔｉ
Ｏ3 のように高誘電率の物質を使用して誘電膜を形成す
る場合において、前記誘電膜蒸着工程は高温で進行され
るので、高温において耐酸化性が大きい不活性材料であ
ることが望ましいからである。
パシタの電極層として利用される白金膜１１を形成す
る。前記電極層の構成物質として白金膜１１を使用する
理由は、以後の工程で前記白金膜上に（ＢａＳｒ）Ｔｉ
Ｏ3 のように高誘電率の物質を使用して誘電膜を形成す
る場合において、前記誘電膜蒸着工程は高温で進行され
るので、高温において耐酸化性が大きい不活性材料であ
ることが望ましいからである。
【００２８】次に、前記白金膜１１上にＴｉまたはＴｉ
化合物を含む物質でマスク層１３を形成する。本実施の
形態の例としては、前記マスク層１３としてＴｉＮ膜を
利用する。前記マスク層として利用されたＴｉＮ膜は、
後続の白金膜写真工程で白金膜１１に対する露光光の反
射を抑制する反射防止膜の役割をする。したがって、本
実施の形態の例では、ＴｉＮ膜の単一膜でマスク層１３
を形成したが、前記マスク層１３としてＴｉ膜（または
ＴｉＯ2 膜）とＴｉＮ膜（またはＳｉＯＮ膜）の二重膜
で形成することもある。言い換えれば、本発明のマスク
層１３は、Ｔｉ膜とＴｉＮ膜、Ｔｉ膜とＳｉＯＮ膜、Ｔ
ｉＯ2 膜とＴｉＮ膜またはＴｉＯ2 膜とＳｉＯＮ膜の二
重膜で形成できる。
化合物を含む物質でマスク層１３を形成する。本実施の
形態の例としては、前記マスク層１３としてＴｉＮ膜を
利用する。前記マスク層として利用されたＴｉＮ膜は、
後続の白金膜写真工程で白金膜１１に対する露光光の反
射を抑制する反射防止膜の役割をする。したがって、本
実施の形態の例では、ＴｉＮ膜の単一膜でマスク層１３
を形成したが、前記マスク層１３としてＴｉ膜（または
ＴｉＯ2 膜）とＴｉＮ膜（またはＳｉＯＮ膜）の二重膜
で形成することもある。言い換えれば、本発明のマスク
層１３は、Ｔｉ膜とＴｉＮ膜、Ｔｉ膜とＳｉＯＮ膜、Ｔ
ｉＯ2 膜とＴｉＮ膜またはＴｉＯ2 膜とＳｉＯＮ膜の二
重膜で形成できる。
【００２９】次に、前記マスク層１３上にフォトレジス
ト膜を塗布した後パターニングしてフォトレジストパタ
ーン１５を形成する。前記フォトレジストパターン１５
は、前記マスク層１３及び白金膜１１をパターニングす
るために形成する。
ト膜を塗布した後パターニングしてフォトレジストパタ
ーン１５を形成する。前記フォトレジストパターン１５
は、前記マスク層１３及び白金膜１１をパターニングす
るために形成する。
【００３０】図２を参照すれば、前記フォトレジストパ
ターン１５をマスクとして前記マスク層１３をプラズマ
蝕刻してマスクパターン１３ａを形成する。前記マスク
層１３のプラズマ蝕刻時にはＡｒ／Ｃｌ2 、Ｃｌ2 ／Ｂ
Ｃｌ3 またはＣｌ2 ／ＨＢｒガスを利用する。
ターン１５をマスクとして前記マスク層１３をプラズマ
蝕刻してマスクパターン１３ａを形成する。前記マスク
層１３のプラズマ蝕刻時にはＡｒ／Ｃｌ2 、Ｃｌ2 ／Ｂ
Ｃｌ3 またはＣｌ2 ／ＨＢｒガスを利用する。
【００３１】図３を参照すれば、前記フォトレジストパ
ターン１５及びマスクパターン１３ａをマスクとして前
記白金膜１１をプラズマ蝕刻して白金パターン１１ａを
形成する。このとき、前記フォトレジストパターン１５
の両側壁に白金副産物１７が形成され、前記マスクパタ
ーン１３ａの両側壁にも白金副産物１７が形成される。
前記白金膜１１のプラズマ蝕刻は、Ａｒ、Ａｒ／Ｃｌ2
またはＡｒ／ＨＢｒガスを利用して、１０ミリトール
（ｍＴｏｒｒ）以下の低圧力下で、５００ｅＶ以上の高
い入射イオンエネルギーを有する条件で遂行する。そし
て、前記白金膜１１のプラズマ蝕刻時にＡｒ／Ｃｌ2 ま
たはＡｒ／ＨＢｒガスを利用する場合には、前記白金膜
１１とフォトレジストパターン１５の間の蝕刻選択比が
０．５：１以上に高く維持されるように、Ｃｌ2 ガスま
たはＨＢｒガスに対するＡｒガスの比を８０体積％以
上、望ましくは８０〜９５体積％とする。
ターン１５及びマスクパターン１３ａをマスクとして前
記白金膜１１をプラズマ蝕刻して白金パターン１１ａを
形成する。このとき、前記フォトレジストパターン１５
の両側壁に白金副産物１７が形成され、前記マスクパタ
ーン１３ａの両側壁にも白金副産物１７が形成される。
前記白金膜１１のプラズマ蝕刻は、Ａｒ、Ａｒ／Ｃｌ2
またはＡｒ／ＨＢｒガスを利用して、１０ミリトール
（ｍＴｏｒｒ）以下の低圧力下で、５００ｅＶ以上の高
い入射イオンエネルギーを有する条件で遂行する。そし
て、前記白金膜１１のプラズマ蝕刻時にＡｒ／Ｃｌ2 ま
たはＡｒ／ＨＢｒガスを利用する場合には、前記白金膜
１１とフォトレジストパターン１５の間の蝕刻選択比が
０．５：１以上に高く維持されるように、Ｃｌ2 ガスま
たはＨＢｒガスに対するＡｒガスの比を８０体積％以
上、望ましくは８０〜９５体積％とする。
【００３２】前述した条件で白金膜１１を蝕刻するよう
になれば、前記フォトレジストパターン１５の両側壁に
蝕刻された白金原子が再蒸着されて白金副産物１７を形
成するようになり、これに伴いフォトレジストパターン
１５の侵食による白金パターン１１ａの損傷を防止でき
る。さらに、Ａｒ、Ａｒ／Ｃｌ2 またはＡｒ／ＨＢｒガ
スを利用して白金膜を蝕刻すれば蝕刻速度が速いために
蝕刻傾斜が高い白金パターン１１ａを得ることができ
る。
になれば、前記フォトレジストパターン１５の両側壁に
蝕刻された白金原子が再蒸着されて白金副産物１７を形
成するようになり、これに伴いフォトレジストパターン
１５の侵食による白金パターン１１ａの損傷を防止でき
る。さらに、Ａｒ、Ａｒ／Ｃｌ2 またはＡｒ／ＨＢｒガ
スを利用して白金膜を蝕刻すれば蝕刻速度が速いために
蝕刻傾斜が高い白金パターン１１ａを得ることができ
る。
【００３３】図４を参照すれば、前記白金膜１１の蝕刻
時にマスクとして利用されたフォトレジストパターン１
５を酸素プラズマで蝕刻して取り除く。
時にマスクとして利用されたフォトレジストパターン１
５を酸素プラズマで蝕刻して取り除く。
【００３４】図５を参照すれば、前記白金パターン１１
ａ上のマスクパターン１３ａの両側壁に形成されている
白金副産物１７をプラズマ蝕刻して取り除く。前記白金
副産物１７のプラズマ蝕刻はＣｌ2 ／Ｏ2 またはＨＢｒ
／Ｏ2 ガスを利用して遂行する。そして、前記白金パタ
ーン１１ａとマスクパターン１３ａ間の蝕刻選択比が
５：１以上に高く維持されるように、Ｃｌ2 ガスまたは
ＨＢｒガスに対するＯ2ガスの比を４０体積％以上、望
ましくは４０〜９５体積％とする。こうすれば、白金副
産物１７を完壁に取り除いて残査のような異物質が残ら
なくでき、白金パターン１１ａ上のマスクパターン１３
ａが蝕刻されなくでき白金パターン１１ａの損傷を防止
できる。
ａ上のマスクパターン１３ａの両側壁に形成されている
白金副産物１７をプラズマ蝕刻して取り除く。前記白金
副産物１７のプラズマ蝕刻はＣｌ2 ／Ｏ2 またはＨＢｒ
／Ｏ2 ガスを利用して遂行する。そして、前記白金パタ
ーン１１ａとマスクパターン１３ａ間の蝕刻選択比が
５：１以上に高く維持されるように、Ｃｌ2 ガスまたは
ＨＢｒガスに対するＯ2ガスの比を４０体積％以上、望
ましくは４０〜９５体積％とする。こうすれば、白金副
産物１７を完壁に取り除いて残査のような異物質が残ら
なくでき、白金パターン１１ａ上のマスクパターン１３
ａが蝕刻されなくでき白金パターン１１ａの損傷を防止
できる。
【００３５】図６を参照すれば、前記白金パターン１１
ａ上のマスクパターン１３ａと障壁層９をＣｌ2 ガスを
利用して同時にプラズマ蝕刻して前記マスクパターン１
３ａを取り除くと同時に障壁層パターン９ａを形成す
る。このようにすれば、半導体基板１の上部には障壁層
パターン９ａと白金パターン１１ａが残るようになる
が、前記図２から図６までの工程を同一の蝕刻チャンバ
で遂行できる。以後に（ＢａＳｒ）ＴｉＯ3 のような誘
電膜（図示せず）及び電極層（図示せず）をさらに形成
することによって半導体装置のキャパシタを完成するよ
うになる。
ａ上のマスクパターン１３ａと障壁層９をＣｌ2 ガスを
利用して同時にプラズマ蝕刻して前記マスクパターン１
３ａを取り除くと同時に障壁層パターン９ａを形成す
る。このようにすれば、半導体基板１の上部には障壁層
パターン９ａと白金パターン１１ａが残るようになる
が、前記図２から図６までの工程を同一の蝕刻チャンバ
で遂行できる。以後に（ＢａＳｒ）ＴｉＯ3 のような誘
電膜（図示せず）及び電極層（図示せず）をさらに形成
することによって半導体装置のキャパシタを完成するよ
うになる。
【００３６】
【発明の効果】前述したように本発明の半導体装置の白
金膜蝕刻方法によれば、白金パターンを同一の蝕刻チャ
ンバで多重ステップで形成でき、前記Ａｒ、Ａｒ／Ｃｌ
2 またはＡｒ／ＨＢｒを利用して白金膜を蝕刻するため
に蝕刻速度を早めることができて蝕刻傾斜が激しい白金
パターンを得ることができる。
金膜蝕刻方法によれば、白金パターンを同一の蝕刻チャ
ンバで多重ステップで形成でき、前記Ａｒ、Ａｒ／Ｃｌ
2 またはＡｒ／ＨＢｒを利用して白金膜を蝕刻するため
に蝕刻速度を早めることができて蝕刻傾斜が激しい白金
パターンを得ることができる。
【００３７】以上、実施例を通じて本発明を具体的に説
明したが、本発明はこれに限定されるものではなく、本
発明の技術的思想内で当分野で通常の知識でその変形や
改良が可能である。
明したが、本発明はこれに限定されるものではなく、本
発明の技術的思想内で当分野で通常の知識でその変形や
改良が可能である。
【図１】 本発明による半導体装置の白金膜蝕刻方法を
説明するために、半導体基板上に白金膜を形成し、前記
白金膜上にマスク層を形成した後の、前記マスク層上に
フォトレジストパターンを形成する段階を概略的に示す
半導体装置の断面図である。
説明するために、半導体基板上に白金膜を形成し、前記
白金膜上にマスク層を形成した後の、前記マスク層上に
フォトレジストパターンを形成する段階を概略的に示す
半導体装置の断面図である。
【図２】 本発明による半導体装置の白金膜蝕刻方法を
説明するために、図１に示すフォトレジストパターンを
形成した後の、前記フォトレジストパターンをマスクと
して前記マスク層をプラズマ蝕刻してマスクパターンを
形成する段階を概略的に示す半導体装置の断面図であ
る。
説明するために、図１に示すフォトレジストパターンを
形成した後の、前記フォトレジストパターンをマスクと
して前記マスク層をプラズマ蝕刻してマスクパターンを
形成する段階を概略的に示す半導体装置の断面図であ
る。
【図３】 本発明による半導体装置の白金膜蝕刻方法を
説明するために、図２に示すマスクパターンを形成した
後の、前記フォトレジストパターン及び前記マスクパタ
ーンをマスクとして前記白金膜をプラズマ蝕刻して白金
パターンを形成する段階を概略的に示す半導体装置の断
面図である。
説明するために、図２に示すマスクパターンを形成した
後の、前記フォトレジストパターン及び前記マスクパタ
ーンをマスクとして前記白金膜をプラズマ蝕刻して白金
パターンを形成する段階を概略的に示す半導体装置の断
面図である。
【図４】 本発明による半導体装置の白金膜蝕刻方法を
説明するために、図３に示す白金パターンを形成した後
の、前記フォトレジストパターンを蝕刻して取り除く段
階を概略的に示す半導体装置の断面図である。
説明するために、図３に示す白金パターンを形成した後
の、前記フォトレジストパターンを蝕刻して取り除く段
階を概略的に示す半導体装置の断面図である。
【図５】 本発明による半導体装置の白金膜蝕刻方法を
説明するために、図４に示すフォトレジストパターンを
蝕刻して取り除いた後の、前記白金パターン形成時前記
フォトレジストパターンの両側壁に形成された白金副産
物をプラズマ蝕刻して取り除く段階を概略的に示す半導
体装置の断面図である。
説明するために、図４に示すフォトレジストパターンを
蝕刻して取り除いた後の、前記白金パターン形成時前記
フォトレジストパターンの両側壁に形成された白金副産
物をプラズマ蝕刻して取り除く段階を概略的に示す半導
体装置の断面図である。
【図６】 本発明による半導体装置の白金膜蝕刻方法を
説明するために、図５に示す白金副産物をプラズマ蝕刻
して取り除た後の、前記マスクパターンを蝕刻して取り
除く段階を概略的に示す半導体装置の断面図である。
説明するために、図５に示す白金副産物をプラズマ蝕刻
して取り除た後の、前記マスクパターンを蝕刻して取り
除く段階を概略的に示す半導体装置の断面図である。
１…半導体基板、 ３…層間絶縁層、
５…プラグ（多結晶シリコン膜）、 ７…プラグ（金属
シリサイド）、９…障壁層、 ９
ａ…障壁層パターン、１１…白金膜、
１１ａ…白金パターン、１３…マスク層、
１３ａ…マスクパターン、１５…フォトレジ
ストパターン、 １７…白金副産物。
５…プラグ（多結晶シリコン膜）、 ７…プラグ（金属
シリサイド）、９…障壁層、 ９
ａ…障壁層パターン、１１…白金膜、
１１ａ…白金パターン、１３…マスク層、
１３ａ…マスクパターン、１５…フォトレジ
ストパターン、 １７…白金副産物。
Claims (15)
- 【請求項１】 半導体基板上に白金膜を形成する段階
と、 前記白金膜上にマスク層を形成する段階と、 前記マスク層上にフォトレジストパターンを形成する段
階と、 前記フォトレジストパターンをマスクとして前記マスク
層をプラズマ蝕刻してマスクパターンを形成する段階
と、 前記フォトレジストパターン及び前記マスクパターンを
マスクとして前記白金膜をプラズマ蝕刻して白金パター
ンを形成する段階と、 前記フォトレジストパターンを蝕刻して取り除く段階
と、 前記白金パターン形成時前記フォトレジストパターンの
両側壁に形成された白金副産物をプラズマ蝕刻して取り
除く段階と、 前記マスクパターンを蝕刻して取り除く段階とを含んで
なることを特徴とする半導体装置の白金膜蝕刻方法。 - 【請求項２】 前記マスク層は、ＴｉＮ膜の単一膜で形
成、またはＴｉ膜とＴｉＮ膜、Ｔｉ膜とＳｉＯＮ膜、Ｔ
ｉＯ2 膜とＴｉＮ膜もしくはＴｉＯ2 膜とＳｉＯＮ膜の
二重膜で形成することを特徴とする請求項１に記載の半
導体装置の白金膜蝕刻方法。 - 【請求項３】 前記マスク層のプラズマ蝕刻は、Ａｒ／
Ｃｌ2 、Ｃｌ2 ／ＢＣｌ3 またはＣｌ2 ／ＨＢｒガスを
利用して遂行することを特徴とする請求項２に記載の半
導体装置の白金膜蝕刻方法。 - 【請求項４】 前記白金膜のプラズマ蝕刻は、Ａｒ、Ａ
ｒ／Ｃｌ2 またはＡｒ／ＨＢｒガスを利用して遂行する
ことを特徴とする請求項１に記載の半導体装置の白金膜
蝕刻方法。 - 【請求項５】 前記白金膜のプラズマ蝕刻時にＡｒ／Ｃ
ｌ2 またはＡｒ／ＨＢｒガスを利用する場合において、
Ｃｌ2 ガスまたはＨＢｒガスに対するＡｒガスの比を８
０〜９５体積％とすることを特徴とする請求項４に記載
の半導体装置の白金膜蝕刻方法。 - 【請求項６】 前記白金副産物のプラズマ蝕刻は、Ｃｌ
2 ／Ｏ2 またはＨＢｒ／Ｏ2 ガスを利用して遂行するこ
とを特徴とする請求項１に記載の半導体装置の白金膜蝕
刻方法。 - 【請求項７】 前記白金副産物のプラズマ蝕刻時、Ｃｌ
2 ガスまたはＨＢｒガスに対するＯ2 ガスの比を４０〜
９５体積％とすることを特徴とする請求項６に記載の半
導体装置の白金膜蝕刻方法。 - 【請求項８】 半導体基板上にコンタクトホールを有す
る層間絶縁膜を形成する段階と、 前記コンタクトホールに埋込まれるプラグを形成する段
階と、 前記プラグが形成された半導体基板上に障壁層を形成す
る段階と、 前記障壁層上に白金（Ｐｔ）膜を形成する段階と、 前記白金膜上にマスク層を形成する段階と、 前記マスク層上にフォトレジストパターンを形成する段
階と、 前記フォトレジストパターンをマスクとして前記マスク
層をプラズマ蝕刻してマスクパターンを形成する段階
と、 前記フォトレジストパターン及び前記マスクパターンを
マスクとして前記白金膜をプラズマ蝕刻して白金パター
ンを形成する段階と、 前記フォトレジストパターンを蝕刻して取り除く段階
と、 前記白金パターン形成時前記フォトレジストパターンの
両側壁に形成された白金副産物をプラズマ蝕刻して取り
除く段階と、 前記マスクパターン及び前記障壁層を蝕刻して前記マス
クパターンを取り除くと同時に障壁層パターンを形成す
る段階とを含んでなることを特徴とする半導体装置の白
金膜蝕刻方法。 - 【請求項９】 前記障壁層は、チタン窒化物、チタンシ
リコン窒化物またはタンタルシリコン窒化物を利用して
形成することを特徴とする請求項８に記載の半導体装置
の白金膜蝕刻方法。 - 【請求項１０】 前記マスク層は、ＴｉＮ膜の単一膜で
形成、またはＴｉ膜とＴｉＮ膜、Ｔｉ膜とＳｉＯＮ膜、
ＴｉＯ2 膜とＴｉＮ膜もしくはＴｉＯ2 膜とＳｉＯＮ膜
の二重膜で形成することを特徴とする請求項８に記載の
半導体装置の白金膜蝕刻方法。 - 【請求項１１】 前記マスク層のプラズマ蝕刻は、Ａｒ
／Ｃｌ2 、Ｃｌ2 ／ＢＣｌ3 またはＣｌ2 ／ＨＢｒガス
を利用して遂行することを特徴とする請求項１０に記載
の半導体装置の白金膜蝕刻方法。 - 【請求項１２】 前記白金膜のプラズマ蝕刻は、Ａｒ、
Ａｒ／Ｃｌ2 またはＡｒ／ＨＢｒガスを利用して遂行す
ることを特徴とする請求項８に記載の半導体装置の白金
膜蝕刻方法。 - 【請求項１３】 前記白金膜のプラズマ蝕刻時にＡｒ／
Ｃｌ2 またはＡｒ／ＨＢｒガスを利用する場合におい
て、Ｃｌ2 ガスまたはＨＢｒガスに対するＡｒガスの比
を８０〜９５体積％として遂行することを特徴とする請
求項１２に記載の半導体装置の白金膜蝕刻方法。 - 【請求項１４】 前記白金副産物のプラズマ蝕刻は、Ｃ
ｌ2 ／Ｏ2 またはＨＢｒ／Ｏ2 ガスを利用して遂行する
ことを特徴とする請求項８に記載の半導体装置の白金膜
蝕刻方法。 - 【請求項１５】 前記白金副産物のプラズマ蝕刻時、Ｃ
ｌ2 ガスまたはＨＢｒガスに対するＯ2 ガスの比を４０
〜９５体積％とすることを特徴とする請求項１４に記載
の半導体装置の白金膜蝕刻方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR98P1200 | 1998-01-16 | ||
| KR1019980001200A KR100269323B1 (ko) | 1998-01-16 | 1998-01-16 | 반도체장치의백금막식각방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11214369A true JPH11214369A (ja) | 1999-08-06 |
| JP3651557B2 JP3651557B2 (ja) | 2005-05-25 |
Family
ID=19531636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22838498A Expired - Fee Related JP3651557B2 (ja) | 1998-01-16 | 1998-08-12 | 半導体装置の白金膜蝕刻方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6054391A (ja) |
| JP (1) | JP3651557B2 (ja) |
| KR (1) | KR100269323B1 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005317699A (ja) * | 2004-04-28 | 2005-11-10 | Semiconductor Energy Lab Co Ltd | 半導体装置の製造方法 |
| US10828369B2 (en) | 2010-07-08 | 2020-11-10 | Dow Pharmaceutical Sciences, Inc. | Compositions and methods for treating diseases of the nail |
| US10828293B2 (en) | 2013-11-22 | 2020-11-10 | Dow Pharmaceutical Sciences, Inc. | Anti-infective methods, compositions, and devices |
| US10864274B2 (en) | 2013-10-03 | 2020-12-15 | Bausch Health Ireland Limited | Stabilized efinaconazole formulations |
| US11213519B2 (en) | 2008-01-03 | 2022-01-04 | Bausch Health Ireland Limited | Compositions and methods for treating diseases of the nail |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100440888B1 (ko) * | 1997-12-27 | 2004-09-18 | 주식회사 하이닉스반도체 | 백금 식각 공정에서의 식각 잔유물 제거 방법 |
| KR100342820B1 (ko) * | 1999-12-29 | 2002-07-02 | 박종섭 | 반도체 소자의 캐패시터 제조방법 |
| JP3993972B2 (ja) * | 2000-08-25 | 2007-10-17 | 富士通株式会社 | 半導体装置の製造方法と半導体装置 |
| KR100393976B1 (ko) | 2001-06-09 | 2003-08-09 | 주식회사 하이닉스반도체 | 마스크 패턴밀도에 따른 반도체 웨이퍼의 식각 속도변화를 최소화하는 방법 |
| KR100825130B1 (ko) * | 2001-07-06 | 2008-04-24 | 어플라이드 머티어리얼스, 인코포레이티드 | 금속 에칭 공정 동안 플라즈마 에칭 챔버내에서 파티클을감소시키는 방법 |
| EP1425790A2 (de) * | 2001-09-11 | 2004-06-09 | Infineon Technologies AG | Mittel und verfahren zur strukturierung eines substrates mit einer maske |
| JP4865978B2 (ja) * | 2002-02-28 | 2012-02-01 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| US6638874B2 (en) * | 2002-03-14 | 2003-10-28 | Applied Materials, Inc | Methods used in fabricating gates in integrated circuit device structures |
| JP2007013081A (ja) * | 2005-06-30 | 2007-01-18 | Hynix Semiconductor Inc | 深いコンタクトホールを有する半導体素子の製造方法 |
| KR100769129B1 (ko) | 2005-12-29 | 2007-10-22 | 동부일렉트로닉스 주식회사 | 반도체 소자의 실리사이드 형성 방법 |
| WO2011056783A2 (en) * | 2009-11-09 | 2011-05-12 | 3M Innovative Properties Company | Etching process for semiconductors |
| WO2011057047A2 (en) * | 2009-11-09 | 2011-05-12 | 3M Innovative Properties Company | Process for anisotropic etching of semiconductors |
| US9716013B2 (en) | 2014-02-04 | 2017-07-25 | Texas Instruments Incorporated | Sloped photoresist edges for defect reduction for metal dry etch processes |
| TWI744079B (zh) * | 2020-11-06 | 2021-10-21 | 力晶積成電子製造股份有限公司 | 鉑的圖案化方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3122579B2 (ja) * | 1994-07-27 | 2001-01-09 | シャープ株式会社 | Ｐｔ膜のエッチング方法 |
| JP2639369B2 (ja) * | 1994-12-22 | 1997-08-13 | 日本電気株式会社 | 半導体装置の製造方法 |
| US5573979A (en) * | 1995-02-13 | 1996-11-12 | Texas Instruments Incorporated | Sloped storage node for a 3-D dram cell structure |
| KR100322695B1 (ko) * | 1995-03-20 | 2002-05-13 | 윤종용 | 강유전성캐패시터의제조방법 |
| KR100413649B1 (ko) * | 1996-01-26 | 2004-04-28 | 마츠시타 덴끼 산교 가부시키가이샤 | 반도체장치의제조방법 |
| US5930639A (en) * | 1996-04-08 | 1999-07-27 | Micron Technology, Inc. | Method for precision etching of platinum electrodes |
| US5726102A (en) * | 1996-06-10 | 1998-03-10 | Vanguard International Semiconductor Corporation | Method for controlling etch bias in plasma etch patterning of integrated circuit layers |
-
1998
- 1998-01-16 KR KR1019980001200A patent/KR100269323B1/ko not_active IP Right Cessation
- 1998-08-12 JP JP22838498A patent/JP3651557B2/ja not_active Expired - Fee Related
- 1998-08-24 US US09/138,655 patent/US6054391A/en not_active Expired - Fee Related
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005317699A (ja) * | 2004-04-28 | 2005-11-10 | Semiconductor Energy Lab Co Ltd | 半導体装置の製造方法 |
| JP4519512B2 (ja) * | 2004-04-28 | 2010-08-04 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法、除去方法 |
| US11213519B2 (en) | 2008-01-03 | 2022-01-04 | Bausch Health Ireland Limited | Compositions and methods for treating diseases of the nail |
| US11872218B2 (en) | 2008-01-03 | 2024-01-16 | Bausch Health Ireland Limited | Compositions and methods for treating diseases of the nail |
| US10828369B2 (en) | 2010-07-08 | 2020-11-10 | Dow Pharmaceutical Sciences, Inc. | Compositions and methods for treating diseases of the nail |
| US10864274B2 (en) | 2013-10-03 | 2020-12-15 | Bausch Health Ireland Limited | Stabilized efinaconazole formulations |
| US12076404B2 (en) | 2013-10-03 | 2024-09-03 | Bausch Health Ireland Limited | Stabilized efinaconazole compositions as antifungals |
| US10828293B2 (en) | 2013-11-22 | 2020-11-10 | Dow Pharmaceutical Sciences, Inc. | Anti-infective methods, compositions, and devices |
| US11654139B2 (en) | 2013-11-22 | 2023-05-23 | Bausch Health Ireland Limited | Anti-infective methods, compositions, and devices |
Also Published As
| Publication number | Publication date |
|---|---|
| US6054391A (en) | 2000-04-25 |
| JP3651557B2 (ja) | 2005-05-25 |
| KR100269323B1 (ko) | 2000-10-16 |
| KR19990065766A (ko) | 1999-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3651557B2 (ja) | 半導体装置の白金膜蝕刻方法 | |
| US8283258B2 (en) | Selective wet etching of hafnium aluminum oxide films | |
| JP3729632B2 (ja) | 半導体装置の白金膜蝕刻方法 | |
| JP2002280388A (ja) | 半導体装置の製造方法 | |
| JP3701129B2 (ja) | 白金族金属膜の蝕刻方法及びこれを用いたキャパシタの下部電極の形成方法 | |
| JP2994374B2 (ja) | トレンチ内のカラ―酸化物の形成方法 | |
| JPH10189482A (ja) | コンタクトホール内の導電性プラグ形成方法 | |
| JP2000277610A (ja) | 半導体装置の製造方法 | |
| US7262103B2 (en) | Method for forming a salicide in semiconductor device | |
| US6387774B1 (en) | Methods for forming patterned layers including notched etching masks | |
| US6136661A (en) | Method to fabricate capacitor structures with very narrow features using silyated photoresist | |
| JPH11289055A (ja) | 半導体素子のキャパシタ製造方法 | |
| KR100312384B1 (ko) | 반도체 소자의 캐패시터 형성 방법 | |
| KR100190055B1 (ko) | 반도체 장치의 백금전극 제조방법 | |
| US6558999B2 (en) | Method for forming a storage electrode on a semiconductor device | |
| KR100304946B1 (ko) | 반도체장치의제조방법 | |
| KR100199364B1 (ko) | 반도체 소자의 전하저장전극 형성방법 | |
| JPH06267907A (ja) | ドライエッチング方法 | |
| KR100243281B1 (ko) | 커패시터의 스토리지 전극 형성 방법 | |
| KR100223831B1 (ko) | 커패시터의 제조 방법 | |
| KR100910865B1 (ko) | 반도체소자 제조방법 | |
| JPH10163216A (ja) | 半導体装置の製造方法 | |
| KR100205095B1 (ko) | 반도체 소자의 비트라인 형성방법 | |
| KR100275116B1 (ko) | 반도체소자의커패시터형성방법 | |
| JP3708157B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040602 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040608 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040907 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050208 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050215 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080304 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090304 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100304 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110304 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |