TWI744079B - 鉑的圖案化方法 - Google Patents
鉑的圖案化方法 Download PDFInfo
- Publication number
- TWI744079B TWI744079B TW109138933A TW109138933A TWI744079B TW I744079 B TWI744079 B TW I744079B TW 109138933 A TW109138933 A TW 109138933A TW 109138933 A TW109138933 A TW 109138933A TW I744079 B TWI744079 B TW I744079B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- platinum
- patterned
- patterning method
- fence
- Prior art date
Links
Images
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
一種鉑的圖案化方法,包括以下步驟。提供基底。在基底上形成鉑層。在鉑層上形成圖案化罩幕層。利用圖案化罩幕層作為罩幕,對鉑層進行乾式蝕刻製程,而形成圖案化鉑層,且在圖案化罩幕層的側壁上形成鉑圍籬。在形成圖案化鉑層之後,移除圖案化罩幕層。形成覆蓋鉑圍籬與圖案化鉑層的犧牲層。利用圖案化鉑層作為研磨中止層,對犧牲層與鉑圍籬進行研磨製程。
Description
本發明是有關於一種半導體製程,且特別是有關於一種鉑的圖案化方法。
在半導體製程中,一般鉑的圖案化方法是利用圖案化光阻層作為罩幕,且藉由乾式蝕刻製程對鉑層進行圖案化。然而,在上述乾式蝕刻製程中,電漿轟擊鉑層所回濺的鉑會附著在圖案化光阻層的側壁上,而形成不易移除的鉑圍籬(Pt fence),從而降低半導體元件的電性表現(electrical performance)、良率(yield rate)與產量。
本發明提供一種鉑的圖案化方法,其可有效地移除在鉑的圖案化製程中所形成的鉑圍籬。
本發明提出一種鉑的圖案化方法,包括以下步驟。提供基底。在基底上形成鉑層。在鉑層上形成圖案化罩幕層。利用圖案化罩幕層作為罩幕,對鉑層進行乾式蝕刻製程,而形成圖案化鉑層,且在圖案化罩幕層的側壁上形成鉑圍籬。在形成圖案化鉑層之後,移除圖案化罩幕層。形成覆蓋鉑圍籬與圖案化鉑層的犧牲層。利用圖案化鉑層作為研磨中止層,對犧牲層與鉑圍籬進行研磨製程。
依照本發明的一實施例所述,在上述鉑的圖案化方法中,在圖案化鉑層中可具有開口,且犧牲層可填入開口中。在進行上述研磨製程之後,部分犧牲層可留在開口中。
依照本發明的一實施例所述,在上述鉑的圖案化方法中,更可包括以下步驟。移除留在開口中的犧牲層。
依照本發明的一實施例所述,在上述鉑的圖案化方法中,鉑圍籬可連接於圖案化鉑層。
依照本發明的一實施例所述,在上述鉑的圖案化方法中,圖案化罩幕層例如是圖案化光阻層。
依照本發明的一實施例所述,在上述鉑的圖案化方法中,更可包括以下步驟。在進行研磨製程之後,對圖案化鉑層進行表面處理,以除去因上述研磨製程而形成在圖案化鉑層上的刮痕。
依照本發明的一實施例所述,在上述鉑的圖案化方法中,表面處理例如是對圖案化鉑層進行濕式蝕刻製程。
依照本發明的一實施例所述,在上述鉑的圖案化方法中,表面處理例如是對圖案化鉑層進行研磨拋光製程。
依照本發明的一實施例所述,在上述鉑的圖案化方法中,研磨製程與研磨拋光製程例如是化學機械研磨製程。
依照本發明的一實施例所述,在上述鉑的圖案化方法中,研磨製程所使用的研磨液中的研磨粒的粒徑可大於研磨拋光製程所使用的研磨液中的研磨粒的粒徑。
基於上述,在本發明所提出的鉑的圖案化方法中,利用圖案化鉑層作為研磨中止層,對犧牲層與鉑圍籬進行研磨製程,藉此可有效地移除在鉑的圖案化製程中所形成的鉑圍籬。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖1A至圖1F為根據本發明一實施例的鉑的圖案化流程剖面圖。
請參照圖1A,提供基底100。基底100可為半導體基底,如矽基底。接著,可在基底100上形成介電層102。介電層102的材料例如是氮化矽。介電層102的形成方法例如是化學氣相沉積法。此外,基底100與介電層102之間可包含例如金屬內連線及/或金屬氧化物半導體場效電晶體(metal-oxide-semiconductor field-effect transistor,MOSFET)等結構(未繪示)。然後,可在介電層102上形成阻障層104。阻障層104的材料例如是氮化鈦(TiN)。阻障層104的形成方法例如是物理氣相沉積法或化學氣相沉積法。在一些實施例中,可不形成介電層102及/或阻障層104。
接下來,在基底100上形成鉑層106。鉑層106的形成方法例如是物理氣相沉積法或化學氣相沉積法。在本實施例中,鉑層106是以形成在阻障層104上為例來進行說明,但本發明並不以此為限。
請參照圖1B,在鉑層106上形成圖案化罩幕層108。圖案化罩幕層108例如是圖案化光阻層。圖案化光阻層可藉由微影製程所形成。
請參照圖1C,利用圖案化罩幕層108作為罩幕,對鉑層106進行乾式蝕刻製程,而形成圖案化鉑層106a,且在圖案化罩幕層108的側壁上形成鉑圍籬106b。圖案化鉑層106a可應用於各種半導體元件中。舉例來說,圖案化鉑層106a可應用於DNA數據存儲(DNA data storage)技術中,如作為電極使用。鉑圍籬106b可連接於圖案化鉑層106a。在圖案化鉑層106a中可具有開口106c。在一些實施例中,在對鉑層106進行乾式蝕刻製程的過程中,可同時移除部分圖案化罩幕層108,而使得電漿轟擊鉑層106所回濺形成的鉑圍籬106b除了位在圖案化罩幕層108的側壁上之外,更可位在圖案化鉑層106a的頂面上。上述乾式蝕刻製程例如是反應性離子蝕刻(reactive ion etching,RIE)製程。
在一些實施例中,對鉑層106所進行的乾式蝕刻製程也可用以移除部分阻障層104,而形成圖案化阻障層104a。在另一些實施例中,可藉由額外進行的乾式蝕刻製程來移除部分阻障層104,而形成圖案化阻障層104a。此外,在上述乾式蝕刻製程中,會移除未被圖案化阻障層104a覆蓋而暴露出來的部分介電層102。
請參照圖1D,在形成圖案化鉑層106a之後,移除圖案化罩幕層108。在圖案化罩幕層108為圖案化光阻層的情況下,圖案化罩幕層108移除方法例如是乾式剝離法(dry stripping)或濕式剝離法(wet stripping)。
接著,形成覆蓋鉑圍籬106b與圖案化鉑層106a的犧牲層110。犧牲層110可填入開口106c中。犧牲層110例如是四乙氧基矽烷氧化物(tetraethoxysilane (TEOS) oxide)層或有機平坦層(organic planarization layer,OPL)。四乙氧基矽烷氧化物層的形成方法例如是化學氣相沉積法。有機平坦層的形成方法例如是旋轉塗佈法。
請參照圖1E,利用圖案化鉑層106a作為研磨中止層,對犧牲層110與鉑圍籬106b進行研磨製程,藉此可移除部分犧牲層110與位在圖案化鉑層106a上的鉑圍籬106b。在進行上述研磨製程之後,部分犧牲層110可留在開口106c中。上述研磨製程例如是化學機械研磨製程。
此外,上述研磨製程可能會移除部分圖案化鉑層106a,且在圖案化鉑層106a上形成刮痕。在一些實施例中,在進行上述研磨製程之後,更可對圖案化鉑層106a進行表面處理,以除去因上述研磨製程而形成在圖案化鉑層106a上的刮痕。在一些實施例中,表面處理例如是對圖案化鉑層106a進行濕式蝕刻製程。在另一些實施例中,表面處理例如是對圖案化鉑層106a進行研磨拋光製程。研磨拋光製程例如是化學機械研磨製程。此外,研磨製程所使用的研磨液中的研磨粒的粒徑可大於研磨拋光製程所使用的研磨液中的研磨粒的粒徑。舉例來說,研磨製程中使用較硬的研磨墊,搭配研磨粒較多且粒徑尺寸較大的研磨液,利用機械移除力快速移除犧牲層110與鉑圍籬106b。研磨拋光製程則使用較軟的研磨墊,搭配研磨液為粒徑尺寸細小的研磨粒進行表面拋光,可去除研磨製程所造成之表面刮痕。
請參照圖1F,可移除留在開口106c中的犧牲層110。在犧牲層110的材料是四乙氧基矽烷氧化物層的情況下,可藉由乾式蝕刻製程或濕式蝕刻製程來移除犧牲層110。在犧牲層110的材料是有機平坦層的情況下,可藉由灰化(ashing)製程或濕式蝕刻製程來移除犧牲層110。在一些實施例中,用以移除犧牲層110的濕式蝕刻製程可同時對圖案化鉑層106a進行表面處理,以除去因上述研磨製程而形成在圖案化鉑層106a上的刮痕。在本實施例中,雖然移除留在開口106c中的犧牲層110,但本發明並不以此為限。在另一些實施例中,亦可不移除開口106c中的犧牲層110,而使得犧牲層110留在開口106c中。
基於上述實施例可知,在上述鉑的圖案化方法中,利用圖案化鉑層106a作為研磨中止層,對犧牲層110與鉑圍籬106b進行研磨製程,藉此可有效地移除在鉑層106的圖案化製程中所形成的鉑圍籬106b,進而可提高半導體元件的電性表現、良率與產量。
綜上所述,在上述實施例所提出的鉑的圖案化方法中,可藉由研磨製程有效地移的鉑圍籬,因此可提高半導體元件的電性表現、良率與產量。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明的精神和範圍內,當可作些許的更動與潤飾,故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100:基底
102:介電層
104:阻障層
104a:圖案化阻障層
106:鉑層
106a:圖案化鉑層
106b:鉑圍籬
106c:開口
108:圖案化罩幕層
110:犧牲層
圖1A至圖1F為根據本發明一實施例的鉑的圖案化流程剖面圖。
100:基底
102:介電層
104a:圖案化阻障層
106a:圖案化鉑層
106c:開口
110:犧牲層
Claims (10)
- 一種鉑的圖案化方法,包括: 提供基底; 在所述基底上形成鉑層; 在所述鉑層上形成圖案化罩幕層; 利用所述圖案化罩幕層作為罩幕,對所述鉑層進行乾式蝕刻製程,而形成圖案化鉑層,且在所述圖案化罩幕層的側壁上形成鉑圍籬; 在形成所述圖案化鉑層之後,移除所述圖案化罩幕層; 形成覆蓋所述鉑圍籬與所述圖案化鉑層的犧牲層;以及 利用所述圖案化鉑層作為研磨中止層,對所述犧牲層與所述鉑圍籬進行研磨製程。
- 如請求項1所述的鉑的圖案化方法,其中 在所述圖案化鉑層中具有開口,所述犧牲層填入所述開口中,且 在進行所述研磨製程之後,部分所述犧牲層留在所述開口中。
- 如請求項2所述的鉑的圖案化方法,更包括: 移除留在所述開口中的所述犧牲層。
- 如請求項1所述的鉑的圖案化方法,其中所述鉑圍籬連接於所述圖案化鉑層。
- 如請求項1所述的鉑的圖案化方法,其中所述圖案化罩幕層包括圖案化光阻層。
- 如請求項1所述的鉑的圖案化方法,更包括: 在進行所述研磨製程之後,對所述圖案化鉑層進行表面處理,以除去因上述研磨製程而形成在所述圖案化鉑層上的刮痕。
- 如請求項6所述的鉑的圖案化方法,其中所述表面處理包括對所述圖案化鉑層進行濕式蝕刻製程。
- 如請求項6所述的鉑的圖案化方法,其中所述表面處理包括對所述圖案化鉑層進行研磨拋光製程。
- 如請求項8所述的鉑的圖案化方法,其中所述研磨製程與所述研磨拋光製程包括化學機械研磨製程。
- 如請求項9所述的鉑的圖案化方法,其中所述研磨製程所使用的研磨液中的研磨粒的粒徑大於所述研磨拋光製程所使用的研磨液中的研磨粒的粒徑。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109138933A TWI744079B (zh) | 2020-11-06 | 2020-11-06 | 鉑的圖案化方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW109138933A TWI744079B (zh) | 2020-11-06 | 2020-11-06 | 鉑的圖案化方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI744079B true TWI744079B (zh) | 2021-10-21 |
TW202220026A TW202220026A (zh) | 2022-05-16 |
Family
ID=80782745
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW109138933A TWI744079B (zh) | 2020-11-06 | 2020-11-06 | 鉑的圖案化方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI744079B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6054391A (en) * | 1998-01-16 | 2000-04-25 | Samsung Electronics Co., Ltd. | Method for etching a platinum layer in a semiconductor device |
TW201719907A (zh) * | 2015-11-16 | 2017-06-01 | 台灣積體電路製造股份有限公司 | 鰭式場效電晶體元件 |
US20200105598A1 (en) * | 2018-09-27 | 2020-04-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure and Method for Interconnection with Self-Alignment |
-
2020
- 2020-11-06 TW TW109138933A patent/TWI744079B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6054391A (en) * | 1998-01-16 | 2000-04-25 | Samsung Electronics Co., Ltd. | Method for etching a platinum layer in a semiconductor device |
TW201719907A (zh) * | 2015-11-16 | 2017-06-01 | 台灣積體電路製造股份有限公司 | 鰭式場效電晶體元件 |
US20200105598A1 (en) * | 2018-09-27 | 2020-04-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Structure and Method for Interconnection with Self-Alignment |
Also Published As
Publication number | Publication date |
---|---|
TW202220026A (zh) | 2022-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108321079B (zh) | 半导体结构及其形成方法 | |
US7759239B1 (en) | Method of reducing a critical dimension of a semiconductor device | |
US6322954B1 (en) | Wet inorganic ammonia etch of organically masked silicon-containing material | |
JP3802507B2 (ja) | 半導体装置の製造方法 | |
TWI279859B (en) | Method of manufacturing a semiconductor device, and a semiconductor substrate | |
US20230154799A1 (en) | Method for manufacturing semiconductor structure | |
US9281192B2 (en) | CMP-friendly coatings for planar recessing or removing of variable-height layers | |
WO2000079586A1 (fr) | Procede de production de dispositif a circuit integre semi-conducteur et dispositif a circuit integre semi-conducteur | |
US11227788B2 (en) | Method of forming isolation layer | |
CN108321090B (zh) | 半导体器件及其形成方法 | |
US6964902B2 (en) | Method for removing nanoclusters from selected regions | |
US9960050B2 (en) | Hard mask removal method | |
TWI744079B (zh) | 鉑的圖案化方法 | |
CN108807377B (zh) | 半导体器件及其形成方法 | |
KR101719901B1 (ko) | 가변 높이 층을 평면 리세싱 또는 제거하기 위한 cmp 친화적 코팅 | |
JP2004193627A (ja) | 半導体集積回路装置の製造方法 | |
TWI745505B (zh) | 用以提供低介電常數間隔件之方法 | |
US5658821A (en) | Method of improving uniformity of metal-to-poly capacitors composed by polysilicon oxide and avoiding device damage | |
US9567493B2 (en) | CMP slurry solution for hardened fluid material | |
US6958276B2 (en) | Method of manufacturing trench-type MOSFET | |
TW201939583A (zh) | 接觸結構 | |
CN105742183B (zh) | 半导体结构的形成方法 | |
JP2011029562A (ja) | 半導体ウェハ端面の処理方法および半導体装置の製造方法 | |
CN113130312B (zh) | 半导体结构的形成方法 | |
US20230411141A1 (en) | Method for removing edge of substrate in semiconductor structure |