CN113130312B - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN113130312B
CN113130312B CN202010048795.9A CN202010048795A CN113130312B CN 113130312 B CN113130312 B CN 113130312B CN 202010048795 A CN202010048795 A CN 202010048795A CN 113130312 B CN113130312 B CN 113130312B
Authority
CN
China
Prior art keywords
layer
forming
etching
gate structure
sacrificial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010048795.9A
Other languages
English (en)
Other versions
CN113130312A (zh
Inventor
韩秋华
涂武涛
刘盼盼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Tianjin Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Tianjin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Tianjin Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202010048795.9A priority Critical patent/CN113130312B/zh
Publication of CN113130312A publication Critical patent/CN113130312A/zh
Application granted granted Critical
Publication of CN113130312B publication Critical patent/CN113130312B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种半导体结构的形成方法,包括:提供衬底,在所述衬底上形成伪栅极结构;在所述衬底以及所述伪栅极结构上形成刻蚀停止层;在所述刻蚀停止层表面形成保护层;在所述保护层表面形成牺牲层,所述牺牲层顶部与所述伪栅极结构顶部表面齐平;依次刻蚀所述保护层以及所述刻蚀停止层,至所述保护层顶部、所述刻蚀停止层顶部与所述伪栅极结构顶部表面齐平;去除所述牺牲层;在所述衬底上形成层间介质层,所述层间介质层露出所述伪栅极结构顶部;去除所述伪栅极结构,形成开口;在所述开口中填充满金属,形成金属栅极。本发明实施例提供的形成方法,使金属栅极的形成高度更易控制。

Description

半导体结构的形成方法
技术领域
本发明涉及半导体制造技术领域,特别涉及一种半导体结构的形成方法。
背景技术
MOS晶体管是现代集成电路中最重要的原件之一。MOS晶体管的基本结构包括:半导体衬底;位于半导体衬底表面的栅极结构,位于栅极结构一侧半导体衬底内的源区和位于栅极结构另一侧半导体衬底内的漏区。MOS晶体管的工作原理是:通过在栅极结构施加电压,调节通过栅极结构底部沟道的电流来产生开关信号。
随着半导体技术的发展,传统的平面式的MOS晶体管对沟道电流的控制能力变弱,造成严重的漏电流。而鳍式场效应晶体管(Fin FET)是一种新兴的多栅器件,一般包括凸出于半导体衬底表面的鳍部,覆盖部分所述鳍部的顶部表面和侧壁表面的栅极结构,位于栅极结构一侧的鳍部内的源区和位于栅极结构另一侧的鳍部内的漏区。
无论半导体器件为平面式的MOS晶体管,还是鳍式场效应晶体管,对栅极结构的高度控制均较差。
发明内容
本发明解决的技术问题是提供一种半导体结构的形成方法,能有效控制金属栅极的形成高度。
为解决上述技术问题,本发明实施例提供一种半导体结构的形成方法,包括:提供衬底,在所述衬底上形成伪栅极结构;在所述衬底以及所述伪栅极结构上形成刻蚀停止层;在所述刻蚀停止层表面形成保护层;在所述保护层表面形成牺牲层,所述牺牲层顶部与所述伪栅极结构顶部表面齐平;依次刻蚀所述保护层以及所述刻蚀停止层,至所述保护层顶部、所述刻蚀停止层顶部与所述伪栅极结构顶部表面齐平;去除所述牺牲层;在所述衬底上形成层间介质层,所述层间介质层露出所述伪栅极结构顶部;去除所述伪栅极结构,形成开口;在所述开口中填充满金属,形成金属栅极。
可选的,所述牺牲层的材料为含碳有机物。
可选的,形成所述牺牲层的方法包括旋涂法。
可选的,形成所述牺牲层的步骤包括:在所述保护层表面形成牺牲材料层,所述牺牲材料层覆盖所述保护层的顶部表面和侧壁表面;回刻蚀所述牺牲材料层,至所述牺牲材料层的顶部与所述伪栅极结构的顶部齐平,形成牺牲层。
可选的,回刻蚀所述牺牲材料层的方法为干法刻蚀,所述干法刻蚀的工艺参数包括:刻蚀气氛包括O2,所述O2气体的流量为10~500sccm,刻蚀压强为2~200毫托,刻蚀功率为100~2000瓦。
可选的,形成所述保护层的方法包括化学气相沉积法或原子层沉积法。
可选的,刻蚀所述保护层的方法为Certas刻蚀工艺,所述Certas刻蚀工艺包括远程刻蚀以及远程刻蚀之后的原位退火,其中,所述远程刻蚀的工艺参数包括:刻蚀气氛包括NH3和HF5,所述NH3气体的流量为5~100sccm,所述HF5气体的流量为5~100sccm,刻蚀温度为20~80℃;所述原位退火的退火温度为100~250℃。
可选的,形成所述层间介质层的步骤包括:在所述衬底上形成介质材料层,所述介质材料层顶部高于所述伪栅极结构顶部表面;对所述介质材料层进行化学机械研磨,至露出所述伪栅极结构顶部表面,形成层间介质层。
可选的,所述保护层的材料和所述层间介质层的材料相同。
可选的,所述保护层以及所述层间介质层的材料包括氧化硅、硼硅玻璃、硼磷硅玻璃或正硅酸乙酯的其中一种或多种。
与现有技术相比,本发明实施例的技术方案具有以下有益效果:
在形成层间介质层之前,先刻蚀所述刻蚀停止层,至所述刻蚀停止层的顶部与伪栅极结构的顶部表面齐平,再形成露出伪栅极结构顶部表面的层间介质层,形成的层间介质层的顶部与刻蚀停止层的顶部齐平,以刻蚀停止层和层间介质层的高度为依据,控制金属栅极的形成高度。相比于同时研磨层间介质层和刻蚀停止层,使刻蚀停止层和层间介质层高度齐平的技术方案,本发明可以不需要考虑层间介质层和刻蚀停止层的研磨选择比,更容易控制刻蚀停止层和层间介质层的高度,从而更有效地控制金属栅极的高度。
附图说明
图1至图3是一实施例中半导体结构形成过程的结构示意图;
图4至图12是本发明一实施例中半导体结构形成过程中各步骤对应的结构示意图。
具体实施方式
由背景技术可知,目前形成半导体结构的过程中对金属栅极高度的控制不稳定。
图1至图3是一实施例中半导体结构形成过程的结构示意图。
参考图1,提供半导体衬底10,所述半导体衬底10上形成有伪栅极结构20;在半导体衬底10上形成覆盖所述伪栅极结构20的刻蚀停止层30;在所述刻蚀停止层30表面形成介质层40。
参考图2,化学机械研磨所述介质层40和所述刻蚀停止层30,以所述伪栅极结构20的表面为停止层,使所述介质层40和所述刻蚀停止层30的表面与所述伪栅极结构20的表面齐平。
参考图3,去除所述伪栅极结构20,形成开口(图未示),在所述开口中填充满金属层(图未示),化学机械研磨所述金属层,以所述介质层40为停止层,形成金属栅极50。
发明人发现,上述形成半导体结构的方法,在以伪栅极结构的表面为停止层,化学机械研磨所述介质层和刻蚀停止层时,对介质层、刻蚀停止层、伪栅极结构三者之间的研磨选择比很难控制,在研磨时容易造成介质层和刻蚀停止层的过研磨,还会导致研磨面的不平整,后续去除所述伪栅极结构形成金属栅极时,不利于金属栅极的高度控制,还影响金属栅极的高度均一性。
为了解决上述问题,发明人经过研究,提供了一种半导体结构的形成方法,
为使本发明的上述目的、特征和有益效果能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图4至图12是本发明一实施例中半导体结构形成过程中各步骤对应的结构示意图。
参考图4,提供衬底100,在所述衬底100上形成伪栅极结构110。
所述衬底100为后续形成半导体结构提供工艺平台。
本实施例中,所述衬底100用于形成鳍式场效应晶体管,因此还在所述衬底100上形成分立的鳍部(图未示)。在其他实施例中,所述衬底用于形成平面晶体管,相应的,所述衬底为平面衬底。
本实施例中,所述衬底100为硅衬底。在其他实施例中,所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟,所述衬底还能为绝缘体上硅衬底或绝缘体上锗衬底。
所述伪栅极结构110为单层结构或叠层结构。所述伪栅极结构110包括伪栅层111;或者所述伪栅极结构110包括伪栅氧化层以及位于所述伪栅氧化层上的伪栅层。本实施例中,所述伪栅极结构110为叠层结构,所述伪栅极结构110包括伪氧化层(图未示)以及位于所述伪氧化层上的伪栅层111。
本实施例中,所述伪氧化层的材料为氧化硅,所述伪栅层111的材料为多晶硅,去除所述伪栅极结构110后用于形成金属栅极,本发明实施例中形成的所述金属栅极可以为NMOS晶体管的金属栅极,也可以为PMOS晶体管的金属栅极。
具体的,形成所述伪栅极结构110的步骤包括:在所述衬底100上形成伪氧化层,所述伪氧化层横跨所述鳍部,且覆盖所述鳍部的顶部表面和侧壁表面;在所述伪氧化层上形成伪栅膜;在所述伪栅膜表面形成硬掩膜结构120,所述硬掩膜结构120定义出待形成的伪栅极结构110的图形;以所述硬掩膜结构120为掩膜,图形化所述伪栅膜,形成所述伪栅极结构110。
本实施例中,形成所述伪栅极结构110后,可以先保留位于所述伪栅极结构110顶部的硬掩膜结构120,所述硬掩膜结构120包括位于所述伪栅极结构110顶部表面的第一硬掩膜层121,以及位于所述第一硬掩膜层121上的第二硬掩膜层122,所述硬掩膜结构120在后续工艺中用于对伪栅极结构110的顶部起到保护作用。
本实施例中,所述第一硬掩膜层121的材料为氮化硅;在其他实施例中,所述第一硬掩膜层的材料还可以是氮氧化硅、碳化硅或氮化硼。
本实施例中,所述第二硬掩膜层122的材料为氧化硅。
本实施例中,还在所述伪栅极结构110侧壁形成侧墙112,所述侧墙112的顶部与所述硬掩膜结构120顶部表面齐平,即与所述第二硬掩膜层122顶部表面齐平。
本实施例中,所述侧墙112的材料为低K介质材料(低K介质材料指相对介电常数大于等于2.5、小于3.9的介质材料),所述侧墙112的材料为SiCN;在其他实施例中,所述侧墙112的材料还可以是氮化硅。
继续参考图4,在所述衬底100以及所述伪栅极结构110上形成刻蚀停止层200。
本实施例中,所述刻蚀停止层200覆盖所述衬底100表面、所述侧墙112侧壁表面以及所述第二硬掩膜层122顶部表面。
本实施例中,所述刻蚀停止层200的材料为氮化硅;在其他实施例中,所述刻蚀停止层200的材料还可以是氮氧化硅、碳化硅或氮化硼。
参考图5,在所述刻蚀停止层200表面形成保护层210。
本实施例中,所述保护层210的材料为二氧化硅;在其他实施例中,所述保护层210的材料还可以是硼硅玻璃、硼磷硅玻璃或正硅酸乙酯的其中一种或多种。
本实施例中,形成所述保护层210的方法为化学气相沉积法;在其他实施例中,还可以采用原子层沉积法形成所述保护层210。
本实施例中,所述保护层210在后续工艺中可以保护所述刻蚀停止层200不受损伤,使所述刻蚀停止层200的高度不会发生变化,从而使形成的金属栅极的高度稳定。
继续参考图5,在所述保护层210表面形成牺牲层300,所述牺牲层300顶部与所述伪栅极结构110顶部表面齐平。
本实施例中,具体形成所述牺牲层300的步骤包括:在所述保护层210表面形成牺牲材料层,所述牺牲材料层覆盖所述保护层210的顶部表面和侧壁表面;回刻蚀所述牺牲材料层,至所述牺牲材料层的顶部与所述伪栅极结构的顶部齐平,形成牺牲层300。
本实施例中,所述牺牲材料层的材料为含碳有机物;在其他实施例中,所述牺牲材料层的材料还可以是底部抗反射层。
本实施例中,采用旋涂法形成所述牺牲材料层。
本实施例中,回刻蚀所述牺牲材料层的方法为干法刻蚀,所述干法刻蚀的工艺参数包括:刻蚀气氛包括O2,所述O2气体的流量为10~500sccm,刻蚀压强为2~200毫托,刻蚀功率为100~2000瓦。
本实施例中,所述牺牲层300顶部与所述伪栅极结构110顶部齐平,在后续刻蚀所述保护层210和所述刻蚀停止层200时,可以保护所述伪栅极结构110以下高度的所述保护层210和所述刻蚀停止层200不被刻蚀,从而使所述保护层210和所述刻蚀停止层200的高度与所述伪栅极结构110的高度一致,后续形成层间介质层以及金属栅极时,以所述刻蚀停止层200的高度为依据,更容易控制金属栅极的高度。
参考图6,依次刻蚀所述保护层210以及所述刻蚀停止层200,至所述保护层210顶部、所述刻蚀停止层200顶部与所述伪栅极结构110顶部表面齐平。
本实施例中,先刻蚀所述保护层210,至所述保护层210顶部与所述伪栅极结构110顶部齐平,再刻蚀所述刻蚀停止层200,至所述刻蚀停止层200顶部与所述伪栅极结构110顶部齐平。
本实施例中,刻蚀所述保护层210的方法为Certas刻蚀工艺(基于原子层刻蚀的气体化学刻蚀)。所述Certas刻蚀工艺包括远程刻蚀以及远程刻蚀之后的原位退火,其中,所述远程刻蚀的工艺参数包括:刻蚀气氛包括NH3和HF5,所述NH3气体的流量为5~100sccm,所述HF5气体的流量为5~100sccm,刻蚀温度为20~80℃;所述原位退火的退火温度为100~250℃。
本实施例中,刻蚀所述刻蚀停止层200的方法为干法刻蚀,所述干法刻蚀的工艺参数包括:刻蚀气氛包括CH3F和O2,所述CH3F气体的流量为10~500sccm,所述O2气体的流量为10~500sccm,刻蚀压强为2~100毫托,刻蚀功率为100~2000瓦。
本实施例中,所述刻蚀停止层200的材料与所述第一硬掩膜层121的材料相同,在刻蚀所述刻蚀停止层200时,所述第二硬掩膜层122保护所述第一硬掩膜层121不受损伤。
本实施例中,还包括:刻蚀所述侧墙112,至所述侧墙112顶部与所述伪栅极结构110顶部齐平,刻蚀所述侧墙112的方法为干法刻蚀,所述干法刻蚀的工艺参数包括:刻蚀气氛包括CH3F和O2,所述CH3F气体的流量为10~500sccm,所述O2气体的流量为10~500sccm,刻蚀压强为2~100毫托,刻蚀功率为100~2000瓦。
本实施例中,在形成层间介质层之前,分别刻蚀所述刻蚀停止层200以及所述侧墙112,至所述刻蚀停止层200顶部、所述侧墙112顶部与所述伪栅极结构110顶部齐平,容易控制所述刻蚀刻蚀停止层200和所述侧墙112的高度,避免同时研磨刻蚀停止层和侧墙时出现的表面研磨不平整的现象,增加了刻蚀停止层和侧墙的高度统一性,为后续形成金属栅极时提供稳定的高度参照。
参考图7,去除所述牺牲层300。
本实施例中,采用灰化工艺去除所述牺牲层300。
去除所述牺牲层300之后,在所述衬底100上形成层间介质层,所述层间介质层露出所述伪栅极结构110顶部。
具体的,形成所述层间介质层的步骤包括:
参考图8,在所述衬底100上形成介质材料层400,所述介质材料层400顶部高于所述伪栅极结构110顶部表面。
本实施例中,所述介质材料层400覆盖所述保护层210表面、所述刻蚀停止层200表面、所述侧墙112表面以及所述硬掩膜结构120表面。
本实施例中,所述介质材料层400的材料与所述保护层210以及所述第二硬掩膜层122的材料相同,为氧化硅,三者材料相同可以减少去除所述保护层210或去除所述第二硬掩膜层122的工艺步骤,简化了工艺流程。
在其他实施例中,所述介质材料层的材料还可以是硼硅玻璃、硼磷硅玻璃、正硅酸乙酯的其中一种或多种。
本实施例中,形成所述介质材料层400的方法为化学气相沉积法。在其他实施例中,还可以采用原子层沉积法形成所述介质材料层400。
参考图9至图10,形成所述介质材料层400后,化学机械研磨所述介质材料层400,至露出所述伪栅极结构110的顶部表面,形成层间介质层410。
本实施例中,先对所述介质材料层400进行化学机械研磨,至露出所述第一硬掩膜层121的顶部表面;再对所述第一硬掩膜层121以及所述介质材料层400进行化学机械研磨,去除所述第一硬掩膜层121,露出所述伪栅极结构110的顶部表面。
本实施例中,对所述介质材料层400以及对所述第一硬掩膜层121进行化学机械研磨的方法为常规工艺,在此不再赘述。
参考图11,去除所述伪栅极结构110,形成开口500。
本实施例中,去除所述伪栅极结构110的伪栅层111和伪氧化层。
本实施例中,去除所述伪栅极结构110的方法为干法刻蚀工艺;在其他实施例中,还可以采用湿法刻蚀工艺去除所述伪栅极结构110。
参考图12,形成所述开口500后,在所述开口500中填充满金属,形成金属栅极510。
所述金属栅极510的形成过程为:在所述开口中填充满金属层(图未示),所述金属层覆盖所述层间介质层410的表面;化学机械研磨所述金属层,至所述金属层顶部与所述层间介质层410顶部表面齐平,形成金属栅极510。
形成金属栅极510时,以所述层间介质层410的高度为参照,直接研磨所述金属层至高度与所述层间介质层410齐平,不需要考虑层间介质层、刻蚀停止层、侧墙层、金属层多者之间的研磨选择比,更容易控制形成的金属栅极的高度。
所述金属栅极510的材料为铝、铜、钨、钴、铂的其中一种或多种。
本实施例中,在形成所述金属栅极510之前,还在所述开口500的底部和侧壁形成扩散阻挡层(图未示)。所述扩散阻挡层用于防止所述金属栅极610中的金属离子扩散到所述层间介质层410中,影响器件的稳定性。所述扩散阻挡层的材料为TiN或TaN。
本发明实施例提供的半导体结构的形成方法,形成层间介质层之前,先分别刻蚀刻蚀停止层和侧墙,至刻蚀停止层和侧墙的顶部与伪栅极结构顶部齐平,再形成层间介质层,形成的层间介质层顶部也与伪栅极结构顶部齐平,不需要考虑层间介质层、刻蚀停止层、侧墙层和伪栅极结构多者之间的研磨比,更容易使层间介质层、刻蚀停止层、侧墙层的高度保持一致,后续以层间介质层或以刻蚀停止层的高度为参照形成金属栅极时,更容易控制金属栅极的高度,使形成的金属栅极的高度更稳定。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (10)

1.一种半导体结构的形成方法,其特征在于,包括:
提供衬底,在所述衬底上形成伪栅极结构;
在所述衬底以及所述伪栅极结构上形成刻蚀停止层;
在所述刻蚀停止层表面形成保护层;
在所述保护层表面形成牺牲层,所述牺牲层顶部与所述伪栅极结构顶部表面齐平;
依次刻蚀所述保护层以及所述刻蚀停止层,至所述保护层顶部、所述刻蚀停止层顶部与所述伪栅极结构顶部表面齐平;
去除所述牺牲层;
在所述衬底上形成层间介质层,所述层间介质层露出所述伪栅极结构顶部;
去除所述伪栅极结构,形成开口;
在所述开口中填充满金属,形成金属栅极。
2.如权利要求1所述的半导体结构的形成方法,其特征在于,所述牺牲层的材料为含碳有机物。
3.如权利要求2所述的半导体结构的形成方法,其特征在于,形成所述牺牲层的方法包括旋涂法。
4.如权利要求1所述的半导体结构的形成方法,其特征在于,形成所述牺牲层的步骤包括:
在所述保护层表面形成牺牲材料层,所述牺牲材料层覆盖所述保护层的顶部表面和侧壁表面;
回刻蚀所述牺牲材料层,至所述牺牲材料层的顶部与所述伪栅极结构的顶部齐平,形成牺牲层。
5.如权利要求4所述的半导体结构的形成方法,其特征在于,回刻蚀所述牺牲材料层的方法为干法刻蚀,所述干法刻蚀的工艺参数包括:刻蚀气氛包括O2,所述O2气体的流量为10~500sccm,刻蚀压强为2~200毫托,刻蚀功率为100~2000瓦。
6.如权利要求1所述的半导体结构的形成方法,其特征在于,形成所述保护层的方法包括化学气相沉积法或原子层沉积法。
7.如权利要求1所述的半导体结构的形成方法,其特征在于,刻蚀所述保护层的方法为Certas刻蚀工艺,所述Certas刻蚀工艺包括远程刻蚀以及远程刻蚀之后的原位退火,其中,所述远程刻蚀的工艺参数包括:刻蚀气氛包括NH3和HF5,所述NH3气体的流量为5~100sccm,所述HF5气体的流量为5~100sccm,刻蚀温度为20~80℃;所述原位退火的退火温度为100~250℃。
8.如权利要求1所述的半导体结构的形成方法,其特征在于,形成所述层间介质层的步骤包括:
在所述衬底上形成介质材料层,所述介质材料层顶部高于所述伪栅极结构顶部表面;
对所述介质材料层进行化学机械研磨,至露出所述伪栅极结构顶部表面,形成层间介质层。
9.如权利要求1所述的半导体结构的形成方法,其特征在于,所述保护层的材料和所述层间介质层的材料相同。
10.如权利要求9所述的半导体结构的形成方法,其特征在于,所述保护层以及所述层间介质层的材料包括氧化硅、硼硅玻璃、硼磷硅玻璃或正硅酸乙酯的其中一种或多种。
CN202010048795.9A 2020-01-16 2020-01-16 半导体结构的形成方法 Active CN113130312B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010048795.9A CN113130312B (zh) 2020-01-16 2020-01-16 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010048795.9A CN113130312B (zh) 2020-01-16 2020-01-16 半导体结构的形成方法

Publications (2)

Publication Number Publication Date
CN113130312A CN113130312A (zh) 2021-07-16
CN113130312B true CN113130312B (zh) 2023-04-28

Family

ID=76771994

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010048795.9A Active CN113130312B (zh) 2020-01-16 2020-01-16 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN113130312B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569050A (zh) * 2010-12-29 2012-07-11 中芯国际集成电路制造(上海)有限公司 一种金属栅极的形成方法
CN105097693A (zh) * 2014-05-16 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
CN105845568A (zh) * 2015-01-12 2016-08-10 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法
CN105990236A (zh) * 2015-02-02 2016-10-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法和电子装置
CN106876273A (zh) * 2015-12-11 2017-06-20 中芯国际集成电路制造(上海)有限公司 半导体结构的制造方法
CN108630610A (zh) * 2017-03-21 2018-10-09 中芯国际集成电路制造(上海)有限公司 鳍式场效应管及其形成方法
CN109427680A (zh) * 2017-08-28 2019-03-05 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
CN110648969A (zh) * 2018-06-27 2020-01-03 台湾积体电路制造股份有限公司 制作集成电路结构的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10374058B2 (en) * 2017-09-15 2019-08-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for manufacturing the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102569050A (zh) * 2010-12-29 2012-07-11 中芯国际集成电路制造(上海)有限公司 一种金属栅极的形成方法
CN105097693A (zh) * 2014-05-16 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
CN105845568A (zh) * 2015-01-12 2016-08-10 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法
CN105990236A (zh) * 2015-02-02 2016-10-05 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法和电子装置
CN106876273A (zh) * 2015-12-11 2017-06-20 中芯国际集成电路制造(上海)有限公司 半导体结构的制造方法
CN108630610A (zh) * 2017-03-21 2018-10-09 中芯国际集成电路制造(上海)有限公司 鳍式场效应管及其形成方法
CN109427680A (zh) * 2017-08-28 2019-03-05 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
CN110648969A (zh) * 2018-06-27 2020-01-03 台湾积体电路制造股份有限公司 制作集成电路结构的方法

Also Published As

Publication number Publication date
CN113130312A (zh) 2021-07-16

Similar Documents

Publication Publication Date Title
US9478459B2 (en) Device and methods for small trench patterning
CN109427664B (zh) 半导体结构及其形成方法
CN108321089B (zh) 半导体结构及其形成方法
CN109390235B (zh) 半导体结构及其形成方法
CN106952816B (zh) 鳍式晶体管的形成方法
CN107039272B (zh) 鳍式晶体管的形成方法
CN108321083B (zh) 半导体结构及其形成方法
US10056465B2 (en) Transistor device and fabrication method
CN110581101B (zh) 半导体器件及其形成方法
CN108807377B (zh) 半导体器件及其形成方法
CN104900520A (zh) 半导体器件的形成方法
CN108962817B (zh) 半导体结构及其形成方法
CN112151380B (zh) 半导体结构及其形成方法
CN109103102B (zh) 半导体结构及其形成方法
CN109841507B (zh) 半导体器件及其形成方法
CN113130312B (zh) 半导体结构的形成方法
CN107591327B (zh) 鳍式场效应管的形成方法
CN106409765B (zh) 半导体结构及其形成方法
CN111769046B (zh) 半导体结构及其形成方法
CN113113309B (zh) 半导体结构的形成方法
CN112151382A (zh) 半导体结构及其形成方法
CN111554636B (zh) 半导体结构及其形成方法
US20240153826A1 (en) Semiconductor device and method of manufacture
CN111863723B (zh) 半导体结构及其形成方法
CN110970299B (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant