CN110648969A - 制作集成电路结构的方法 - Google Patents

制作集成电路结构的方法 Download PDF

Info

Publication number
CN110648969A
CN110648969A CN201910327232.0A CN201910327232A CN110648969A CN 110648969 A CN110648969 A CN 110648969A CN 201910327232 A CN201910327232 A CN 201910327232A CN 110648969 A CN110648969 A CN 110648969A
Authority
CN
China
Prior art keywords
layer
gate
silicon
dielectric layer
gate spacer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910327232.0A
Other languages
English (en)
Inventor
詹易叡
林含谕
林立德
林斌彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US16/259,345 external-priority patent/US10950434B2/en
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN110648969A publication Critical patent/CN110648969A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明实施例涉及制作集成电路结构的方法。方法包括形成栅极间隔物于半导体基板上的虚置栅极结构的多个侧壁上；对栅极间隔物进行第一布植工艺，其中第一布植工艺包括以硅原子轰击栅极间隔物的上侧部分；在进行第一布植工艺之后，对栅极间隔物的上侧部分进行第二布植工艺，其中第二布植工艺包括以碳原子轰击栅极间隔物的上侧部分；以及在进行第二布植工艺之后，将虚置栅极结构取代为高介电常数的栅极介电层与金属栅极结构，其中将虚置栅极结构取代为高介电常数的栅极介电层与金属栅极结构的步骤包括形成层间介电层。

Description

制作集成电路结构的方法
技术领域
本发明实施例一般涉及半导体装置，更特别涉及场效晶体管如平面场效晶体管或三维鳍状场效晶体管。
背景技术
半导体集成电路产业已经历指数成长。集成电路材料与设计的技术进展，使每一代的集成电路均比前一代的集成电路具有更小且更复杂的电路。在集成电路演进中，功能密度(如单位芯片面积的内连线装置数目)通常随着几何尺寸(如工艺所能产生的最小构件或线路)缩小而增加。尺寸缩小的工艺通常有利于增加产能并降低相关成本。然而尺寸缩小亦增加处理与形成集成电路的工艺复杂性。
举例来说，随着结构尺寸缩小，在集成电路装置中的源极/漏极结构上形成层间介电层的工艺，通常会不利地损伤相同集成电路装置的其他部分的结构与效能，比如设计以保护金属栅极结构的附近栅极间隔物。虽然已采用一些减少这些损伤的方法，但这些方法无法完全符合所有方面的需求。
发明内容
本发明一实施例提供的制作集成电路结构的方法，包括：形成栅极间隔物于半导体基板上的虚置栅极结构的多个侧壁上；对栅极间隔物进行第一布植工艺，其中第一布植工艺包括以硅原子轰击栅极间隔物的上侧部分；在进行第一布植工艺之后，对栅极间隔物的上侧部分进行第二布植工艺，其中第二布植工艺包括以碳原子轰击栅极间隔物的上侧部分；以及在进行第二布植工艺之后，将虚置栅极结构取代为高介电常数的栅极介电层与金属栅极结构，其中将虚置栅极结构取代为该高介电常数的栅极介电层与金属栅极结构的步骤包括形成层间介电层。
本发明一实施例提供的方法，包括：形成半导体结构，其包括虚置栅极结构、位于虚置栅极结构的侧壁上的栅极间隔物、以及与虚置栅极结构相邻的源极/漏极结构；对栅极间隔物的上侧部分进行硅为主的布植以形成富硅层；对富硅层进行碳为主的布植以形成富碳与硅层；沉积层间介电层于源极/漏极结构与栅极间隔物上，其中层间介电层包括氧化硅；在沉积层间介电层之后，形成高介电常数的栅极介电层与金属栅极结构以取代虚置栅极结构；以及在形成高介电常数的栅极介电层与金属栅极结构之后，使层间介电层凹陷。
本发明一实施例提供的方法，包括：布植硅原子于虚置栅极结构的侧壁上的栅极间隔物中，以形成富硅层于栅极间隔物的上侧部分，其中虚置栅极结构与源极/漏极结构相邻；布植碳原子于富硅层中，以形成富碳与硅层；形成高介电常数的栅极介电层与金属栅极结构以取代虚置栅极结构，包括沉积层间介电层，且层间介电层包含的碳比栅极间隔物的富碳与硅层包含的碳少；使层间介电层凹陷，以形成沟槽于源极/漏极结构上；以及形成介电层于沟槽中。
附图说明
图1是本发明多种实施例中，制作半导体装置的方法的流程图。
图2A是本发明多种实施例中，半导体装置的透视图。
图2B是本发明多种实施例中，半导体装置的部分平面上视图。
图3、图4、图5、图6、图7、图8、图9、图10、图11A、图11B、与图12是本发明多种实施例中，在图1的方法的中间步骤时，图2A与图2B的半导体装置沿着虚线AA’的剖视图。
附图标记说明：
AA’ 虚线
hg、hi、hs 高度
100 方法
102、104、106、108、110、112、114、116 步骤
200 装置
202 基板
204 鳍状物
208 隔离结构
210 虚置栅极结构
212 硬遮罩层
214 源极/漏极结构
220、222 栅极间隔物层
224 接点蚀刻停止层
230、240 布植工艺
232 富硅层
234、236 角度
242 富碳与硅层
250、280 层间介电层
260 高介电常数的栅极介电层与金属栅极结构
262 栅极
264 高介电常数的介电层
270 沟槽
272 介电层
282 栅极接点
284 源极/漏极接点
具体实施方式
下述内容提供的不同实施例或实例可实施本发明的不同结构。特定构件与排列的实施例用以简化本发明而非局限本发明。举例来说，形成第一构件于第二构件上的叙述包含两者直接或物理接触，或两者之间隔有其他额外构件而非直接接触。此外，本公开的多种例子中可重复标号，但这些重复仅用以简化与清楚说明，不代表不同实施例及/或设置之间具有相同标号的单元之间具有相同的对应关系。
此外，本发明实施例的结构形成于另一结构上、连接至另一结构、及/或耦接至另一结构中，结构可直接接触另一结构，或可形成额外结构于结构及另一结构之间。此外，空间性的相对用语如“下方”、“其下”、“较下方”、“上方”、“较上方”、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。此外，当数值或数值范围的描述有“约”、“近似”、或类似用语时，除非特别说明否则其包含所述数值的+/-10％。举例来说，用语“约5nm”包含的尺寸范围介于4.5nm至5.5nm之间。
本发明实施例一般关于半导体装置，更特别关于场效晶体管如平面场效晶体管或三维鳍状场效晶体管。
在场效晶体管中，栅极间隔物位于栅极结构(如高介电常数的栅极介电层与金属栅极结构)的侧壁上，而位于源极/漏极结构上的层间介电层通常与栅极间隔物相邻，因此对其中一者进行工艺常会不利地影响另一者的结构与效能。举例来说，在进行栅极置换工艺之后，可回蚀刻层间介电层以适用于场效晶体管的后续工艺(如形成栅极接点)。在此蚀刻工艺时，由于栅极间隔物的结构尺寸缩小且与周围的栅极间隔物紧密相邻，可能无意中损伤栅极间隔物的部分(如变小)，并造成栅极结构与场效晶体管的其他导电构件(如后续形成的源极/漏极接点)之间的短路问题。由于上述及其他原因，需改善制作场效晶体管的工艺，以减缓栅极间隔物上的层间介电层的蚀刻效果。
图1显示本发明多种实施例中，形成半导体的装置200的方法100的流程图。方法100仅用以举例，而非局限本发明实施例至权利要求未实际限缩的部分。在方法100之前、之中、与之后可进行额外步骤，且方法100的额外实施例可置换、省略、或调换一些步骤。方法100将搭配图2A至图12说明于下，其显示进行方法100时的半导体装置200的部分。图3至图12是装置200在方法100的中间步骤中，沿着图2A与2B中的虚线AA’的剖视图。装置200可为制作集成电路时的中间装置或其部分，其可包含静态随机存取存储器及/或其他逻辑电路、被动构件(如电阻、电容、或电感)、或主动构件如p型场效晶体管、n型场效晶体管、鳍状场效晶体管、金属氧化物半导体场效晶体管、互补式金属氧化物半导体晶体管、双极性晶体管、高压晶体管、高频晶体管、及/或其他存储器。本发明实施例并不局限于任何特定数目的装置或装置区，或局限至任何特定装置设置。举例来说，虽然附图中的装置200为三维鳍状场效晶体管装置，本发明实施例亦可用于制作平面场效晶体管装置。
如图1、图2A、与图2B所示，方法100的步骤102形成装置200，其包含具有半导体层(例如主动区如三维鳍状物，以下称作鳍状物204)形成其上的基板202，形成于半导体层如鳍状物204上的虚置栅极结构210、形成于基板202上以分开装置200的多种构件的隔离结构208、形成于鳍状物204上并夹设于相邻的虚置栅极结构210之间的源极/漏极结构214，如图2B的上视图所示。如此处所述，装置200可包含纵向沿着X方向的多个鳍状物204，以及纵向沿着Y方向并垂直于鳍状物204的多个虚置栅极结构210。在许多实施例中，装置200包含额外结构如沿着虚置栅极结构210的栅极间隔物、虚置栅极结构210上的硬遮罩层、与多个其他结构。为了简化目的，方法100的中间步骤将搭配装置200的剖视图(图3至图12)说明，其沿着鳍状物204的长度方向(如x方向中的虚线AA’)。
基板202可包含半导体元素(单一元素)如硅、锗、及/或其他合适材料，半导体化合物如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、锑化铟、及/或其他合适材料，或半导体合金如硅锗、磷砷化镓、砷化铝铟、砷化铝镓、磷化镓铟、磷砷化镓铟、及/或其他合适材料。基板202可为具有一致组成的单层材料。在其他实施例中，基板202可包含组成类似或不同的多个材料层，其适用于形成集成电路装置。在一例中，基板202可为绝缘层上硅基板，其具有半导体硅层形成于氧化硅层上。在另一例中，基板202可包含导电层、半导体层、介电层、其他层、或上述的组合。
在一些实施例中，基板202包含场效晶体管与多种掺杂区如源极/漏极区形成其中或其上。掺杂区可掺杂n型掺质如磷或砷，及/或p型掺质如硼或或二氟化硼，端视设计需求而定。掺杂区可直接形成于基板202上、形成于p型结构中、形成于n型结构中、形成于双井结构中、或采用隆起结构。掺杂区的形成方法可为布植掺质原子、原位掺杂外延成长、及/或其他合适技术。
如图2A与图2B所示，装置200可提供一或多个n型场效晶体管装置及/或一或多个p型场效晶体管装置。鳍状物204的制作方法可采用合适工艺如光刻与蚀刻工艺。光刻工艺可包含形成光刻胶层(未图示)于基板202上、以一图案曝光光刻胶层、进行曝光后烘烤工艺、以及显影光刻胶以形成含光刻胶的遮罩单元(未图示)。接着采用遮罩单元以用于蚀刻凹陷至基板202中，留下鳍状物204于基板202上。蚀刻工艺可包含干蚀刻、湿蚀刻、反应性离子蚀刻、其他合适工艺、或上述的组合。
形成鳍状物204所用的方法的多种其他实施例亦适当。举例来说，鳍状物204的图案化方法可采用双重图案化或多重图案化工艺。一般而言，双重图案化或多重图案化工艺结合光刻与自对准工艺，其产生的图案间距小于采用单一的直接光微工艺所得的图案间距。举例来说，一实施例形成牺牲层于基板上，并采用光刻工艺图案化牺牲层。采用自对准工艺以沿着图案化的牺牲层的侧部形成间隔物。接着移除牺牲层，再采用保留的间隔物或芯图案化鳍状物。
隔离结构208可包含氧化硅、氮化硅、氮氧化硅、掺杂氟的硅酸盐玻璃、低介电常数的介电材料、及/或其他合适材料。隔离结构208可包含浅沟槽隔离结构。在一实施例中，隔离结构208的形成方法为形成鳍状物204时，蚀刻沟槽于基板202中。接着可将上述隔离材料填入沟槽，再进行化学机械研磨工艺。亦可实施其他隔离结构如场氧化物、局部氧化硅、及/或其他合适结构以作为隔离结构208。在其他实施例中，隔离结构208可包含多层结构，比如具有一或多个热氧化物衬垫层。
接着如图1、2A、与3所示，方法100的步骤102形成虚置栅极结构210，其接合每一鳍状物204的通道区的三侧上。在至少一实施例中，形成装置200的其他构件之后，可将每一虚置栅极结构210的部分取代为高介电常数的栅极介电层与金属栅极结构。每一虚置栅极结构210可包含一或多个材料层如界面层、虚置栅极介电层、含多晶硅的虚置栅极、硬遮罩层、盖层、其他合适层、或上述的组合。在所述实施例中，形成硬遮罩层212于虚置栅极结构210上。在一些实施例中，硬遮罩层212设置以保护虚置栅极结构免于方法100的后续步骤影响，且之后的工艺可移除硬遮罩层212。硬遮罩层212可包含任何合适的介电材料，比如含氮介电材料、含氧介电材料、其他合适材料、或上述的组合。硬遮罩层212与包含于虚置栅极结构210中的多种材料层的形成方法可为任何合适方法，比如化学氧化、热氧化、原子层沉积、化学气相沉积、物理气相沉积、低压化学气相沉积、等离子体增强化学气相沉积、高密度等离子体化学气相沉积、有机金属化学气相沉积、远端等离子体化学气相沉积、原子层化学气相沉积、常压化学气相沉积、其他合适方法、或上述的组合。在一实施例中，先沉积虚置栅极结构210如毯覆层。接着以一系列的光刻与蚀刻工艺图案化毯覆层，可移除毯覆层的部分，并保留毯覆层的其他部分于隔离结构208与鳍状物204上，以作为虚置栅极结构210。
方法100的步骤102接着形成栅极间隔物层220与222于虚置栅极结构210的侧壁上。每一栅极间隔物层220与222可为单层结构或多层结构。在所述实施例中，装置200包含两个栅极间隔物层，不过本发明实施例并不局限于此设置。举例来说，装置可只包含栅极间隔物层222，或在栅极间隔物层220与222之外包含额外的一或多个栅极间隔物层。在许多实施例中，栅极间隔物层222至少包含硅、氧、氮、与碳。在进一步的实施例中，栅极间隔物层222包含约70原子％至约95原子％的氧化硅，以及约0至约5原子％的碳。在一些实施例中，栅极间隔物层222亦包含约5原子％至约30原子％的氮化硅。在一例中，栅极间隔物层实质上不含碳(比如小于约1原子％的碳)。在一些实施例中，栅极间隔物层222中包含的硅与氧的量，至少与后续形成的层间介电层(如层间介电层250)中包含的硅与氧的量相同。在所述实施例中，栅极间隔物层220与222包括的介电材料含有硅、氧、碳、与氮。然而栅极间隔物层222中包含的碳量低于栅极间隔物层220中包含的碳量。换言之，栅极间隔物层222中包含的硅与氧量，大于栅极间隔物层220中包含的硅与氧量。如下所述，由于层间介电层250实质上包含硅与氧(形态为氧化硅，总量大于约99wt％)，栅极间隔物层220与层间介电层250之间对给定的蚀刻剂(如氢氟酸及/或氨)的蚀刻选择性，大于栅极间隔物层222与层间介电层250之间的蚀刻选择性。换言之，蚀刻层间介电层250的步骤更倾向蚀刻栅极间隔物层222的一部分而非栅极间隔物层220，其将无意中损伤栅极间隔物层222。
方法100可先由化学气相沉积、物理气相沉积、原子层沉积、其他合适方法、或上述的组合顺应性地沉积间隔物材料于装置200上，再进行非等向蚀刻工艺移除间隔物材料的部分，以形成栅极间隔物层220于虚置栅极结构210的侧壁上。接着以类似工艺形成栅极间隔物层222。
如图1、图2A、与图3所示，方法100的步骤102接着形成源极/漏极结构214于鳍状物204中，且源极/漏极结构214与虚置栅极结构210相邻。源极/漏极结构214的形成方法可为任何合适技术，比如蚀刻工艺与后续的一或多道外延工艺。在一例中，进行一或多道蚀刻工艺，可移除鳍状物204的部分以分别形成凹陷(未图示)于其中。可采用氢氟酸溶液或其他合适溶液，进行清洁工艺以清洁凹陷。接着进行一或多道外延成长工艺，以成长外延结构于凹陷中。每一源极/漏极结构214可适用于p型鳍状场效晶体管(如p型外延材料)，或n型鳍状场效晶体管(如n型外延材料)。p型外延材料可包含硅锗的一或多个外延层，而硅锗可掺杂p型掺质如硼、锗、铟、及/或其他p型掺质。n型外延材料可包含硅或碳化硅的一或多个外延层，而硅或碳化硅可掺杂n型掺质如砷、磷、及/或其他n型掺质。
方法100的步骤102之后形成接点蚀刻停止层224于装置200上，比如形成接点蚀刻停止层224于硬遮罩层212、栅极间隔物层220与222、源极/漏极结构214、与隔离结构208上(未图示于图3至10以简化附图)。接点蚀刻停止层224可包含氮化硅、氮氧化硅、具有氧或碳元素的氮化硅、其他材料、或上述的组合，且其形成方法可为化学气相沉积、物理气相沉积、原子层沉积、其他合适方法、或上述的组合。在许多实施例中，接点蚀刻停止层224的组成与栅极间隔物层222的组成不同，因此可改善上述两层之间的蚀刻选择性。
如图1与4所示，方法100的步骤104对装置200进行布植工艺230。在许多实施例中，布植工艺230将硅原子导入栅极间隔物层222的上侧部分，以形成富硅层232。在其他实施例中，布植工艺230将锗原子导入栅极间隔物层222的上侧部分，以形成富锗层。在一实施例中，布植工艺230包含以浓度约3E15原子/cm2的含硅材料(如硅烷)轰击栅极间隔物层222的上侧部分，且布植能量可为约2keV。本发明实施例当然不局限于此布植条件。布植工艺230的实施方法可采用含硅物种如四氟化硅的倾斜剂量源。采用倾斜剂量源可确保布植工艺实施在装置200的所需部分上，比如栅极间隔物层222的上侧部分。在许多实施例中，可改变倾斜剂量源的角度以控制布植程度(如硅原子轰击)，且角度相对于Z方向可介于约5度至约15度之间。依据布植的所需深度，可选择角度234的特定数值。在一些例子中，角度234小于约5度，而布植深度可能太浅而不适用于后续工艺。类似地，若角度234大于约15度，则布植工艺亦可能太浅。布植深度设置为够深，使富硅层232的下表面延伸至低于虚置栅极结构210的上表面。在一实施例中，布植工艺230所用的布植能量为约2keV。然而其他能量等级亦可适用于本发明实施例的目的。
在许多实施例中，布植工艺230设置为将分子无序地导入栅极间隔物层222的结构中，以准备进行后续的工艺步骤。在一些实施例中，布植工艺230时的硅原子轰击，设置为非晶化栅极间隔物层222的分子结构。在额外或其他实施例中，硅原子轰击设置为在布植工艺230时，产生悬吊键于栅极间隔物层222的分子结构中。至少由于这些理由，与硅的质量与尺寸类似的原子如锗原子，亦可用于布植工艺230。如下详述，分子无规及/或悬吊键可适用于后续布植工艺，以将原子如碳导入富硅层232中。
如图1与图5所示，方法100的步骤106对装置200进行布植工艺240。在许多实施例中，布植工艺240将碳原子导入栅极间隔物层222中的富硅层232，以形成富碳与硅层242。布植工艺240可与布植工艺230类似，其实施方法采用以角度236倾斜的含碳物种的剂量源如二氧化碳。在许多实施例中，角度236与角度234实质上类似，且相对于Z方向可介于约5度至约15度之间。因此布植工艺230布植的硅原子布植深度与碳原子布植深度实质上类似。换言之，富碳与硅层242的厚度与富硅层232的厚度类似。在一些例子中，角度236可为角度234±2度。在一实施例中，布植工艺240所用的布植能量为约1keV。然而其他能量等级亦可实施本发明实施例的目的。
在许多实施例中，布植工艺240设置以增加栅极间隔物层222中的碳原子量(比如富碳与硅层242中的碳量介于约10％至约15％之间，而富碳与硅层242下的栅极间隔物层222的碳量介于约0至约5％之间)，并促进形成碳硅键于栅极间隔物层222的上侧部分中。在一些实施例中，富碳与硅层242中的碳量为至少约10％。如下所述，碳量高于此临界值的栅极间隔层222相对于后续形成的层间介电层250的蚀刻选择性改良。富碳与硅层242中包含的碳硅键有助于在后续蚀刻工艺(比如栅极置换工艺的一部分及/或移除层间介电层的工艺)中，减少栅极间隔物层222的损失。上述减少的原因有两方面。首先，增加碳原子量可使栅极间隔物层222与后续形成的层间介电层(如层间介电层250)具有不同组成，进而登加栅极间隔物层222与层间介电层250之间的蚀刻选择性。举例来说，富碳与硅层242包含的碳量大于层间介电层250的碳量。如上所述，栅极间隔物层222包含约70％至约95％的氧化硅，而层间介电层通常包含纯氧化硅(大于约99wt％)，如下详述。再者，形成碳硅键可化学地改良栅极间隔物层222对用于蚀刻层间介电层250的干蚀刻工艺所采用的蚀刻剂(如氢氟酸、氨、或类似物)的蚀刻抗性。在一些例子中，布植氮原子于栅极间隔物层222中，有助于栅极间隔物层222的组成不同于层间介电层。然而栅极间隔物层222通常包含的氮(比如介于约5％至约30％的氮化硅)比碳(比如介于约0至约5％)多，因此布植氮原子的效果可能不如布植碳原子的效果(理由如上)。
在许多实施例中，在布植碳原子之前的布植工艺230时，以硅原子轰击栅极间隔物层222可产生悬吊硅键于富硅层232中，这会增加布植工艺240时的碳量。在额外或其他实施例中，碳原子可容纳于富硅层232中可得的空缺位点，而空缺位点来自于轰击硅原子所导入的分子无规。因此本发明的许多实施例在布植碳原子之前布植硅原子，若顺序相反可无法达到所需结果，如下详述。碳原子量的整体增加，可促进形成碳硅键以改善栅极间隔物层222的材料性质(如蚀刻选择性)，以及栅极间隔物层222相对于后续形成的层间介电层250的蚀刻选择性。在一些实施例中，硅与碳的剂量等级可相同或不同，但各自至少为约1×1016，其为形成碳硅键以改善栅极间隔物层222的蚀刻选择性的关键剂量。在一些实施例中，当硅与碳的剂量等级实质上相似以确保硅原子轰击产生最大量的悬吊键时，可最大化栅极间隔物层222的蚀刻选择性。本发明实施例当然不局限于此处所述的硅与碳的特定剂量等级。
如图1、图6、与图7所示，方法100的步骤108形成层间介电层250于装置200上。层间介电层250可包含任何合适的介电材料，比如氧化硅、四乙氧基硅烷的氧化物、未掺杂的硅酸盐玻璃、或掺杂的硅酸盐玻璃如硼磷硅酸盐玻璃、掺杂氟的硅酸盐玻璃、磷硅酸盐玻璃、掺杂硼的硅酸盐玻璃、其他合适的介电材料、或上述的组合。层间介电层250亦可包含多种介电材料的多层结构，且其形成方法可可为沉积工艺如化学气相沉积、物理气相沉积、原子层沉积、可流动的化学气相沉积、其他合适方法、或上述的组合。如图7所示，在形成层间介电层250之后，可进行平坦化工艺如化学机械研磨，以露出虚置栅极结构210的顶部(比如以化学机械研磨工艺移除硬遮罩层212)。
在本发明许多实施例中，层间介电层250包括的介电材料至少含有硅与氧(比如以氧化硅的形式)，且可进一步包含浓度明显低于氧化硅的其他元素。在其他实施例中，层间介电层250中包含的硅与氧量超过或至少等于栅极间隔物层222中的硅与氧量。在一实施例中，层间介电层250包含纯氧化硅，其中氧化硅的量为至少99wt％。因此若附近构件(如栅极间隔物层222)包含类似的氧化硅量及/或类似的其他元素(如碳)微量，则层间介电层250与栅极间隔物层222相对于给定蚀刻剂(如氢氟酸及/或氨)之间的蚀刻选择性过低，而在蚀刻层间介电层250时无法避免栅极间隔物层222的损失。举例来说，布植工艺240可增加碳量(介于约10％至约15％之间)如上述，以改善层间介电层250与栅极间隔物层222之间相对于给定蚀刻剂的蚀刻选择性。综上所述，本发明实施例的主题为改善与层间介电层相邻的栅极间隔物层的蚀刻选择性，因此可减少或最小化栅极间隔物层的损失。
如图1与图8所示，方法100的步骤110取代虚置栅极结构210的至少一部分，以形成高介电常数的栅极介电层与金属栅极结构260。在一些实施例中，取代虚置栅极结构210的至少一部分的步骤包括进行蚀刻工艺，其选择性地移除虚置栅极结构210以形成栅极沟槽(未图示)。蚀刻工艺可为干蚀刻工艺、湿蚀刻工艺、反应性离子蚀刻、其他合适方法、或上述的组合。干蚀刻工艺可采用含氯气体、含氟气体、含溴气体、氧、其他合适的蚀刻气体、或上述的组合。湿蚀刻溶液可包含氢氧化铵、氢氟酸、稀释氢氟酸、去离子水、氢氧化四甲基铵、其他合适的湿蚀刻溶液、或上述的组合。可调整蚀刻工艺，使虚置栅极结构210相较于装置200的其他构件具有较高的蚀刻速率。
之后如图1与图8所示，方法100的步骤110形成高介电常数的栅极介电层与金属栅极结构260于栅极沟槽中。高介电常数的栅极介电层与金属栅极结构260各自包含至少一高介电常数的介电层264(其介电常数大于氧化硅的介电常数(近似3.9))与栅极262(其可进一步包含至少一功函数金属层(未附图)与基体导电层(未图示))。高介电常数的介电层264可包含氧化铪、氧化锆、氧化镧、氧化钛、氧化钇、钛酸锶、其他合适的金属氧化物、或上述的组合。功函数金属层可包含p型或n型功函数材料，比如氮化钛、氮化钽、钌、钼、铝、氮化钨、锆硅化物、钼硅化物、钽硅化物、镍硅化物、钛、银、钽铝、碳化钽铝、氮化钛铝、碳化钽、碳氮化钽、氮化钽硅、锰、锆、其他合适材料、或上述的组合。基体导电层可包含铜、钨、铝、钌、钴、其他合适金属、或上述的组合。每一高介电常数的栅极介电层与金属栅极结构260亦可包含许多材料层，比如界面层、阻障层、硬遮罩层、其他合适的层状物、或上述的组合。高介电常数的栅极介电层与金属栅极结构结构260的多种材料层的形成方法可为化学氧化、化学气相沉积、原子层沉积、物理气相沉积、可流动的化学气相沉积、电镀、其他合适方法、或上述的组合。之后可进行一或多道化学机械研磨工艺，以自高介电常数的栅极介电层与金属栅极结构260移除多余材料，并平坦化装置200的上表面。
如图1与图9所示，方法100的步骤112使层间介电层250的部分凹陷，以形成沟槽270。层间介电层250的蚀刻方法可为任何合适工艺，比如干蚀刻工艺、湿蚀刻工艺、反应性离子蚀刻、或其他合适的蚀刻工艺。在一些实施例中，干蚀刻工艺采用一或多种合适的蚀刻剂，比如含氟蚀刻剂(如氢氟酸)、含氮蚀刻剂(如氨)、其他合适的蚀刻剂、或上述的组合。在许多实施例中，步骤112的蚀刻工艺相对于接点蚀刻停止层224、栅极间隔物层220与222、富碳与硅层242、及高介电常数的栅极介电层与金属栅极结构260(仅最小化地移除或不移除)，可选择性地移除层间介电层250的部分。换言之，层间介电层的蚀刻速率高于装置200的其他构件的蚀刻速率。在一些实施例中，自装置200完全移除层间介电层250，因此沟槽270中露出接点蚀刻停止层224。值得注意的是，由于富碳与硅层242形成于栅极间隔物层222的上侧部分，可增加栅极间隔物层222相对于层间介电层250的蚀刻选择性与蚀刻抗性。换言之，因为富碳与硅层242的存在，可在蚀刻层间介电层250时减少损失栅极间隔物层222。在一例中，增加栅极间隔物层222与层间介电层250之间的蚀刻选择性可改善至少四倍，即使硅与碳原子的布植剂量类似如上述也可改善蚀刻选择性。在所述实施例中，在步骤112的蚀刻工艺之后，含富碳与硅层242的栅极间隔物层222的高度，大于不具有任何富碳与硅层242的栅极间隔物层222的高度。
如图1、图10、图11A、与图11B所示，方法100的步骤114沉积介电层272于沟槽270中。介电层272可包含任何合适材料，其不同于层间介电层250中包含的介电材料。在一些实施例中，介电层272包含氮化物如氮化硅、金属氮化物、或类似物，且可进一步包含其他元素如氧、碳、其他合适元素、或上述的组合。介电层272的形成方法可为任何合适方法，比如物理气相沉积、化学气相沉积、可流动的化学气相沉积、原子层沉积、其他合适方法、或上述的组合。之后如图11A与11B所示，可实施一或多道化学机械研磨工艺，以移除多余的介电层272并平坦化装置200的上表面。在一些实施例中，介电层272设置为有利于形成栅极接点所用的后续工艺步骤，比如形成自对准栅极接点及/或在形成源极/漏极接点时保护源极/漏极结构214(如下详述)。在化学机械研磨工艺之后，可保留富碳与硅层242的至少一部分于装置200中，如图11A所示。在另一实施例中，化学机械研磨工艺可自装置200移除富碳与硅层242，如图11B所示。在一些例子中，富碳与硅层242的高度可介于约10nm至约15nm之间。在一些例子中，富硅与碳层242的高度可为高介电常数的栅极介电层与金属栅极结构260的高度的约10％。换言之，化学机械研磨工艺可自步骤114的装置200移除富碳与硅层242的一部分。在许多实施例中，高介电常数的栅极介电层与金属栅极结构260的高度hg(自高介电常数的栅极介电层与金属栅极结构260的上表面至下表面)与栅极间隔物层222的高度hs(自低于富碳与硅层242下的栅极间隔物层222的部分上表面，至高介电常数的栅极介电层与金属栅极结构260的下表面)之间的差异，小于高度hs与高度hi(自层间介电层250的上表面至高介电常数的栅极介电层与金属栅极结构260的下表面)之间的差异的约一半。在一例中，高度hg与高度hs之间的差异小于约10nm，且高度hs与高度hi之间的差异至少约20nm。
如图1与图12所示，方法100的步骤116进行额外工艺步骤。举例来说，栅极接点282(如自对准的栅极接点)可形成于高介电常数的栅极介电层与金属栅极结构260上。栅极接点282的形成方法可先沉积层间介电层280于装置200上。接着图案化与蚀刻层间介电层280以形成栅极接点沟槽(未图示)，再由任何合适方法(如化学气相沉积、原子层沉积、物理气相沉积、电镀、或类似方法)将导电材料(如钨、铜、铝、钴、钌、或类似物)填入栅极接点沟槽，以形成栅极接点282。在沉积导电材料之前，可形成额外材料层如阻障层于栅极接点沟槽中。通过一系列图案化、蚀刻、与沉积工艺(与上述栅极接点282的工艺类似)，亦可形成源极/漏极接点284于源极/漏极结构214上。在一些实施例中，在形成源极/漏极接点284之前，可由任何合适方法形成硅化物层(未图示)于源极/漏极结构214上。接着可形成额外的垂直内连线结构如接点及/或通孔，及/或水平内连线结构如线路，与多层内连线结构如金属层与层间介电层于装置200上。多种内连线结构可实施多种导电材料如铜、钨、钴、铝、钛、钽、铂、钼、银、金、锰、锆、钌、其个别合金、金属硅化物、及/或其他合适材料。金属硅化物可包含镍硅化物、钴硅化物、钨硅化物、钽硅化物、钛硅化物、铂硅化物、铒硅化物、钯硅化物、及/或其他合适的金属硅化物。
本发明的一或多个实施例可提供许多优点至半导体装置与其形成方法，但非局限于此。举例来说，本发明实施例提供的方法可对栅极间隔物材料实施两步布植工艺，以减少栅极间隔物损失。通过按序布植硅与碳原子至栅极间隔物材料，本发明实施例形成富碳与硅层于栅极间隔物的上侧部分中，其相对于与栅极间隔物相邻的层间介电层可增加蚀刻选择性。
本发明一实施例属于制作集成电路结构的方法。方法包括形成栅极间隔物于半导体基板上的虚置栅极结构的多个侧壁上；对栅极间隔物进行第一布植工艺，其中第一布植工艺包括以硅原子轰击栅极间隔物的上侧部分；在进行第一布植工艺之后，对栅极间隔物的上侧部分进行第二布植工艺，其中第二布植工艺包括以碳原子轰击栅极间隔物的上侧部分；以及在进行第二布植工艺之后，将虚置栅极结构取代为高介电常数的栅极介电层与金属栅极结构，其中将虚置栅极结构取代为高介电常数的栅极介电层与金属栅极结构的步骤包括形成层间介电层。
在一些实施例中，方法还包括使层间介电层的一部分凹陷，以形成与高介电常数的栅极介电层与金属栅极结构相邻的沟槽，并形成介电层于沟槽中，其中介电层的组成与层间介电层的组成不同。
在一些实施例中，使层间介电层凹陷的步骤包括采用氢氟酸、氨、或上述的组合作为蚀刻剂实施干蚀刻工艺。
在一些实施例中，形成介电层于沟槽中的步骤包括：沉积介电层于沟槽中的层间介电层上；以及对沉积于沟槽中的介电层进行化学机械研磨工艺。
在一些实施例中，形成栅极间隔物的步骤包括形成含硅与氧的栅极间隔物，且栅极间隔物中包含的硅与氧量与层间介电层中包含的硅与氧量相同。
在一些实施例中，进行第一布植工艺包括实施硅原子的第一剂量，进行第二布植工艺包括实施碳原子的第二剂量，且第一剂量与第二剂量相同。
在一些实施例中，第一布植工艺的能量等级高于第二布植工艺的能量等级。
在一些实施例中，第二布植工艺包括形成富碳与硅层于栅极间隔物的上侧部分中，且富碳与硅层的下表面低于虚置栅极结构的上表面。
本发明另一实施例属于制作集成电路结构的方法。方法包括形成半导体结构，其包括虚置栅极结构、位于虚置栅极结构的侧壁上的栅极间隔物、以及与虚置栅极结构相邻的源极/漏极结构；对栅极间隔物的上侧部分进行硅为主的布植以形成富硅层；对富硅层进行碳为主的布植以形成富碳与硅层；沉积层间介电层于源极/漏极结构与栅极间隔物上，其中层间介电层包括氧化硅；在沉积层间介电层之后，形成高介电常数的栅极介电层与金属栅极结构以取代虚置栅极结构；以及在形成高介电常数的栅极介电层与金属栅极结构之后，使层间介电层凹陷。
在一些实施例中，硅为主的布植与碳为主的布植包括以约5度至约15度的角度，实施倾斜剂量源的布植。
在一些实施例中，栅极间隔物为第一栅极间隔物，且第一栅极间隔物含碳，且方法还包括形成第二栅极间隔物于虚置栅极结构的侧壁与第一栅极间隔物之间，且第二栅极间隔物包含的碳量高于第一栅极间隔物包含的碳量。
在一些实施例中，使层间介电层凹陷的步骤包括采用蚀刻剂蚀刻层间介电层，且蚀刻剂对层间介电层的蚀刻速率，高于对富碳与硅层的蚀刻速率。
在一些实施例中，进行硅为主的布植的步骤包括以四氟化硅轰击栅极间隔物的上侧部分。
在一些实施例中，进行碳为主的布植的步骤包括以二氧化碳轰击富硅层。
在一些实施例中，形成富碳与硅层的步骤造成栅极间隔物的上侧部分具有的碳量，大于栅极间隔物的下侧部分具有的碳量，且栅极间隔物的下侧部分在上侧部分下。
本发明又一实施例属于制作集成电路结构的方法。方法包括布植硅原子于虚置栅极结构的侧壁上的栅极间隔物中，以形成富硅层于栅极间隔物的上侧部分，其中虚置栅极结构与源极/漏极结构相邻；布植碳原子于富硅层中，以形成富碳与硅层；形成高介电常数的栅极介电层与金属栅极结构以取代虚置栅极结构，包括沉积层间介电层，且层间介电层包含的碳比栅极间隔物的富碳与硅层包含的碳少；使层间介电层凹陷，以形成沟槽于源极/漏极结构上；以及形成介电层于沟槽中。
在一些实施例中，使层间介电层凹陷的步骤包括以蚀刻剂蚀刻层间介电层，且蚀刻剂包含氢氟酸、氨、或上述的组合，其中蚀刻剂蚀刻层间介电层的速率高于蚀刻富碳与硅层的速率。
在一些实施例中，布植硅原子与碳原子的步骤包括分别以约5度至约15度之间的倾斜角度轰击硅原子与碳原子。
在一些实施例中，形成介电层的步骤包括：沉积介电材料于沟槽中，其中介电材料的组成不同于层间介电层的组成；以及移除高介电常数栅极介电层与金属栅极结构的上表面上的介电材料的部分，包括自栅极间隔物的上侧部分移除富碳与硅层的一部分。
在一些实施例中，移除介电材料的部分的步骤，包括进行化学机械研磨工艺。
上述实施例的特征有利于本技术领域中技术人员理解本发明。本技术领域中技术人员应理解可采用本发明作基础，设计并变化其他工艺与结构以完成上述实施例的相同目的及/或相同优点。本技术领域中技术人员亦应理解，这些等效置换并未脱离本发明精神与范畴，并可在未脱离本发明的精神与范畴的前提下进行改变、替换、或变动。

Claims (1)

1.一种制作集成电路结构的方法，包括：
形成一栅极间隔物于一半导体基板上的一虚置栅极结构的多个侧壁上；
对该栅极间隔物进行一第一布植工艺，其中该第一布植工艺包括以硅原子轰击该栅极间隔物的上侧部分；
在进行该第一布植工艺之后，对该栅极间隔物的上侧部分进行一第二布植工艺，其中该第二布植工艺包括以碳原子轰击该栅极间隔物的上侧部分；以及
在进行该第二布植工艺之后，将该虚置栅极结构取代为一高介电常数的栅极介电层与金属栅极结构，其中将该虚置栅极结构取代为该高介电常数的栅极介电层与金属栅极结构的步骤包括形成一层间介电层。
CN201910327232.0A 2018-06-27 2019-04-23 制作集成电路结构的方法 Pending CN110648969A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862690799P 2018-06-27 2018-06-27
US62/690,799 2018-06-27
US16/259,345 2019-01-28
US16/259,345 US10950434B2 (en) 2018-06-27 2019-01-28 Methods of reducing gate spacer loss during semiconductor manufacturing

Publications (1)

Publication Number Publication Date
CN110648969A true CN110648969A (zh) 2020-01-03

Family

ID=68989406

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910327232.0A Pending CN110648969A (zh) 2018-06-27 2019-04-23 制作集成电路结构的方法

Country Status (1)

Country Link
CN (1) CN110648969A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113130312A (zh) * 2020-01-16 2021-07-16 中芯国际集成电路制造（天津）有限公司 半导体结构的形成方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113130312A (zh) * 2020-01-16 2021-07-16 中芯国际集成电路制造（天津）有限公司 半导体结构的形成方法
CN113130312B (zh) * 2020-01-16 2023-04-28 中芯国际集成电路制造（天津）有限公司 半导体结构的形成方法

Similar Documents

Publication Publication Date Title
TWI677016B (zh) 半導體裝置的形成方法
US11769693B2 (en) Metal-based etch-stop layer
US10535654B2 (en) Cut metal gate with slanted sidewalls
US12062578B2 (en) Prevention of contact bottom void in semiconductor fabrication
CN111092122A (zh) 半导体结构的形成方法
CN110783202A (zh) 半导体结构的制作方法
US11908685B2 (en) Methods of reducing gate spacer loss during semiconductor manufacturing
CN112310220A (zh) 半导体结构
US20240258117A1 (en) Methods of etching metals in semiconductor devices
CN107342259B (zh) 半导体装置的形成方法
US11495494B2 (en) Methods for reducing contact depth variation in semiconductor fabrication
TW202002301A (zh) 半導體結構形成方法
KR20180069698A (ko) 핀-형 전계 효과 트랜지스터를 위한 형상 순응형 전달 도핑 방법
TW202002004A (zh) 半導體結構的製造方法
CN110323180A (zh) 半导体装置及其形成方法
US20220230925A1 (en) Source/drain epi structure for improving contact quality
US20230290674A1 (en) Dielectric Layers Having Nitrogen-Containing Crusted Surfaces
CN110648969A (zh) 制作集成电路结构的方法
TWI783357B (zh) 電晶體與其形成方法
CN114823524A (zh) 半导体结构与其形成方法
US11798939B2 (en) Fin field effect transistor (FinFET) device with protection layer
CN113113358A (zh) 半导体结构的形成方法
CN110875251A (zh) 半导体装置的形成方法
CN110838469A (zh) 集成电路结构的制作方法
US20240363429A1 (en) Prevention of contact bottom void in semiconductor fabrication

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20200103