CN107039272B - 鳍式晶体管的形成方法 - Google Patents

鳍式晶体管的形成方法 Download PDF

Info

Publication number
CN107039272B
CN107039272B CN201610079532.8A CN201610079532A CN107039272B CN 107039272 B CN107039272 B CN 107039272B CN 201610079532 A CN201610079532 A CN 201610079532A CN 107039272 B CN107039272 B CN 107039272B
Authority
CN
China
Prior art keywords
layer
forming
gate
fin
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610079532.8A
Other languages
English (en)
Other versions
CN107039272A (zh
Inventor
李勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610079532.8A priority Critical patent/CN107039272B/zh
Publication of CN107039272A publication Critical patent/CN107039272A/zh
Application granted granted Critical
Publication of CN107039272B publication Critical patent/CN107039272B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种鳍式晶体管的形成方法，包括：提供包括核心区和外围区的衬底，核心区和外围区的衬底表面分别具有鳍部；在衬底表面形成隔离层；在外围区的鳍部侧壁和顶部表面形成第一栅氧层以及位于第一栅氧层表面的保护层，保护层的材料为半导体材料；在隔离层、鳍部和保护层表面形成分别横跨核心区和外围区鳍部的伪栅层；在隔离层和鳍部表面形成介质层，介质层暴露出伪栅层顶部；去除伪栅层，在外围区的介质层内形成第一沟槽，在核心区的介质层内形成第二沟槽；去除第一沟槽暴露出的保护层；之后在第二沟槽暴露出的鳍部侧壁和顶部表面形成第二栅氧层。所形成的鳍式晶体管的漏电流得到控制，驱动电流提高，功耗减小，稳定性改善。

Description

鳍式晶体管的形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种鳍式晶体管的形成方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，平面晶体管的栅极尺寸也越来越短，传统的平面晶体管对沟道电流的控制能力变弱，产生短沟道效应，产生漏电流，最终影响半导体器件的电学性能。
为了克服晶体管的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(Fin FET)，鳍式场效应晶体管是一种常见的多栅器件。鳍式场效应晶体管的结构包括：位于半导体衬底表面的鳍部和介质层，所述介质层覆盖部分所述鳍部的侧壁，且介质层表面低于鳍部顶部；位于介质层表面、以及鳍部的顶部和侧壁表面的栅极结构；位于所述栅极结构两侧的鳍部内的源区和漏区。
然而，随着半导体器件的密度提高、尺寸缩小，鳍式场效应晶体管的制造工艺难度提高，而所形成的鳍式场效应晶体管的性能变差、可靠性下降。
发明内容
本发明解决的问题是提供一种鳍式晶体管的形成方法，所形成的鳍式晶体管的漏电流得到控制，驱动电流提高，功耗减小，稳定性改善。
为解决上述问题，本发明提供一种鳍式晶体管的形成方法，包括：提供衬底，所述衬底包括核心区和外围区，所述核心区和外围区的衬底表面分别具有鳍部；在所述衬底表面形成隔离层，所述隔离层覆盖所述鳍部的部分侧壁，且所述隔离层表面低于所述鳍部的顶部表面；在外围区的鳍部侧壁和顶部表面形成第一栅氧层以及位于所述第一栅氧层表面的保护层，所述保护层的材料为半导体材料；在所述隔离层、鳍部和保护层表面形成分别横跨所述核心区和外围区鳍部的伪栅层，所述伪栅层覆盖在部分所述鳍部的侧壁和顶部上；在所述隔离层和鳍部表面形成介质层，所述介质层覆盖所述伪栅层的侧壁，且所述介质层暴露出所述伪栅层顶部；去除所述伪栅层，在所述外围区的介质层内形成第一沟槽，在所述核心区的介质层内形成第二沟槽，所述第一沟槽暴露出所述保护层，所述第二沟槽暴露出鳍部表面；去除所述第一沟槽暴露出的保护层；在去除保护层之后，在所述第二沟槽暴露出的鳍部侧壁和顶部表面形成第二栅氧层；在所述保护层表面形成填充满所述第一沟槽的第一栅极结构；在所述第二栅氧层表面形成填充满所述第二沟槽的第二栅极结构。
可选的，所述第一栅氧层和保护层的形成步骤包括：在所述暴露出的鳍部的侧壁和顶部表面形成第一栅氧膜；在所述第一栅氧膜和隔离层表面形成保护膜；在外围区的保护膜表面形成第一图形化层；以所述第一图形化层为掩膜，刻蚀所述核心区的保护膜和第一栅氧膜，暴露出核心区鳍部的侧壁和顶部表面，形成第一栅氧层和保护层；在刻蚀核心区的保护膜和第一栅氧膜之后，去除所述第一图形化层。
可选的，所述保护膜的形成工艺为原子层沉积工艺。
可选的，所述保护层的材料为非晶硅。
可选的，所述保护层的厚度为2纳米～5纳米。
可选的，还包括：在形成伪栅层之前，在所述隔离层、鳍部和保护层表面形成伪栅介质层；在去除所述伪栅层之后，去除第一沟槽和第二沟槽底部的伪栅介质层。
可选的，所述伪栅介质层的形成工艺为氧化工艺或沉积工艺。
可选的，所述伪栅介质层的材料为氧化硅。
可选的，所述第一栅氧层的形成工艺为原位蒸汽生成工艺。
可选的，所述第一栅氧层的厚度为10埃～35埃。
可选的，所述第二栅氧层的形成工艺为热氧化工艺或湿法氧化工艺。
可选的，去除所述伪栅层的工艺为湿法刻蚀工艺和干法刻蚀工艺中的一种或两种组合。
可选的，所述第一栅极结构包括第一栅介质层、以及位于第一栅介质层上的第一栅极层，所述第一栅极层填充满所述第一沟槽；所述第二栅极结构包括第二栅介质层、以及位于第二栅介质层上的第二栅极层，所述第二栅极层填充满所述第二沟槽。
可选的，所述第一栅极结构和第二栅极结构的形成步骤包括：在所述介质层表面、第一沟槽的内壁表面和第二沟槽的内壁表面形成栅介质膜；在形成栅介质膜之后，形成填充满所述第一沟槽和第二沟槽的栅极膜；平坦化所述栅极膜和栅介质膜直至暴露出所述介质层表面为止，在第一沟槽内形成第一栅介质层和第一栅极层，在第二沟槽内形成第二栅介质层和第二栅极层。
可选的，所述鳍部的顶部表面还具有掩膜层。
可选的，所述衬底和鳍部的形成步骤包括：提供半导体基底；在所述半导体基底的部分表面形成掩膜层，所述掩膜层覆盖需要形成鳍部的对应位置和形状；以所述掩膜层为掩膜，刻蚀所述半导体基底，形成所述衬底和鳍部。
可选的，所述隔离层的形成步骤包括：在所述衬底和鳍部表面形成隔离膜；平坦化所述隔离膜；在平坦化所述隔离膜之后，回刻蚀所述隔离膜直至暴露出部分鳍部侧壁为止。
可选的，在回刻蚀所述隔离膜的同时或之后，去除所述掩膜层。
可选的，在形成所述隔离层之前，在所述衬底和鳍部表面形成衬垫氧化层；在形成所述隔离层之后，去除暴露出的衬垫氧化层。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的形成方法中，在外围区的鳍部侧壁和顶部表面形成第一栅氧层，并且在所述第一栅氧层表面形成保护层，而所述伪栅层形成于所述保护层表面。当后续形成介质层并去除所述伪栅层时，所述保护层能够用于保护第一栅氧层免受损伤，避免所述第一栅氧层产生经时击穿效应，从而提高所形成的鳍式晶体管对于短沟道效应的抑制能力，提高驱动电流，降低晶体管的功耗，抑制偏压温度不稳定效应的影响。而且，由于所述保护层的材料为半导体材料，在去除所述保护层时，能够同时刻蚀第二沟槽暴露出的部分厚度的鳍部，从而消除前序工艺对核心区鳍部表面造成的损伤。此外，在去除所述保护层时，还能够使核心区鳍部顶部的顶角成为圆角，表面核心区鳍部顶部的顶角产生尖端放电效应，从而减少后续形成的第二栅极结构与鳍部之间的载流子隧穿现象。因此，所形成的鳍式场效应晶体管的性能改善、可靠性提高。
附图说明
图1至图4是一种鳍式场效应晶体管的形成过程的剖面结构示意图；
图5至图16是本发明实施例的鳍式晶体管的形成过程的剖面结构示意图。
具体实施方式
如背景技术所述，随着半导体器件的密度提高、尺寸缩小，所形成的鳍式场效应晶体管的性能变差、可靠性下降。
为了进一步缩小器件尺寸、提高器件密度，在鳍式场效应晶体管的基础上，引入了高K金属栅晶体管，即以高K介质材料作为栅介质层，以金属材料作为栅极。而且，为了改善高K介质材料的栅介质层与鳍部之间的结合状态，在所述高K介质材料的栅介质层与鳍部之间还需要形成栅氧层进行粘合。所述高K金属栅晶体管采用后栅(Gate Last)工艺形成，其中一种后栅工艺中是在去除多晶硅的伪栅层并形成栅极沟槽之后，再于栅极沟槽的内壁表面形成高K介质材料的栅介质层。
然而，对于外围区的鳍式场效应晶体管来说，由于栅氧层在形成伪栅层之前形成，则去除所述伪栅层的工艺会损伤所述栅氧层。随着鳍式场效应晶体管的尺寸愈小，所述栅氧层的损伤对器件性能的影响更明显。以下将结合附图进行说明。
图1至图4是一种鳍式场效应晶体管的形成过程的剖面结构示意图。
请参考图1，提供衬底100，所述衬底100包括核心区110和外围区120，所述核心区110和外围区120的衬底100表面分别具有鳍部101，所述衬底100表面形成隔离层102，所述隔离层102覆盖所述鳍部101的部分侧壁表面，且所述隔离层102表面低于所述鳍部101的顶部表面。
请参考图2，在所述暴露出的鳍部101的侧壁和顶部表面形成第一栅氧层103；在所述第一栅氧层103表面形成分别横跨所述核心区110和外围区120鳍部101的伪栅层104，所述伪栅层104覆盖所述鳍部101的部分侧壁和顶部。
请参考图3，在所述第一栅氧层103表面形成介质层105，所述介质层105覆盖所述伪栅层104的侧壁，且所述介质层105暴露出所述伪栅层104顶部。
请参考图4，去除所述伪栅层104，在所述外围区120的介质层105内形成第一沟槽121，在所述核心区110的介质层105内形成第二沟槽111。
其中，所述第一栅氧层103的形成工艺为原子层沉积工艺，材料为氧化硅。所述第一栅氧层103用于在去除伪栅层104时，保护核心区110和外围区120的鳍部101侧壁和顶部表面。由于采用原子层沉积工艺形成的氧化硅密度较低，内部容易形成缺陷，因此，所述第一栅氧层103不适于作为核心区110鳍式场效应晶体管的栅氧层，则后续需要去除核心区110的第一栅氧层103。
其次，由于外围区120的鳍式场效应晶体管对栅氧层的密度及内部缺陷数量要求较低，因此能够保留外围区120的第一氧化层103，作为外围区120形成的鳍式场效应晶体管内的栅氧层。在去除所述伪栅层104之后，后续需要去除核心区110的第一栅氧层103，并以热氧化工艺在核心区110暴露出的鳍部101侧壁和顶部表面形成第二栅氧层。
然而，所述第一栅氧层103虽然能够在去除伪栅层104时，保护核心区110和外围区120的鳍部101侧壁和顶部表面，但所述去除伪栅层104的刻蚀工艺也容易对所述第一栅氧层103造成损伤，所述受损的第一栅氧层103不仅容易引起经时击穿(Time DependentDielectric Breakdown，简称TDDB)，引起短沟道效应、减小驱动电流、提高功耗，还容易引起偏压温度不稳定效应(Bias Temperature Instability，简称BTI)，所形成的晶体管性能变差。
为了解决上述问题，本发明提供一种鳍式晶体管的形成方法，包括：提供衬底，所述衬底包括核心区和外围区，所述核心区和外围区的衬底表面分别具有鳍部；在所述衬底表面形成隔离层，所述隔离层覆盖所述鳍部的部分侧壁，且所述隔离层表面低于所述鳍部的顶部表面；在外围区的鳍部侧壁和顶部表面形成第一栅氧层以及位于所述第一栅氧层表面的保护层，所述保护层的材料为半导体材料；在所述隔离层、鳍部和保护层表面形成分别横跨所述核心区和外围区鳍部的伪栅层，所述伪栅层覆盖在部分所述鳍部的侧壁和顶部上；在所述隔离层和鳍部表面形成介质层，所述介质层覆盖所述伪栅层的侧壁，且所述介质层暴露出所述伪栅层顶部；去除所述伪栅层，在所述外围区的介质层内形成第一沟槽，在所述核心区的介质层内形成第二沟槽，所述第一沟槽暴露出所述保护层，所述第二沟槽暴露出鳍部表面；去除所述第一沟槽暴露出的保护层；在去除保护层之后，在所述第二沟槽暴露出的鳍部侧壁和顶部表面形成第二栅氧层；在所述保护层表面形成填充满所述第一沟槽的第一栅极结构；在所述第二栅氧层表面形成填充满所述第二沟槽的第二栅极结构。
其中，在外围区的鳍部侧壁和顶部表面形成第一栅氧层，并且在所述第一栅氧层表面形成保护层，而所述伪栅层形成于所述保护层表面。当后续形成介质层并去除所述伪栅层时，所述保护层能够用于保护第一栅氧层免受损伤，避免所述第一栅氧层产生经时击穿效应，从而提高所形成的鳍式晶体管对于短沟道效应的抑制能力，提高驱动电流，降低晶体管的功耗，抑制偏压温度不稳定效应的影响。而且，由于所述保护层的材料为半导体材料，在去除所述保护层时，能够同时刻蚀第二沟槽暴露出的部分厚度的鳍部，从而消除前序工艺对核心区鳍部表面造成的损伤。此外，在去除所述保护层时，还能够使核心区鳍部顶部的顶角成为圆角，表面核心区鳍部顶部的顶角产生尖端放电效应，从而减少后续形成的第二栅极结构与鳍部之间的载流子隧穿现象。因此，所形成的鳍式场效应晶体管的性能改善、可靠性提高。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图5至图16是本发明实施例的鳍式晶体管的形成过程的剖面结构示意图。
请参考图5，提供衬底200，所述衬底200包括核心区220和外围区210，所述核心区220和外围区210的衬底200表面分别具有鳍部201。
所述核心区220用于形成核心器件，所述外围区210用于形成外围器件，例如输入输出(I/O)器件。所述核心区220的核心器件密度大于外围区210的外围器件密度，且所述核心器件的特征尺寸(Critical Dimension，简称CD)小于所述外围器件的特征尺寸。所述核心器件的工作电流或工作电压小于所述外围器件的工作电流或工作电压。在本实施例中，所述核心区220和外围区210的衬底200表面分别具有鳍部201，用于分别在核心区220和外围区210形成鳍式晶体管。
在本实施例中，所述鳍部201的顶部表面还具有掩膜层202。所述掩膜层202作为刻蚀形成所述鳍部201的掩膜，而且所述掩膜层202还能够在后续工艺过程中，用于保护鳍部201的顶部表面。
在本实施例中，所述衬底200和鳍部201的形成步骤包括：提供半导体基底；在所述半导体基底的部分表面形成掩膜层202，所述掩膜层202覆盖需要形成鳍部200的对应位置和形状；以所述掩膜层202为掩膜，刻蚀所述半导体基底，形成所述衬底200和鳍部201。
所述半导体基底为硅衬底、锗衬底和硅锗衬底。在本实施例中，所述半导体基底为单晶硅衬底，即所述鳍部201和衬底200的材料为单晶硅。
所述掩膜层202的形成步骤包括：在所述半导体基底表面形成掩膜材料膜；在所述掩膜材料膜表面形成第二图形化层；以第二图形化层为掩膜刻蚀所述掩膜材料膜直至暴露出半导体基底表面为止，形成所述掩膜层202。
在一实施例中，所述第二图形化层为图形化的光刻胶层，所述第二图形化层采用涂布工艺和光刻工艺形成。在另一实施例中，为了缩小所述鳍部201的特征尺寸、以及相邻鳍部201之间的距离，所述第二图形化层采用多重图形化掩膜工艺形成。所述多重图形化掩膜工艺包括：自对准双重图形化(Self-aligned Double Patterned，SaDP)工艺、自对准三重图形化(Self-aligned Triple Patterned)工艺、或自对准四重图形化(Self-alignedDouble Double Patterned，SaDDP)工艺。
刻蚀所述半导体基底的工艺为各向异性的干法刻蚀工艺。所述鳍部201的侧壁相对于衬底200的表面垂直或倾斜，且当所述鳍部201的侧壁相对于衬底200表面倾斜时，所述鳍部201的底部尺寸大于顶部尺寸。在本实施例中，所述鳍部201的侧壁相对于衬底200表面倾斜。
所述外围区210的衬底200和鳍部201内还具有第一阱区，所述核心区220的衬底200和鳍部201内还具有第二阱区。所述第一阱区和第二阱区采用离子注入工艺形成；所述第一阱区和第二阱区能够在刻蚀半导体基底以形成鳍部201之前形成；或者，所述第一阱区和第二阱区能够在形成鳍部201之后形成。
在另一实施例中，所述鳍部通过刻蚀形成于衬底表面的半导体层形成；所述半导体层采用选择性外延沉积工艺形成于所述衬底表面。所述衬底为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅衬底、绝缘体上锗衬底、玻璃衬底或III-V族化合物衬底，例如氮化镓衬底或砷化镓衬底等。所述半导体层的材料为硅、锗、碳化硅或硅锗。
在本实施例中，在后续形成所述隔离层之前，还包括在所述衬底200和鳍部201表面形成衬垫氧化层203。所述衬垫氧化层203的形成工艺为原位蒸汽生成(In-Situ SteamGeneration，简称ISSG)工艺。所述原位蒸汽生成工艺的参数包括：温度为700℃～1200℃，气体包括氢气和氧气，氧气流量为1slm～50slm，氢气流量为1slm～10slm，时间为20秒钟～10分钟。所述原位蒸汽生成工艺形成的衬垫氧化层203具有良好的阶梯覆盖能力，能够使所形成的衬垫氧化层203紧密地覆盖于鳍部201的侧壁表面，而且所形成的衬垫氧化层203的厚度均匀。
通过形成所述衬垫氧化层203，能够修复所述衬底200和鳍部201表面在前序刻蚀工艺及离子注入工艺过程中受到的损伤。而且，所述衬垫氧化层203还能够在后续制程中保护鳍部201和衬底200的表面。
请参考图6，在所述衬底200表面形成隔离层204，所述隔离层204覆盖所述鳍部201的部分侧壁，且所述隔离层204表面低于所述鳍部201的顶部表面。
所述隔离层204的形成步骤包括：在所述衬底200和鳍部201表面形成隔离膜；平坦化所述隔离膜；在平坦化所述隔离膜之后，回刻蚀所述隔离膜直至暴露出部分鳍部201侧壁为止。
在本实施例中，所述隔离层204的材料为氧化硅；所述隔离层204的厚度是所述鳍部201高度的1/4～1/2。所述隔离膜的形成工艺为流体化学气相沉积工艺(FCVD，FlowableChemical Vapor Deposition)。在其它实施例中，所述隔离膜还能够采用其它化学气相沉积工艺或物理气相沉积工艺形成；所述其它化学气相沉积工艺包括等离子体增强化学气相沉积工艺(PECVD)或高深宽比化学气相沉积工艺(HARP)。
在本实施例中，所述流体化学气相沉积工艺的步骤包括：在所述衬底200、鳍部201和掩膜层202表面形成前驱介质膜；进行退火工艺，使前驱介质膜固化，形成所述隔离膜。
所述前驱介质膜的材料为含硅的可流动材料；所述可流动材料能够为含Si-H键、Si-N键和Si-O键中的一种或多种聚合的聚合体。所述前驱介质膜的形成工艺参数包括：工艺温度为60℃～70℃，本实施例中为65℃。
所述流体化学气相沉积工艺中的退火工艺能够为湿法退火工艺或干法退火工艺；所述退火工艺的参数包括：温度小于或等于600℃，退火气体包括H2、O2、N2、Ar和He中的一种或多种组合，退火时间为5秒～1分钟。其中，当退火气体包括H2和O2时，所述退火工艺为湿法退火工艺。
所述平坦化工艺为化学机械抛光工艺(CMP)；在本实施例中，所述化学机械抛光工艺以所述掩膜层202作为停止层。回刻蚀所述隔离膜的工艺为各向同性的干法刻蚀工艺、各向异性的干法刻蚀工艺或湿法刻蚀工艺。
在本实施例中，在回刻蚀所述隔离膜的同时或之后，去除所述掩膜层202(如图5所示)。在形成所述隔离层204之后，去除暴露出的衬垫氧化层203；由于所述暴露出的衬垫氧化层203在回刻蚀隔离膜的工艺会受到损伤，因此所述衬垫氧化层203不适于作为后续的栅氧化层，因此需要去除所述衬垫氧化层203。
在外围区210的鳍部201侧壁和顶部表面形成第一栅氧层以及位于所述第一栅氧层表面的保护层，所述保护层的材料为半导体材料。所述第一栅氧层和保护层的形成步骤如图7至图8所示。
请参考图7，在所述暴露出的鳍部201的侧壁和顶部表面形成第一栅氧膜211。
所述第一栅氧膜211用于形成外围区210的鳍式晶体管内的栅氧层，用于在外围区210增强鳍部201与后续形成的第一栅介质层之间的结合强度，所述第一栅介质层的材料为高K介质材料(介电系数大于3.9)，所述第一栅介质层作为外围区210的鳍式场效应晶体管的栅介质层。
所述第一栅氧膜211的材料为氧化硅，所述第一栅氧膜211的厚度为10埃～35埃；在本实施例中，所述第一栅氧膜211的厚度为30埃。在本实施例中，所述第一栅氧膜211的形成工艺为原位蒸汽生成工艺；所述原位蒸汽生成工艺的参数包括：温度为700℃～1200℃，气体包括氢气和氧气，氧气流量为1slm～50slm，氢气流量为1slm～10slm，时间为10秒钟～5分钟。
在另一实施例中，所述第一栅氧膜211的形成工艺为化学氧化工艺；所述化学氧化工艺的步骤包括：采用通入臭氧的水溶液对所述鳍部201暴露出的侧壁和顶部表面进行氧化，在所述鳍部201的侧壁和顶部表面形成第一氧化层。其中，在所述通入臭氧的水溶液中，臭氧在水中的浓度为1％～15％。
请参考图8，在所述第一栅氧膜211和隔离层204表面形成保护膜212。
所述保护膜212用于在后续去除伪栅层时保护第一栅氧层，所述第一栅氧层由外围区210的第一栅氧膜211形成。由于所述第一栅氧层用于形成外围区210的鳍式场效应晶体管内的栅氧层，因此所述外围区210的第一栅氧膜211在后续制程中需要被暴露并保留。而由所述保护膜212形成的保护层则能够在后续去除伪栅层的刻蚀工艺中，减少所述第一栅氧层受到的损伤。
在本实施例中，所述保护膜212的材料为半导体材料，所形成的保护层的材料密度和硬度较高，能够在后续去除伪栅层和伪栅介质层的过程中阻挡等离子体，从而避免第一栅氧层受到等离子体损伤。
而且，由于所述保护膜212的材料为半导体材料，在后续去除保护层时，能够同时刻蚀部分厚度的核心区220暴露出的鳍部201表面，以去除前序工艺对核心区220暴露出的鳍部表面造成的损伤。
在本实施例中，所述保护膜212的材料为非晶硅；所述保护膜212的形成工艺为原子层沉积工艺。采用原子层沉积工艺形成的保护膜212具有良好的阶梯覆盖能力，能够紧密地贴合于隔离层204和第一栅氧膜211表面；而且，所形成的保护膜212厚度均匀，有利于使外围区210形成的鳍式场效应晶体管的阈值电压稳定。
所述原子层沉积工艺包括：向原子层沉积腔室内通入前驱体，所述前驱体包括含硅气体，例如硅烷，工艺温度为400℃至600℃，压强为1毫托～10毫托，前驱体的气体流量为1500sccm～4000sccm，沉积次数为15次～50次。
所述保护膜212的厚度为2纳米～5纳米。在本实施例中，所述保护膜212的厚度为3纳米。所述保护膜212的厚度不宜过厚，否则在后续去除保护层时，会对核心区220暴露出的鳍部201刻蚀过多，导致核心区220鳍部201的尺寸不均一。所述保护膜212的厚度也不宜过薄，否则在后续形成伪栅介质层时，容易使保护层完全被氧化，则所述保护层无法起到保护作用，第一栅氧层依旧会受到损伤。
请参考图9，在外围区210的保护膜212表面形成第一图形化层222；以所述第一图形化层222为掩膜，刻蚀所述核心区220的保护膜212(如图8所示)和第一栅氧膜211(如图8所示)暴露出核心区220鳍部201的侧壁和顶部表面，形成第一栅氧层211a和保护层212a。
所述第一图形化层222为图形化的光刻胶层，所述第一图形化层222采用涂布工艺和光刻工艺形成。刻蚀所述保护膜212和第一栅氧膜211的工艺为湿法刻蚀工艺或各向同性的干法刻蚀工艺。
在本实施例中，所述保护膜212的材料包括高K介质材料，所述第一栅氧膜211的材料为氧化硅；刻蚀所述保护膜212和第一栅氧膜211的工艺均为各向同性的干法刻蚀工艺。
在本实施例中，刻蚀所述第一栅氧膜211的各向同性干法刻蚀工艺能够为SICONI工艺。所述SICONI工艺在各个不同方向上的刻蚀速率均匀，能够均匀地去除位于鳍部201侧壁和顶部表面的第一栅氧膜211，而且对所述鳍部201侧壁和顶部表面的损伤较小。
所述SICONI工艺的参数包括：功率10W～100W，频率小于100kHz，刻蚀温度为40摄氏度～80摄氏度，压强为0.5托～50托，刻蚀气体包括NH3、NF3、He，其中，NH3的流量为0sccm～500sccm，NF3的流量为20sccm～200sccm，He的流量为400sccm～1200sccm，NF3与NH3的流量比为1:20～5:1。
请参考图10，在所述隔离层204、鳍部201和保护层212a表面形成分别横跨所述核心区220和外围区210鳍部201的伪栅层205，所述伪栅层205覆盖在部分所述鳍部201的侧壁和顶部上。
在本实施例中，在刻蚀核心区210的保护膜212(如图8所示)和第一栅氧膜211(如图8所示)之后，去除所述第一图形化层222(如图9所示)。
所述伪栅层205的材料为多晶硅。所述伪栅层205的形成步骤包括：在所述隔离层204表面、鳍部201表面以及外围区210的保护层212a表面形成伪栅极膜；对所述伪栅极膜进行平坦化；在所述平坦化工艺之后，在所述伪栅极膜表面形成第三图形化层，所述第三图形化层覆盖需要形成伪栅层205的位置和形状；以所述第三图形化层为掩膜，刻蚀所述伪栅极膜，直至暴露出隔离层204、鳍部201和保护层212a表面为止，形成伪栅层205。
在本实施例中，还包括在形成所述伪栅极膜之前，在所述隔离层204表面、鳍部201表面和保护层212a表面形成伪栅介质层213；在所述伪栅介质层213表面形成所述伪栅极膜。所述伪栅介质层213用于在后续去除伪栅层时，保护核心区220的鳍部201表面。
在一实施例中，在刻蚀所述伪栅极膜之后，刻蚀所述伪栅介质层213，直至暴露出隔离层204、鳍部201和保护层212a表面为止。在另一实施例中，在刻蚀所述伪栅极膜之后，不刻蚀所述伪栅介质层213。
所述伪栅介质层213的材料为氧化硅；所述伪栅介质层213的厚度为5埃～15埃；所述伪栅介质层213的形成工艺为氧化工艺或沉积工艺；所述氧化工艺包括热氧化工艺、湿法氧化工艺或化学氧化工艺；所述沉积工艺包括化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。在本实施例中，所述伪栅介质层213的厚度为10埃；所述伪栅介质层213的形成工艺为原子层沉积工艺。
在另一实施例中，所述伪栅介质层采用氧化工艺形成，则位于外围区的伪栅介质层213通过使部分保护层212a氧化形成，且在形成所述伪栅介质层213之后，仍保留部分厚度的保护层。
在本实施例中，还包括在所述伪栅层205的侧壁表面形成侧墙；在所述伪栅层205和侧墙两侧的鳍部201内形成源区和漏区。
所述侧墙的材料包括氧化硅、氮化硅和氮氧化硅中的一种或多种组合。所述侧墙的形成步骤包括：采用沉积工艺在所述保护层212a和伪栅层205表面形成侧墙膜；回刻蚀所述侧墙膜直至暴露出鳍部201表面的保护层212a，形成侧墙。
在一实施例中，所述源区和漏区以离子注入工艺形成。在另一实施例中，所述源区和漏区的形成步骤还包括：在所述伪栅层205和侧墙两侧的鳍部201内形成凹槽；采用选择性外延沉积工艺在所述凹槽内形成应力层；在所述应力层内掺杂离子，形成源区和漏区。所述掺杂工艺为离子注入工艺、原位掺杂工艺中的一种或两种组合。
当所形成的鳍式晶体管为PMOS晶体管时，所述应力层的材料为硅锗，所述应力层内掺杂的离子为P型离子，且所述应力层为Σ型应力层。当所形成的鳍式晶体管为NMOS晶体管时，所述应力层的材料为碳化硅，所述应力层内掺杂的离子为N型离子。
请参考图11，在所述隔离层204和鳍部201表面形成介质层206，所述介质层206覆盖所述伪栅层205的侧壁，且所述介质层206暴露出所述伪栅层205顶部。
所述介质层206的形成步骤包括：在所述隔离层204、鳍部201、保护层212a和伪栅层205的表面形成介质膜；平坦化所述介质膜直至暴露出所述伪栅层205的顶部表面为止，形成所述介质层206。
所述介质膜的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。所述介质层206的材料为氧化硅、氮化硅、氮氧化硅、低k介质材料(介电系数为大于或等于2.5、小于3.9，例如多孔氧化硅、或多孔氮化硅)或超低k介质材料(介电系数小于2.5，例如多孔SiCOH)。
在本实施例中，所述介质层206的材料为氧化硅；所述介质膜的形成工艺为流体化学气相沉积(Flowable Chemical Vapor Deposition，简称FCVD)工艺、高密度等离子沉积(High Density Plasma，简称HDP)工艺、等离子体增强沉积工艺中的一种或多种。
请参考图12，去除所述伪栅层205(如图11所示)，在所述外围区210的介质层206内形成第一沟槽214，在所述核心区220的介质层206内形成第二沟槽221。
去除所述伪栅层205的工艺为干法刻蚀工艺和湿法刻蚀工艺中的一种或两种组合；其中，所述干法刻蚀工艺为各向同性的干法刻蚀工艺。
在本实施例中，所述伪栅层205的材料为多晶硅，去除所述伪栅层205的工艺为等离子体干法刻蚀工艺；所述等离子体干法刻蚀工艺的参数包括：气体包括碳氟气体、HBr和Cl2中的一种或多种、以及载气，所述碳氟气体包括CF4、CHF3、CH2F2或CH3F，所述载气为惰性气体，例如He，气体流量为50sccm～400sccm，压力为3毫托～8毫托。
在所述等离子体干法刻蚀工艺中，由于所述保护层212a的密度和硬度较高，从而能够避免第一栅氧层211a受到等离子体损伤。所述保护层212a和第一栅氧层211a保留于外围区210形成的鳍式晶体管内，由于所述保护层212a和第一栅氧层211a所受的损伤较少，有利于保证外围区210所形成的鳍式晶体管的性能更稳定。
在另一实施例中，去除所述伪栅层205的工艺为湿法刻蚀工艺，所述湿法刻蚀工艺的刻蚀液为氢氟酸和双氧水的混合溶液。
请参考图13，去除第一沟槽214和第二沟槽221底部的伪栅介质层213(如图12所示)。
在本实施例中，所述伪栅介质层213的材料为氧化硅，去除所述伪栅介质层213的工艺为湿法刻蚀工艺或各向同性的干法刻蚀工艺。当采用湿法刻蚀工艺去除所述伪栅介质层213时，所述湿法刻蚀工艺的刻蚀液为氢氟酸溶液。当采用各向同性的干法刻蚀工艺去除所述伪栅介质层213时，所述各向同性的干法刻蚀工艺能够为SICONI工艺。
由于所述保护层212a的材料为半导体材料，在本实施例中为非晶硅，所述保护层212a与伪栅介质层213之间的刻蚀选择比较大，在刻蚀去除所述伪栅层205时，所述保护层212a受到的损伤较少。由于所述保护层212a能够在去除伪栅介质层213的刻蚀工艺中，用于保护第一栅氧层211a免受刻蚀损伤，因此，在去除所述伪栅介质层213时，无需额外形成覆盖外围区210的第一栅氧层211a的图形化层。
请参考图14，去除所述第一沟槽214暴露出的保护层212a(如图13所示)。
去除所述保护层212a的工艺为湿法刻蚀工艺或各向同性的干法刻蚀工艺；所述湿法刻蚀工艺或各向同性的干法刻蚀工艺在各个不同方向上的刻蚀速率均匀，从而能够同时去除位于鳍部201顶部上和侧壁上的保护层212a。
在本实施例中，所述保护层212a的材料为非晶硅，当采用湿法刻蚀工艺去除所述保护层212a时，所述湿法刻蚀工艺的刻蚀液为氢氟酸和双氧水的混合溶液、或硝酸与双氧水的混合溶液。当采用各向同性的干法刻蚀工艺去除所述保护层212a时，所述刻蚀气体包括碳氟气体、HBr和Cl2中的一种或多种。
在去除所述保护层212a的过程中，由于所述第二沟槽221暴露出核心区220的鳍部201表面，且所述鳍部201表面的材料为半导体材料，所述鳍部201表面材料与所述保护层212a的材料之间刻蚀选择比较小，因此，在刻蚀所述保护层212a的同时，会对鳍部201暴露出的表面进行刻蚀，从而刻蚀部分第二沟槽221暴露出的鳍部201。
通过对第二沟槽221暴露出的鳍部201表面进行刻蚀，能够以此去除前序工艺残留于核心区220鳍部201表面的副产物以及工艺损伤。而且，由于去除所述保护层212a的刻蚀工艺为湿法刻蚀工艺或各向同性的干法刻蚀工艺，因此，在刻蚀所述第二沟槽221暴露出的鳍部201之后，所述鳍部201顶部的顶角能够形成圆角，从而有效地抑制鳍部201顶部的尖端放电效应，则由所述核心区220的鳍部201形成的鳍式场效应晶体管内的漏电流减小。
请参考图15，在去除保护层212a(如图13所示)之后，在所述第二沟槽221底部暴露出的鳍部201侧壁和顶部表面形成第二栅氧层223。
所述第二栅氧层223用于作为核心区220形成的鳍式晶体管的栅氧层。所述第二栅氧层223的材料为氧化硅；所述第二栅氧层223的形成工艺为热氧化工艺或湿法氧化工艺。
所述第二栅氧层223的厚度为3纳米～10纳米。在本实施例中，所述第二栅氧层223的形成工艺为化学氧化工艺；所述化学氧化工艺的步骤包括：采用通入臭氧的水溶液对所述鳍部201暴露出的侧壁和顶部表面进行氧化，在所述鳍部201的侧壁和顶部表面形成第二栅氧层223。其中，在所述通入臭氧的水溶液中，臭氧在水中的浓度为1％～15％。
请参考图16，在所述保护层212a表面形成填充满所述第一沟槽214(如图15所示)的第一栅极结构；在所述第二栅氧层223表面形成填充满所述第二沟槽221(如图15所示)的第二栅极结构。
所述第一栅极结构包括第一栅介质层215、以及位于第一栅介质层215上的第一栅极层216，所述第一栅极层216填充满所述第一沟槽214；所述第二栅极结构包括第二栅介质层224、以及位于第二栅介质层224上的第二栅极层225，所述第二栅极层225填充满所述第二沟槽221。
所述第一栅极结构和第二栅极结构的形成步骤包括：在所述介质层206表面、第一沟槽214的内壁表面和第二沟槽221的内壁表面形成栅介质膜；在形成栅介质膜之后，形成填充满所述第一沟槽214和第二沟槽221的栅极膜；平坦化所述栅极膜和栅介质膜直至暴露出所述介质层206表面为止，在第一沟槽214内形成第一栅介质层215和第一栅极层216，在第二沟槽221内形成第二栅介质层224和第二栅极层225。
所述第一栅介质层215和第二栅介质层224的材料为高k介质材料(介电系数大于3.9)；所述高k介质材料包括氧化铪、氧化锆、氧化铪硅、氧化镧、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝。所述栅介质膜的形成工艺为原子层沉积工艺。
所述第一栅极层216和第二栅极层225的材料包括铜、钨、铝或银；所述栅极膜的形成工艺包括化学气相沉积工艺、物理气相沉积工艺、原子层沉积工艺、电镀工艺或化学镀工艺。平坦化所述栅极膜和栅介质膜工艺为化学机械抛光工艺(CMP)。
在一实施例中，在形成所述栅极膜之前，还包括在所述栅介质膜表面形成功函数膜；在所述功函数膜表面形成栅极膜；在平坦化所述栅极膜之后，平坦化所述功函数膜直至暴露出所述介质层206表面为止，形成功函数层。在第一沟槽214和第二沟槽221内形成的功函数层的材料能够相同或不同。
在本实施例中，在形成所述栅介质膜之后，形成所述栅极膜之前，还包括进行退火工艺。所述退火工艺用于消除所述鳍部201内部和表面内的缺陷或杂质、以及第一栅氧层211a、第二栅氧层223、第一栅介质层215和第二栅介质层224内的缺陷或杂质。而且，所述退火工艺还能够用于激活位于鳍部201内的源区和漏区内的杂质离子。
综上，本实施例中，在外围区的鳍部侧壁和顶部表面形成第一栅氧层，并且在所述第一栅氧层表面形成保护层，而所述伪栅层形成于所述保护层表面。当后续形成介质层并去除所述伪栅层时，所述保护层能够用于保护第一栅氧层免受损伤，避免所述第一栅氧层产生经时击穿效应，从而提高所形成的鳍式晶体管对于短沟道效应的抑制能力，提高驱动电流，降低晶体管的功耗，抑制偏压温度不稳定效应的影响。而且，由于所述保护层的材料为半导体材料，在去除所述保护层时，能够同时刻蚀第二沟槽暴露出的部分厚度的鳍部，从而消除前序工艺对核心区鳍部表面造成的损伤。此外，在去除所述保护层时，还能够使核心区鳍部顶部的顶角成为圆角，表面核心区鳍部顶部的顶角产生尖端放电效应，从而减少后续形成的第二栅极结构与鳍部之间的载流子隧穿现象。因此，所形成的鳍式场效应晶体管的性能改善、可靠性提高。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (19)

1.一种鳍式晶体管的形成方法，其特征在于，包括：
提供衬底，所述衬底包括核心区和外围区，所述核心区和外围区的衬底表面分别具有鳍部；
在所述衬底表面形成隔离层，所述隔离层覆盖所述鳍部的部分侧壁，且所述隔离层表面低于所述鳍部的顶部表面；
在外围区的鳍部侧壁和顶部表面形成第一栅氧层以及位于所述第一栅氧层表面的保护层，所述保护层的材料为半导体材料；
在所述隔离层、鳍部和保护层表面形成分别横跨所述核心区和外围区鳍部的伪栅层，所述伪栅层覆盖在部分所述鳍部的侧壁和顶部上；
在所述隔离层和鳍部表面形成介质层，所述介质层覆盖所述伪栅层的侧壁，且所述介质层暴露出所述伪栅层顶部；
去除所述伪栅层，在所述外围区的介质层内形成第一沟槽，在所述核心区的介质层内形成第二沟槽，所述第一沟槽暴露出所述保护层，所述第二沟槽暴露出鳍部表面；
在去除所述伪栅层之后，去除所述第一沟槽暴露出的保护层，并同时刻蚀第二沟槽暴露出的部分厚度的鳍部，以去除鳍部表面的副产物和损伤；
在去除保护层之后，在所述第二沟槽暴露出的鳍部侧壁和顶部表面形成第二栅氧层；
在去除保护层之后，在所述第一栅氧层表面形成填充满所述第一沟槽的第一栅极结构；
在所述第二栅氧层表面形成填充满所述第二沟槽的第二栅极结构。
2.如权利要求1所述的鳍式晶体管的形成方法，其特征在于，所述第一栅氧层和保护层的形成步骤包括：在所述暴露出的鳍部的侧壁和顶部表面形成第一栅氧膜；在所述第一栅氧膜和隔离层表面形成保护膜；在外围区的保护膜表面形成第一图形化层；以所述第一图形化层为掩膜，刻蚀所述核心区的保护膜和第一栅氧膜，暴露出核心区鳍部的侧壁和顶部表面，形成第一栅氧层和保护层；在刻蚀核心区的保护膜和第一栅氧膜之后，去除所述第一图形化层。
3.如权利要求2所述的鳍式晶体管的形成方法，其特征在于，所述保护膜的形成工艺为原子层沉积工艺。
4.如权利要求1所述的鳍式晶体管的形成方法，其特征在于，所述保护层的材料为非晶硅。
5.如权利要求1所述的鳍式晶体管的形成方法，其特征在于，所述保护层的厚度为2纳米～5纳米。
6.如权利要求1所述的鳍式晶体管的形成方法，其特征在于，还包括：在形成伪栅层之前，在所述隔离层、鳍部和保护层表面形成伪栅介质层；在去除所述伪栅层之后，去除第一沟槽和第二沟槽底部的伪栅介质层。
7.如权利要求6所述的鳍式晶体管的形成方法，其特征在于，所述伪栅介质层的形成工艺为氧化工艺或沉积工艺。
8.如权利要求6所述的鳍式晶体管的形成方法，其特征在于，所述伪栅介质层的材料为氧化硅。
9.如权利要求1所述的鳍式晶体管的形成方法，其特征在于，所述第一栅氧层的形成工艺为原位蒸汽生成工艺。
10.如权利要求1所述的鳍式晶体管的形成方法，其特征在于，所述第一栅氧层的厚度为10埃～35埃。
11.如权利要求1所述的鳍式晶体管的形成方法，其特征在于，所述第二栅氧层的形成工艺为热氧化工艺或湿法氧化工艺。
12.如权利要求1所述的鳍式晶体管的形成方法，其特征在于，去除所述伪栅层的工艺为湿法刻蚀工艺和干法刻蚀工艺中的一种或两种组合。
13.如权利要求1所述的鳍式晶体管的形成方法，其特征在于，所述第一栅极结构包括第一栅介质层、以及位于第一栅介质层上的第一栅极层，所述第一栅极层填充满所述第一沟槽；所述第二栅极结构包括第二栅介质层、以及位于第二栅介质层上的第二栅极层，所述第二栅极层填充满所述第二沟槽。
14.如权利要求13所述的鳍式晶体管的形成方法，其特征在于，所述第一栅极结构和第二栅极结构的形成步骤包括：在所述介质层表面、第一沟槽的内壁表面和第二沟槽的内壁表面形成栅介质膜；在形成栅介质膜之后，形成填充满所述第一沟槽和第二沟槽的栅极膜；平坦化所述栅极膜和栅介质膜直至暴露出所述介质层表面为止，在第一沟槽内形成第一栅介质层和第一栅极层，在第二沟槽内形成第二栅介质层和第二栅极层。
15.如权利要求1所述的鳍式晶体管的形成方法，其特征在于，所述鳍部的顶部表面还具有掩膜层。
16.如权利要求15所述的鳍式晶体管的形成方法，其特征在于，所述衬底和鳍部的形成步骤包括：提供半导体基底；在所述半导体基底的部分表面形成掩膜层，所述掩膜层覆盖需要形成鳍部的对应位置和形状；以所述掩膜层为掩膜，刻蚀所述半导体基底，形成所述衬底和鳍部。
17.如权利要求15所述的鳍式晶体管的形成方法，其特征在于，所述隔离层的形成步骤包括：在所述衬底和鳍部表面形成隔离膜；平坦化所述隔离膜；在平坦化所述隔离膜之后，回刻蚀所述隔离膜直至暴露出部分鳍部侧壁为止。
18.如权利要求17所述的鳍式晶体管的形成方法，其特征在于，在回刻蚀所述隔离膜的同时或之后，去除所述掩膜层。
19.如权利要求1所述的鳍式晶体管的形成方法，其特征在于，在形成所述隔离层之前，在所述衬底和鳍部表面形成衬垫氧化层；在形成所述隔离层之后，去除暴露出的衬垫氧化层。
CN201610079532.8A 2016-02-03 2016-02-03 鳍式晶体管的形成方法 Active CN107039272B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610079532.8A CN107039272B (zh) 2016-02-03 2016-02-03 鳍式晶体管的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610079532.8A CN107039272B (zh) 2016-02-03 2016-02-03 鳍式晶体管的形成方法

Publications (2)

Publication Number Publication Date
CN107039272A CN107039272A (zh) 2017-08-11
CN107039272B true CN107039272B (zh) 2020-02-07

Family

ID=59533019

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610079532.8A Active CN107039272B (zh) 2016-02-03 2016-02-03 鳍式晶体管的形成方法

Country Status (1)

Country Link
CN (1) CN107039272B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109494190B (zh) * 2017-09-11 2020-07-10 中芯国际集成电路制造(上海)有限公司 一种鳍式场效应半导体的形成方法
CN109560136B (zh) * 2017-09-26 2022-08-23 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111384172B (zh) * 2018-12-29 2024-01-26 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN111696866B (zh) * 2019-03-13 2023-09-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111863614B (zh) * 2019-04-30 2023-09-15 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752221A (zh) * 2013-12-31 2015-07-01 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN104979198A (zh) * 2014-04-02 2015-10-14 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN104979201A (zh) * 2014-04-03 2015-10-14 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN105097495A (zh) * 2014-05-09 2015-11-25 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104752221A (zh) * 2013-12-31 2015-07-01 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN104979198A (zh) * 2014-04-02 2015-10-14 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN104979201A (zh) * 2014-04-03 2015-10-14 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN105097495A (zh) * 2014-05-09 2015-11-25 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法

Also Published As

Publication number Publication date
CN107039272A (zh) 2017-08-11

Similar Documents

Publication Publication Date Title
US11024627B2 (en) High-K metal gate transistor structure and fabrication method thereof
CN106847893B (zh) 鳍式场效应晶体管的形成方法
US10177146B2 (en) Semiconductor structure with improved punch-through and fabrication method thereof
TWI495106B (zh) 鰭式場效電晶體及其製造方法
US10490457B2 (en) Fin field-effect transistor and fabrication method thereof
CN107039272B (zh) 鳍式晶体管的形成方法
CN107591362B (zh) 半导体结构及其形成方法
CN106952816B (zh) 鳍式晶体管的形成方法
CN109390235B (zh) 半导体结构及其形成方法
US20210358812A1 (en) Semiconductor integrated circuit
TW201916122A (zh) 半導體元件的製造方法
US10056465B2 (en) Transistor device and fabrication method
CN110164767B (zh) 半导体器件及其形成方法
CN108807377B (zh) 半导体器件及其形成方法
CN109148296B (zh) 半导体结构及其形成方法
CN107785265B (zh) 半导体器件的形成方法
CN109103102B (zh) 半导体结构及其形成方法
CN106952815A (zh) 鳍式晶体管的形成方法
CN109003899B (zh) 半导体结构及其形成方法、鳍式场效应晶体管的形成方法
CN106847696B (zh) 鳍式场效应晶体管的形成方法
CN107706111B (zh) 半导体器件的形成方法
CN107170685B (zh) 鳍式晶体管的形成方法
CN106409765B (zh) 半导体结构及其形成方法
JP4082280B2 (ja) 半導体装置およびその製造方法
CN110021662B (zh) 半导体器件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant