CN105097495A - 半导体结构的形成方法 - Google Patents
半导体结构的形成方法 Download PDFInfo
- Publication number
- CN105097495A CN105097495A CN201410195973.5A CN201410195973A CN105097495A CN 105097495 A CN105097495 A CN 105097495A CN 201410195973 A CN201410195973 A CN 201410195973A CN 105097495 A CN105097495 A CN 105097495A
- Authority
- CN
- China
- Prior art keywords
- fin
- mask layer
- layer
- protective layer
- formation method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
一种半导体结构的形成方法，包括：提供半导体衬底；在所述半导体衬底上形成若干凸起的分立的鳍部；在所述半导体衬底上形成隔离层，所述隔离层的表面低于鳍部的顶部表面并且覆盖鳍部的部分侧壁；在所述鳍部上形成保护层，用于使鳍部与外界隔离，并且所述保护层的材料与隔离层的材料不同；在所述保护层表面形成覆盖部分鳍部的掩膜层，所述保护层在形成掩膜层的过程中保护鳍部表面不受损伤；对未被掩膜层覆盖的鳍部进行离子注入。上述方法在可以在形成掩膜层的过程中保护鳍部，使鳍部表面不受损伤，从而提高最终形成的鳍式场效应晶体管的性能。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体结构的形成方法。
背景技术
随着半导体工艺技术的不断发展，工艺节点逐渐减小，后栅(gate-last)工艺得到了广泛应用，以获得理想的阈值电压，改善器件性能。但是当器件的特征尺寸进一步下降时，即使采用后栅工艺，常规的MOS场效应管的结构也已经无法满足对器件性能的需求，鳍式场效应晶体管(FinFET)作为一种多栅器件得到了广泛的关注。
在形成鳍式场效应晶体管的过程中，根据晶体管的性能要求，需要对鳍部进行离子注入然后再在鳍部上形成栅极结构。所述离子注入包括阈值调整注入、源漏穿通阻挡注入等。在实际工艺中，通常会在衬底上形成若干鳍部，然后对不同的鳍部分别进行离子注入，需要在鳍部上形成掩膜层以定义离子注入的区域，从而保护所述不需要进行离子注入的鳍部。所述掩膜层的形成过程包括：在半导体衬底上形成覆盖鳍部的掩膜材料之后，对所述掩膜材料进行图形化，暴露出需要进行离子注入的鳍部。在进行图形化的过程中，往往会对鳍部的表面造成损伤，使鳍部表面产生较多缺陷。
鳍部表面缺陷增多会导致后续形成的栅极结构与鳍部之间的界面质量变差，影响最终形成的鳍式场效应晶体管的性能。
发明内容
本发明解决的问题是提供一种半导体结构的形成，保护鳍部表面，从而提高栅极结构与鳍部之间的界面质量，进而提高鳍式场效应晶体管的性能。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供半导体衬底；在所述半导体衬底上形成若干凸起的分立的鳍部；在所述半导体衬底上形成隔离层，所述隔离层的表面低于鳍部的顶部表面并且覆盖鳍部的部分侧壁；在所述鳍部上形成保护层，用于使鳍部与外界隔离，并且所述保护层的材料与隔离层的材料不同；在所述保护层表面形成覆盖部分鳍部的掩膜层，所述保护层在形成掩膜层的过程中保护鳍部表面不受损伤；对未被掩膜层覆盖的鳍部进行离子注入。
可选的，在形成所述保护层之前，在所述鳍部表面形成缓冲层，所述缓冲层用于消除保护层的应力
可选的，所述保护层的材料为氮化硅或氮氧化硅。
可选的，采用化学气相沉积工艺或原子层沉积工艺形成所述保护层。
可选的，所述保护层的厚度小于。
可选的，所述缓冲层的材料为氧化硅。
可选的，采用化学气相沉积、原子层沉积或热氧化工艺形成所述缓冲层。
可选的，所述缓冲层的厚度小于。
可选的，所述半导体衬底包括第一区域和第二区域，所述鳍部包括位于第一区域上的第一鳍部和位于第二区域上的第二鳍部。
可选的，在所述保护层表面形成覆盖部分鳍部的掩膜层，对未被掩膜层覆盖的鳍部进行离子注入的方法包括：形成覆盖第二区域的第一掩膜层，暴露出第一区域；以所述第一掩膜层为掩膜，对所述第一区域上的第一鳍部进行离子注入；去除第一掩膜层后，形成覆盖第一区域的第二掩膜层，暴露出第二区域；以所述第二掩膜层为掩膜，对所述第二区域上的第二鳍部进行离子注入；去除第二掩膜层。
可选的，所述第一掩膜层的材料为光刻胶，所述第二掩膜层的材料为光刻胶。
可选的，所述第一掩膜层的形成方法包括：在所述半导体衬底上形成光刻胶层，对所述光刻胶层进行曝光显影，去除位于第一区域上的光刻胶层，形成覆盖第二区域的第一掩膜层。
可选的，所述第二掩膜层的形成方法包括：在所述半导体衬底上形成光刻胶层，对所述光刻胶层进行曝光显影，去除位于第二区域上的光刻胶层，形成覆盖第一区域的第二掩膜层。
可选的，采用湿法刻蚀工艺或灰化工艺去除所述第一掩膜层和第二掩膜层。
可选的，还包括：对所述鳍部进行离子注入之后，对所述鳍部进行退火处理，激活所述鳍部内的掺杂离子。
可选的，还包括：在对所述鳍部进行退火处理之后，去除所述保护层。
可选的，采用湿法刻蚀工艺去除所述保护层。
可选的，所述湿法刻蚀过程中，保护层与隔离层之间的刻蚀选择比大于30。
可选的，所述湿法刻蚀工艺采用的刻蚀溶液为磷酸溶液，磷酸的浓度为70％～85％，温度为150℃～200℃。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案，在半导体衬底上形成若干鳍部后，在所述半导体衬底上形成隔离层，所述隔离层的表面低于鳍部的表面并且覆盖鳍部的部分侧壁；然后在所述鳍部表面形成保护层，所述保护层使鳍部表面与外界隔离，并且所述保护层的材料与所述隔离层的材料不同。在所述保护层表面形成覆盖部分鳍部的掩膜层，所述鳍部表面的保护层在形成所述掩膜层的过程中，保护所述鳍部的表面不受损伤，从而避免鳍部表面在形成掩膜层的掩膜层的过程中产生缺陷而影响最终形成的鳍式场效应晶体管的性能。并且，所述保护层的材料与隔离层材料不同，在后续去除保护层的过程中，可以避免对隔离层造成损伤。
进一步，在形成所述保护层之前，在鳍部表面形成缓冲层，所述缓冲层可以消除保护层的应力，避免保护层与鳍部直接接触而导致鳍部表面的晶格发生变化，从而进一步避免鳍部表面产生缺陷。
进一步，所述缓冲层和保护层的厚度小于，避免所述缓冲层和保护层的厚度过大而阻挡离子注入过程中的掺杂离子进入所述鳍部内，影响离子注入的效果。
进一步的，所述掩膜层的材料为光刻胶，可以采用灰化工艺去除所述掩膜层。所述保护层在去除所述掩膜层的过程中，阻挡灰化工艺中的氧等离子体与鳍部表面发生反应，从而可以避免鳍部表面被氧化而影响后续形成的鳍式场效应晶体管的性能。
附图说明
图1至图9是本发明的实施例的半导体结构的形成过程的结构示意图。
具体实施方式
如背景技术中所述，在形成离子注入的掩膜层的过程中，会对鳍部表面造成损伤，影响最终形成的鳍式场效应晶体管的性能。
本实施例中，在鳍部表面形成保护层之后，再进行掩膜层，使鳍部的表面与外界隔离，从而在形成所述掩膜层的过程中不会受到损伤，并且所述保护层的材料与隔离层的材料不同，在去除所述保护层的过程中不会损伤到隔离层，从而可以避免影响隔离层的隔离效果。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
请参考图1，提供半导体衬底100，在所述半导体衬底100上形成若干凸起的分立的鳍部。
本实施例中，所述半导体衬底100包括第一区域I和第二区域II，所述鳍部包括：在第一区域I上形成的若干第一鳍部101、在第二区域II上形成的若干第二鳍部102。
在本发明的其他实施例中，所述鳍部的数量可以根据实际电路需求而设定，可以为一个或多个。
所述半导体衬底100的材料包括硅、锗、锗化硅、砷化镓等半导体材料，所述半导体衬底100可以是体材料也可以是复合结构如绝缘体上硅。本领域的技术人员可以根据半导体衬底100上形成的半导体器件选择所述半导体衬底100的类型，因此所述半导体衬底100的类型不应限制本发明的保护范围。
所述第一区域I用于形成N型鳍式场效应晶体管，所述第二区域II用于形成P型鳍式场效应晶体管。
本实施例中，通过刻蚀半导体衬底100形成所述第一鳍部101和第二鳍部102。在本发明的其他实施例中，还可以在所述半导体衬底100上形成外延层之后，刻蚀所述外延层以形成所述第一鳍部101和第二鳍部102。所述第一鳍部101和第二鳍部102高度相同。
请参考图2，在所述半导体衬底100上形成隔离层200，所述隔离层200的表面低于第一鳍部101和第二鳍部102的顶部表面，并且覆盖所述第一鳍部101和第二鳍部102的部分侧壁。
所述隔离层200的材料可以是氧化硅、氮化硅、碳氧化硅等绝缘介质材料，所述隔离层200作为相邻鳍部之间的隔离结构，以及后续形成的第一栅极结构、第二栅极结构与半导体衬底100之间的隔离结构。
形成所述隔离层200的方法包括：采用化学气相沉积工艺或旋涂工艺，在所述半导体衬底100表面形成隔离介质材料，所述隔离介质材料覆盖第一鳍部101和第二鳍部102；对所述隔离介质材料进行平坦化，形成隔离材料层，所述隔离材料层的表面与第一鳍部101和第二鳍部102的顶面齐平；回刻蚀所述隔离材料层，形成隔离层200，使所述隔离层200的表面低于第一鳍部101和第二鳍部102的顶面，暴露出第一鳍部101以及第二鳍部102的顶面和部分侧壁。
请参考图3，在所述第一鳍部101和第二鳍部102表面形成缓冲层301。
所述缓冲层301与第一鳍部101、第二鳍部102的表面具有较高的粘附性，使得所述缓冲层301与第一鳍部101、第二鳍部102的表面之间具有较高的界面质量。本实施例中，所述缓冲层301的材料为氧化硅。可以采用化学气相沉积、原子层沉积或热氧化工艺形成所述缓冲层301。所述缓冲层301可以消除后续在缓冲层301表面形成的保护层的应力。
本实施例中，采用原子层沉积工艺形成所述缓冲层。具体的所述原子层沉积工艺采用硅源气体和氧源气体反应形成氧化硅，所述硅源气体包括硅烷、烷基硅烷、氨基硅烷、烷基氨基硅烷、硅烷醇或烷氧基硅烷等含硅气体，所述氧源气体包括氧气(O2)、水蒸气(H2O)、臭氧(O3)、过氧化氢(H2O2)、一氧化二氮(NO2)或一氧化氮(NO)等含氧气体，其中硅源气体的流速为50sccm～200sccm，氧源气体的流速为50sccm～200sccm，反应温度为150℃～500℃。
采用原子层沉积工艺形成所述缓冲层301可以较为准确的控制所述缓冲层301的厚度，并且形成厚度较小的缓冲301。本实施例中，所述缓冲层301位于第一鳍部101和第二鳍部102表面，还覆盖隔离层200的表面。
所述缓冲层301的厚度小于，所述缓冲层301的厚度较小，可以避免对后续的等离子体注入产生较大的阻挡作用，还可以避免在去除所述缓冲层301的过程中对隔离层200造成较大的损伤，影响所述隔离层200的隔离效果。
本实施例中，在所述第一鳍部101和第二鳍部102表面形成所述缓冲层301之后，后续再在所述缓冲层301表面形成保护层，所述缓冲层301可以消除所述保护层的应力，避免保护层和第一鳍部101、第二鳍部102表面直接接触而导致第一鳍部101和第二鳍部102的晶格发生变化。
请参考图4，在所述第一鳍部101和第二鳍部102表面的缓冲层301上形成保护层302，用于使第一鳍部101和第二鳍部102与外界隔离，并且所述保护层302的材料与隔离层200的材料不同。
所述保护层302选择致密度较高的材料，能够在第一鳍部101、第二鳍部102与外界形成较好的隔离效果。避免后续在第一鳍部101和第二鳍部102上形成掩膜层的过程对第一鳍部101和第二鳍部102避免造成损伤。由于缓冲层301的厚度较小且致密度较低，对第一鳍部101和第二鳍部102表面的保护作用有限，而所述保护层302的致密度较高，能够起到较强的隔离和保护作用。
所述保护层302的材料为氮化硅或氮氧化硅等与隔离层200材料不同的介质材料，后续在去除所述隔离层200的过程中，所述保护层302与隔离层200之间具有较高的刻蚀选择比，从而不会对隔离层200造成影响。与氧化硅相比，氮化硅或氮氧化硅材料的致密度较高，在同等厚度的情况下，氮化硅层或氮氧化硅层的隔离保护作用大于氧化硅层的隔离保护作用，本实施例中，所述保护层302的材料为氮化硅。
可以采用化学气相沉积工艺或原子层沉积工艺形成所述保护层302，本实施例中，采用原子层沉积工艺形成所述保护层302。具体的，所述原子层沉积工艺采用硅源气体和氮源气体反应形成所述保护层302，所述硅源气体可以是SiH4或SiH2Cl2，氮源气体为NH3，所述硅源气体的流量为50sccm～200sccm，所述氮源气体的流量为50sccm～200sccm，所述原子层沉积的反应温度为500℃～800℃。
所述保护层302的厚度小于既能对所述第一鳍部101和第二鳍部102起到足够的保护作用，又能避免对后续离子注入过程中的注入离子产生较大的阻挡作用而导致注入离子无法进入第一鳍部101和第二鳍部102内。
采用原子层沉积工艺形成所述保护层302，可以形成沉积质量较高的保护层302，并且，对保护层302的厚度控制较为准确，能够形成厚度较小的保护层302。
请参考图5，形成覆盖第二区域II的第一掩膜层401，暴露出第一区域I，以所述第一掩膜层401为掩膜，对所述第一区域I上的第一鳍部101(请参考图4)进行离子注入，形成离子注入后的第一鳍部101a。
本实施例中，所述第一掩膜层401的材料为光刻胶。形成所述第一掩膜层401的方法包括：在所述半导体衬底100上形成光刻胶层，对所述光刻胶层进行曝光显影，去除位于第一区域I上的光刻胶层，形成覆盖第二区域II的第一掩膜层401。
由于对光刻胶层进行曝光显影过程中采用的显影液中存在碱性成分，容易对第一鳍部101的表面造成腐蚀。本实施例中，在对光刻胶层进行曝光显影形成第一掩膜层401的过程中，所述保护层302可以隔离所述显影液和第一鳍部101的表面，避免所述第一鳍部101的表面受到显影液的腐蚀。
在本发明的其他实施例中，也可以采用其他的掩膜材料形成所述第一掩膜层401。在本发明的其他实施例中，也可以在半导体衬底上形成掩膜材料层之后，采用刻蚀工艺对掩膜材料层进行图形化，形成所述第一掩膜层，在采用刻蚀工艺对掩膜材料层进行图形化的过程中，所述保护层302可以作为刻蚀停止层，避免刻蚀离子对第一鳍部101的表面造成损伤。
在形成所述第一掩膜层401之后，对第一区域I上的第一鳍部101进行离子注入。可以根据实际电路对于该第一区域I上的第一鳍部101进行合适的离子注入工艺，所述离子注入可以是阱掺杂注入、阈值调整注入或源漏极穿通阻挡注入。所述注入离子可以是N型离子，例如P、As或Sb；所述注入离子还可以是P型离子，例如B、Ga或In。
本实施例中，由于所述第一区域I和第二区域II上要形成不同类型的鳍式场效应晶体管，所以需要分别对所述第一鳍部101和第二鳍部102进行离子注入。
本实施例中，对所述第一鳍部101进行阱掺杂离子注入。由于第一区域I上待形成的鳍式场效应晶体管为N型鳍式场效应晶体管。所以对所述第一鳍部101所进行的阱掺杂注入离子为P型掺杂离子，以在所述第一鳍部101内形成P阱。所述P型掺杂离子为B离子。
在本发明的其他实施例中，在形成所述P阱之后，还可以再对所述第一鳍部101进行阈值调整离子注入，以调整所述第一区域I上形成的N型鳍式场效应晶体管的阈值电压。
在本发明的其他实施例中，还可以对所述第一鳍部101进行源漏极穿通阻挡注入，提高待形成的N型鳍式场效应晶体管的源极和漏极之间的穿通电压。
由于所述保护层302和缓冲层301的存在，对注入离子存在一定的阻挡作用。在本发明的其他实施例中，在进行所述离子注入的过程中，与现有技术相比，可以适当提高所述注入离子的能量，避免由于保护层302的存在而对离子注入的深度等参数造成影响。
请参考图6，去除所述第一掩膜层401(请参考图5)。
在形成离子注入后的第一鳍部101a之后，去除所述第一掩膜层401，暴露出第二区域II。
可以采用湿法刻蚀工艺或灰化工艺去除所述第一掩膜层401。本实施例中，所述第一掩膜层401的材料为光刻胶，采用灰化工艺去除所述第一掩膜层。所述灰化工艺的反应气体为O2，将所述氧气等离子体化，并利用所述氧气等离子体与第一掩膜层401发生反应，形成挥发性的一氧化碳、二氧化碳、水等主要生成物，从而去除所述第一掩膜层401。在其他实施例中，所述灰化工艺的反应气体还可以包括N2或H2等，所述N2或H2有利于提高去除所述第一掩膜层401的能力。
在去除所述第一掩膜层401的过程中，如果没有所述保护层302和缓冲层301的存在，所述灰化工艺中的氧等离子体容易扩散至第一鳍部101a和第二鳍部102表面，使第一鳍部101a和第二鳍部102表面部分厚度的半导体材料发生氧化，导致第一鳍部101a和第二鳍部102的尺寸发生变化，从而影响最终形成的鳍式场效应晶体管的性能。而本实施例中，由于所述保护层302具有较高的致密性，能够阻挡氧等离子体扩散至第一鳍部101a和第二鳍部102的表面，从而确保所述第一鳍部101a和第二鳍部102不被氧化。
在本发明的其他实施例中，也可以采用湿法刻蚀工艺去除所述第一掩膜层401。所述保护层302可以隔离所述湿法刻蚀的溶液与第一鳍部101a、第二鳍部102，避免所述第一鳍部101a和第二鳍部102受到腐蚀。
在本发明的其他实施例中，在去除所述第一掩膜层401之后，可以对所述第一鳍部101a进行退火处理，激活所述第一鳍部101a内的掺杂离子。本实施例中，在对第二鳍部102进行离子注入之后，同时对所述第一鳍部101a和第二鳍部102进行退火处理，同时激活所述第一鳍部101a和第二鳍部102内的掺杂离子，以减少热预算。
请参考图7，形成覆盖第一区域I的第二掩膜层402，暴露出第二区域II，以所述第二掩膜层402为掩膜，对所述第二区域II上的第二鳍部102(请参考图6)进行离子注入，形成离子注入后的第二鳍部102a。
在去除所述第一掩膜层401(请参考图5)之后，形成覆盖第一区域I的第二掩膜层402，作为对第二鳍部102进行离子注入的掩膜层。
所述第二掩膜层402的材料与第一掩膜层401的材料相同，为光刻胶。形成所述第二掩膜层402的方法包括：在所述半导体衬底100上形成光刻胶层，对所述光刻胶层进行曝光显影，去除位于第二区域II上的光刻胶层，形成覆盖第一区域I的第二掩膜层402。
在对光刻胶层进行曝光显影形成第二掩膜层402的过程中，所述保护层302可以隔离所述显影液和第一鳍部101的表面，避免所述第一鳍部101的表面受到显影液的腐蚀。
在本发明的其他实施例中，也可以采用其他的掩膜材料形成所述第一掩膜层401。在本发明的其他实施例中，也可以在半导体衬底上形成掩膜材料层之后，采用刻蚀工艺对掩膜材料层进行图形化，形成所述第二掩膜层，在采用刻蚀工艺对掩膜材料层进行图形化的过程中，所述保护层302可以作为刻蚀停止层，避免刻蚀离子对第二鳍部102的表面造成损伤。
在形成所述第二掩膜层402之后，对所述第二鳍部102进行离子注入，可以根据实际电路对于该第二区域II上的第二鳍部102进行合适的离子注入工艺。所述注入离子可以是N型离子，例如P、As或Sb；所述注入离子还可以是P型离子，例如B、Ga或In。
本实施例中，对所述第二鳍部102进行阱掺杂离子注入。由于第二区域II上待形成的鳍式场效应晶体管为P型鳍式场效应晶体管。所以对所述第二鳍部102所进行的阱掺杂注入离子为N型掺杂离子，以在所述第二鳍部102内形成N阱。所述N型掺杂离子为P离子。
在本发明的其他实施例中，在形成所述N阱之后，还可以再对所述第一鳍部101进行阈值调整离子注入以调整所述第二区域I上形成的P型鳍式场效应晶体管的阈值电压，或进行源漏极穿通阻挡注入，提高待形成的P型鳍式场效应晶体管的源极和漏极之间的穿通电压。
请参考图8，去除所述第二掩膜层402(请参考图7)。
可以采用湿法刻蚀工艺或灰化工艺去除所述第二掩膜层402。本实施例中，所述第二掩膜层402的材料为光刻胶，采用灰化工艺去除所述第二掩膜层。所述灰化工艺的反应气体为O2，将所述氧气等离子体化，并利用所述氧气等离子体与第二掩膜层402发生反应，形成挥发性的一氧化碳、二氧化碳、水等主要生成物，从而去除所述第二掩膜层402。在其他实施例中，所述灰化工艺的反应气体还可以包括N2或H2等，所述N2或H2有利于提高去除所述第二掩膜层402的能力。
在去除所述第二掩膜层402的过程中，所述保护层302使第二鳍部102a和第一鳍部101a与灰化工艺中的氧等离子体隔离，从而可以避免所述第二鳍部102a和第一鳍部101a表面被氧化而影响最终形成的鳍式场效应晶体管的性能。
在本发明的其他实施例中，也可以采用湿法刻蚀工艺去除所述第二掩膜层402。所述保护层302可以隔离所述湿法刻蚀的溶液与第一鳍部101a、第二鳍部102a，避免所述第一鳍部101a和第二鳍部102a受到腐蚀。
去除所述第二掩膜层402之后，对第一鳍部101a和第二鳍部102a进行退火处理，以激活所述第一鳍部101a和第二鳍部102a内的掺杂离子。所述退火温度可以是500℃～800℃，所述保护层302可以在退火过程中，保护第一鳍部101a和第二鳍部102a的表面不与外界的气体发生反应。
请参考图9，去除所述保护层302(请参考图8)。
在对所述第一鳍部101a和第二鳍部102a进行退火之后，去除所述保护层302。
采用湿法刻蚀工艺去除所述保护层302。所述湿法刻蚀过程中，保护层302与隔离层200之间的刻蚀选择比大于30，所述湿法刻蚀工艺对隔离层200的刻蚀速率远小于对保护层302的刻蚀速率，从而在去除所述保护层302的过程中，可以避免对隔离层200造成损伤。
本实施例中，所述保护层302的材料为氮化硅，所以所述湿法刻蚀工艺采用的刻蚀溶液可以为磷酸溶液，所述磷酸溶液中的磷酸浓度为70％～85％，刻蚀溶液温度为150℃～200℃。
本实施例中，在隔离层200与保护层302之间形成有缓冲层301，可以作为去除所述保护层302的刻蚀停止层，进一步保护所述隔离层200不受损伤。
在本发明的其他实施例中，可以在去除所述保护层302之后，采用湿法刻蚀工艺去除所述缓冲层301。在本发明的其他实施例中，由于后续在第一鳍部和第二鳍部上形成栅极结构之前，需要对所述半导体衬底100进行清洗，以去除所述半导体衬底100上的杂质颗粒等，确保后续形成的栅极结构的质量。由于所述缓冲层301的厚度较小，而所述清洗液一般为酸性溶液，在进行清洗的过程中，可以被所述清洗液去除，从而不必要对所述缓冲层301进行额外的刻蚀工艺，可以节约工艺步骤。
后续可以在所述第一鳍部101a上形成第一栅极结构，在第二鳍部102a上形成第二栅极结构，以及在所述第一栅极结构两侧的第一鳍部101a内形成第一源漏极，在第二栅极结构两侧的第二鳍部102a内形成第二源漏极，从而分别在第一区域I和第二区域II上形成鳍式场效应晶体管。
综上所述，本发明的实施例中，在鳍部表面形成保护层，所述保护层使鳍部表面与外界隔离，在形成掩膜层及去除掩膜层的过程中保护所述鳍部表面不受损伤。且，所述保护层的材料与隔离层材料不同，在后续去除保护层的过程中，可以避免对隔离层造成损伤。
并且，在形成所述保护层之前，在鳍部表面形成缓冲层，所述缓冲层可以消除保护层的应力，避免保护层与鳍部直接接触而导致鳍部表面的晶格发生变化，从而进一步避免鳍部表面产生缺陷。
并且，所述缓冲层和保护层的厚度小于，避免所述缓冲层和保护层的厚度过大而阻挡离子注入过程中的掺杂离子进入所述鳍部内，影响离子注入的效果。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (19)
1.一种半导体结构的形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底上形成若干凸起的分立的鳍部；
在所述半导体衬底上形成隔离层，所述隔离层的表面低于鳍部的顶部表面并且覆盖鳍部的部分侧壁；
在所述鳍部上形成保护层，用于使鳍部与外界隔离，并且所述保护层的材料与隔离层的材料不同；
在所述保护层表面形成覆盖部分鳍部的掩膜层，所述保护层在形成掩膜层的过程中保护鳍部表面不受损伤；
对未被掩膜层覆盖的鳍部进行离子注入。
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，在形成所述保护层之前，在所述鳍部表面形成缓冲层，所述缓冲层用于消除保护层的应力。
3.根据权利要求1或2所述的半导体结构的形成方法，其特征在于，所述保护层的材料为氮化硅或氮氧化硅。
4.根据权利要求3所述的半导体结构的形成方法，其特征在于，采用化学气相沉积工艺或原子层沉积工艺形成所述保护层。
5.根据权利要求4所述的半导体结构的形成方法，其特征在于，所述保护层的厚度小于
6.根据权利要求2所述的半导体结构的形成方法，其特征在于，所述缓冲层的材料为氧化硅。
7.根据权利要求6所述的半导体结构的形成方法，其特征在于，采用化学气相沉积、原子层沉积或热氧化工艺形成所述缓冲层。
8.根据权利要求7所述的半导体结构的形成方法，其特征在于，所述缓冲层的厚度小于
9.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述半导体衬底包括第一区域和第二区域，所述鳍部包括位于第一区域上的第一鳍部和位于第二区域上的第二鳍部。
10.根据权利要求9所述的半导体结构的形成方法，其特征在于，在所述保护层表面形成覆盖部分鳍部的掩膜层，对未被掩膜层覆盖的鳍部进行离子注入的方法包括：形成覆盖第二区域的第一掩膜层，暴露出第一区域；以所述第一掩膜层为掩膜，对所述第一区域上的第一鳍部进行离子注入；去除第一掩膜层后，形成覆盖第一区域的第二掩膜层，暴露出第二区域；以所述第二掩膜层为掩膜，对所述第二区域上的第二鳍部进行离子注入；去除第二掩膜层。
11.根据权利要求10所述的半导体结构的形成方法，其特征在于，所述第一掩膜层的材料为光刻胶，所述第二掩膜层的材料为光刻胶。
12.根据权利要求11所述的半导体结构的形成方法，其特征在于，所述第一掩膜层的形成方法包括：在所述半导体衬底上形成光刻胶层，对所述光刻胶层进行曝光显影，去除位于第一区域上的光刻胶层，形成覆盖第二区域的第一掩膜层。
13.根据权利要求11所述的半导体结构的形成方法，其特征在于，所述第二掩膜层的形成方法包括：在所述半导体衬底上形成光刻胶层，对所述光刻胶层进行曝光显影，去除位于第二区域上的光刻胶层，形成覆盖第一区域的第二掩膜层。
14.根据权利要求11所述的半导体结构的形成方法，其特征在于，采用湿法刻蚀工艺或灰化工艺去除所述第一掩膜层和第二掩膜层。
15.根据权利要求10所述的半导体结构的形成方法，其特征在于，还包括：对所述鳍部进行离子注入之后，对所述鳍部进行退火处理，激活所述鳍部内的掺杂离子。
16.根据权利要求15所述的半导体结构的形成方法，其特征在于，还包括：在对所述鳍部进行退火处理之后，去除所述保护层。
17.根据权利要求16所述的半导体结构的形成方法，其特征在于，采用湿法刻蚀工艺去除所述保护层。
18.根据权利要求17所述的半导体结构的形成方法，其特征在于，所述湿法刻蚀过程中，保护层与隔离层之间的刻蚀选择比大于30。
19.根据权利要求18所述的半导体结构的形成方法，其特征在于，所述湿法刻蚀工艺采用的刻蚀溶液为磷酸溶液，磷酸的浓度为70％～85％，温度为150℃～200℃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410195973.5A CN105097495A (zh) | 2014-05-09 | 2014-05-09 | 半导体结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410195973.5A CN105097495A (zh) | 2014-05-09 | 2014-05-09 | 半导体结构的形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105097495A true CN105097495A (zh) | 2015-11-25 |
Family
ID=54577656
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410195973.5A Pending CN105097495A (zh) | 2014-05-09 | 2014-05-09 | 半导体结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105097495A (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017113266A1 (zh) * | 2015-12-31 | 2017-07-06 | 上海凯世通半导体有限公司 | FinFET的掺杂方法 |
| CN107039272A (zh) * | 2016-02-03 | 2017-08-11 | 中芯国际集成电路制造(上海)有限公司 | 鳍式晶体管的形成方法 |
| CN108206215A (zh) * | 2016-12-19 | 2018-06-26 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN112447729A (zh) * | 2019-09-04 | 2021-03-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| CN113782440A (zh) * | 2021-08-31 | 2021-12-10 | 上海华力集成电路制造有限公司 | FinFET的阈值电压调节方法 |
| US20220310395A1 (en) * | 2019-12-30 | 2022-09-29 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and method of manufacturing the same |
| CN116110920A (zh) * | 2023-02-20 | 2023-05-12 | 湖北江城芯片中试服务有限公司 | 半导体结构的制造方法及半导体结构 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102074506A (zh) * | 2009-11-19 | 2011-05-25 | 台湾积体电路制造股份有限公司 | 鳍式场效应晶体管元件的制作方法 |
| US20130052813A1 (en) * | 2011-08-30 | 2013-02-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and structure for advanced semiconductor channel substrate materials |
| CN103715142A (zh) * | 2012-09-29 | 2014-04-09 | 中芯国际集成电路制造(上海)有限公司 | 形成不同高度的多个鳍部的方法 |
-
2014
- 2014-05-09 CN CN201410195973.5A patent/CN105097495A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102074506A (zh) * | 2009-11-19 | 2011-05-25 | 台湾积体电路制造股份有限公司 | 鳍式场效应晶体管元件的制作方法 |
| US20130052813A1 (en) * | 2011-08-30 | 2013-02-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and structure for advanced semiconductor channel substrate materials |
| CN103715142A (zh) * | 2012-09-29 | 2014-04-09 | 中芯国际集成电路制造(上海)有限公司 | 形成不同高度的多个鳍部的方法 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2017113266A1 (zh) * | 2015-12-31 | 2017-07-06 | 上海凯世通半导体有限公司 | FinFET的掺杂方法 |
| CN108431928A (zh) * | 2015-12-31 | 2018-08-21 | 上海凯世通半导体股份有限公司 | FinFET的掺杂方法 |
| CN107039272A (zh) * | 2016-02-03 | 2017-08-11 | 中芯国际集成电路制造(上海)有限公司 | 鳍式晶体管的形成方法 |
| CN107039272B (zh) * | 2016-02-03 | 2020-02-07 | 中芯国际集成电路制造(上海)有限公司 | 鳍式晶体管的形成方法 |
| CN108206215A (zh) * | 2016-12-19 | 2018-06-26 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN108206215B (zh) * | 2016-12-19 | 2021-02-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN112447729A (zh) * | 2019-09-04 | 2021-03-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
| US20220310395A1 (en) * | 2019-12-30 | 2022-09-29 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and method of manufacturing the same |
| US11862467B2 (en) * | 2019-12-30 | 2024-01-02 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor structure and method of manufacturing the same |
| CN113782440A (zh) * | 2021-08-31 | 2021-12-10 | 上海华力集成电路制造有限公司 | FinFET的阈值电压调节方法 |
| CN116110920A (zh) * | 2023-02-20 | 2023-05-12 | 湖北江城芯片中试服务有限公司 | 半导体结构的制造方法及半导体结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105097495A (zh) | 半导体结构的形成方法 | |
| KR100994857B1 (ko) | 트랜지스터, 트랜지스터 제조 방법 및 반도체 장치 | |
| KR100844933B1 (ko) | 반도체 소자의 트랜지스터 및 그 제조 방법 | |
| US9093531B2 (en) | Fin structure of semiconductor device | |
| CN105470132A (zh) | 鳍式场效应管的形成方法 | |
| CN104124273A (zh) | 具有应变缓冲层的mos器件及其形成方法 | |
| CN104979198A (zh) | 鳍式场效应晶体管的形成方法 | |
| CN105225951A (zh) | 鳍式场效应晶体管的形成方法 | |
| CN104733312A (zh) | 鳍式场效应晶体管的形成方法 | |
| CN105097533A (zh) | 半导体结构的形成方法 | |
| CN104701171A (zh) | 鳍式场效应晶体管及其形成方法 | |
| CN105448679A (zh) | 半导体器件的形成方法 | |
| CN104425377A (zh) | Cmos晶体管的形成方法 | |
| CN105448730A (zh) | 半导体结构及其形成方法 | |
| CN109872953B (zh) | 半导体器件及其形成方法 | |
| CN105226022A (zh) | 半导体结构的形成方法 | |
| CN102097308A (zh) | 一种侧墙回刻方法 | |
| CN104465486B (zh) | 半导体器件的形成方法 | |
| CN105719972A (zh) | 半导体结构的形成方法 | |
| CN105097518A (zh) | 鳍式场效应管的形成方法 | |
| CN105826194A (zh) | 半导体器件及其形成方法 | |
| CN104183491B (zh) | 晶体管的形成方法 | |
| CN106206305A (zh) | 半导体结构的形成方法 | |
| CN105336616A (zh) | 半导体结构的形成方法 | |
| CN105719971B (zh) | 半导体器件的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20151125 |