CN104733312A - 鳍式场效应晶体管的形成方法 - Google Patents

鳍式场效应晶体管的形成方法 Download PDF

Info

Publication number
CN104733312A
CN104733312A CN201310698747.4A CN201310698747A CN104733312A CN 104733312 A CN104733312 A CN 104733312A CN 201310698747 A CN201310698747 A CN 201310698747A CN 104733312 A CN104733312 A CN 104733312A
Authority
CN
China
Prior art keywords
fin
layer
semiconductor layer
field effect
formula field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310698747.4A
Other languages
English (en)
Other versions
CN104733312B (zh
Inventor
三重野文健
居建华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201310698747.4A priority Critical patent/CN104733312B/zh
Priority to US14/574,639 priority patent/US9362286B2/en
Publication of CN104733312A publication Critical patent/CN104733312A/zh
Priority to US15/147,154 priority patent/US9853030B2/en
Application granted granted Critical
Publication of CN104733312B publication Critical patent/CN104733312B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H01L21/845—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body including field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1211—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with field-effect transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)

Abstract

一种鳍式场效应晶体管的形成方法，所述形成方法包括：提供半导体衬底，所述半导体衬底具有NMOS区域和PMOS区域，PMOS区域上形成有第一鳍部，NMOS区域上形成有第二鳍部；在半导体衬底上形成第一介质层，所述第一介质层的表面低于第一鳍部和第二鳍部的顶部表面；在第一介质层表面形成横跨所述第一鳍部和第二鳍部的栅极结构；去除位于栅极结构两侧的第一鳍部，在PMOS区域上形成第一凹槽；在所述第一凹槽内沉积第一半导体层，使第一半导体层的表面高于第一介质层表面；采用流动性化学气相沉积工艺在所述第一介质层上形成第二介质层；去除第二鳍部顶部的部分第二介质层，暴露出第二鳍部的表面；在第二鳍部表面形成第二半导体层。

Description

鳍式场效应晶体管的形成方法
技术领域
本发明涉及半导体技术领域，特别涉及一种鳍式场效应晶体管的形成方法。
背景技术
随着半导体工艺技术的不断发展，工艺节点逐渐减小，后栅（gate-last）工艺得到了广泛应用，以获得理想的阈值电压，改善器件性能。但是当器件的特征尺寸进一步下降时，即使采用后栅工艺，常规的MOS场效应管的结构也已经无法满足对器件性能的需求，鳍式场效应晶体管（Fin FET）作为一种多栅器件得到了广泛的关注。
鳍式场效应晶体管是一种常见的多栅器件，图1示出了现有技术的一种鳍式场效应晶体管的立体结构示意图。
如图1所示，包括：半导体衬底10，所述半导体衬底10上形成有凸出的鳍部11，鳍部11一般是通过对半导体衬底10刻蚀后得到的；介质层12，覆盖所述半导体衬底10的表面以及鳍部11的侧壁的一部分；栅极结构13，横跨在所述鳍部11上，覆盖所述鳍部11的部分顶部和侧壁，栅极结构13包括栅介质层（图中未示出）和位于栅介质层上的栅电极（图中未示出）。对于鳍式场效应晶体管，鳍部11的顶部以及两侧的侧壁与栅极结构13相接触的部分都成为沟道区，即具有多个栅，有利于增大驱动电流，改善器件性能。
所述鳍式场效应晶体管的性能有待进一步的提高。
发明内容
本发明解决的问题是提供一种鳍式场效应晶体管的形成方法，提高鳍式场效应晶体管的性能。
为解决上述问题，本发明提供一种鳍式场效应晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底具有NMOS区域和PMOS区域，所述PMOS区域上形成有第一鳍部，所述NMOS区域上形成有第二鳍部；在所述半导体衬底上形成第一介质层，所述第一介质层的表面低于第一鳍部和第二鳍部的顶部表面；在所述第一介质层表面形成横跨所述第一鳍部和第二鳍部的栅极结构；去除位于所述栅极结构两侧的第一鳍部，在PMOS区域上形成第一凹槽；在所述第一凹槽内沉积第一半导体层，并且使所述第一半导体层的表面高于第一介质层的表面；采用流动性化学气相沉积工艺在所述第一介质层上形成第二介质层，所述第二介质层覆盖第二鳍部和第一半导体层的表面，并填充满所述相邻第一半导体层之间的空隙；去除第二鳍部顶部的部分第二介质层，暴露出第二鳍部的表面；在所述第二鳍部表面形成第二半导体层。
可选的，形成所述第二介质层的方法包括：在所述第一介质层上形成流动性介质材料层，所述流动性介质材料层覆盖第二鳍部和第一半导体层的表面，并填充满所述相邻第一半导体层之间的空隙；对所述流动性介质材料层进行退火处理，形成第二介质层。
可选的，采用旋涂工艺形成所述流动性介质材料层。
可选的，所述流动性介质材料层的材料至少包括硅烷、二硅烷、甲基硅烷、二甲基硅烷、三甲基硅烷、四甲基硅烷、正硅酸乙酯、三乙氧基硅烷、八甲基环四硅氧烷、四甲基二硅氧烷、四甲基环四硅氧烷、三甲硅烷基胺、二甲硅烷基胺中的一种。
可选的，所述退火处理在O2、O3、NO、H2O蒸气、N2、He、Ar中的一种或多种气体下进行，所述气体内至少具有一种含有O的气体。
可选的，所述退火处理的温度为200℃～1200℃。
可选的，所述第二介质层的材料为氧化硅。
可选的，采用选择性外延工艺形成所述第一半导体层，所述第一半导体层具有压应力。
可选的，所述第一半导体层的材料为锗化硅。
可选的，位于所述第一介质层上方的第一半导体层的形状为正八面体形。
可选的，采用选择性外延工艺形成所述第二半导体层，所述第二半导体层具有张应力。
可选的，所述第二半导体层的材料为硅或碳化硅。
可选的，所述第二半导体层的形状为正八面体形。
可选的，还包括在所述栅极结构表面以及第一鳍部和第二鳍部表面形成刻蚀阻挡层。
可选的，去除所述栅极结构两侧的第一鳍部形成第一凹槽的方法包括：在NMOS区域上形成第一掩膜层；以所述第一掩膜层为掩膜，去除位于PMOS区域上刻蚀阻挡层；去除所述第一掩膜层后，采用湿法刻蚀工艺，去除所述第一鳍部，在PMOS区域上形成第一凹槽。
可选的，暴露出所述第二鳍部的顶部表面的方法包括：在所述PMOS区域上形成第二掩膜层；以所述第二掩膜层为掩膜，去除第二鳍部顶部的部分第二介质层，暴露出所述第二鳍部的顶部表面。
可选的，在形成所述第一半导体层的过程中，对所述第一半导体层进行第一原位掺杂，所述第一原位掺杂的掺杂离子为P型离子。
可选的，在形成所述第二半导体层的过程中，对所述第二半导体层进行第二原位掺杂，所述第二原位掺杂的掺杂离子为N型离子。
可选的，形成所述第一掩膜层之前，对所述栅极结构两侧的第二鳍部内进行轻掺杂离子注入和重掺杂离子注入，所述轻掺杂离子注入和重掺杂离子注入的掺杂离子为N型离子。
可选的，所述第一半导体层和第二半导体层的顶部距离半导体衬底表面的距离相同。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案，去除所述栅极结构两侧的部分第一鳍部，形成第一凹槽之后，在所述第一凹槽内形成第一半导体层；并且在所述栅极结构两侧的第二鳍部表面形成第二半导体层；通过流动性化学气相沉积工艺在第一介质层表面形成第二介质层，填充满相邻第一半导体层之间的空隙。所述流动性化学气相沉积工艺具有较高的沉积质量，可以避免在所述第一半导体层之间的空隙内形成空洞，影响所述相邻第一半导体层之间的隔离效果。
进一步的，所述第一半导体层的材料为锗化硅，所述第二半导体层的材料可以是碳化硅，所述第一半导体层可以对所述PMOS区域上的栅极结构下方的第一鳍部产生压应力，提高P型鳍式场效应晶体管的空穴载流子迁移率，提高P型鳍式场效应晶体管的性能；所述第而半导体层可以对所述NMOS区域上的栅极结构下方的第二鳍部产生张应力，提高N型鳍式场效应晶体管的电子载流子迁移率，提高N型鳍式场效应晶体管的性能。
进一步，在形成所述第一半导体层和第二半导体层的过程中，采用原位掺杂工艺对所述第一半导体层和第二半导体层分别进行P型离子和N型离子的掺杂，使所述第一半导体层和第二半导体层分别作为P型鳍式场效应晶体管的源漏极或者N型鳍式场效应晶体管的源漏极，采用原位掺杂工艺可以避免在所述第一半导体层和第二半导体层中形成缺陷，提高所述P型鳍式场效应晶体管或N型鳍式场效应晶体管。
附图说明
图1是本发明的现有技术形成的鳍式场效应晶体管的结构示意图；
图2至图14是本发明的实施例的鳍式场效应晶体管的形成过程的结构示意图。
具体实施方式
如背景技术中所述，现有技术形成的鳍式场效应晶体管的性能有待进一步的提高。
研究发现，对所述鳍式场效应晶体管的源极和漏极区域进行离子注入，形成源极和漏极容易对所述源极和漏极区域内造成较多的缺陷，并且由于所述鳍式场效应管的鳍部尺寸都较小，更容易对形成的鳍式场效应晶体管的性能造成影响。
本发明的实施例中，通过外延工艺形成所述源极和漏极，并且采用原位掺杂工艺对所述源极和漏极进行掺杂，减少所述源极和漏极内的缺陷。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
请参考图2，提供半导体衬底100，所述半导体衬底具有NMOS区域和PMOS区域。
所述半导体衬底100的材料包括硅、锗、锗化硅、砷化镓等半导体材料，可以是体材料也可以是复合结构如绝缘体上硅。本领域的技术人员可以根据半导体衬底100上形成的半导体器件选择所述半导体衬底100的类型，因此所述半导体衬底的类型不应限制本发明的保护范围。
所述半导体衬底100包括：NMOS区域和PMOS区域，所述NMOS区域用于在其内形成N型鳍式场效应晶体管，所述PMOS区域用于在其内形成P型鳍式场效应晶体管。
所述NMOS区域内形成有P阱，所述PMOS区域内形成有N阱。
请参考图3，在所述半导体衬底100的PMOS区域上形成第一鳍部110，在NMOS区域上形成第二鳍部120。
本实施例中，在所述半导体衬底100表面形成图形化掩膜层，所述图形化掩膜层定义出所述第一鳍部110和第二鳍部120的位置和尺寸；以所述图形化掩膜层为掩膜，刻蚀所述半导体衬底100，形成第一鳍部110和第二鳍部120。
在本发明的其他实施例中，还可以在所述半导体衬底100表面形成外延层之后，刻蚀所述外延层形成第一鳍部和第二鳍部。
请参考图4，在所述半导体衬底100上形成第一介质层200，所述第一介质层200的表面低于所述第一鳍部110和第二鳍部120的顶部表面。
所述第一介质层200的材料可以是氧化硅、氮氧化硅、碳氧化硅等绝缘介质材料。形成所述第一介质层200的方法包括：在半导体衬底100表面沉积第一介质材料，使所述第一介质材料覆盖所述第一鳍部110和第二鳍部120；以所述第一鳍部110和第二鳍部120的表面为停止层，对所述第一介质材料进行平坦化，形成第一介质材料层，所述第一介质材料层的表面与第一鳍部110和第二鳍部120的表面齐平；对所述第一介质材料层进行回刻蚀，使所述第一介质材料层的表面低于所述第一鳍部110和第二鳍部120的顶部表面，形成第一介质层200。
所述第一介质层200作为相邻的第一鳍部110或第二鳍部120之间的隔离结构，所述第一介质层200还可以作为后续形成的栅极结构与半导体衬底100之间的隔离结构。
请参考图5，在所述第一介质层200表面形成横跨所述第一鳍部110和第二鳍部120的栅极结构210。
所述栅极结构210包括位于所述第一介质层200和第一鳍部110、第二鳍部120表面的栅介质层211和位于所述栅介质层211表面的栅极212。
所述栅介质层211的材料可以是SiO2、HfO2、La2O3、HfSiON、HfAlO2。ZrO2、Al2O3、HfSiO4中的一种几种。
所述栅极212的材料可以是多晶硅、Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN、WSi的一种或几种。
在形成所述栅极结构210之后，在所述栅极结构210两侧形成侧墙，以保护所述栅极结构210。
请参考图6，为形成所述栅极结构210之后的俯视示意图。
所述侧墙213位于栅极结构210的两侧，由于在后续工艺中保护所述栅极结构210。
位于栅极结构210两侧的部分未被覆盖的第一鳍部110和第二鳍部120作为后续形成源极和漏极的区域。
请参考图7，为沿所述图6中的割线AA的剖面示意图。
所述图7中所示的第一鳍部110a和第二鳍部120a分别为栅极结构210（请参考图6）两侧的未被覆盖的部分第一鳍部110和部分第二鳍部120（请参考图6）。
请参考图8，在所述介质层表面形成覆盖所述第一鳍部110a、第二鳍部120a以及栅极结构120表面的刻蚀阻挡层201。
所述刻蚀阻挡层201可以采用化学气相沉积工艺形成，所述刻蚀阻挡层201用于在后续形成连接所述栅极结构210（请参考图6）以及源极或漏极的通孔时作为刻蚀阻挡层，保护所述栅极结构210的表面。
所述刻蚀阻挡层201的材料为氮化硅。
在形成所述刻蚀阻挡层201之前或者之后，可以对所述NMOS区域的栅极结构两侧的第二鳍部120a进行轻掺杂离子注入和中掺杂离子注入。所述轻掺杂离子注入和重掺杂离子注入的离子类型为N型离子，可以是P、As或Sb中的一种或几种。所述轻掺杂离子注入和重掺杂离子注入可以在所述第二鳍部120a的注入区域内引入张应力，从而提高所述第二鳍部120a内的电子载流子的迁移率。而所述离子注入工艺产生的张应力对PMOS区待形成的P型鳍式场效应晶体管的空穴载流子的迁移率则没有改善，所以不需要对所述第一鳍部110内进行轻掺杂离子注入和重掺杂离子注入。
在本发明的其他实施例中，也可以不形成所述刻蚀阻挡层，等后续形成源极和漏极之后再形成所述刻蚀阻挡层。
请参考图9，在所述NMOS区域上形成第一掩膜层301，以所述第一掩膜层301为掩膜去除所述PMOS区域上的栅极结构210（请参考图6）两侧的第一鳍部110a以及第一介质层200表面的部分刻蚀阻挡层201（请参考图8）。
所述第一掩膜层301还覆盖所述PMOS区域上的栅极结构，以保护PMOS区域上的栅极结构表面的刻蚀阻挡层。
可以采用湿法刻蚀工艺去除所述栅极结构两侧的第一鳍部110a表面以及第一介质层200表面的刻蚀阻挡层201，暴露出位于第一介质层200上方的第一鳍部110a的侧壁和顶部表面。
请参考图10，去除所述第一掩膜层301（请参考图9）之后，以所述剩余的刻蚀阻挡层201为掩膜，去除所述栅极结构两侧的第一鳍部110a，在所述PMOS区域上形成第一凹槽310。
可以采用湿法刻蚀工艺或者干法刻蚀工艺去除所述栅极结构两侧的第一鳍部110a。本实施例中，采用干法刻蚀工艺去除所述第一鳍部110a形成第一凹槽310。
在本发明的其他实施例中，也可以保留所述第一掩膜层301（请参考图9），以所述第一掩膜层301为掩膜，去除所述第一鳍部110a，然后在去除所述第一鳍部110a之后，再去除所述第一掩膜层301。
请参考图11，在所述第一凹槽310（请参考图10）内形成第一半导体层311，并且所述第一半导体层311的顶部高于所述第一介质层200的表面，所述第一半导体层311具有压应力。
所述第一半导体层311填充满所述第一凹槽310，暴露出部分第一半导体层311的侧壁和顶部表面。
所述第一半导体层311的材料为锗化硅，具有压应力，可以对所述栅极结构下方的作为沟道区域的第一鳍部110产生压应力作用，从而提高所述PMOS区域上形成的P型鳍式场效应晶体管的空穴载流子的迁移率，从而提高所述P型鳍式场效应晶体管性能。
可以采用选择性外延工艺形成所述第一半导体层311。具体的，形成第一半导体层311的选择性外延工艺的反应温度为600℃～1100℃，压强为1托～500托，硅源气体是SiH4或SiH2Cl2，锗源气体为GeH4，还包括HCl气体以及H2，其中硅源气体、锗源气体、HCl的流量均为1sccm～1000sccm，H2的流量是0.1slm～50slm。
由于所述第一半导体层311采用外延工艺形成，所述第一半导体层311按照第一凹槽310底部的半导体衬底100表面的晶格生长，使得所述第一凹槽310对所述第一半导体层311的生长方向有限制作用，所以随着第一半导体层的不断生长，逐渐填充满所述第一凹槽310；在所述第一半导体层继续生长的过程中，所述第一半导体层311逐渐高于所述第一介质层200的表面，由于第一介质层200上方对第一半导体层311的生长没有限制作用，而不同晶向上的第一半导体层的材料的生长速率不同，所以在第一介质层200上方的第一半导体层311正八面体形状，且所述第一介质层200上方的所述部分第一半导体层311的底部宽度与第一凹槽的宽度相同，中部宽度最大为所述正八面体的对角线的长度，使得相邻的第一半导体层311与第一介质层200之间形成上窄宽的第二凹槽312。
在采用外延工艺形成所述第一半导体层311的过程中，对所述第一半导体层311进行第一原位掺杂，所述第一原位掺杂的掺杂离子为P型离子，可以是B、Ga或In中的一种或几种离子，所述P型离子的掺杂浓度为1E17atom/cm3～1E20atom/cm3，使所述第一半导体层311作为所述PMOS区域上形成的P型鳍式场效应晶体管的源极或漏极区域。采用原位掺杂工艺可以避免在所述第一半导体层311内产生缺陷。
在形成所述第一半导体层311之后，还可以对所述第一半导体层311进行退火处理，以消除所述第一半导体层311在外延过程中产生的缺陷，以及激活所述第一原位掺杂的P型掺杂离子。
请参考图12，采用流动性化学气相工艺，在所述第一介质层200表面形成第二介质层400。
所述可流动性化学气相沉积工艺的反应物包括流动性介质材料。
在所述第一介质层200上采用旋涂工艺形成流动性介质材料层，所述流动性的介质材料层的材料至少包括硅烷、二硅烷、甲基硅烷、二甲基硅烷、三甲基硅烷、四甲基硅烷、正硅酸乙酯、三乙氧基硅烷、八甲基环四硅氧烷、四甲基二硅氧烷、四甲基环四硅氧烷、三甲硅烷基胺、二甲硅烷基胺中的一种。
由于所述流动性介质材料具有可流动性，可以充分填充满所述第一介质层200与第一半导体层311之间形成的第二凹槽312（请参考图11），避免在所述第二凹槽312内形成空洞；并且，所述流动性介质材料还具有一定的粘性，还可以在所述刻蚀阻挡层201的顶部表面以及第一半导体层311的表面粘附一层较薄的流动性介质材料层。而一般的化学气象沉积工艺在填充所述上窄下宽的凹槽312的过程中，在所述凹槽312内形成空洞，从而会影响相邻晶体管之间的隔离效果。
在形成所述流动性介质材料层之后，对所述流动性介质材料层进行退火处理，形成第二介质层400。所述退火在O2、O3、NO、H2O蒸气、N2、He、Ar中的一种或多种气体下进行，所述气体内至少具有一种含有O的气体。退火温度范围为200℃～1200℃，压力为0.1T～100T。在退火过程中，氧元素与所述流动性介质材料形成Si-O-Si键取代-Si-H-、-Si-N-、-Si-H-N-等化学键，形成第二介质层400。所述退火处理使得原来具有流动性和粘度的流动性介质材料层固化形成第二介质层400，所述第二介质层400位于第一介质层200表面，填充满所述第一半导体层311和第一介质层200之间的第二凹槽312，并覆盖所述刻蚀阻挡层201的表面。所述退火处理使得所述第二介质层400内介质材料的结构更紧密，去除材料中的部分N、H等杂质，修复所述第二介质层400内的缺陷，提高隔离效果。
在本发明的其他实施例中，也可以先对所述流动性介质材料层进行热氧化或湿法氧化工艺，使得所述流动性介质材料先转化成氧化硅或氮氧化硅，再进行退火处理，此时的退火工艺的气体可以不具有O原子，所述退火工艺可以修复第二介质层400内的结构缺陷，提高Si-O-Si键的强度，同时去除剩余的化学键强度较弱的-Si-H-、-Si-N-、-Si-H-N-等化学键，减少第二介质层400内的杂质。
所述第一介质层200上的第二介质层400的垂直厚度可以为第一鳍部110a或第二鳍部120a厚度的1/3～3/4，以充分填充所述第二凹槽312。
请参考图13，在所述PMOS区域上形成第二掩膜层302，以所述第二掩膜层302为掩膜，去除位于所述第二鳍部120a顶部的部分第二介质层400以及刻蚀阻挡层201，暴露出所述第二鳍部120a的顶部表面。
所述第二掩膜层302还覆盖所述PMOS区域上的栅极结构，以保护PMOS区域上的栅极结构表面的刻蚀阻挡层。
可以采用湿法刻蚀工艺去除所述第二鳍部120a顶部表面的刻蚀阻挡层201，暴露出位于第一介质层200上方的第二鳍部120a顶部表面。在本实施例中，还暴露出部分第二鳍部120a的部分侧壁。
请参考图14，去除所述第二掩膜层302（请参考图13），在所述第二鳍部120a顶部形成第二半导体层312，所述第二半导体层312具有张应力。
所述第二半导体层312的材料可以是硅或者碳化硅。
本实施例中，所述第二半导体层312的材料为碳化硅，采用碳化硅作为第二半导体层312可以通过其下方的第二鳍部120a对被所述栅极结构覆盖的作为沟道区域的部分第二鳍部产生张应力作用，从而提高在NMOS区域上形成的N型鳍式场效应晶体管的电子载流子迁移率，从而提高所述N型鳍式场效应晶体管的性能。
采用选择性外延工艺在所述第二鳍部120a表面形成所述外延碳化硅层作为第二半导体层312。具体的，所述选择性外延工艺的反应温度为600℃～1100℃，压强为1托～500托，硅源气体是SiH4或SiH2Cl2，碳源气体为CH4，还包括HCl气体以及H2，其中硅源气体、碳源气体、HCl的流量均为1sccm～1000sccm，H2的流量是0.1slm～50slm。
由于所述第二半导体312按照第二鳍部120a表面的晶格结构生长，由于所述外延生长过程中，不同晶向上具有不同的外延速率，所以形成的所述第二半导体层312为正八面体形。
由于所述PMOS区域上的第一半导体层311表面具有第二介质层400，所以，所述第二半导体层312只会在所述第二鳍部120a表面形成而不会在所述第一半导体层311表面形成所述第二半导体层。
在采用选择性外延工艺形成所述第二半导体层312的过程中，还可以采用第二原位掺杂工艺，在所述第二半导体层312内掺杂N型离子，例如P、Ga或As中的一种或几种离子，所述N型离子的掺杂浓度为1E17atom/cm3～1E20atom/cm3，使所述第二半导体层312及其下方的第二鳍部120a成为所述NMOS区域上形成的N型鳍式场效应晶体管的源极和漏极。采用原位掺杂工艺，可以避免在所述第二半导体层312内产生缺陷。
所述第二半导体层312的顶部高度与所述第一半导体层311的高度相同，即所述第一半导体层311和第二半导体层312的顶部距离半导体衬底100表面的距离相同。以便后续可以同时在所述第一半导体层311和第二半导体层312上形成金属插塞，降低在所述第一半导体层311和第二半导体层312表面形成金属插塞的难度。
由于所述第二半导体层312和第一半导体层311的顶部高度相同或相近，并且所述第二半导体层312在所述第一鳍部120a顶部形成，而所述第一鳍部120a的顶部高于所述第一介质层200的表面，所以所述第二半导体层312的厚度小于所述第一介质层200上的第一半导体层311的厚度，即所述正八面体的第二半导体层312的边长小于位于第一介质层200上方的正八面体的边长，从而可以避免所述NMOS区域与PMOS区域上相邻的第一半导体层311和第二半导体层311之间能够具有较大的间距，避免所述N型鳍式场效应管和P型场效应的源极和漏极之间产生漏电或穿通现象。而所述第二半导体层311的宽度较大，所以在本发明的其他实施例中，还可以使所述第二半导体层311之间相互连接，进一步提高所述第二半导体层311对栅极结构下方的沟道区域的压应力作用，以进一步提高P型鳍式场效应晶体管的性能。
综上所述，本发明的实施例中，去除所述栅极结构两侧的部分第一鳍部，形成第一凹槽之后，在所述第一凹槽内形成第一半导体层；并且在所述栅极结构两侧的第二鳍部表面形成第二半导体层；通过流动性化学气相沉积工艺在第一介质层表面形成第二介质层，填充满相邻第一半导体层之间的空隙。所述流动性化学气相沉积工艺具有较高的沉积质量，可以避免在所述第一半导体层之间的空隙内形成空洞，影响所述相邻第一半导体层之间的隔离效果。
所述第一半导体层的材料为锗化硅，所述第二半导体层的材料可以是碳化硅，所述第一半导体层具有压应力，可以对所述PMOS区域上的栅极结构下方的第一鳍部产生压应力，提高P型鳍式场效应晶体管的空穴载流子迁移率，提高P型鳍式场效应晶体管的性能；所述第二半导体层具有张应力，可以对所述NMOS区域上的栅极结构下方的第二鳍部产生压应力，提高N型鳍式场效应晶体管的垫子载流子迁移率，提高N型鳍式场效应晶体管的性能。
并且，在形成所述第一半导体层和第二半导体层的过程中，采用原位掺杂工艺对所述第一半导体层和第二半导体层分别进行P型离子和N型离子的掺杂，使所述第一半导体层和第二半导体层分别作为P型鳍式场效应晶体管的源漏极或者N型鳍式场效应晶体管的源漏极，采用原位掺杂工艺可以避免在所述第一半导体层和第二半导体层中形成缺陷，提高所述P型鳍式场效应晶体管或N型鳍式场效应晶体管。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种鳍式场效应晶体管的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底具有NMOS区域和PMOS区域，所述PMOS区域上形成有第一鳍部，所述NMOS区域上形成有第二鳍部；
在所述半导体衬底上形成第一介质层，所述第一介质层的表面低于第一鳍部和第二鳍部的顶部表面；
在所述第一介质层表面形成横跨所述第一鳍部和第二鳍部的栅极结构；
去除位于所述栅极结构两侧的第一鳍部，在PMOS区域上形成第一凹槽；
在所述第一凹槽内沉积第一半导体层，并且使所述第一半导体层的表面高于第一介质层的表面；
采用流动性化学气相沉积工艺在所述第一介质层上形成第二介质层，所述第二介质层覆盖第二鳍部和第一半导体层的表面，并填充满所述相邻第一半导体层之间的空隙；
去除第二鳍部顶部的部分第二介质层，暴露出第二鳍部的表面；
在所述第二鳍部表面形成第二半导体层。
2.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，形成所述第二介质层的方法包括：在所述第一介质层上形成流动性介质材料层，所述流动性介质材料层覆盖第二鳍部和第一半导体层的表面，并填充满所述相邻第一半导体层之间的空隙；对所述流动性介质材料层进行退火处理，形成第二介质层。
3.根据权利要求2所述的鳍式场效应晶体管的形成方法，其特征在于，采用旋涂工艺形成所述流动性介质材料层。
4.根据权利要求2所述的鳍式场效应晶体管的形成方法，其特征在于，所述流动性介质材料层的材料至少包括硅烷、二硅烷、甲基硅烷、二甲基硅烷、三甲基硅烷、四甲基硅烷、正硅酸乙酯、三乙氧基硅烷、八甲基环四硅氧烷、四甲基二硅氧烷、四甲基环四硅氧烷、三甲硅烷基胺、二甲硅烷基胺中的一种。
5.根据权利要求4所述的鳍式场效应晶体管的形成方法，其特征在于，所述退火处理在O2、O3、NO、H2O蒸气、N2、He、Ar中的一种或多种气体下进行，所述气体内至少具有一种含有O的气体。
6.根据权利要求5所述的鳍式场效应晶体管的形成方法，其特征在于，所述退火处理的温度为200℃～1200℃。
7.根据权利要求6所述的鳍式场效应晶体管的形成方法，其特征在于，所述第二介质层的材料为氧化硅。
8.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，采用选择性外延工艺形成所述第一半导体层，所述第一半导体层具有压应力。
9.根据权利要求8所述的鳍式场效应晶体管的形成方法，其特征在于，所述第一半导体层的材料为锗化硅。
10.根据权利要求9所述的鳍式场效应晶体管的形成方法，其特征在于，位于所述第一介质层上方的第一半导体层的形状为正八面体形。
11.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，采用选择性外延工艺形成所述第二半导体层，所述第二半导体层具有张应力。
12.根据权利要求11所述的鳍式场效应晶体管的形成方法，其特征在于，所述第二半导体层的材料为硅或碳化硅。
13.根据权利要求12所述的鳍式场效应晶体管的形成方法，其特征在于，所述第二半导体层的形状为正八面体形。
14.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，还包括在所述栅极结构表面以及第一鳍部和第二鳍部表面形成刻蚀阻挡层。
15.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，去除所述栅极结构两侧的第一鳍部形成第一凹槽的方法包括：在NMOS区域上形成第一掩膜层；以所述第一掩膜层为掩膜，去除位于PMOS区域上刻蚀阻挡层；去除所述第一掩膜层后，采用湿法刻蚀工艺，去除所述第一鳍部，在PMOS区域上形成第一凹槽。
16.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，暴露出所述第二鳍部的顶部表面的方法包括：在所述PMOS区域上形成第二掩膜层；以所述第二掩膜层为掩膜，去除第二鳍部顶部的部分第二介质层，暴露出所述第二鳍部的顶部表面。
17.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，在形成所述第一半导体层的过程中，对所述第一半导体层进行第一原位掺杂，所述第一原位掺杂的掺杂离子为P型离子。
18.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，在形成所述第二半导体层的过程中，对所述第二半导体层进行第二原位掺杂，所述第二原位掺杂的掺杂离子为N型离子。
19.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，形成所述第一掩膜层之前，对所述栅极结构两侧的第二鳍部内进行轻掺杂离子注入和重掺杂离子注入，所述轻掺杂离子注入和重掺杂离子注入的掺杂离子为N型离子。
20.根据权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述第一半导体层和第二半导体层的顶部距离半导体衬底表面的距离相同。
CN201310698747.4A 2013-12-18 2013-12-18 鳍式场效应晶体管的形成方法 Active CN104733312B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310698747.4A CN104733312B (zh) 2013-12-18 2013-12-18 鳍式场效应晶体管的形成方法
US14/574,639 US9362286B2 (en) 2013-12-18 2014-12-18 Fin field effect transistor and method for forming the same
US15/147,154 US9853030B2 (en) 2013-12-18 2016-05-05 Fin field effect transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310698747.4A CN104733312B (zh) 2013-12-18 2013-12-18 鳍式场效应晶体管的形成方法

Publications (2)

Publication Number Publication Date
CN104733312A true CN104733312A (zh) 2015-06-24
CN104733312B CN104733312B (zh) 2018-09-07

Family

ID=53369459

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310698747.4A Active CN104733312B (zh) 2013-12-18 2013-12-18 鳍式场效应晶体管的形成方法

Country Status (2)

Country Link
US (2) US9362286B2 (zh)
CN (1) CN104733312B (zh)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106531793A (zh) * 2015-09-11 2017-03-22 联华电子股份有限公司 具有外延层的半导体结构
CN106558618A (zh) * 2015-09-24 2017-04-05 三星电子株式会社 半导体装置
CN106847697A (zh) * 2015-12-07 2017-06-13 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN107026084A (zh) * 2016-02-02 2017-08-08 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
CN107275211A (zh) * 2016-04-06 2017-10-20 中芯国际集成电路制造(上海)有限公司 鳍式场效应管的形成方法
CN107591327A (zh) * 2016-07-06 2018-01-16 中芯国际集成电路制造(上海)有限公司 鳍式场效应管的形成方法
CN107706112A (zh) * 2016-08-09 2018-02-16 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN108122768A (zh) * 2016-11-29 2018-06-05 台湾积体电路制造股份有限公司 半导体装置的形成方法
CN109309052A (zh) * 2017-07-26 2019-02-05 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
CN109427679A (zh) * 2017-08-24 2019-03-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109887845A (zh) * 2017-12-06 2019-06-14 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN112928066A (zh) * 2019-12-06 2021-06-08 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
WO2023159967A1 (zh) * 2022-02-24 2023-08-31 长鑫存储技术有限公司 半导体结构及其形成方法、动态随机存储器的制造方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097686B (zh) * 2014-04-25 2018-04-13 中芯国际集成电路制造(上海)有限公司 鳍片式场效应晶体管及其制造方法
CN105280496B (zh) * 2014-06-05 2019-06-11 联华电子股份有限公司 具有鳍状结构的半导体元件及其制作方法
US10366988B2 (en) * 2015-08-14 2019-07-30 International Business Machines Corporation Selective contact etch for unmerged epitaxial source/drain regions
KR102388364B1 (ko) * 2015-09-24 2022-04-18 삼성전자주식회사 반도체 장치
KR102427326B1 (ko) * 2015-10-26 2022-08-01 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US10020304B2 (en) 2015-11-16 2018-07-10 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor, semiconductor device and fabricating method thereof
US10050043B2 (en) * 2016-01-29 2018-08-14 Taiwan Semiconductor Manufacturing Co., Ltd. Static random access memory (SRAM) using FinFETs with varying widths of fin structures
CN107706111B (zh) * 2016-08-09 2020-07-10 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
KR102579874B1 (ko) 2016-12-27 2023-09-18 삼성전자주식회사 집적회로 소자 및 그 제조 방법
CN108666367B (zh) * 2017-03-29 2021-05-07 中芯国际集成电路制造(上海)有限公司 鳍式场效应管及其形成方法
CN109300845A (zh) * 2017-07-25 2019-02-01 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10529831B1 (en) * 2018-08-03 2020-01-07 Globalfoundries Inc. Methods, apparatus, and system for forming epitaxial formations with reduced risk of merging
CN110875390B (zh) * 2018-08-31 2023-07-07 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US11387138B2 (en) * 2018-09-25 2022-07-12 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit isolation feature and method of forming the same
CN111696921B (zh) * 2019-03-15 2023-07-14 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN113745162B (zh) * 2020-05-29 2024-05-17 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113823600B (zh) * 2020-06-18 2023-11-17 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法、掩膜版

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110278676A1 (en) * 2010-05-14 2011-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for enhancing channel strain
US20120153398A1 (en) * 2010-12-21 2012-06-21 Globalfoundries Inc. Encapsulation of Closely Spaced Gate Electrode Structures
CN103367253A (zh) * 2012-03-29 2013-10-23 中芯国际集成电路制造(上海)有限公司 鳍式场效应管的形成方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5719416A (en) * 1991-12-13 1998-02-17 Symetrix Corporation Integrated circuit with layered superlattice material compound
JP4461215B2 (ja) * 2003-09-08 2010-05-12 独立行政法人産業技術総合研究所 低誘電率絶縁材料とそれを用いた半導体装置
JP2008263034A (ja) * 2007-04-11 2008-10-30 Oki Electric Ind Co Ltd 半導体記憶装置の製造方法
US8264021B2 (en) * 2009-10-01 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Finfets and methods for forming the same
US8609497B2 (en) * 2010-02-12 2013-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method of dual EPI process for semiconductor device
US20140070328A1 (en) * 2012-09-12 2014-03-13 Toshiba America Electronic Components, Inc. Semiconductor device and method of fabricating the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110278676A1 (en) * 2010-05-14 2011-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for enhancing channel strain
US20120153398A1 (en) * 2010-12-21 2012-06-21 Globalfoundries Inc. Encapsulation of Closely Spaced Gate Electrode Structures
CN103367253A (zh) * 2012-03-29 2013-10-23 中芯国际集成电路制造(上海)有限公司 鳍式场效应管的形成方法

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106531793A (zh) * 2015-09-11 2017-03-22 联华电子股份有限公司 具有外延层的半导体结构
CN106531793B (zh) * 2015-09-11 2021-06-15 联华电子股份有限公司 具有外延层的半导体结构
CN106558618A (zh) * 2015-09-24 2017-04-05 三星电子株式会社 半导体装置
CN106558618B (zh) * 2015-09-24 2021-06-01 三星电子株式会社 半导体装置
CN106847697A (zh) * 2015-12-07 2017-06-13 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管的形成方法
CN107026084A (zh) * 2016-02-02 2017-08-08 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
CN107026084B (zh) * 2016-02-02 2020-03-31 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
CN107275211A (zh) * 2016-04-06 2017-10-20 中芯国际集成电路制造(上海)有限公司 鳍式场效应管的形成方法
CN107591327B (zh) * 2016-07-06 2019-12-31 中芯国际集成电路制造(上海)有限公司 鳍式场效应管的形成方法
CN107591327A (zh) * 2016-07-06 2018-01-16 中芯国际集成电路制造(上海)有限公司 鳍式场效应管的形成方法
CN107706112A (zh) * 2016-08-09 2018-02-16 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN107706112B (zh) * 2016-08-09 2020-07-10 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN108122768A (zh) * 2016-11-29 2018-06-05 台湾积体电路制造股份有限公司 半导体装置的形成方法
US11854897B2 (en) 2016-11-29 2023-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Asymmetric source/drain epitaxy
CN108122768B (zh) * 2016-11-29 2022-07-29 台湾积体电路制造股份有限公司 半导体装置的形成方法
CN109309052A (zh) * 2017-07-26 2019-02-05 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
CN109309052B (zh) * 2017-07-26 2020-10-16 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
US10658511B2 (en) 2017-07-26 2020-05-19 Semiconductor Manufacturing (Shanghai) International Corporation Semiconductor device and manufacturing method therefor
CN109427679B (zh) * 2017-08-24 2020-11-27 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109427679A (zh) * 2017-08-24 2019-03-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109887845A (zh) * 2017-12-06 2019-06-14 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN109887845B (zh) * 2017-12-06 2022-03-18 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN112928066A (zh) * 2019-12-06 2021-06-08 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN112928066B (zh) * 2019-12-06 2023-11-21 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
WO2023159967A1 (zh) * 2022-02-24 2023-08-31 长鑫存储技术有限公司 半导体结构及其形成方法、动态随机存储器的制造方法

Also Published As

Publication number Publication date
US9362286B2 (en) 2016-06-07
US20160247807A1 (en) 2016-08-25
US20150171085A1 (en) 2015-06-18
CN104733312B (zh) 2018-09-07
US9853030B2 (en) 2017-12-26

Similar Documents

Publication Publication Date Title
CN104733312A (zh) 鳍式场效应晶体管的形成方法
US20240145592A1 (en) Semiconductor device having doped epitaxial region and its methods of fabrication
JP5756996B2 (ja) マルチゲートトランジスタおよび形成する方法
US9530661B2 (en) Method of modifying epitaxial growth shape on source drain area of transistor
CN106098771B (zh) 具有半导体鳍结构的隧穿场效应晶体管
CN104733311A (zh) 鳍式场效应晶体管的形成方法
US20160049489A1 (en) Integrated circuits with nanowires and methods of manufacturing the same
CN105225951A (zh) 鳍式场效应晶体管的形成方法
US20150021663A1 (en) Finfet with insulator under channel
US20180047835A1 (en) Self-aligned inner-spacer replacement process using implantation
US10453959B2 (en) Fin replacement in a field-effect transistor
US11735658B2 (en) Tunnel field-effect transistor with reduced subthreshold swing
CN104701171A (zh) 鳍式场效应晶体管及其形成方法
CN104900521A (zh) 鳍式场效应晶体管及其形成方法
US11935791B2 (en) Semiconductor devices having controlled S/D epitaxial shape
US20240097011A1 (en) Semiconductor device and manufacturing method thereof
CN105826194A (zh) 半导体器件及其形成方法
CN104425275A (zh) 半导体结构的形成方法
CN105632926A (zh) 鳍式场效应晶体管的形成方法
CN105336616A (zh) 半导体结构的形成方法
CN103426931A (zh) 应变沟道鳍式场效应晶体管及其制作方法
CN108074870A (zh) 晶体管及其形成方法
CN103123899A (zh) FinFET器件制造方法
CN110416297A (zh) N型鳍式场效应晶体管及其形成方法
CN103779219A (zh) 半导体器件及半导体器件的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant