CN103123899A - FinFET器件制造方法 - Google Patents

Abstract

本发明提供一种FinFET器件制造方法，在鳍形沟道区原本位置处形成鳍形应变锗硅沟道，保持鳍形沟道原有的宽长比以及尺寸的同时，增大了沟道应力，提高了FinFET器件的驱动电流；同时，沙漏状的鳍形应变锗硅沟道比条状的宽长比更高，包括应变锗硅层和应变碳硅层的鳍形应变硅沟道的应力性能更高，以此获得的FinFET器件的驱动电流更高。

Description

FinFET器件制造方法

技术领域

本发明涉及半导体制造领域，尤其涉及一种FinFET器件制造方法。

背景技术

MOSFET(金属氧化半导体场效应晶体管)是大部分半导体器件的主要构件，当沟道长度小于100nm时，传统的MOSFET中，由于围绕有源区的半导体衬底的半导体材料使源极和漏极区间互动，漏极与源极的距离也随之缩短，产生短沟道效应，这样一来栅极对沟道的控制能力变差，栅极电压夹断(pinch off)沟道的难度也越来越大，如此便使亚阀值漏电(Subthrehhold leakage)现象更容易发生。

鳍式场效晶体管(Fin Field effect transistor，FinFET)是一种新的金属氧化半导体场效应晶体管，其结构通常在绝缘体上硅(SOI)基片上形成，包括狭窄而孤立的硅条(即垂直型的沟道结构，也称鳍片)，鳍片两侧带有栅极结构。FinFET结构使得器件更小，性能更高。

如图1所示，现有技术中一种FinFET包括：衬底10、源极11、漏极12、鳍状应变硅沟道区13、以及围绕在鳍状应变硅沟道区13两侧及上方的导电栅极结构14。其中，源极11、漏极12与鳍状应变硅沟道区13，是通过图案化覆盖于衬底电介质层上的外延硅层以及离子注入工艺获得，所述鳍状应变硅沟道区13厚度极薄，且其凸出的三个面均为受控面，受到栅极的控制。这样，栅极就可以较为容易的在沟道区构造出全耗尽结构，彻底切断沟道的导电通路。

如图2所示，现有技术中大多采用在沟道表面上形成额外的应力层的方法，来提高器件的驱动电流。但是该类方法制得的沟道区域变大，已经不能满足22nm及其以下技术节点对FinFET器件更小尺寸的要求。

发明内容

本发明的目的在于提供一种FinFET器件制造方法，通过在原沟道区域范围内形成应变硅，保持鳍状沟道的宽长比的同时，增大鳍状沟道的应力，显著提高FinFET器件的驱动电流。

为解决上述问题，本发明提出一种FinFET器件制造方法，包括：

提供半导体衬底，在所述半导体衬底上形成外延硅层；

图案化所述外延硅层，形成FinFET基体，所述FinFET基体包括源区和漏区以及位于所述源区和漏区之间的沟道区；

形成围绕在所述沟道区两侧和上方的多晶硅虚拟栅极结构；

在所述半导体衬底与FinFET基体上方沉积介质层，并化学机械平坦化至多晶硅虚拟栅极结构顶部；

以所述介质层为掩膜，移除所述多晶硅虚拟栅极结构及其下方的预定义厚度的外延硅层，形成沟道开口；

沿所述沟道开口的两侧壁横向外延生长SiGe层，对所述SiGe层进行Si和/或Ge离子的等离子体非晶化表面注入；

重结晶退火，形成应变硅沟道；

形成围绕在所述应变硅沟道两侧和上方的栅极结构。

进一步的，所述沟道区为沙漏状或条状。

进一步额，所述介质层包括氧化层和氮化层。

进一步的，在所述沟道开口中选择性侧向外延生长的SiGe层中，锗离子的浓度为5％～35％。

进一步的，移除所述多晶硅虚拟栅极结构及其下方的预定义厚度的外延硅层时，所述预定义厚度为10nm～200nm。

进一步的，对所述SiGe层进行Si和/或Ge离子的等离子体非晶化表面注入时，Si和/或Ge离子的等离子体非晶化表面注入的能量为5KeV～10KeV，剂量1e14～1e16/cm2，角度为0～45度。

进一步的，对所述SiGe层进行Si和/或Ge离子的等离子体非晶化表面注入之前或之后还包括向所述SiGe层中注入氟离子。

进一步的，所述应变硅沟道还包括应变SiC层，通过向所述沟道开口下方的外延硅层中掺杂C离子形成或者在重结晶退火的SiGe层上方形成，其厚度与所述重结晶退火的SiGe层的厚度之和为所述预定义厚度。

进一步的，所述应变SiC层中碳离子的浓度2％～13％。

进一步的，在形成围绕在所述应变硅沟道两侧和上方的栅极结构之后，还包括：

以所述栅极结构为掩膜，对所述源区和漏区进行轻掺杂源/漏区离子注入以及源/漏极离子注入，形成源极和漏极。

与现有技术相比，本发明提供的FinFET器件制造方法及结构，在鳍形沟道区原本位置处形成鳍形应变锗硅沟道，保持鳍形沟道原有的宽长比以及尺寸的同时，增大了沟道应力，提高了FinFET器件的驱动电流；同时，沙漏状的鳍形应变锗硅沟道比条状的宽长比性能更高，包括应变锗硅层和应变碳硅层的鳍形应变硅沟道的应力性能更高，以此获得的FinFET器件的驱动电流更高。

附图说明

图1A是现有技术的一种FinFET的立体结构示意图；

图1B是现有技术的一种FinFET的沟道区的剖面结构示意图；

图2是本发明具体实施例的FinFET制造工艺的流程图；

图3A至3H是本发明具体实施例的FinFET制造工艺的立体结构示意图或剖面结构示意图。

具体实施方式

以下结合附图和具体实施例对本发明提出的FinFET器件制造方法作进一步详细说明。

如图2所示，本发明提出一种FinFET器件制造方法，包括：

S201，提供半导体衬底，在所述半导体衬底上形成外延硅层；

S202，图案化所述外延硅层，形成FinFET基体，所述FinFET基体包括源区和漏区以及位于所述源区和漏区之间的沟道区；

S203，形成围绕在所述沟道区两侧和上方的多晶硅虚拟栅极结构；

S204，在所述半导体衬底与FinFET基体上方沉积介质层，并化学机械平坦化至多晶硅虚拟栅极结构顶部；

S205，以所述介质层为掩膜，移除所述多晶硅虚拟栅极结构及其下方的预定义厚度的外延硅层，形成沟道开口；

S206，沿所述沟道开口的两侧壁横向侧向外延生长SiGe层，对所述SiGe层进行Si和/或Ge离子的等离子体非晶化表面注入；

S207，重结晶退火，形成应变硅沟道；

S208，形成围绕在所述应变硅沟道两侧和上方的栅极结构。

下面结合附图3A～3H对图2所示的S201～S208步骤作进一步详细说明。

如图3A所示，在步骤S201中，在所述半导体衬底300上，通过诸如化学气相沉积等的常规方式形成外延硅层301，外延硅层301可以为纯硅层、SiGe层或者SiC层。

如图3B所示，在步骤S202中，图案化所述外延硅层301，形成垂直与所述半导体衬底300的FinFET基体，所述FinFET基体包括源区302a、漏区302b及沟道区303a，沟道区303a的形状可以为条状(如图1A中13所示)或沙漏状。需要说明的是，理论和研究都已表明，提高载流子迁移率、栅极电容、沟道的宽长比及降低阈值电压等均对FinFET器件的驱动电流增大有利，采用沙漏状的沟道区相比条状的沟道区，沟道的宽长比更大，使得FinFET器件的驱动电流显著提高，以此获得的FinFET器件性能更高。

如图3C所示，在步骤S203中，可以在沟道区303a两侧及上方沉积栅氧化层以及多晶硅层(未图示)，再依次刻蚀多晶硅层和栅氧化层，形成围绕在所述沟道区303a两侧和上方的多晶硅虚拟栅极结构304a。本步骤中，沟道区303a相对多晶硅虚拟栅极结构304a就是FinFET器件的鳍形沟道区。

如图3D所示，在步骤S204中，在半导体衬底300以及FinFET基体上方沉积介质层305，化学机械平坦化介质层305至多晶硅虚拟栅极结构304a顶部，介质层305可以包括氧化层和氮化层的一种或两种。

如图3E所示，在步骤S205中，以介质层305为掩膜或者接触蚀刻终止层(CESL)，采用干法刻蚀工艺移除多晶硅虚拟栅极结构304a及其下方的预定义厚度的外延硅层，该预定义厚度优选为10nm～200nm，此时相当于预留了形成后续应变硅沟道的所需的沟道开口304b。

如图3F所示，在步骤S206中，在沟道开口304b中，沿沟道开口304b两侧壁横向外延生长SiGe层306a，即沟道开口304b的两边硅向中间横向生长，形成SiGe层306a，SiGe层306a中Ge离子浓度为5％～35％；然后，对SiGe层306a表面进行Ge离子或Si离子的等离子体非晶化注入以及等离子体注入，填补由于横向外延方法可能导致的SiGe层306a的两边外延结合处的缝槽，使得SiGe层306a的厚度均匀，外延表面平坦化，Ge离子或Si离子的等离子体非晶化注入的能量为5KeV～10KeV，剂量1E14～1E16/cm²，角度为0～45度。优选的，对所述SiGe层306a进行Si和/或Ge离子的等离子体非晶化表面注入之前或之后，向所述SiGe层306a中注入氟离子，以改善锗离子掺杂产生的结构缺陷。

如图3G所示，在步骤S207中，对所述SiGe层306a重结晶退火，形成应变硅沟道306。优选的，应变硅沟道306不仅包括重结晶退火后的SiGe层306b，还包括一层应变SiC层306c，该应变SiC层306c可以通过步骤S206实施之前，向所述沟道开口304a下方的外延硅层中掺杂C离子形成，也可以在重结晶退火SiGe层306a之前或之后，在SiGe层306a上方沉积形成，其厚度与所述重结晶退火的SiGe层306b的厚度之和为所述预定义厚度。应变SiC层306c中碳离子的浓度2％～13％。

需要说明的是，应变硅沟道306在沟道开口304b中形成，因此保持原来沟道区303a的宽长比以及尺寸；同时，和Si相比，Ge具有较高的载流子迁移率；而且，重结晶退火的SiGe层306b与应变SiC层306c造成晶格失配从而在沟道区303a产生应力，进一步提高了载流子的迁移率。应变硅沟道306只有重结晶退火后的SiGe层306b时，重结晶退火后的SiGe层306b与底部的外延硅层晶格失配而产生的应力可以满足一些FinFET器件对驱动电流的要求，而再制造一层应变SiC层306c，可以造成应变SiC层306c与底部的外延硅层晶格失配以及与重结晶退火后的SiGe层306b晶格失配，从而进一步增大应变硅沟道306的应力，以满足更高驱动电流的FinFET器件的需求。

如图3H所示，在步骤S208中，可以在所述应变硅沟道306两侧及上方重新沉积栅氧化层及栅极层，然后依次刻蚀栅极层及栅氧化层，形成围绕在所述应变硅沟道两侧和上方的栅极结构304。栅极结构304可以为多晶硅栅极结构，也可以为高K金属栅极结构。本步骤中，应变硅沟道306相对栅极结构304就是FinFET器件的鳍形应变硅沟道。

在本发明的其他实施例中，在形成栅极结构304之后，还包括：

以所述栅极结构304为掩膜，对所述源区302a和漏区302b进行轻掺杂源/漏区离子注入以及源/漏极离子注入，形成源极和漏极。

综上所述，本发明提供的FinFET器件制造方法，在鳍形沟道区原本位置处形成鳍形应变锗硅沟道，保持鳍形沟道原有的宽长比以及尺寸的同时，增大了沟道应力，提高了FinFET器件的驱动电流；同时，沙漏状的鳍形应变锗硅沟道比条状的宽长比更高，包括应变锗硅层和应变碳硅层的鳍形应变硅沟道的应力性能更高，以此获得的FinFET器件的驱动电流更高。

显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种FinFET器件制造方法，其特征在于，包括：

提供半导体衬底，在所述半导体衬底上形成外延硅层；

图案化所述外延硅层，形成FinFET基体，所述FinFET基体包括源区和漏区以及位于所述源区和漏区之间的沟道区；

形成围绕在所述沟道区两侧和上方的多晶硅虚拟栅极结构；

在所述半导体衬底与FinFET基体上方沉积介质层，并化学机械平坦化至多晶硅虚拟栅极结构顶部；

以所述介质层为掩膜，移除所述多晶硅虚拟栅极结构及其下方的预定义厚度的外延硅层，形成沟道开口；

沿所述沟道开口的两侧壁横向外延生长SiGe层，对所述SiGe层进行Si和/或Ge离子的等离子体非晶化表面注入；

重结晶退火，形成应变硅沟道；

形成围绕在所述应变硅沟道两侧和上方的栅极结构。

2.如权利要求1所述的FinFET器件制造方法，其特征在于，所述沟道区为沙漏状或条状。

3.如权利要求1所述的FinFET器件制造方法，其特征在于，所述介质层包括氧化层和氮化层。

4.如权利要求1所述的FinFET器件制造方法，其特征在于，移除所述多晶硅虚拟栅极结构及其下方的预定义厚度的外延硅层时，所述预定义厚度为10nm～200nm。

5.如权利要求1所述的FinFET器件制造方法，其特征在于，在所述沟道开口中选择性侧向外延生长的SiGe层中，锗离子的浓度为5％～35％。

6.如权利要求1所述的FinFET器件制造方法，其特征在于，对所述SiGe层进行Si和/或Ge离子的等离子体非晶化表面注入时，Si和/或Ge离子的等离子体非晶化表面注入的能量为5KeV～10KeV，剂量1E14～1E16/cm²，角度为0～45度。

7.如权利要求1所述的FinFET器件制造方法，其特征在于，对所述SiGe层进行Si和/或Ge离子的等离子体非晶化表面注入之前或之后还包括向所述SiGe层中注入氟离子。

8.如权利要求1所述的FinFET器件制造方法，其特征在于，所述应变硅沟道还包括应变SiC层，通过向所述沟道开口下方的外延硅层中掺杂C离子形成或者在重结晶退火的SiGe层上方形成，其厚度与所述重结晶退火的SiGe层的厚度之和为所述预定义厚度。

9.如权利要求1所述的FinFET器件制造方法，其特征在于，所述应变SiC层中碳离子的浓度2％～13％。

10.如权利要求1所述的FinFET器件制造方法，其特征在于，在形成围绕在所述应变硅沟道两侧和上方的栅极结构之后，还包括：

以所述栅极结构为掩膜，对所述源区和漏区进行轻掺杂源/漏区离子注入以及源/漏极离子注入，形成源极和漏极。

Images