CN101300663A - 具有降低了的位错缺陷密度的晶格失配的半导体结构和相关的器件制造方法 - Google Patents

具有降低了的位错缺陷密度的晶格失配的半导体结构和相关的器件制造方法 Download PDF

Info

Publication number
CN101300663A
CN101300663A CNA2006800232125A CN200680023212A CN101300663A CN 101300663 A CN101300663 A CN 101300663A CN A2006800232125 A CNA2006800232125 A CN A2006800232125A CN 200680023212 A CN200680023212 A CN 200680023212A CN 101300663 A CN101300663 A CN 101300663A
Authority
CN
China
Prior art keywords
dislocation
semi
conducting material
mask
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006800232125A
Other languages
English (en)
Other versions
CN101300663B (zh
Inventor
安东尼·J·洛赫特费尔德
马修·T·柯里
程志渊
詹姆斯·菲奥里扎
格林·布雷恩维特
托马斯·A·郎杜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Amber Wave Systems Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Amber Wave Systems Inc filed Critical Amber Wave Systems Inc
Publication of CN101300663A publication Critical patent/CN101300663A/zh
Application granted granted Critical
Publication of CN101300663B publication Critical patent/CN101300663B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种利用具有基本上耗尽了的线位错的上部的有限面积区域制造单片晶格失配的半导体异质结构的方法，以及基于这种晶格失配异质结构制造半导体器件的方法。

Description

具有降低了的位错缺陷密度的晶格失配的半导体结构和相关的器件制造方法
相关申请的交叉引用
本发明对2005年5月17日提出的美国临时专利申请第60/681,940号享有优先权，其所有公开经引用包含于此。
技术领域
本发明涉及晶格失配的半导体异质结构，更为具体的，涉及与相异的半导体材料的集成相关的选择性沟道材料的再生长。
背景技术
随着微电子器件的动作速度和运算能力的提高，提出了提高用于制造器件的半导体结构的复杂性和功能型的要求。相异的半导体材料、例如具有硅或者硅锗衬底的砷化镓、氮化镓、砷化铟铝和/或锗等III-V族材料的异质集成是对于增加CMOS平台的功能和性能有吸引力的途径。特别是，异质外延生长可用于制造其中在商业上不易获得晶格匹配的衬底的多种现代半导体器件；或者潜在地获得与硅微电子的单片集成。但是，利用相异的半导体材料的组合制造的器件的性能和最终应用取决于所获得的结构的质量。特别地，在大量的半导体器件和工艺中，低水平的位错缺陷尤为重要，原因在于位错缺陷不当地分割了单片晶体结构并导致不必要的电气和光学特性突变，从而导致不良的材料质量和有限的性能。此外，线位错部分会恶化器件材料的物理特性并导致器件的早期失效。
如上所述，当试图在不同类型材料的衬底上外延生长一种晶体材料时——一般称为异质结构——位错缺陷通常会由于两种材料的不同的晶格尺寸而增加。在产生半导体结构中的位错缺陷的材料淀积的过程中，起始衬底和后续层之间的晶格失配会产生应力。
在失配截面处形成错配位错以缓解错配应力。许多错配位错具有终结于表面的垂直分量，称为“线部分(threading segment)”。这些线部分继续穿过随后加到异质结构上的所有半导体层。此外，在外延生长同类材料作为自身具有位错的底层衬底时，会出现位错缺陷。一些位错缺陷在外延生长材料中复制成为线位错(threadingdislocation)。其他类型的位错缺陷包括层错(stacking fault)、孪晶界(twin boundary)以及反相畴界(anti-phase boundary)。出现在诸如二极管、激光器件和晶体管的有源区中的此类位错会严重恶化其性能。
为了使位错和相关性能问题的形成最小化，本领域周知的许多半导体异构器件被局限于具有非常紧密的——例如0.1％以内的——晶格匹配的晶体结构的半导体层。在这些器件中，在晶格轻微失配的衬底之上外延生长薄层。只要外延层的厚度保持在形成缺陷的临界值以下，衬底就可作为用于外延层生长的模板，外延层灵活适应衬底基板。尽管晶格匹配和近似匹配消除了多个结构中的位错，但具有大的能隙偏移的晶格匹配系统相当少，限制了新器件的设计选项。
因此，对具有比已知方法所允许的更大的外延层厚度和更大晶格错配的异构器件有相当的兴趣。例如，长期以来就认为，生长于硅衬底上的砷化镓会允许各种新型光电器件与具有来自砷化镓的光学元件技术的硅VLSI电路的电子加工技术结合。例如，见Choi等“Monolithic Integration of Si MOSFET’s and GaAs MESFET’s”，IEEE Electron Device Letters，Vol.EDL-7，No.4，April 1986。这种组合的有益结果包括与复杂的硅VLSI电路结合的高速砷化镓电路、以及代替硅VLSI电路之间的布线互连的砷化镓光电接口单元。砷化镓和硅器件的集成已取得进步。例如见，Choi等“Monolithic Integrationof GaAs/AlGaAs Double-Heterostructure LED’s and Si MOSFET’s”，IEEE Electron Device Letters，Vol.EDL-7，No.9，September 1986；Shichijo等“Co-Integration of GaAs MESFET and Si CMOS Circuits”，IEEE Electron Device Letters，Vol.9，No.9，September 1998。但是，尽管这种组合结构的潜在优势得到广泛认可以及对其发展的大量努力，其实用应用受到生长于硅衬底上的砷化镓层的高缺陷密度的局限。例如见Choi等，“Monolithic Integration of GaAs/AlGaAs LEDand Si Driver Circuit”，IEEE Electron Device Letters，Vol.9，No.10，October 1988(P.513)。这样，尽管用于集成砷化镓和硅器件的基本技术已被周知，仍存在对生产具有低位错缺陷密度的砷化镓层的需求。
为了控制高度失配的淀积层内的位错密度，有三种已知技术：相异材料的晶片接合、衬底构图和成分递变(composition grading)。两种不同半导体的接合可以产生令人满意的材料质量。但是由于大尺寸Ge或者III-V族晶片的可获得性和高成本的局限，该方法并不实用。
采用衬底构图的技术利用了线位错受到几何形状约束的事实，即位错不会终结于晶体中。如果通过将衬底构图为较小的生长区域，使自由边缘靠近另一个自由边缘，则可以减少线位错密度。过去，衬底构图和外延横向过增长(ELO)技术已证明可以显著减少氮化镓器件中的缺陷密度，从而制造出具有延长的寿命的激光二极管。该工艺基本消除了ELO区域内的缺陷但是仍存在高缺陷种子窗口，需要重复光刻和外延工序以消除所有缺陷。在类似方法中，悬空外延基本消除了靠近衬底的外延区域的所有缺陷，但需要一个光刻和两个外延生长工序。另外，两种技术都需要提高氮化镓的横向生长速率，这在所有异质外延系统中均未得到证实。这样，利用不依赖于提高横向生长速率的最少的光刻/外延工序的通用的缺陷减低工艺，对于降低工艺复杂性和对不同材料系统的制造适用性都大有益处。
另外一种已知技术称为“外延颈(epitaxial necking)”，记载于与制造硅上锗异质结构相关的Langdo等的“High Quality Ge on Si byEpitaxial Necking”，Applied Physics Letters，Vol.76，No.25，April2000中。该方法通过利用选择性外延生长和缺陷结晶法将缺陷强迫到构图了的掩模的开口的侧壁而不依赖于提高横向生长速率来提供工艺简单性。具体参见图1A和1B所示，在(111)<110>金刚石立方体移位系统中，错配位错位于生长平面上的沿<110>方向，而线部分在(111)平面的<110>方向高起。(111)平面上沿<110>方向的线部分以与下层的Si(100)衬底表面成45°角传播。这样，如果构图掩模中的孔的长宽比大于1，线部分将被掩模侧壁阻挡，从而直接在硅上形成低缺陷的上层Ge“节结(nodule)”。但是，外延颈的一个重要的局限在于所要施加的区域的大小。通常，如以下详细讨论的，横向尺寸(图1A中的l)在二个维度是均必须相当小以使位错结束于侧壁。
这样就需要一种通用而有效的制造半导体异质结构的方法，可以在各种晶格失配材料系统中约束位错缺陷。还需要一种利用集成的晶格失配材料的组合制造半导体器件的技术，该材料具有低水平的位错缺陷以提高功能性和性能。
发明内容
因此，本发明的目的在于提供一种具有显著地最小化了的界面缺陷的半导体异质结构及其制造方法，该方法克服了现有技术的局限。与现有的通过限制错位外延层小于临界厚度以灵活适应衬底从而最小化位错缺陷的技术方法相反，在各种实施方式中，本发明利用器件半导体层的更大的厚度以及受限的横向区域产生具有基本上耗尽了线缺陷以及其他位错缺陷——如层错、孪晶界或者反相畴界—的上部的有限面积区域。其结果，本发明提供了本领域长期以来寻求但是迄今为止因为位错缺陷而不实用的、基于单片晶格失配的异质结构制造半导体器件的技术。
在具体应用中，本发明提供一种与Si衬底集成一起的Ge或者III-V族器件的半导体结构，例如包含置于硅晶片上方的砷化镓层的光电子器件，以及一种在硅衬底的选定区域上集成Ge或者III-V族材料的制造半导体结构的方法。
一般而言，一方面，本发明提供一种形成半导体异质结构的方法。该方法包括：提供包含或者主要包括第一半导体材料的衬底；以及然后在衬底上方提供位错阻挡掩模。该掩模具有延伸到衬底表面并由至少一个侧壁限定的开口。侧壁的至少一部分以与第一半导体材料的选定结晶学方向成方向角的方式与衬底表面相交。该方法还进一步包括在开口内淀积包括第二半导体材料的再生长层的工序，使得方向角导致再生长层中的线位错密度随离开衬底表面距离的增加而降低。位错阻挡掩模可包括电介质材料，例如二氧化硅或者氮化硅。
本发明的该方面的实施方式包括一个或者更多以下特征。可在再生长层上方以及位错阻挡掩模的至少一部分的上方淀积包含第二半导体材料的过生长层。过生长层的至少一部分可被结晶化。再生长层例如可以被平坦化，使得在经过平坦化工序后，再生长层的平坦化表面与位错阻挡掩模的上表面基本共面。平坦化工序可包括化学机械抛光。
此外，在本发明的各种实施方式中，第一半导体材料为硅或者硅锗合金。第二半导体材料可包括或者主要包括II族、III族、IV族、V族或者VI族元素、或者它们的组合，例如锗、锗硅、砷化镓、锑化铝、锑化铟铝、锑化铟、砷化铟、磷化铟或者氮化镓。在一些实施方式中，第二半导体材料的成分是递变的。
在本发明的多种实施方式中，第一半导体材料的选定的结晶学方向与再生长层中的线位错的至少一个传播方向一致。在这些实施方式的特定版本中，方向角的范围从约30到约60度，例如为约45度。
衬底表面可具有(100)、(110)或者(111)结晶学方向。在一些实施方式中，选定的结晶学方向基本与第一半导体材料的<110>结晶学方向一致。在其他实施方式中，侧壁的部分以与第一半导体材料的<100>结晶学方向基本一致的方式与衬底表面相交。
在本发明的该方面及其他方面的特定实施方式中，第一半导体材料无极性，第二半导体材料有极性，方向角使得再生长层中的反相畴界密度随离开衬底表面距离的增加而降低。在某些实施方式中，线位错在位于距离衬底表面预定近距离H处或者其下方终结于位错阻挡掩模的开口的侧壁。在这些实施方式的某些版本中，位错阻挡掩模中的开口具有可变宽度。在其他版本中，位错阻挡掩模中的开口的侧壁包括靠近衬底表面放置的第一部分和在第一部分之上的第二部分。第一部分的距离衬底表面的高度可以至少等于预定距离H。侧壁的第一部分可以大致平行于第二部分。还有，在某些版本中，侧壁的第二部分向外展开。此外，在本发明的该方面和其他方面的实施方式中，方向角使得再生长层中的层错和/或孪晶界的密度随离开衬底表面距离的增加而降低。
另外，在本方面的该方面和其他方面的实施方式中，位错阻挡掩模中的开口的侧壁的高度至少等于离开衬底表面的距离H。在这些实施方式中，该开口基本为矩形并具有预定宽度W，W小于开口长度L。例如，开口的宽度W可以小于约500nm，开口长度L可以超过W和H的每一个。在这些实施方式的某些版本中，衬底主要包括硅并具有(100)结晶学方向，方向角与再生长层中的缺陷传播方向成约45度，预定距离H至少约为W√2。在其他版本中，衬底主要包括硅并具有(110)结晶学方向，方向角为约45度，预定距离H至少为W√6/3。在另外的其他版本中，衬底主要包括硅并具有(111)结晶学方向，方向角约为45度，预定距离H至少为2W。
在本发明的该方面的其他实施方式中，方法还包括在衬底上提供位错阻挡掩模之前在衬底的至少一部分上方淀积晶格失配层。晶格失配层优选包括第三半导体材料并是至少部分地松弛的。晶格失配层可以在设置位错阻挡掩模之前平坦化。第二半导体材料和第三半导体材料可以是或者包括相同的半导体材料。
一般来讲，在另一方面，本发明提供一种半导体异质结构的形成方法，该方法开始于提供包含第一半导体材料的衬底。本方法此外还包括在衬底上方提供位错阻挡掩模。该掩模具有延伸到衬底表面并由至少一个侧壁限定的开口。侧壁的至少一部分以与第一半导体材料的选定结晶学方向成方向角的方式与衬底表面相交。该方法还进一步包括在开口内淀积包括第二半导体材料的再生长层的工序，从而导致线位错结束于位于离开衬底表面预定距离或者在其下方的位错阻挡掩模中的开口的侧壁。
在本发明的这方面以及其他方面的各种实施方式中，再生长层中的线位错(和/或其他位错缺陷，例如层错，孪晶界，或者反相畴界)密度随离开衬底表面距离的增长而降低。第一半导体材料可以包括或者主要博客硅或者硅锗合金。第二半导体材料可以包括或者主要包括II族、III族、IV族、V族和/或VI族元素、和/或它们的组合，例如，选自由锗、硅锗、砷化镓和氮化镓构成的群组。在某些实施方式中，第二半导体材料成分是递变的。
在另外的其他方面中，本发明关注于包括衬底和淀积于衬底上方的位错阻挡掩模的半导体结构。衬底包括或者主要由诸如硅或者硅锗合金的第一半导体材料构成。位错阻挡掩模可包括电介质材料，如二氧化硅或者氮化硅。掩模具有延伸至衬底表面并由至少一个侧壁限定的开口，该侧壁的至少一部分以与第一半导体材料的选定结晶学方向成方向角的方式与衬底表面相交。包括第二半导体材料的再生长层形成于开口中，使得方向角导致再生长层中的线位错和/或诸如层错、孪晶界或反相畴界的其他位错缺陷的密度随离开衬底表面距离的增加而降低。
在本发明的该方面的各种实施方式中，线位错结束于位于离开衬底表面预定距离H处或者在其下方的位错阻挡掩模中的开口的侧壁。在本发明的该方面的某些实施方式中，第一半导体材料的选定结晶学方向与再生长层中的线位错的至少一个传播方向一致。在这些实施方式的特定版本中，方向角的范围为约30度到约60度，例如约45度。
衬底表面可具有(100)、(110)或者(111)结晶学方向。在一些实施方式中，选定的结晶学方向基本与第一半导体材料的<110>结晶学方向一致。在其他实施方式中，侧壁的部分以与第一半导体材料的<100>结晶学方向基本一致的方式与衬底表面相交。
另外，本发明的该方面的特定实施方式包括在再生长层上方以及位错阻挡掩模的至少一部分上方淀积的过生长层，以及淀积于位于位错阻挡掩模下方的衬底的至少一部分上方的晶格失配层。过生长层和/或晶格失配层可包括第二半导体材料以及至少可部分地松弛。
此外，在又一方面，本发明提供一种形成于衬底上方的半导体器件，包括源区、漏区及它们之间的沟道区域。衬底包括或者主要包括例如硅的第一半导体材料。另外，位错阻挡掩模置于衬底上方。该掩模具有延伸到衬底表面并由至少一个侧壁限定的开口。该器件还包括形成于开口中的再生长区域。侧壁的至少一部分以与第一半导体材料的选定结晶学方向成方向角的方式与表面相交，例如，与再生长层内的线缺陷的传播方向成约45度。再生长层具有：靠近衬底表面放置的第一部分，其中再生长区域中的线位错和/或诸如层错、孪晶界或者反相畴界的其他位错缺陷基本结束；以及置于第一部分上方并具有形成于其中的沟道区域的第二部分。再生长区域的第一部分包括第二半导体材料，第二部分包括第三半导体材料。第二和第三半导体材料可以是或者包括相同的材料。
在一个实施方式中，半导体衬底包括硅晶片、置于其上的绝缘层、以及置于绝缘层上的应变半导体层。应变半导体层可包括硅或者锗。此处所用术语“应变”包括单轴应变和双轴应变、以及拉伸和压缩应变。在另一实施方式中，半导体衬底包括硅晶片、淀积于其上且成分均匀的松弛的Si1-xGex层(其中0＜x＜1)、以及淀积于松弛的Si1-xGex层上的应变硅层。成分递变的Si1-xGex层可以淀积于成分均匀的Si-1-xGex松弛层和硅晶片之间。另外，可以在成分均匀的松弛Si1-xGex层和硅晶片之间设置绝缘层。在又一实施方式中，至少部分地松弛的晶格失配层设置于衬底的至少一部分与位错阻挡掩模之间。
第二半导体材料和/或第三半导体材料可以包括或者主要由II族、III族、IV族、V族和/或VI族元素、和/或它们的组合构成，例如锗、锗硅、砷化镓、氮化镓、砷化铟铝、砷化铟镓、磷化铟镓、锑化铝、锑化铟铝、锑化铟和/或者磷化铟。在一些实施方式中，再生长区域的第一部分可以包括硅锗，再生长区域的第二部分可以包括应变锗层或者应变硅锗层。在其他实施方式中，再生长区域的第一部分可包括磷化铟，再生长区域的第二部分可包括设置于砷化铟铝层上方的砷化铟镓层。在其他实施方式中，再生长区域的第一部分可包括锑化铟铝，再生长区域的第二部分可以包括锑化铟层。
在本发明的各种实施方式中，第一半导体材料的选定的结晶学方向与再生长层中的线位错的至少一个传播方向一致。再生长区域内的线位错结束于位于离开衬底表面预定距离处或者在其下方的位错阻挡掩模中的开口的侧壁。位错阻挡掩模可包括电介质材料，例如二氧化硅或者氮化硅。在具体实施方式中，位错阻挡掩模包括位于二氧化硅层上方的氮化硅层。
在特定实施方式中，器件的源区和漏区外延淀积于位错阻挡掩模的上方；例如，可表示在靠近再生长区域的位错阻挡掩模形成后外延淀积于其上的结构。在这些实施方式的某些版本中，该结构包括在与再生长区域的界面处形成肖特基结的第一材料。该结构还可进一步包括第二材料，该第二次来可以是应变、非应变或者无定形的。可以在再生长区域上方设置栅绝缘层，并且在某些实施方式中，在栅绝缘体和再生长区域之间放置厚度从约5
Figure A20068002321200171
到约15
Figure A20068002321200172
的硅层。
一般而言，又一方面，本发明通过一种包括衬底和淀积于其上的位错阻挡掩模的集成电路。该掩模具有延伸到衬底表面并由至少一个侧壁限定的开口。衬底包括或者主要包括例如硅的第一半导体材料。侧壁的至少一部分以与第一半导体材料的选定结晶学方向成方向角的方式与衬底表面相交。集成电路还包括形成于开口内的再生长区域。再生长区域具有靠近衬底表面放置的第一部分，再生长区域中的线位错和/或诸如层错、孪晶界或者反相畴界的其他位错缺陷基本结束于此。再生长层还有置于第一部分上方的第二部分。第一和第二部分包括或者主要由不同或者相同的半导体材料构成。此外，p-晶体管形成于半导体衬底的第一区域上方，n-晶体管形成于半导体衬底的第二区域上方，每个晶体管具有穿过再生长区域的第二部分的沟道。晶体管互连成为CMOS电路。
在又一实施方式中，本发明涉及一种形成非平面FET的方法。该方法始于提供一种包括或者主要由如硅的第一半导体材料构成的衬底。该方法还包括在衬底上方提供位错阻挡掩模以及在掩模中形成延伸至衬底表面并由至少一个侧壁限定的开口的工序。该掩模具有置于第二电介质层上方的第一电介质层。侧壁的至少一部分以与第一半导体材料的选定结晶学方向成方向角的方式与衬底表面相交。该方法还包括在开口中选择性地形成包含第二半导体材料的再生长区域。方向角和/或镜像力导致再生长层中的线位错和/或诸如层错、孪晶界或反相畴界的其他位错缺陷随离衬底表面距离的增加而密度降低。该方法还包括选择性地去除第一电介质层的至少一部分以露出再生长区域的至少一部分，从而形成半导体鳍状结构。在鳍状结构的至少一部分上方设置栅电介质区。在栅绝缘区上方设置栅接触。源区和漏区可形成于鳍状结构之中。再生长区域可平坦化，例如通过在选择性地去除第一绝缘层的至少一部分之前进行化学机械抛光。
另外，在又一方面，本发明关注一种形成光电器件的方法。该方法始于提供一种包括或者主要包括例如硅的第一半导体材料的衬底。该方法还包括在衬底上方提供位错阻挡掩模以及在掩模中形成延伸至衬底表面的开口的工序。该开口由至少一个侧壁限定。侧壁的至少一部分以与第一半导体材料的选定结晶学方向成方向角的方式与衬底表面相交。该方法还包括在开口中选择性地淀积包含或主要由第二半导体材料构成的再生长区域的第一部分，同时在原地掺杂第二半导体材料直至第一部分的厚度接近或者超过预定距离。方向角导致第一部分中的线位错和/或诸如层错、孪晶界或反相畴界的其他位错缺陷在离开衬底表面预定距离处或者其下方结束。该方法接着进行在达到选定厚度以获得预定的入射光吸收水平的开口中选择性地淀积包含或者主要包括第三半导体材料的再生长区域的第二部分；然后在第二部分内形成掺杂区的工序。在各种实施方式中，该方法还包括：在提供位错阻挡掩模之前在衬底中形成p型或者n型区域的工序。
附图说明
在附图中，相同的附图标记指各不同视图中的相同部分。同样，附图不必按照比例给出，通常所强调的是发明原理的说明。在后述说明中，结合以下附图对本发明的各种实施方式进行说明，其中：
图1A为根据本领域已知的“外延颈”技术的具有形成于其上的锗层的硅衬底的截面侧视概要图。
图1B为用于说明图1A的半导体异质结构的XTEM图像。
图2A-2C为表示硅的三种晶向的概要图。
图3A-3B、4A-4E、和5A-5B为根据本发明的各种实施方式的、用于阻挡其中的位错的不同的晶格失配半导体异质结构和结构的概要图。
图6A-6H和7A-7C为根据本发明的各种实施方式的具有增大的有源区域的晶格失配半导体异质结构的截面侧视概要图。
图8-10为根据本发明的各种实施方式的用于半导体器件的位错阻挡技术的不同应用。
图11-12为根据本发明的具体实施方式集成于Si衬底内的Ge或者III-V族光电检测器。
图13A-13C为根据本发明的另一实施方式的采用位错阻挡技术的半导体异质结构。
具体实施方式
根据本发明的各种实施方式，本发明关注于具有基本上耗尽了的线位错以及其他位错缺陷的上表面的有限面积区域的单片的晶格失配的半导体异质结构的制造，以及基于这种晶格失配异质结构的半导体器件的制造。
硅(Si)被认为是当前最普遍的电子工业用半导体。用于形成晶片的硅的大部分是由单晶硅形成的。硅晶片被用作在其上形成CMOS器件的衬底。硅晶片还指半导体衬底或者半导体晶片。但是尽管结合硅晶片进行说明，在不偏离本发明主旨和范围的前提下，也可考虑使用包括或者主要由其他半导体材料构成的衬底。
在晶体硅中，组成固体的原子按周期方式排列。如果该周期性排列遍及整个固体，该物质被定义为由单晶体构成。如果该固体由大量的单晶体区域构成，则固体被称为多晶材料。本领域技术人员容易理解，晶体中原子的周期性排列被称为晶格。晶体晶格还包括代表整个晶格并被称作单位晶胞的空间体积，单位晶胞规则地重复地遍及晶体。例如硅具有金刚石立方体晶格结构，可表示为两个贯穿的面心立方体晶格。这样，解析和形象化立方体晶格的简单性可以扩展至硅晶体的特征化。在此处的说明中，将提及硅晶体中的不同平面，特别是涉及平面(100)、(110)、和(111)。这些平面定义了硅原子平面相对于主晶轴的方向。数值{xyz}被称为Miller指数，并由硅晶面与主晶轴的相交点的倒易点所确定。这样图2A-2C给出了硅晶面的三个方向。在图2A中，硅的晶面与x轴相交于1并且与y或者z轴永不相交。因此，这种晶体硅的方向为(100)。类似地，图2B给出了(110)晶体硅，图2C给出了(111)晶体硅。(111)和(100)方向为两种主要的商业用途的晶片方向。特别是，对于任何给定的立方晶体中的平面都有五个其他等价平面。这样，构成基本晶胞单元的立方体的六面都视作(100)平面。符号{xyz}指所有六个等价(xyz)平面。在所有说明中，将会提及晶体方向，特别是<100>、<110>和<111>方向。这些被定义为相应平面的法线方向。<100>方向为(100)平面的法线方向。符号<xyz>指所有六个等价方向。
如上所述，在本领域中需要一种通用而有效的、可以限制各种结构失配材料系统中的衬底界面缺陷的制造半导体异质结构的方法。上述的一种传统技术面向解决高失配淀积层中的线位错密度的控制问题，称为“外延颈”，仅适用于具有较小的横向尺寸的器件。尤其是，在现有技术中，金属氧化物半导体(“MOS”)晶体管通常制造在(100)硅晶片上，其栅被取向使得电流平行于<110>方向流过。这样，对于构造在(100)硅晶片之上、器件沟道方向与<110>方向一致的FET器件，其沟道宽度和沟道长度都应该小于外延颈掩模的高度，以便晶格失配的半导体层中的位错在两个方向上结束于掩模的侧壁。但是，在现代CMOS电路中，MOSFET器件宽度经常大幅超过沟道长度，沟道长度作为CMOS按比例缩小的结果经常很小。因此，在传统的外延颈方法下，许多位错不能在沟道宽度方向结束于掩模的侧壁。
与现有最小化位错缺陷的方法相反，在本发明的各种实施方式中，本发明致力于通过利用器件半导体层的更大的厚度和受限的横向面积来制造具有基本上耗尽了位错缺陷的上部部分的有限面积区域的方法解决已知技术的局限性。参照图3A-3B，提供包括或者主要包括例如硅的第一半导体材料的衬底310。在衬底上放置位错阻挡掩模320。该掩模具有延伸至衬底表面并由至少一个侧壁330限定的开口325。在各种实施方式中，开口325一般为矩形。该位错阻挡掩模可包括电介质材料，例如二氧化硅或者氮化硅。侧壁的至少一部分以与第一半导体材料的选定结晶学方向成方向角α的方式与衬底表面相交。此外，侧壁的至少一部分通常为垂直的，即以与衬底表面成80-120度的方式放置，并且在特定实施方式中，大致垂直于衬底表面。
在开口中选择性地淀积包括第二半导体材料的再生长层340。在一个实施方式中，第一半导体材料的选定的结晶学方向与再生长层中的线位错的传播方向一致。在某些实施方式中，方向角范围为从约30度到约60度，例如，与此结晶学方向成约45度。衬底表面可以具有(100)、(110)、(111)结晶学方向。在某些实施方式中，选定的结晶学方向与第一半导体材料的<110>结晶学方向大致一致。
在不同的实施方式中，第一半导体材料可以包括或者主要由硅或者硅锗合金构成。第二半导体材料可以包括或者主要包括II族、III族、IV族、V族和/或VI族元素和/或它们的组合，例如选自包括锗、锗硅、砷化镓、锑化铝、锑化铟铝、锑化铟、砷化铟、磷化铟和氮化镓的组。
再生长层可以通过在包括但不限于大气压CVD(APCVD)、低压(或者减压)CVD(LPCVD)、超高真空CVD(UHVCVD)的任何适合的外延淀积系统中的选择性外延生长、通过分子束外延(MBE)或者原子层淀积(ALD)的方法而形成于开口中。在CVD工艺中，选择性外延生长通常包括将源气体引入到室中。源气体可以包括至少一个先驱气体和载体气体，例如氢气。通过例如RF加热的方法加热反应室。根据再生长层的成分，反应室内的生长温度为约300℃到约900℃。生长系统还可利用低能等离子体来提高层生长动力学。
外延生长系统可以是单晶片或者多晶片批量反应器。经常用于制造应用中的大量外延的合适的CVD系统包括例如可从Santa Clara，CA的Applied Materials获得的EPI CENTURA单晶片多室系统，或者可从荷兰Bilthoven的ASM International得到的EPSILON单晶片外延反应器。
在某些实施方式中，再生长层，例如，包括Si和Ge，递变率在大于5％Ge/μm到100％Ge/μm的范围内，优选在5％Ge/μm和50％Ge/μm之间，成分递变到最终Ge含量在约10％到100％之间。尽管递变层的整体递变率一般被定义为Ge含量的整体变化对整体层厚的比率，递变层的一部分内的“局部递变率”可以不同于整体递变率。例如包括递变从0％Ge到10％Ge的1μm区域(局部递变率为10％Ge/μm)的递变层与包括递变从10％Ge到30％Ge的1μm区域(局部递变率为20％Ge/μm)的递变层具有15％Ge/μm的整体递变率。这样，再生长层可无需具有线性概图，但可以包含具有不同局部递变率的较小区域。在各种实施方式中，递变的再生长层生在例如600-1200℃下生长。更高的生长温度，例如超过900℃，对于提高生长速度同时最小化线位错的晶核形成是优选的。见美国专利第5,221，413号，此处通过参考完全包含于此。
在特定实施方式中，第一半导体材料为硅，第二半导体材料为锗。在该实施方式中，再生长层中的线位错350沿<110>方向传播，并与第一半导体材料表面成45度角。具有基本上为矩形的开口的位错掩模置于衬底之上，使得开口侧壁以与<100>方向成45度的方式放置并与<110>结晶学方向大致一致。如此开口方向的结果是，位错将到达并终结于位于离开衬底表面预定距离H处或者在其下方的位错阻挡掩模中的开口的侧壁，使得再生长层中的线位错密度随离开衬底表面距离的增加而降低。因此，再生长层的上部的线位错基本上被耗尽，从而可以形成具有宽度增加了的沟道的半导体器件。
在本发明的该实施方式和其他实施方式的某些版本中，位错阻挡掩模中的开口的侧壁具有至少等于离开衬底表面的预定距离H的高度。在这些实施方式中，开口大致为矩形并具有预定宽度W，W小于开口长度L。例如，开口宽度W可以小于500nm，开口长度L可以超过W和H的每一个。在这些实施方式的某些版本中，衬底主要包括硅并具有(100)结晶学方向，方向角为与再生长层中的位错的传播方向成约45度，预定距离H至少为W√2.在其他版本中，衬底主要由硅构成并具有(110)结晶学方向，方向角为约45度，预定距离H至少为W√6/3。在另外的其他版本中，衬底主要包含硅并具有(111)结晶学方向，方向角为约45度，预定距离H为至少2W。
在本发明的各种实施方式中，位错阻挡通过上述掩模的几何尺寸和方向、并且因将位错吸引至垂直表面的“镜像力”而得到提高，这将在以下详细解释。在许多实施方式中，单是镜像力就足以使得再生长层的上部部分的线位错和其他位错缺陷基本上耗尽。
本领域技术人员容易认识到，靠近表面的位错会受到通常在晶体中不会遇到的力的作用，并且尤其是，该位错会被吸引向自由表面，因为那里的材料更适合而且位错能较低。见Hull & Bacon，Introduction to Dislocations，4th edition，Steel Times(2001)。镜像力由所生长的半导体材料的特性以及给定位错和自由表面之间的距离决定。这样，即便当位错的方向对侧壁处的捕获无帮助时，以上讨论的方法仍然在某些尺寸下有效，原因在于晶界力将位错拉向自由表面以减小晶体的弹性能量。在数学上，这些力增长是因为应变力的表达式中的晶界条件要求垂直表面的应变分量在该表面上为零。这样，边缘位错上的每单位的位错长度对垂直侧壁的力，可以表示为公式：
F 1 = Gb 2 4 &pi;d ( 1 - v )
其中F1＝镜像力
G＝剪切模量
d＝距离自由表面的距离
b＝伯格斯矢量
v＝泊松比
参考图4A-4B，此处用术语“60°位错”指伯格斯矢量和位错线的夹角为60°的位错。这些位错一般形成于金刚石-立方体或者闪锌矿晶格失配系统，其中应变力较低(例如＜2％)。当在线上缺少力(可来自其他附近位错或者来自附近自由表面)时，位错从衬底表面以沿<110>方向成45°角出现。但是从上方看(垂直于表面)时，它们表现为位于<100>方向。
实验上，对于硅上锗的情况(4％失配)，约300nm的SiO2侧壁内的位错被捕获。这可以理解为因镜像力的影响。这些位错和侧壁的角度范围为约45至55°。
Ge的相关的材料常数为：
G＝4.1e11dyne/cm2
v＝0.26
b＝3.99
Figure A20068002321200241
基于以上公式和实验观察，硅上锗中的d≤300nm位错被弯向SiO2侧壁，向自由表面弯曲立方体半导体晶体中的位错所需要的力约为2.3dyne/cm。这样，其他材料的距离自由表面的距离d可以基于其已知的G、v和b进行具有一定精度的估算。例如，通过这些计算：
对于GaAs，d＝258nm
对于InP，d＝205nm
对于AlSb，d＝210nm
对于InSb，d＝164nm
参考图4C，对于完全捕获，孔或者沟槽的横向尺寸W最好小于或者等于约2＊d，而优选垂直尺寸h为至少约d，其中d通过上面被计算。这些标准有望基本上不依赖于侧壁和衬底表面的晶界方向。这样，在本发明的各种实施方式中，通过采用具有延长的开口的位错阻挡掩模捕获再生长层的下部中的位错，上述延长的开口，比如沟槽，具有按照以上讨论计算的宽度且方向与再生长层中的位错传播方向无关。
此外，如图4D中所示并用于此处的术语“90°位错”指伯格斯矢量和位错线的夹角为90°的位错。这些位错主要形成于应变力较高(例如＞2％)的失配系统内。当在线上缺少力(可来自其他附近位错或者来自附近自由表面)时，位错从衬底表面以沿<100>方向成90°角出现。这样，可以通过使用具有斜向而非垂直侧壁的位错阻挡掩模最优地捕获这些位错，如图4E所示。
以下总结了用于捕获各种金刚石-立方体或者闪锌矿半导体异质结构中的位错的机制：
1、低失配，低镜像力
-60°位错为主
-丛集线位于<110>方向，以45°从表面出现
-捕获位错的优选方法依赖于侧壁的适当方向和开口的适当尺寸，如以上结合图3A-3B所述；
2、低失配，高镜像力
-60°位错为主
-位错线向自由的、大致垂直的表面弯曲
-捕获位错的一下方法已结合图4A-4C在上面说明；
3、高失配，高镜像力
-90°位错为主
-位错线向自由的、大致垂直的表面弯曲
-捕获位错的优选方法已结合图4A-4C在上面说明；
4、高失配，低镜像力
-90°位错为主
-位错线位于<100>方向，以90°从表面出现
-捕获位错的优选方法已结合图4D-4E在说明说明
六边形半导体，例如III族-氮化物(III-N)材料，非常适合大功率高速度电子以及发光应用。对于诸如硅上III族-氮化物的六边形半导体的外延，(111)平面通常优选位于(100)上方。这是因为Si的(111)表面为六边形(即使硅为立方体晶体)。这产生了比立方体(100)面更好的用于六边形晶体生长的模板。但是，如上所述，上述的外延颈方法在这些应用中的效果较差，原因是由于这些材料中的线位错与更常使用的诸如硅、锗、砷化镓的立方体半导体相比具有相对于衬底的不同的方向，所以置于晶格失配的Si(111)衬底上方的六边形半导体中的线位错不能由垂直侧壁有效限定。例如，如上述结合图4E所述，对于衬底的某些表面方向和晶格失配再生长区域的晶体结构，位错缺陷趋向于垂直于衬底传播，这会不利于通过位错阻挡掩模的垂直侧壁进行捕获。这是当氮化镓生长于硅表面(100)上时的情形。在此情形下，在某些实施方式中，开口的侧壁的角度可相对衬底倾斜，如图4E所示，使得垂直传播的缺陷与成角度的侧壁相交。
在其他实施方式中，暴露于开口中的下层衬底的表面自身以可限定位错缺陷的方式设置。参照图5A，在位错阻挡掩模置于硅(100)衬底上方且贯穿地限定了开口之后，对从种子窗口底部暴露的衬底部分进行刻蚀以露出(111)表面，例如，对硅的结晶学平面(111)有选择性地施加KOH溶液。然后在衬底上方的开口中淀积晶格失配的半导体材料，并继续进行外延淀积，使得异质结构区域生长于开口中放置的材料上方，并在掩模上方横向延伸。由于下层表面的结构，异质外延区域中的线位错方向与衬底表面成约45°，便于由掩模的垂直侧壁捕捉位错，如图5B所示。然后，如果期望小面积的半导体材料用于器件有源区域，从各开口延伸的异质外延生长区域可被平坦化(例如通过CMP)，以与相邻的绝缘体区域共面。或者，如果期望大面积，可进行生长直至邻近区域连成一体，随后可选地进行所产生结构的平坦化。在后一种情形下，由于六边形半导体的横向生长速度比起采用各种已知方法的垂直于表面的生长速度显著提高，这些半导体材料提供了生长于(100)表面的立方体半导体所不可获得的工艺灵活性。特别是，这些材料的不同生长速度允许宽间距的种子沟槽，例如，如果不能基本上去除外延生长锋面(front)接合时已知要形成的缺陷，间距可以为沟槽的五倍或者更大，比近距离的种子沟槽有实质上的优点。
图6A-6F为根据本发明的各种实施方式的具有增大的表面面积的晶格失配的半导体异质结构的截面侧视概要图。特别是，与上述参照图3A-3B所述的实施方式相比，基本上耗尽了线位错的晶格失配的异质结构的上部部分的面积得到增加，以下将详细讨论。例如，在某些实施方式中，位错阻挡掩模中的开口具有可变的宽度，以下将详细说明。在其他版本中，位错阻挡掩模中的开口的侧壁包括靠近衬底表面放置的第一部分、以及置于第一部分之上的第二部分。第一部分的高度可以至少等于离开衬底表面的预定距离H，其中线位错终结于位于距离H处或者在其下方的位错阻挡掩模中的开口的侧壁。在这些实施方式的某些版本中，侧壁的第一部分可以大致平行于第二部分。同样，在某些版本中，侧壁的第二部分向外伸展。
在下述的许多实施方式中，衬底510包括或者主要包括硅。再生长层包括或者主要包括II族、III族、IV族、V族和/或VI族元素、和/或它们的组合中的一种的半导体材料，例如选自包括锗、锗硅、砷化镓、锑化铝、锑化铟铝、锑化铟、砷化铟、磷化铟和氮化镓的组。其中具有开口的位错阻挡掩模520置于衬底之上。位错阻挡掩模可以包括电介质材料，例如二氧化硅或者氮化硅。侧壁的至少一部分以与第一半导体材料的选定结晶学方向成方向角α的方式与衬底表面相交。在开口中淀积包括第二半导体材料的再生长层540。在各种实施方式中，第一半导体材料的选定的晶体学方向与再生长层中的线位错的传播方向一致。在各种实施方式中，方向角的范围从约30度到约60度，例如约45度。如上所述，在本发明的许多实施方式中，通过上述掩模的几何形状和方向和/或镜像力提高了对位错的阻挡。
参照图6A，在一个实施方式中，通过在衬底上方淀积具有厚度h1的第一低温氧化层521来形成位错阻挡掩模。厚度h1被选定为至少等于离开衬底表面的距离，在此处线位错(和/或诸如层错、孪晶界或者反相畴界的位错缺陷)终结于位错阻挡掩模中的开口的侧壁，此前已讨论。利用传统掩模/刻蚀技术在层521中形成具有直径的d1的第一开口或者具有宽度w1的第一沟槽，宽度w1和直径d1小于厚度h1。在剥离掩模后，在层521上方淀积具有厚度h2的第二低温氧化层522。然后，用传统掩模/刻蚀技术在层522中形成具有直径d2的第二开口或者具有宽度w2的第二沟槽，w1＜w2(或者d1＜d2)。在掩模剥离后，根据通过参考包含于此的Langdo等的美国专利公开第2004/0045499A号公开的任何技术，通过选择性外延在第一或者第二开口中或者第一和第二沟槽中淀积第二半导体材料的再生长层。如上所讨论的，在淀积后，线位错和/或其他位错缺陷终结于第一开口中(或者第一沟槽中)位于厚度h1处或者其下方。结果，得到基本上耗尽了线位错的具有厚度h2的再生长层部分，其上表面大于如上参照图3A-3B所述的实施方式。
参照图6B，在另一实施方式中，包括第二半导体材料的过生长层555淀积于再生长层540和邻接再生长层的位错阻挡掩模的一部分之上。过生长层的至少一部分可以作为非晶体(即无定形)材料淀积并随后通过例如以高于淀积温度的温度退火工序而结晶化。这样，在该实施方式中，过生长层的结晶化用于在再生长层上方的过生长区域中产生晶体材料。图6B的箭头指示从位错阻挡掩模内的开口向外延伸的结晶区域，至少可形成再生长层555的一部分的无定形材料被结晶化。
参照图6C，在又一实施方式中，在位错阻挡掩模的开口中淀积再生长层之后，进行增大有用表面面积的横向外延淀积工序。还可以利用与(110)或者(111)表面相比更高对(100)表面的典型生长速率来增加这些实施方式中的横向过生长。例如，过生长区域可用作通常比沟道材料具有较不苛刻的材料质量要求的源/漏区。
参照图6D，在又一实施方式中，通过逐渐增大再生长区域尺寸来增加再生长层540的有用的上部区域。类似于上述参照图6A所述的实施方式，位错阻挡掩模包括两个层——具有厚度h1的第一层和具有厚度h2的第二层。厚度h1被选择为至少等于离开衬底表面的距离，在此线位错和/或诸如层错、孪晶界或者反相畴界的其他位错缺陷终结于位错阻挡掩模中的开口的侧壁，如此前所讨论的。即，通过传统掩模/刻蚀技术在层521内形成具有直径d1的第一开口或者具有宽度w1的第一沟槽，宽度w1和直径d1均小于厚度h1。在剥离掩模后，在层521上方淀积具有厚度h2的第二低温氧化层522。然后，通过传统掩模/刻蚀技术在层522内形成具有直径d2的第二开口或者具有宽度w2的第二沟槽，其中w1＜w2(或者d1＜d2)。但是，与图6A中所示实施方式相反，第二沟槽的宽度w2逐渐增大，使得沟槽的侧壁、即层522中的开口逐渐向外展开。该效果可以通过如传统掩模/刻蚀技术获得，其中以掩模材料在刻蚀工艺过程中横向腐蚀为目的来选择刻蚀剂和掩模材料，从而逐渐露出下方更多的位错阻挡掩模，在位错阻挡掩模中产生向外展开的开口。例如，掩模材料可以为传统的光刻胶，刻蚀剂可以为CF4和H2气体的混合物，用于传统的RIE系统。在掩模被剥离后，通过选择性外延在层521、522限定的开口内淀积第二半导体材料的再生长层。如前所讨论的，在淀积后，线位错(和/或诸如层错、孪晶界或者反相畴界的其他位错缺陷)终结于位于厚度h1处或者其下方的第一开口(或第一沟槽)中。这样，在本实施方式中，位错终结于位于厚度h1处或者其下方的再生长区域的第一部分，此后再生长层逐渐变大，以允许用于大器件制造的具有大表面面积的高质量外延生长。
参照图6E，在如上所述的结合图6D的实施方式的替代版本中，可以仅利用一个光刻工序形成具有侧壁向外倾斜的开口的位错阻挡掩模，即底部比上部窄的结构，然后进行间隔物的淀积和刻蚀。该技术通常较为经济并可以克服光刻-刻蚀方法固有的光刻对准问题或者光刻最小特征尺寸限制。间隔物可由与绝缘体层相同或者不同的材料形成。无论那种情形，都在产生开口或者沟槽之后进行选择性外延生长。
图6F-6H给出了进一步增大表面面积的技术。参照图6F(同样也参照图6B)，在一个实施方式中，利用氮化硅代替二氧化硅作为用于限定两个开口535的位错阻挡掩模520的电介质材料。在开口中外延生长再生长区域540后，在其上淀积过生长区域560。利用氮化硅有利于将具有很少缺陷的位错阻挡掩模层520的表面上的两个过生长区域合并，产生更大的表面面积。参照图6G，在图6F的实施方式的一个具体版本中，在衬底510上形成位错阻挡掩模520之前，在衬底510之上淀积第二半导体材料层570，从而在位错阻挡掩模上部将再生长区域540与预先限定的晶格间隔合并。再生长区域内的该晶格间隔跟随着层570的晶格间隔，这样在两个外延结构合并时具有较小的晶格不一致。参照图6H，在图6F的实施方式的又一版本中，位错阻挡掩模限定两个或者更多近距离间隔的向外扩展的开口，使得掩模的水平上表面最小化，或者在特定实现中被取消。在该版本中，经常更容易出现缺陷的横向过生长区域可以忽略或者总体上不出现，从而提高所产生的合并的过生长区域的质量。
另外，参照图7A-7C，在一些实施方式中，本发明集中于采用自装配的位错阻挡掩模，通过外延颈和ELO技术的组合在异质结构区域内产生大的有源区域。特别是，可以通过自组装技术形成限定了贯穿其中的孔阵列的电介质层，从而避免了传统的耗时的光刻和刻蚀方法。作为如何在硅衬底上产生自组装的绝缘层中的垂直的孔阵列的例子，参见Wenchong Hu等的文章“Growth of well-aligned carbonnanotube arrays on silicon substrate using porous alumina film as ananotemplate”，Applied Physics Letters，Vol.79，No.19(2001)，并通过参考包含于此，其中描述了铝的阳极氧化物如何可以用于产生类似图7A-7B所示的自装配的垂直开口阵列，其中绝缘体为氧化铝(Al2O3)。但是，Hu等说明的工艺在每个开口的底部留下了小的氧化铝残留层。为了去除该残留层，可以进行各向异性干法刻蚀(垂直于晶片表面的刻蚀比平行于晶片表面的刻蚀速率更快)，将作为随后的外延颈“种子”的硅露出。然后，在开口内外选择性生长异质外延区域，至少到产生的过生长区域愈合为止。根据开口的横向尺寸、失配程度以及侧壁氧化物的硬度，异质外延“柱”的塑性或者弹性松弛起主导作用。然后通过如CMP将产生的异质外延层平坦化(图7C)，基本上耗尽了线位错和/或其他位错缺陷的有源区域被用于器件制造。
图8-10给出了根据本发明的各种实施方式的用于CMOS器件制造的位错阻挡技术的各种应用。图8给出了根据本发明制造的配置于再生长或者过生长区域的上方的各种器件结构，例如包括Ge、InGaAs、应变Ge/SiGe和其他材料的MOSFET器件、或者如包含InGaAs的HEMT器件。起始衬底可以为Si衬底或者SOI/SSOI衬底。在一例中，n-FET和p-FET数字器件制造于SSOI衬底上，而在生长于硅衬底上方的Ge区域上利用上述方法制造RF/模拟器件。通过将高级材料集成在Si衬底内，电子和空穴迁移率可以显著提高。为了避免这种FET器件上的位错缺陷的有害效应，沟道、源、漏区应该限定于基本上没有缺陷的再生长或者过生长材料的上部区域。如前所详细讨论的，通过掩模的几何尺寸和方向和/或镜像力提高了对线位错和其他缺陷的阻挡。在许多实施方式中，单是镜像力就足以使得再生长或者过生长材料的上方区域中的线位错和其他位错缺陷基本上耗尽。
此外，还是参照图8，能抑制结漏电的宽能隙材料(例如AlSb)可以用于初始生长，接下来将具有高电子迁移率的材料用于FET沟道(例如InAs)。在本实施方式中，优选地，两种半导体材料具有近似的晶格常数，以减少在其间的界面处形成位错的可能性。还是在该实施方式中，可以在宽能隙材料的生长之后进行平坦化工序，使得其表面与位错阻挡掩模的上部基本上平坦；随后可以生长高迁移率材料的薄层以容纳MOS沟道。优选地，FET结的底部置于宽能隙区域中以抑制结漏电。
图9给出了根据本发明的各种实施方式的位错阻挡技术在CMOS中的另一应用。本方法允许Ge/III-V颈技术应用于较大的CMOS器件中。当将位错阻挡技术应用于图8的实施方式中CMOS器件时，器件有源区的长度Lactive应该足够小以满足前面讨论过的长宽比例要求。但是也包括源/漏长度的Lactive远大于器件沟道长度Lg。图9中所示的实施方式仅处理在窄沟道区域生长Ge或者GaAs的情形；然后分别淀积源/漏材料。该方法允许将Ge或者GaAs生长技术应用于更大的器件，例如，90nm节点CMOS器件而非22nm节点器件。这种仅对沟道的Ge/III-V位错阻挡方法还可以与其他期望的源/漏工程技术组合，例如抬高的源/漏技术，肖特基源/漏方法、或者在源/漏区使用不同于沟道区中的材料以优化源/漏的杂质/电导率。类“绝缘体上”源/漏结构还减小了结电容。适当淀积源/漏材料还可以产生沟道区域内的局部化应变以达到提高迁移率的目的。如上所讨论的方法仅可用于预定义的小沟道区域。源/漏区中的外延淀积可以有缺陷，但是只要位错结束于窄沟道区域的侧壁上，源/漏中的缺陷密度是可接受的。
除传统的平面MOSFET外，本发明的位错阻挡技术也可用于制造非平面FET。如上所述，对线位错和其他缺陷的阻挡通过掩模的几何形状和方向和/或镜像力得到提高。在许多实施方式中，单镜像力就足以使得再生长或者过生长材料的上部区域的线位错和其他位错缺陷基本上耗尽。图10A和10B给出了很好利用了晶格失配材料的垂直形状的体连接的鳍状FET或者三栅晶体管结构。一个示例方法包括：淀积或者生长氧化层，然后淀积氮化物层，掩模及刻蚀宽度w＜0.5h的沟槽；(沟槽方向可以为<110>方向，使得所有沿<110>方向的线位错(与第一半导体材料的表面成45度角)将在高度h以内与侧壁相交)；在沟槽内选择性生长Ge或者III-V；化学机械抛光以去除沟槽外的选择性生长部分；选择性地去除氮化物，产生鳍状结构；然后在鳍状结构周围生长和/或淀积绝缘体材料；然后淀积、掩模以及刻蚀栅电极并离子注入产生源/漏区。第二示例方法包括淀积或者生长氧化层；掩模和刻蚀宽度w＜0.5h的沟槽；在沟槽内选择性地生长Ge或者III-V；化学机械抛光以去除沟槽外的选择性生长部分；选择性地去除氧化物的一部分，产生鳍状结构；然后在鳍状结构周围生长和/或淀积绝缘体材料；然后淀积、掩模以及刻蚀栅电极并离子注入产生源/漏区域。
除了FET器件之外，本发明的位错阻挡技术还可用于制造其他类型的器件，例如光学器件。参照图11-12，在一些实施方式中，利用这些技术将Ge或者III-V光电检测器集成在硅衬底中。在如图11所示的示例实施方式中，在Si衬底上注入下部接触以形成p+型区域；淀积低温氧化物；穿过低温氧化物层地刻蚀开口或者沟槽以到达Si衬底；在开口或者沟槽内利用原地掺杂选择性地生长Ge或者III-V材料直至超过缺陷区域(p型)。此外，继续外延生长直至厚度足以达到对入射光的期望水平的吸收，然后注入顶层以形成n型区域。在另一结构中，光来自侧面(例如来自面内波导)而不是上方，如图12所示。这允许光检测出现在与晶片表面同面的平面内，且还允许生长厚度不依赖于吸收深度。
在上述的各种实施方式中，位错阻挡沿垂直方向进行。图13A给出了位错阻挡可沿横向，例如从源区或者漏区，进行的另一实施方式。因此，器件可以为SOI结构。在一个实施方式中，可以在栅的下方生长位错阻挡之前，首先利用沟道置换型工艺形成栅氧化物和栅叠层。该方法关注于自对准问题和任何表面粗糙度问题。
图13B给出了允许结束大尺寸外延区域的位错的另一方法。该方法包括两个外延生长工序，采用了不同的生长方向，其结果是一个方向上的位错在第一外延生长过程中结束于侧壁，而具有大器件尺寸的另一方向上的位错会在外延生长改变方向时结束于侧壁之上。
传统的Ge/III-V颈技术在垂直方向上形成晶体材料。因此，当在该晶体上构建平面MOS或者鳍状FET型器件时，该器件通常为体类型或者体连接，而不是“绝缘体上”结构。Ge或者GaAs FET的体类型会呈现大的结漏电流以及较差的短沟道效应控制。解决方法之一为垂直构建器件代替平行于水平平面的方式。图13C给出了这种结构的一个实施方式：垂直沟道FET，包含垂直FET所具有的优点，例如SCE控制、良好的可缩放性等。另一方法为在选择性淀积第二半导体材料的过程中外延生长与第二半导体材料层晶格匹配的氧化物层。其结果，在位于再生长区域中随后用于器件制造的一部分下方具有氧化物层，这在Currie提出的共同未决的美国专利申请第11/000,566号中详细讨论，通过参考包含于此。
包含此处公开的内容的其他实施方式可以在不偏离本发明必要特征之主旨或者其范围的前提下使用。因此前述实施方式在所有方面仅视为此处所述发明的说明性内容的而非限制性内容。因此，本发明的范围仅受到所附权利要求的限定。

Claims (62)

1、一种形成半导体异质结构的方法，该方法包括以下步骤：
(a)提供具有表面并包括第一半导体材料的衬底；
(b)在衬底上方提供位错阻挡掩模，该掩模包括电介质材料和具有延伸至衬底表面并由至少一个侧壁限定的开口，侧壁的至少一部分以与第一半导体材料的选定结晶学方向成方向角的方式与衬底表面相交；
(c)在开口内淀积包括第二半导体材料的再生长层，方向角使再生长层中的线位错密度随离衬底表面距离的增加而降低。
2、根据权利要求1所述的方法，
还包括在再生长层上方和位错阻挡掩模层的至少一部分上方淀积包含第二半导体材料的过生长层的步骤。
3、根据权利要求2所述方法，
还包括将过生长层的至少一部分结晶化的步骤。
4、根据权利要求1所述的方法，其中，
第一半导体材料包含硅或者硅锗合金。
5、根据权利要求1所述的方法，其中，
第一半导体材料主要包括硅或者硅锗合金。
6、根据权利要求1所述的方法，其中，
第二半导体材料选自包括II族、III族、IV族、V族、VI族元素、和它们的组合的组。
7、根据权利要求6所述的方法，其中，
第二半导体材料选自包括锗、锗硅、砷化镓、锑化铝、锑化铟铝、锑化铟、砷化铟、磷化铟和氮化镓的组。
8、根据权利要求1所述的方法，其中，
第二半导体材料是成分递变的。
9、根据权利要求1所述的方法，其中，
选定的第一半导体材料的结晶学方向与再生长层中的线位错的至少一个传播方向一致。
10、根据权利要求9所述的方法，其中，
方向角的范围为约30到约60度。
11、根据权利要求10所述的方法，其中，
方向角为约45度。
12、根据权利要求1所述的方法，其中，
衬底表面具有选自包括(100)、(110)、(111)的组的结晶学方向。
13、根据权利要求12所述的方法，其中，
选定的结晶学方向与第一半导体材料的<110>结晶学方向基本一致。
14、根据权利要求12所述的方法，其中，
侧壁的一部分以与第一半导体材料的<100>结晶学方向基本一致的方式与衬底表面相交。
15、根据权利要求1所述的方法，其特征为：
第一半导体材料无极性，第二半导体材料有极性，方向角使得再生长层中的反相畴界密度随离开衬底表面距离的增加而降低。
16、根据权利要求1所述的方法，其中，
方向角使得再生长层中的层错密度随离开衬底表面距离的增加而降低。
17、根据权利要求1所述的方法，其中，
方向角使得再生长层中的孪晶界密度随离开衬底表面距离的增加而降低。
18、根据权利要求1所述的方法，其中，
电介质材料包括二氧化硅或者氮化硅。
19、根据权利要求1所述的方法，
还包括使再生长层平坦化的步骤，使得经过平坦化步骤后，再生长层的平坦化表面与位错阻挡掩模的上表面基本上共面。
20、根据权利要求19所述的方法，其中，
平坦化步骤包括化学机械抛光。
21、根据权利要求1所述的方法，其中，
线位错结束于位于离开衬底表面预定距离H处或者其下方的位错阻挡掩模中的开口的侧壁。
22、根据权利要求21所述的方法，其中，
位错阻挡掩模中的开口具有可变宽度。
23、根据权利要求21所述的方法，其中，
位错阻挡掩模中的开口的侧壁包括：
(a)靠近衬底表面放置且离开衬底表面的高度至少等于预定距离H的第一部分；和
(b)设置于第一部分上方的第二部分。
24、根据权利要求23所述的方法，其中，
侧壁的第一部分大致平行于第二部分。
25、根据权利要求23所述的方法，其中，
侧壁的第二部分向外展开。
26、根据权利要求1所述的方法，其中，
位错阻挡掩模中的开口的侧壁的离开衬底表面的高度至少等于预定距离H，开口基本为矩形并具有预定宽度W，开口宽度W小于该开口长度L。
27、根据权利要求26所述的方法，其中，
开口宽度W小于约500nm。
28、根据权利要求27所述的方法，其中，
开口长度L超过W和H的每一个。
29、根据权利要求1所述的方法，
还包括在衬底上提供位错阻挡掩模之前，在衬底的至少一部分上方淀积晶格失配层的步骤，晶格失配层包括第三半导体材料并至少部分地松弛。
30、根据权利要求29所述的方法，其中，
还包括在提供位错阻挡掩模之前平坦化晶格失配层的步骤。
31、一种半导体结构，包括：
(a)具有表面并包括第一半导体材料的衬底；
(b)设置于衬底上方的位错阻挡掩模，该掩模具有延伸至衬底表面并由至少一个侧壁限定的开口，侧壁的至少一部分以与第一半导体材料的选定结晶学方向成方向角的方式与衬底表面相交；
(c)包含形成于开口中的第二半导体材料的再生长层，方向角导致再生长层中的线位错的密度随离开衬底表面距离的增加而降低
32、根据权利要求31所述的结构，其中，
线位错结束于位于离开衬底表面预定距离H处或者其下方的位错阻挡掩模中的开口的侧壁。
33、根据权利要求31所述的结构，其中，
第一半导体材料无极性，第二半导体材料有极性，方向角使得再生长层中的反相畴界密度随离开衬底表面距离的增加而降低。
34、根据权利要求31所述的结构，其中，
位错阻挡掩模中的开口具有可变的宽度。
35、根据权利要求31所述的结构，其中，
位错阻挡掩模中的开口的侧壁的离开衬底表面的高度至少等于预定距离H，开口基本为矩形并具有预定宽度W，W小于开口长度L。
36、根据权利要求35所述的结构，其中，
开口宽度W小于约500nm。
37、根据权利要求35所述的结构，其中，
开口长度L超过W和H的每一个。
38、根据权利要求31所述的结构，其中，
第一半导体材料包含硅或者硅锗合金。
39、根据权利要求31所述的结构，其中，
第二半导体材料选自包括II族、III族、IV族、V族、VI族元素、和它们的组合的组。
40、根据权利要求39所述的结构，其中，
第二半导体材料选自包括锗、锗硅、砷化镓、氮化镓的组。
41、根据权利要求31所述的结构，其中，
结晶学方向与线位错的至少一个传播方向一致。
42、根据权利要求41所述的结构，其中，
所述角度为约45度。
43、根据权利要求31所述的结构，其中，
衬底表面具有选自包括(100)、(110)、(111)的组的结晶学方向。
44、根据权利要求43所述的结构，其中，
侧壁部分与衬底表面之间的相交部分与第一半导体材料的<110>结晶学平面基本一致。
45、根据权利要求31所述的方法，其中，
位错阻挡掩模包括电介质材料。
46、根据权利要求45所述的方法，其中，
电介质材料包括二氧化硅和氮化硅。
47、根据权利要求31所述的方法，还包括：
包含在再生长层上方以及位错阻挡掩模的至少一部分上方放置的第二半导体材料的过生长层。
48、根据权利要求47所述的方法，还包括：
在位错阻挡掩模下方的衬底的至少一部分上方放置的晶格失配层，晶格失配层包括第二半导体材料并至少部分地松弛。
49、一种形成于具有表面并包括第一半导体材料的衬底上方的半导体器件，该器件包括源区、漏区及它们之间的沟道区，该器件包括：
(a)设置于衬底上方的位错阻挡掩模，该掩模具有延伸至衬底表面并由至少一个侧壁限定的开口，侧壁的至少一部分以与第一半导体材料的选定结晶学方向成方向角的方式与衬底表面相交；和
(b)形成于开口内的再生长区域，该再生长区域包括：
i.包含第二半导体材料并靠近衬底表面放置的第一部分，再生长区域中的线位错结束于该第一部分；以及
ii.设置于第一部分上方并具有形成在其中的沟道区域的第二部分，第二部分包括第三半导体材料。
50、根据权利要求49所述的器件，其中，
第一半导体材料层包括硅。
51、根据权利要求49所述的器件，其中，半导体衬底包括：
(a)硅晶片；
(b)设置于其上的绝缘层；
(c)设置在绝缘层上的应变半导体层。
52、根据权利要求51所述的器件，其中，
应变半导体层包括硅或锗。
53、根据权利要求49所述的器件，其中，
第二半导体材料和第三半导体材料为相同的半导体材料。
54、根据权利要求49所述的器件，其中，
半导体衬底包括：
(a)硅晶片；
(b)设置在其上的、成分均匀的、松弛的Si1-xGex层；
(c)设置在松弛的Si1-xGex层上的应变硅层。
55、根据权利要求54所述的器件，其中，
设置于成分均匀的Si1-xGex松弛层和硅晶片之间的成分递变的Si1-xGex层。
56、根据权利要求54所述的器件，其中，
设置于成分均匀的Si1-xGex松弛层和硅晶片之间的绝缘层。
57、根据权利要求49所述的器件，还包括：
设置于衬底的至少一部分和位错阻挡掩模之间的晶格失配层，晶格失配层包括第二半导体材料并至少部分地松弛。
58、根据权利要求57所述的器件，其中，
晶格失配层是平坦化的。
59、根据权利要求49所述的器件，其中，
第二半导体材料和第三半导体材料层的至少一个选自包括II族、III族、IV族、V族、VI族元素、和它们的组合的组。
60、根据权利要求49所述的器件，其中，
第二半导体材料和第三半导体材料层的至少一个选自包括锗、锗硅、砷化镓、氮化镓、砷化铟铝、砷化铟镓、磷化铟镓和磷化铟的组。
61、根据权利要求49所述的器件，其中，
再生长区域的第一部分包括硅锗，再生长区域的第二部分包括应变锗层。
62、根据权利要求49所述的器件，其中，
再生长区域的第一部分包括磷化铟，再生长区域的第二部分包括设置于砷化铟铝层上方的砷化铟镓层。
CN2006800232125A 2005-05-17 2006-05-17 具有降低了的位错缺陷密度的晶格失配的半导体结构和相关的器件制造方法 Active CN101300663B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US68194005P 2005-05-17 2005-05-17
US60/681,940 2005-05-17
PCT/US2006/019152 WO2006125040A2 (en) 2005-05-17 2006-05-17 Lattice-mismatched semiconductor structures with reduced dislocation defect densities related methods for device fabrication

Publications (2)

Publication Number Publication Date
CN101300663A true CN101300663A (zh) 2008-11-05
CN101300663B CN101300663B (zh) 2010-12-01

Family

ID=37005946

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006800232125A Active CN101300663B (zh) 2005-05-17 2006-05-17 具有降低了的位错缺陷密度的晶格失配的半导体结构和相关的器件制造方法

Country Status (6)

Country Link
US (1) US20060292719A1 (zh)
EP (4) EP2595175B1 (zh)
JP (1) JP5063594B2 (zh)
KR (1) KR101225816B1 (zh)
CN (1) CN101300663B (zh)
WO (1) WO2006125040A2 (zh)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102024768A (zh) * 2009-09-18 2011-04-20 台湾积体电路制造股份有限公司 半导体装置及半导体结构的制造方法
CN102024759A (zh) * 2009-09-18 2011-04-20 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN102034833A (zh) * 2009-09-24 2011-04-27 台湾积体电路制造股份有限公司 传感器及其制造方法
CN102244007A (zh) * 2011-07-22 2011-11-16 中国科学院半导体研究所 运用v形沟槽的硅基砷化镓材料的制备
WO2012094856A1 (zh) * 2011-01-12 2012-07-19 中国科学院微电子研究所 半导体结构及其制作方法
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
CN103123899A (zh) * 2011-11-21 2013-05-29 中芯国际集成电路制造(上海)有限公司 FinFET器件制造方法
CN104641469A (zh) * 2012-09-18 2015-05-20 株式会社电装 具有结势垒肖特基二极管的碳化硅半导体装置
CN105448651A (zh) * 2014-08-15 2016-03-30 北大方正集团有限公司 一种衬底上的外延片及其制作方法
CN105745759A (zh) * 2013-12-23 2016-07-06 英特尔公司 非同质半导体衬底上的宽带隙晶体管及其制造方法
US9640395B2 (en) 2008-07-01 2017-05-02 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
CN106711226A (zh) * 2016-11-29 2017-05-24 东莞市广信知识产权服务有限公司 一种硅基锗纳米鳍状结构
CN106783617A (zh) * 2016-11-29 2017-05-31 东莞市广信知识产权服务有限公司 一种硅基锗沟道mos器件的制作方法
CN107004710A (zh) * 2014-12-23 2017-08-01 英特尔公司 形成具有侧壁衬垫的鳍状物结构的装置和方法
US9780190B2 (en) 2007-06-15 2017-10-03 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
CN108346556A (zh) * 2011-07-12 2018-07-31 纳斯普Ⅲ/Ⅴ有限责任公司 单片集成半导体结构
CN110517948A (zh) * 2019-07-26 2019-11-29 中国科学院微电子研究所 一种硅衬底上外延InP半导体的方法及制得的半导体器件
US10580895B2 (en) 2013-12-23 2020-03-03 Intel Corporation Wide band gap transistors on non-native semiconductor substrates
TWI728364B (zh) * 2019-05-21 2021-05-21 國立陽明交通大學 氮化鎵異質整合於矽基板之半導體結構及其製造方法
WO2024000542A1 (zh) * 2022-06-30 2024-01-04 苏州晶湛半导体有限公司 发光器件及其制作方法

Families Citing this family (103)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9153645B2 (en) 2005-05-17 2015-10-06 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US8324660B2 (en) 2005-05-17 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US7390745B2 (en) * 2005-09-23 2008-06-24 International Business Machines Corporation Pattern enhancement by crystallographic etching
US7777250B2 (en) 2006-03-24 2010-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures and related methods for device fabrication
EP2007932A1 (en) * 2006-04-04 2008-12-31 Technion Research and Development of Foundation, Ltd. Articles with two crystalline materials and method of making same
US8173551B2 (en) 2006-09-07 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Defect reduction using aspect ratio trapping
WO2008039534A2 (en) 2006-09-27 2008-04-03 Amberwave Systems Corporation Quantum tunneling devices and circuits with lattice- mismatched semiconductor structures
US7799592B2 (en) 2006-09-27 2010-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Tri-gate field-effect transistors formed by aspect ratio trapping
US20080187018A1 (en) 2006-10-19 2008-08-07 Amberwave Systems Corporation Distributed feedback lasers formed via aspect ratio trapping
US8557681B2 (en) * 2006-10-30 2013-10-15 International Rectifier Corporation III-nitride wafer fabrication
WO2008115135A1 (en) 2007-03-16 2008-09-25 Sebastian Lourdudoss Semiconductor heterostructures and manufacturing thereof
US8304805B2 (en) 2009-01-09 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor diodes fabricated by aspect ratio trapping with coalesced films
US9508890B2 (en) 2007-04-09 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaics on silicon
US8237151B2 (en) 2009-01-09 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Diode-based devices and methods for making the same
US7825328B2 (en) 2007-04-09 2010-11-02 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride-based multi-junction solar cell modules and methods for making the same
KR101093588B1 (ko) 2007-09-07 2011-12-15 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 멀티-정션 솔라 셀
US8288756B2 (en) * 2007-11-30 2012-10-16 Advanced Micro Devices, Inc. Hetero-structured, inverted-T field effect transistor
WO2009084238A1 (ja) * 2007-12-28 2009-07-09 Sumitomo Chemical Company, Limited 半導体基板、半導体基板の製造方法および電子デバイス
KR20100092932A (ko) * 2007-12-28 2010-08-23 스미또모 가가꾸 가부시키가이샤 반도체 기판 및 반도체 기판의 제조 방법
US7842982B2 (en) 2008-01-29 2010-11-30 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method thereof
JP4543093B2 (ja) * 2008-01-29 2010-09-15 株式会社東芝 半導体装置
JP5669359B2 (ja) * 2008-03-01 2015-02-12 住友化学株式会社 半導体基板、半導体基板の製造方法および電子デバイス
US20090261346A1 (en) * 2008-04-16 2009-10-22 Ding-Yuan Chen Integrating CMOS and Optical Devices on a Same Chip
US8183667B2 (en) 2008-06-03 2012-05-22 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial growth of crystalline material
US8981427B2 (en) 2008-07-15 2015-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. Polishing of small composite semiconductor materials
CN102160145B (zh) * 2008-09-19 2013-08-21 台湾积体电路制造股份有限公司 通过外延层过成长的元件形成
US20100072515A1 (en) 2008-09-19 2010-03-25 Amberwave Systems Corporation Fabrication and structures of crystalline material
WO2010038464A1 (ja) * 2008-10-02 2010-04-08 住友化学株式会社 半導体基板、電子デバイス、および半導体基板の製造方法
KR20110065446A (ko) * 2008-10-02 2011-06-15 스미또모 가가꾸 가부시키가이샤 반도체 기판, 전자 디바이스 및 반도체 기판의 제조 방법
WO2010038463A1 (ja) * 2008-10-02 2010-04-08 住友化学株式会社 半導体基板、電子デバイス、および半導体基板の製造方法
US8686472B2 (en) 2008-10-02 2014-04-01 Sumitomo Chemical Company, Limited Semiconductor substrate, electronic device and method for manufacturing semiconductor substrate
US20110227199A1 (en) * 2008-11-28 2011-09-22 Sumitomo Chemical Company, Limited Method for producing semiconductor substrate, semiconductor substrate, method for manufacturing electronic device, and reaction apparatus
KR20110097755A (ko) 2008-11-28 2011-08-31 스미또모 가가꾸 가부시키가이샤 반도체 기판의 제조 방법, 반도체 기판, 전자 디바이스의 제조 방법, 및 반응 장치
US8313967B1 (en) * 2009-01-21 2012-11-20 Stc.Unm Cubic phase, nitrogen-based compound semiconductor films epitaxially grown on a grooved Si <001> substrate
US8450133B2 (en) * 2009-03-16 2013-05-28 Acorn Technologies, Inc. Strained-enhanced silicon photon-to-electron conversion devices
CN101853882B (zh) 2009-04-01 2016-03-23 台湾积体电路制造股份有限公司 具有改进的开关电流比的高迁移率多面栅晶体管
US8816391B2 (en) 2009-04-01 2014-08-26 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain engineering of devices with high-mobility channels
JP5705207B2 (ja) 2009-04-02 2015-04-22 台湾積體電路製造股▲ふん▼有限公司Ｔａｉｗａｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍａｎｕｆａｃｔｕｒｉｎｇ Ｃｏｍｐａｎｙ，Ｌｔｄ． 結晶物質の非極性面から形成される装置とその製作方法
US8455860B2 (en) 2009-04-30 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing source/drain resistance of III-V based transistors
US9768305B2 (en) 2009-05-29 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Gradient ternary or quaternary multiple-gate transistor
US8617976B2 (en) 2009-06-01 2013-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Source/drain re-growth for manufacturing III-V based transistors
JP2011023610A (ja) * 2009-07-16 2011-02-03 Toshiba Corp 半導体装置の製造方法
US20110062492A1 (en) * 2009-09-15 2011-03-17 Taiwan Semiconductor Manufacturing Company, Ltd. High-Quality Hetero-Epitaxy by Using Nano-Scale Epitaxy Technology
US9601328B2 (en) * 2009-10-08 2017-03-21 Taiwan Semiconductor Manufacturing Company, Ltd. Growing a III-V layer on silicon using aligned nano-scale patterns
EP2317554B1 (en) * 2009-10-30 2014-04-09 Imec Integrated semiconductor substrate structure and method of manufacturing an integrated semiconductor substrate structure
US8344425B2 (en) * 2009-12-30 2013-01-01 Intel Corporation Multi-gate III-V quantum well structures
JP5166458B2 (ja) * 2010-01-22 2013-03-21 株式会社東芝 半導体装置及びその製造方法
US8242510B2 (en) * 2010-01-28 2012-08-14 Intersil Americas Inc. Monolithic integration of gallium nitride and silicon devices and circuits, structure and method
US8183134B2 (en) * 2010-10-19 2012-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and manufacturing method with improved epitaxial quality of III-V compound on silicon surfaces
US8731017B2 (en) 2011-08-12 2014-05-20 Acorn Technologies, Inc. Tensile strained semiconductor photon emission and detection devices and integrated photonics system
US9105660B2 (en) * 2011-08-17 2015-08-11 United Microelectronics Corp. Fin-FET and method of forming the same
JP5757195B2 (ja) * 2011-08-23 2015-07-29 セイコーエプソン株式会社 半導体装置、電気光学装置、電力変換装置及び電子機器
KR20130047813A (ko) * 2011-10-31 2013-05-09 삼성전자주식회사 Ｉｉｉ-ｖ족 화합물 반도체층을 포함하는 반도체 소자 및 그 제조방법
JP2015502657A (ja) * 2011-11-05 2015-01-22 東京エレクトロン株式会社 半導体デバイス用のレトログレードウエルにおけるエピタキシャル膜成長
DE112011105987T5 (de) * 2011-12-19 2014-09-11 Intel Corporation Nichtplanarer III-N-Transistor
US20150001588A1 (en) * 2012-02-13 2015-01-01 Tokyo Electron Limited Semiconductor device and method for manufacturing same
WO2013158210A2 (en) * 2012-02-17 2013-10-24 Yale University Heterogeneous material integration through guided lateral growth
US9142400B1 (en) 2012-07-17 2015-09-22 Stc.Unm Method of making a heteroepitaxial layer on a seed area
EP2717316B1 (en) * 2012-10-05 2019-08-14 IMEC vzw Method for producing strained germanium fin structures
US8866235B2 (en) * 2012-11-09 2014-10-21 Taiwan Semiconductor Manufacturing Company, Ltd. Source and drain dislocation fabrication in FinFETs
WO2014126055A1 (ja) * 2013-02-15 2014-08-21 国立大学法人東京大学 半導体集積回路基板およびその製造方法
JP2016094303A (ja) * 2013-02-27 2016-05-26 東京エレクトロン株式会社 微細構造形成方法及びフィン構造
US9385198B2 (en) 2013-03-12 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Heterostructures for semiconductor devices and methods of forming the same
WO2014144698A2 (en) 2013-03-15 2014-09-18 Yale University Large-area, laterally-grown epitaxial semiconductor layers
JP2014239182A (ja) * 2013-06-10 2014-12-18 東京エレクトロン株式会社 微細構造形成方法、半導体デバイスの製造方法、及びｃｍｏｓの形成方法
KR102098900B1 (ko) * 2013-06-28 2020-04-08 인텔 코포레이션 측방향 에피택시 과도성장 영역에서의 결함 없는 핀 기반 디바이스의 제조
GB2517697A (en) * 2013-08-27 2015-03-04 Ibm Compound semiconductor structure
SG11201600820PA (en) * 2013-09-04 2016-03-30 Intel Corp Methods and structures to prevent sidewall defects during selective epitaxy
US10096474B2 (en) * 2013-09-04 2018-10-09 Intel Corporation Methods and structures to prevent sidewall defects during selective epitaxy
JP5957771B2 (ja) * 2013-10-11 2016-07-27 パナソニックＩｐマネジメント株式会社 窒化物半導体積層構造、半導体発光素子および窒化物半導体積層構造を製造する方法
EP2869331A1 (en) * 2013-10-29 2015-05-06 IMEC vzw Episubstrates for selective area growth of group iii-v material and a method for fabricating a group iii-v material on a silicon substrate
US9177967B2 (en) * 2013-12-24 2015-11-03 Intel Corporation Heterogeneous semiconductor material integration techniques
US10644116B2 (en) * 2014-02-06 2020-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ straining epitaxial process
KR102472396B1 (ko) * 2014-03-28 2022-12-01 인텔 코포레이션 선택적 에피택셜 성장된 iii-v족 재료 기반 디바이스
CN106233471A (zh) 2014-04-16 2016-12-14 耶鲁大学 蓝宝石衬底上的氮‑极性的半极性GaN层和器件
CN106233429B (zh) 2014-04-16 2019-06-18 耶鲁大学 获得平坦的半极性氮化镓表面的方法
KR102237820B1 (ko) * 2014-05-14 2021-04-08 삼성전자주식회사 수평형 포토 다이오드, 이를 포함하는 이미지 센서 및 포토 다이오드, 이미지센서의 제조방법
US9601583B2 (en) * 2014-07-15 2017-03-21 Armonk Business Machines Corporation Hetero-integration of III-N material on silicon
JP2016023117A (ja) * 2014-07-23 2016-02-08 セイコーエプソン株式会社 立方晶炭化珪素半導体基板、および立方晶炭化珪素半導体基板の製造方法
JP6555624B2 (ja) * 2014-09-19 2019-08-07 インテル・コーポレーション マイクロ電子トランジスタ内の漏洩を低減するバッファを作成するための装置及び方法
EP3195366B1 (en) 2014-09-19 2020-10-21 Intel Corporation Apparatus and methods to create an indium gallium arsenide active channel having indium rich surfaces
JP6449432B2 (ja) * 2014-09-19 2019-01-09 インテル・コーポレーション マイクロエレクトロニクストランジスタにおいてリークを低減するために、ドープされたサブ構造体を作成するための装置及び方法
US9711683B2 (en) * 2014-09-26 2017-07-18 Epistar Corporation Semiconductor device and the method of manufacturing the same
KR101591677B1 (ko) * 2014-09-26 2016-02-18 광주과학기술원 고품위 질화물계 반도체 성장방법
US9852902B2 (en) 2014-10-03 2017-12-26 Applied Materials, Inc. Material deposition for high aspect ratio structures
KR102284657B1 (ko) * 2015-01-05 2021-08-02 삼성전자 주식회사 포토 다이오드 및 이를 포함하는 광통신 시스템
KR102279162B1 (ko) * 2015-03-03 2021-07-20 한국전자통신연구원 게르마늄 온 인슐레이터 기판 및 그의 형성방법
KR102316247B1 (ko) 2015-04-14 2021-10-26 삼성전자주식회사 반도체 소자 및 이의 제조 방법
EP3314660A4 (en) * 2015-06-23 2019-01-23 Intel Corporation INDUSTRIAL NMOS TRANSISTOR CHANNELS
CN106571383B (zh) * 2015-10-08 2020-04-28 联华电子股份有限公司 半导体元件及其制作方法
US9564494B1 (en) * 2015-11-18 2017-02-07 International Business Machines Corporation Enhanced defect reduction for heteroepitaxy by seed shape engineering
JP6584348B2 (ja) * 2016-03-07 2019-10-02 東京エレクトロン株式会社 凹部の埋め込み方法および処理装置
JP6785057B2 (ja) * 2016-05-02 2020-11-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2019531245A (ja) 2016-08-12 2019-10-31 イェール ユニバーシティーＹａｌｅ Ｕｎｉｖｅｒｓｉｔｙ 成長の際に窒素極性ファセットを排除することによる異種基板上で成長する積層欠陥のない半極性および非極性ＧａＮ
US10163627B2 (en) * 2017-05-18 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method for fabricating the same
JP6922840B2 (ja) * 2018-05-22 2021-08-18 日本電信電話株式会社 光デバイス構造およびその作製方法
WO2020230317A1 (ja) * 2019-05-16 2020-11-19 日本電信電話株式会社 半導体積層構造
JP2021005654A (ja) * 2019-06-26 2021-01-14 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器
WO2021065803A1 (ja) * 2019-09-30 2021-04-08 京セラ株式会社 半導体素子の製造方法及び半導体装置
US11804374B2 (en) * 2020-10-27 2023-10-31 Taiwan Semiconductor Manufacturing Company, Ltd. Strain relief trenches for epitaxial growth
WO2022091803A1 (ja) * 2020-10-28 2022-05-05 京セラ株式会社 半導体素子の製造方法、半導体素子及び半導体装置
KR102532540B1 (ko) * 2021-01-28 2023-05-17 한국과학기술연구원 3차원 적층 구조의 상부층으로의 스레딩 변전위의 전파가 억제되는 트렌치 구조를 갖는 반도체 소자
TWI771983B (zh) * 2021-04-14 2022-07-21 國立中山大學 氮化鎵高電子移動率電晶體的缺陷檢測方法

Family Cites Families (98)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US56604A (en) 1866-07-24 Improvement in hand-lanterns
EP0506146A2 (en) * 1980-04-10 1992-09-30 Massachusetts Institute Of Technology Method of producing sheets of crystalline material
US4370510A (en) * 1980-09-26 1983-01-25 California Institute Of Technology Gallium arsenide single crystal solar cell structure and method of making
US4651179A (en) * 1983-01-21 1987-03-17 Rca Corporation Low resistance gallium arsenide field effect transistor
US5281283A (en) * 1987-03-26 1994-01-25 Canon Kabushiki Kaisha Group III-V compound crystal article using selective epitaxial growth
US4826784A (en) * 1987-11-13 1989-05-02 Kopin Corporation Selective OMCVD growth of compound semiconductor materials on silicon substrates
US5032893A (en) * 1988-04-01 1991-07-16 Cornell Research Foundation, Inc. Method for reducing or eliminating interface defects in mismatched semiconductor eiplayers
JPH0263115A (ja) * 1988-08-29 1990-03-02 Nec Corp 薄膜の選択成長方法
US5034337A (en) * 1989-02-10 1991-07-23 Texas Instruments Incorporated Method of making an integrated circuit that combines multi-epitaxial power transistors with logic/analog devices
US5093699A (en) * 1990-03-12 1992-03-03 Texas A & M University System Gate adjusted resonant tunnel diode device and method of manufacture
US5158907A (en) * 1990-08-02 1992-10-27 At&T Bell Laboratories Method for making semiconductor devices with low dislocation defects
US5105247A (en) * 1990-08-03 1992-04-14 Cavanaugh Marion E Quantum field effect device with source extension region formed under a gate and between the source and drain regions
US5091767A (en) * 1991-03-18 1992-02-25 At&T Bell Laboratories Article comprising a lattice-mismatched semiconductor heterostructure
JPH04299569A (ja) * 1991-03-27 1992-10-22 Nec Corp Ｓｏｉｓの製造方法及びトランジスタとその製造方法
JPH04315419A (ja) * 1991-04-12 1992-11-06 Nec Corp 元素半導体基板上の絶縁膜／化合物半導体積層構造
US5221413A (en) * 1991-04-24 1993-06-22 At&T Bell Laboratories Method for making low defect density semiconductor heterostructure and devices made thereby
JP3058954B2 (ja) * 1991-09-24 2000-07-04 ローム株式会社 絶縁層の上に成長層を有する半導体装置の製造方法
ATE169350T1 (de) * 1992-12-04 1998-08-15 Siemens Ag Verfahren zur herstellung eines seitlich begrenzten, einkristallinen gebietes mittels selektiver epitaxie und dessen anwendung zur herstellung eines bipolartransistors sowie eines mos-transistors
US5295150A (en) * 1992-12-11 1994-03-15 Eastman Kodak Company Distributed feedback-channeled substrate planar semiconductor laser
JP3748905B2 (ja) * 1993-08-27 2006-02-22 三洋電機株式会社 量子効果デバイス
US6011271A (en) * 1994-04-28 2000-01-04 Fujitsu Limited Semiconductor device and method of fabricating the same
EP0703138B1 (de) 1994-09-21 1997-04-23 Heinrich Sen. Menze Federnder Lenkervorbau
US5710436A (en) * 1994-09-27 1998-01-20 Kabushiki Kaisha Toshiba Quantum effect device
JPH08306700A (ja) * 1995-04-27 1996-11-22 Nec Corp 半導体装置及びその製造方法
US5621227A (en) * 1995-07-18 1997-04-15 Discovery Semiconductors, Inc. Method and apparatus for monolithic optoelectronic integrated circuit using selective epitaxy
JP3260660B2 (ja) * 1996-08-22 2002-02-25 株式会社東芝 半導体装置およびその製造方法
US6191432B1 (en) * 1996-09-02 2001-02-20 Kabushiki Kaisha Toshiba Semiconductor device and memory device
JP3139445B2 (ja) * 1997-03-13 2001-02-26 日本電気株式会社 ＧａＮ系半導体の成長方法およびＧａＮ系半導体膜
US6348096B1 (en) * 1997-03-13 2002-02-19 Nec Corporation Method for manufacturing group III-V compound semiconductors
WO1998059365A1 (en) 1997-06-24 1998-12-30 Massachusetts Institute Of Technology CONTROLLING THREADING DISLOCATION DENSITIES IN Ge ON Si USING GRADED GeSi LAYERS AND PLANARIZATION
US6015979A (en) * 1997-08-29 2000-01-18 Kabushiki Kaisha Toshiba Nitride-based semiconductor element and method for manufacturing the same
EP2200071B1 (en) 1997-10-30 2012-01-18 Sumitomo Electric Industries, Ltd. GaN single crystal substrate and method of making the same using homoepitaxy
US6252261B1 (en) * 1998-09-30 2001-06-26 Nec Corporation GaN crystal film, a group III element nitride semiconductor wafer and a manufacturing process therefor
JP3702700B2 (ja) * 1999-03-31 2005-10-05 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体素子及びその製造方法
TW461096B (en) * 1999-05-13 2001-10-21 Hitachi Ltd Semiconductor memory
US6228691B1 (en) * 1999-06-30 2001-05-08 Intel Corp. Silicon-on-insulator devices and method for producing the same
GB9919479D0 (en) * 1999-08-17 1999-10-20 Imperial College Island arrays
US6984571B1 (en) * 1999-10-01 2006-01-10 Ziptronix, Inc. Three dimensional device integration method and integrated device
US6812053B1 (en) * 1999-10-14 2004-11-02 Cree, Inc. Single step pendeo- and lateral epitaxial overgrowth of Group III-nitride epitaxial layers with Group III-nitride buffer layer and resulting structures
EP1672700A2 (en) * 1999-11-15 2006-06-21 Matsushita Electric Industrial Co., Ltd. Field effect semiconductor device
US6521514B1 (en) * 1999-11-17 2003-02-18 North Carolina State University Pendeoepitaxial methods of fabricating gallium nitride semiconductor layers on sapphire substrates
JP2001176805A (ja) * 1999-12-16 2001-06-29 Sony Corp 窒化物系ｉｉｉ−ｖ族化合物の結晶製造方法、窒化物系ｉｉｉ−ｖ族化合物結晶基板、窒化物系ｉｉｉ−ｖ族化合物結晶膜およびデバイスの製造方法
US6902987B1 (en) * 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US6362071B1 (en) * 2000-04-05 2002-03-26 Motorola, Inc. Method for forming a semiconductor device with an opening in a dielectric layer
US6841808B2 (en) * 2000-06-23 2005-01-11 Toyoda Gosei Co., Ltd. Group III nitride compound semiconductor device and method for producing the same
US20020030246A1 (en) * 2000-06-28 2002-03-14 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices not lattice matched to the substrate
US6579463B1 (en) * 2000-08-18 2003-06-17 The Regents Of The University Of Colorado Tunable nanomasks for pattern transfer and nanocluster array formation
US7301199B2 (en) * 2000-08-22 2007-11-27 President And Fellows Of Harvard College Nanoscale wires and related devices
JP3679720B2 (ja) * 2001-02-27 2005-08-03 三洋電機株式会社 窒化物系半導体素子および窒化物系半導体の形成方法
JP2002270685A (ja) * 2001-03-08 2002-09-20 Mitsubishi Electric Corp 半導体装置の製造方法
JP3956637B2 (ja) * 2001-04-12 2007-08-08 ソニー株式会社 窒化物半導体の結晶成長方法及び半導体素子の形成方法
JP3819730B2 (ja) * 2001-05-11 2006-09-13 三洋電機株式会社 窒化物系半導体素子および窒化物半導体の形成方法
JP3785970B2 (ja) * 2001-09-03 2006-06-14 日本電気株式会社 Ｉｉｉ族窒化物半導体素子の製造方法
JP2003077847A (ja) * 2001-09-06 2003-03-14 Sumitomo Chem Co Ltd ３−５族化合物半導体の製造方法
US20030064535A1 (en) * 2001-09-28 2003-04-03 Kub Francis J. Method of manufacturing a semiconductor device having a thin GaN material directly bonded to an optimized substrate
US6710368B2 (en) * 2001-10-01 2004-03-23 Ken Scott Fisher Quantum tunneling transistor
JP2003142728A (ja) * 2001-11-02 2003-05-16 Sharp Corp 半導体発光素子の製造方法
US6576532B1 (en) * 2001-11-30 2003-06-10 Motorola Inc. Semiconductor device and method therefor
JP4092927B2 (ja) * 2002-02-28 2008-05-28 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体、ｉｉｉ族窒化物系化合物半導体素子及びｉｉｉ族窒化物系化合物半導体基板の製造方法
KR101167590B1 (ko) * 2002-04-15 2012-07-27 더 리전츠 오브 더 유니버시티 오브 캘리포니아 유기금속 화학기상 증착법에 의해 성장된 무극성 α면 질화갈륨 박막
US6995430B2 (en) * 2002-06-07 2006-02-07 Amberwave Systems Corporation Strained-semiconductor-on-insulator device structures
AU2003247513A1 (en) 2002-06-10 2003-12-22 Amberwave Systems Corporation Growing source and drain elements by selecive epitaxy
US6887773B2 (en) * 2002-06-19 2005-05-03 Luxtera, Inc. Methods of incorporating germanium within CMOS process
US7012298B1 (en) * 2002-06-21 2006-03-14 Advanced Micro Devices, Inc. Non-volatile memory device
US6982204B2 (en) * 2002-07-16 2006-01-03 Cree, Inc. Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
EP2267762A3 (en) * 2002-08-23 2012-08-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor heterostructures having reduced dislocation pile-ups and related methods
US7015497B1 (en) * 2002-08-27 2006-03-21 The Ohio State University Self-aligned and self-limited quantum dot nanoswitches and methods for making same
US6855990B2 (en) * 2002-11-26 2005-02-15 Taiwan Semiconductor Manufacturing Co., Ltd Strained-channel multiple-gate transistor
JP4486506B2 (ja) * 2002-12-16 2010-06-23 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア ハイドライド気相成長方法による転位密度の低い無極性窒化ガリウムの成長
US7589380B2 (en) * 2002-12-18 2009-09-15 Noble Peak Vision Corp. Method for forming integrated circuit utilizing dual semiconductors
US7012314B2 (en) * 2002-12-18 2006-03-14 Agere Systems Inc. Semiconductor devices with reduced active region defects and unique contacting schemes
US6686245B1 (en) * 2002-12-20 2004-02-03 Motorola, Inc. Vertical MOSFET with asymmetric gate structure
WO2004086461A2 (en) * 2003-03-21 2004-10-07 North Carolina State University Methods for nanoscale structures from optical lithography and subsequent lateral growth
JP3966207B2 (ja) * 2003-03-28 2007-08-29 豊田合成株式会社 半導体結晶の製造方法及び半導体発光素子
JP2004336040A (ja) * 2003-04-30 2004-11-25 Osram Opto Semiconductors Gmbh 複数の半導体チップの製造方法および電子半導体基体
US6867433B2 (en) * 2003-04-30 2005-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor-on-insulator chip incorporating strained-channel partially-depleted, fully-depleted, and multiple-gate transistors
US7211864B2 (en) * 2003-09-15 2007-05-01 Seliskar John J Fully-depleted castellated gate MOSFET device and method of manufacture thereof
US6919258B2 (en) * 2003-10-02 2005-07-19 Freescale Semiconductor, Inc. Semiconductor device incorporating a defect controlled strained channel structure and method of making the same
US6902965B2 (en) * 2003-10-31 2005-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Strained silicon structure
US7705345B2 (en) * 2004-01-07 2010-04-27 International Business Machines Corporation High performance strained silicon FinFETs device and method for forming same
US7198970B2 (en) * 2004-01-23 2007-04-03 The United States Of America As Represented By The Secretary Of The Navy Technique for perfecting the active regions of wide bandgap semiconductor nitride devices
DE102004005506B4 (de) * 2004-01-30 2009-11-19 Atmel Automotive Gmbh Verfahren zur Erzeugung von aktiven Halbleiterschichten verschiedener Dicke in einem SOI-Wafer
US6995456B2 (en) * 2004-03-12 2006-02-07 International Business Machines Corporation High-performance CMOS SOI devices on hybrid crystal-oriented substrates
US7160753B2 (en) * 2004-03-16 2007-01-09 Voxtel, Inc. Silicon-on-insulator active pixel sensors
US6998684B2 (en) * 2004-03-31 2006-02-14 International Business Machines Corporation High mobility plane CMOS SOI
KR101332391B1 (ko) * 2004-06-03 2013-11-22 재팬 사이언스 앤드 테크놀로지 에이젼시 수소화물 기상 에피택시법에 의한 평면의, 전위 밀도가감소된 ｍ-면 질화갈륨의 성장
US7384829B2 (en) * 2004-07-23 2008-06-10 International Business Machines Corporation Patterned strained semiconductor substrate and device
US20060113603A1 (en) * 2004-12-01 2006-06-01 Amberwave Systems Corporation Hybrid semiconductor-on-insulator structures and related methods
US20060131606A1 (en) * 2004-12-18 2006-06-22 Amberwave Systems Corporation Lattice-mismatched semiconductor structures employing seed layers and related fabrication methods
US7344942B2 (en) * 2005-01-26 2008-03-18 Micron Technology, Inc. Isolation regions for semiconductor devices and their formation
US7224033B2 (en) * 2005-02-15 2007-05-29 International Business Machines Corporation Structure and method for manufacturing strained FINFET
CN101326646B (zh) * 2005-11-01 2011-03-16 麻省理工学院 单片集成的半导体材料和器件
US7777250B2 (en) * 2006-03-24 2010-08-17 Taiwan Semiconductor Manufacturing Company, Ltd. Lattice-mismatched semiconductor structures and related methods for device fabrication
US8173551B2 (en) * 2006-09-07 2012-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. Defect reduction using aspect ratio trapping
WO2008036256A1 (en) * 2006-09-18 2008-03-27 Amberwave Systems Corporation Aspect ratio trapping for mixed signal applications
WO2008039534A2 (en) * 2006-09-27 2008-04-03 Amberwave Systems Corporation Quantum tunneling devices and circuits with lattice- mismatched semiconductor structures
US7799592B2 (en) * 2006-09-27 2010-09-21 Taiwan Semiconductor Manufacturing Company, Ltd. Tri-gate field-effect transistors formed by aspect ratio trapping
US20080187018A1 (en) * 2006-10-19 2008-08-07 Amberwave Systems Corporation Distributed feedback lasers formed via aspect ratio trapping

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9780190B2 (en) 2007-06-15 2017-10-03 Taiwan Semiconductor Manufacturing Company, Ltd. InP-based transistor fabrication
US9640395B2 (en) 2008-07-01 2017-05-02 Taiwan Semiconductor Manufacturing Company, Ltd. Reduction of edge effects from aspect ratio trapping
US8253211B2 (en) 2008-09-24 2012-08-28 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor sensor structures with reduced dislocation defect densities
CN102024759B (zh) * 2009-09-18 2013-05-29 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN102024759A (zh) * 2009-09-18 2011-04-20 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN102024768A (zh) * 2009-09-18 2011-04-20 台湾积体电路制造股份有限公司 半导体装置及半导体结构的制造方法
CN103545328B (zh) * 2009-09-24 2016-02-10 台湾积体电路制造股份有限公司 传感器及其制造方法
CN102034833A (zh) * 2009-09-24 2011-04-27 台湾积体电路制造股份有限公司 传感器及其制造方法
CN102034833B (zh) * 2009-09-24 2013-12-25 台湾积体电路制造股份有限公司 传感器及其制造方法
CN103545328A (zh) * 2009-09-24 2014-01-29 台湾积体电路制造股份有限公司 传感器及其制造方法
US8729661B2 (en) 2011-01-12 2014-05-20 Institute of Microelectronics, Chince Academy of Sciences Semiconductor structure and method for manufacturing the same
WO2012094856A1 (zh) * 2011-01-12 2012-07-19 中国科学院微电子研究所 半导体结构及其制作方法
CN108346556A (zh) * 2011-07-12 2018-07-31 纳斯普Ⅲ/Ⅴ有限责任公司 单片集成半导体结构
CN102244007A (zh) * 2011-07-22 2011-11-16 中国科学院半导体研究所 运用v形沟槽的硅基砷化镓材料的制备
CN103123899A (zh) * 2011-11-21 2013-05-29 中芯国际集成电路制造(上海)有限公司 FinFET器件制造方法
CN103123899B (zh) * 2011-11-21 2015-09-30 中芯国际集成电路制造(上海)有限公司 FinFET器件制造方法
CN104641469A (zh) * 2012-09-18 2015-05-20 株式会社电装 具有结势垒肖特基二极管的碳化硅半导体装置
CN104641469B (zh) * 2012-09-18 2017-05-24 株式会社电装 具有结势垒肖特基二极管的碳化硅半导体装置
US10580895B2 (en) 2013-12-23 2020-03-03 Intel Corporation Wide band gap transistors on non-native semiconductor substrates
CN105745759B (zh) * 2013-12-23 2020-03-10 英特尔公司 非同质半导体衬底上的宽带隙晶体管及其制造方法
CN105745759A (zh) * 2013-12-23 2016-07-06 英特尔公司 非同质半导体衬底上的宽带隙晶体管及其制造方法
CN105448651A (zh) * 2014-08-15 2016-03-30 北大方正集团有限公司 一种衬底上的外延片及其制作方法
CN105448651B (zh) * 2014-08-15 2019-03-29 北大方正集团有限公司 一种衬底上的外延片及其制作方法
CN107004710A (zh) * 2014-12-23 2017-08-01 英特尔公司 形成具有侧壁衬垫的鳍状物结构的装置和方法
CN106783617A (zh) * 2016-11-29 2017-05-31 东莞市广信知识产权服务有限公司 一种硅基锗沟道mos器件的制作方法
CN106711226A (zh) * 2016-11-29 2017-05-24 东莞市广信知识产权服务有限公司 一种硅基锗纳米鳍状结构
TWI728364B (zh) * 2019-05-21 2021-05-21 國立陽明交通大學 氮化鎵異質整合於矽基板之半導體結構及其製造方法
US11342179B2 (en) 2019-05-21 2022-05-24 National Chiao Tung University Semiconductor structure having a Si substrate heterointegrated with GaN and method for fabricating the same
CN110517948A (zh) * 2019-07-26 2019-11-29 中国科学院微电子研究所 一种硅衬底上外延InP半导体的方法及制得的半导体器件
CN110517948B (zh) * 2019-07-26 2021-12-21 中国科学院微电子研究所 一种硅衬底上外延InP半导体的方法及制得的半导体器件
WO2024000542A1 (zh) * 2022-06-30 2024-01-04 苏州晶湛半导体有限公司 发光器件及其制作方法

Also Published As

Publication number Publication date
KR20080027254A (ko) 2008-03-26
EP2595175A3 (en) 2013-07-17
EP1882268B1 (en) 2016-12-14
CN101300663B (zh) 2010-12-01
EP2595175B1 (en) 2019-04-17
US20060292719A1 (en) 2006-12-28
WO2006125040A3 (en) 2007-02-22
WO2006125040A2 (en) 2006-11-23
EP2595176B1 (en) 2020-01-01
JP5063594B2 (ja) 2012-10-31
EP2595177A3 (en) 2013-07-17
EP2595176A3 (en) 2013-07-17
JP2008546181A (ja) 2008-12-18
EP2595177A2 (en) 2013-05-22
EP2595175A2 (en) 2013-05-22
EP1882268A2 (en) 2008-01-30
EP2595176A2 (en) 2013-05-22
KR101225816B1 (ko) 2013-01-23

Similar Documents

Publication Publication Date Title
CN101300663B (zh) 具有降低了的位错缺陷密度的晶格失配的半导体结构和相关的器件制造方法
US11251272B2 (en) Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US9431243B2 (en) Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US20070267722A1 (en) Lattice-mismatched semiconductor structures with reduced dislocation defect densities and related methods for device fabrication
US20150115320A1 (en) Lattice-Mismatched Semiconductor Structures and Related Methods for Device Fabrication
US20140103394A1 (en) Reduction of Edge Effects from Aspect Ratio Trapping
US11342442B2 (en) Semiconductor product comprising a heteroepitaxial layer grown on a seed area of a nanostructured pedestal
KR101587430B1 (ko) 실리콘(001) 기판 상에 반도체 에피층 성장방법
KR101556090B1 (ko) 실리콘(001) 기판 상에 다종의 반도체 에피층 성장방법
KR101556089B1 (ko) Soi(001) 기판 상에 반도체 에피층 성장방법
KR101547535B1 (ko) Soi(001) 기판 상에 다종의 반도체 에피층 성장방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: TSMC CO.,LTD.

Free format text: FORMER OWNER: AMBER WAVES SYSTEM COMPANY

Effective date: 20100505

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: NEW HAMPSHIRE, UNITED STATES TO: HSINCHU CITY, TAIWAN PROVINCE

TA01 Transfer of patent application right

Effective date of registration: 20100505

Address after: Hsinchu city of Taiwan

Applicant after: Taiwan Semiconductor Manufacturing Co., Ltd.

Address before: New Hampshire

Applicant before: Amberwave Systems Corp.

C14 Grant of patent or utility model
GR01 Patent grant