JP5757195B2 - 半導体装置、電気光学装置、電力変換装置及び電子機器 - Google Patents

半導体装置、電気光学装置、電力変換装置及び電子機器 Download PDF

Info

Publication number
JP5757195B2
JP5757195B2 JP2011181405A JP2011181405A JP5757195B2 JP 5757195 B2 JP5757195 B2 JP 5757195B2 JP 2011181405 A JP2011181405 A JP 2011181405A JP 2011181405 A JP2011181405 A JP 2011181405A JP 5757195 B2 JP5757195 B2 JP 5757195B2
Authority
JP
Japan
Prior art keywords
silicon carbide
carbide film
region
single crystal
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011181405A
Other languages
English (en)
Other versions
JP2013045829A (ja
Inventor
島田　浩行
浩行 島田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2011181405A priority Critical patent/JP5757195B2/ja
Priority to US13/563,241 priority patent/US8735908B2/en
Priority to CN201210288637.6A priority patent/CN102956682B/zh
Publication of JP2013045829A publication Critical patent/JP2013045829A/ja
Priority to US14/252,341 priority patent/US20140217424A1/en
Application granted granted Critical
Publication of JP5757195B2 publication Critical patent/JP5757195B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、半導体装置、電気光学装置、電力変換装置及び電子機器等に関するものである。
単結晶シリコンは、大口径、高品質かつ安価であることから、多くの材料の単結晶を成長させる基板として利用されてきた。
これらの材料の中でも、バンドギャップが２．２ｅＶ（３００Ｋ）と高いワイドバンドギャップ半導体材料である立方晶炭化シリコン（３Ｃ−ＳｉＣ）は、次世代における低損失のパワーデバイス用半導体材料として期待されており、特に、安価なシリコン基板上に単結晶成長（ヘテロエピタキシー）させることができる点からも、非常に有用と考えられている。
ところで、立方晶炭化シリコンの格子定数は０．４３６ｎｍであり、立方晶シリコンの格子定数（０．５４３ｎｍ）と比べて２０％程度も小さい。また、立方晶炭化シリコンと立方晶シリコンとでは８％程度の熱膨張係数の差がある。このため、単結晶成長させた立方晶炭化シリコン中に多くのボイドやミスフィット転移が生じ易く、結晶欠陥の少ない高品質なエピタキシャル膜を得ることが難しかった。
このような問題を解決するための技術が検討されており、例えば、特許文献１では、炭化シリコンの成長用基板の表面にマスク層を形成した後、マスク層に開口部を形成して基板表面を露出させて単結晶炭化シリコンのエピタキシャル成長を行い、開口部の高さを開口部の幅の２１／２以上とし且つ形成する単結晶炭化シリコンの厚さを超える高さとしている。
特開平１１−１８１５６７号公報
しかしながら、マスク層の直上には単結晶炭化シリコン膜が会合して形成された会合部に欠陥（会合欠陥）が存在する。そのため、単結晶炭化シリコン膜の表面に半導体素子を形成する場合、半導体素子のソース領域近傍やドレイン領域近傍に形成される空乏層が会合欠陥を横切ることがある。その結果、リーク電流が増加し、素子特性が損なわれてしまうという問題がある。
本発明の一態様は、素子特性の低下を抑制することが可能な半導体装置、電気光学装置及び電子機器を提供するものである。
本発明の一態様における半導体装置は、シリコン基板と、前記シリコン基板の表面に形成された炭化シリコン膜と、前記炭化シリコン膜の表面に形成された、開口部を有するマスク材と、前記開口部において露出した前記炭化シリコン膜を基点としてエピタキシャル成長された、前記炭化シリコン膜及び前記マスク材を覆う単結晶炭化シリコン膜と、前記単結晶炭化シリコン膜の表面に形成された半導体素子と、を含み、前記マスク材の上には、前記単結晶炭化シリコン膜が会合して形成された会合部が存在しており、前記半導体素子はボディコンタクト領域を有しており、前記ボディコンタクト領域は、前記シリコン基板の表面と直交する方向から見て前記会合部と重なる位置に配置されていることを特徴とする。
ボディコンタクト領域とは、当該ボディコンタクト領域の下方に形成されるボディ領域の電位を固定するための不純物領域である。ボディコンタクト領域は、素子特性に殆ど影響を及ぼさない領域である。この構成によれば、半導体素子のボディコンタクト領域が平面視で会合部と重なる位置に配置されているので、半導体素子のソース領域やドレイン領域は平面視で会合部とは重ならない位置に配置される。すなわち、ソース領域やドレイン領域などの素子特性に大きく影響を及ぼす領域が会合部と重ならない位置に配置されることとなる。これにより、ソース領域近傍やドレイン領域近傍に形成される空乏層についても平面視で会合部とは重ならない位置に配置される。そのため、空乏層が会合部を横切ることが回避される。このため、リーク電流の発生が抑制される。よって、素子特性の低下を抑制することが可能となる。
また、本発明の半導体装置において、前記半導体素子は、前記ボディコンタクト領域と隣接して形成されたソース電極と、前記ソース電極の前記ボディコンタクト領域とは反対側に形成されたドレイン電極と、前記ソース電極と前記ドレイン電極との間に形成されたゲート電極と、を含み、前記ソース電極、前記ドレイン電極及び前記ゲート電極は、前記シリコン基板の表面と直交する方向から見て前記会合部とは重ならない位置に配置されていてもよい。
この構成によれば、半導体素子のソース電極、ドレイン電極及びゲート電極が平面視で会合部とは重ならない位置に配置されているので、ソース電極、ドレイン電極及びゲート電極と平面視で重なる領域に形成される空乏層についても平面視で会合部とは重ならない位置に配置されることとなる。そのため、空乏層が会合部を横切ることが広範囲で回避される。よって、リーク電流を広範囲で抑制することが可能となる。
また、本発明の半導体装置において、前記マスク材は、前記シリコン基板の表面と直交する方向から見てライン状に形成されており、前記会合部は、前記マスク材の延在方向に沿って形成されており、前記ボディコンタクト領域は、前記シリコン基板の表面と直交する方向から見て前記会合部と重なるようにライン状に形成されており、前記ソース電極、前記ドレイン電極及び前記ゲート電極は、それぞれ前記ボディコンタクト領域に沿ってライン状に形成されていてもよい。
この構成によれば、半導体素子のボディコンタクト領域、ソース電極、ドレイン電極及びゲート電極が平面視でそれぞれ平行にライン状に形成されているので、高密度な素子構造を実現することができる。これにより、複数の半導体素子が並列に配置された構成を採用することができる。この場合、各ゲート電極の活性領域の上部分の長さ（以下、フィンガー長という）の合計がチャネル幅となる。よって、単位面積当たりに複数のゲート電極が並列に配置されることにより、単位面積当たりのチャネル幅を大きくすることができる。よって、素子特性の低下を抑制するとともに、小さい素子面積で多くの電流を流すことが可能な半導体装置を実現することができる。
また、本発明の半導体装置において、前記単結晶炭化シリコン膜は立方晶炭化シリコン膜であることが望ましい。
この構成によれば、立方晶炭化シリコン膜の表面に半導体素子が形成された構成において、素子特性の低下を抑制することが可能な半導体装置を実現することができる。
本発明の電気光学装置は、本発明の半導体装置を備えたことを特徴とする。
この構成によれば、リーク電流が抑制された信頼性に優れた電気光学装置を提供することができる。
本発明の電力変換装置は、本発明の半導体装置を備えたことを特徴とする。
この構成によれば、リーク電流が抑制された信頼性に優れた電力変換装置を提供することができる。
本発明の電子機器は、本発明の電気光学装置を備えたことを特徴とする。
この構成によれば、素子特性の低下が抑制された信頼性に優れた電子機器を提供することができる。
本発明の一実施形態の半導体装置を示す断面図である。 同、半導体装置の要部断面図である。 同、半導体装置の要部平面図である。 同、半導体装置の製造方法を示す過程図である。 図４に続く、半導体装置の製造方法を示す過程図である。 図５に続く、半導体装置の製造方法を示す過程図である。 電気光学装置の一実施形態である液晶表示装置を示す模式図である。 電子機器の一例を示す斜視図である。
以下、図面を参照して、本発明の実施の形態について説明する。かかる実施の形態は、本発明の一態様を示すものであり、この発明を限定するものではなく、本発明の技術的思想の範囲内で任意に変更可能である。また、以下の図面においては、各構成をわかりやすくするために、実際の構造における縮尺や数等が異なっている。
図１は、本発明の一実施形態の半導体装置を示す断面図である。なお、本実施形態においては、半導体装置１としてＮチャネル型ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）の構成を例に挙げて説明する。
図１に示すように、半導体装置１は、単結晶炭化シリコン膜付き基板１０と、当該単結晶炭化シリコン膜付き基板１０上に形成された半導体素子２０と、を備えている。
単結晶炭化シリコン膜付き基板１０は、シリコン基板１１と、シリコン基板１１の表面に形成された炭化シリコン膜１２と、炭化シリコン膜１２の表面に形成された、開口部１３ｈを有するマスク材１３と、開口部１３ｈから露出した炭化シリコン膜１２を基点としてエピタキシャル成長された、炭化シリコン膜１２及びマスク材１３を覆う単結晶炭化シリコン膜１４と、を備えている。
シリコン基板１１は、例えば、ＣＺ法（チョクラルスキー法）により引上げられたシリコン単結晶インゴットをスライス、研磨して形成された基板である。このシリコン基板１１の表面はミラー指数（１００）で表される結晶面を成している。なお、結晶面の結晶軸が数度傾いたオフセット基板を用いてもよい。
なお、本実施形態では、シリコン基板１１としてシリコン単結晶基板を用いるがこれに限らない。例えば、石英、サファイア、ステンレスからなる基板上に単結晶シリコン膜を形成したものでもよい。本願明細書において、シリコン単結晶基板、また例えば、石英、サファイア、ステンレスからなる基板上に単結晶シリコン膜を形成したものをシリコン基板という。このような単結晶シリコンの格子定数は０．５４３ｎｍである。
炭化シリコン膜１２は、シリコン基板１１の表面に形成されている。炭化シリコン膜１２は、炭化珪素（３Ｃ−ＳｉＣ）の単結晶層または多結晶層である。炭化シリコン膜１２は、シリコン基板１１の表面を炭化処理することにより、単結晶炭化シリコン膜１４を形成する際のシリコン基板１１表面からのシリコンの昇華を抑制するとともに、シリコン基板１１と単結晶炭化シリコン膜１４との格子不整合を緩和し、単結晶炭化シリコン膜１４に転移欠陥が生じるのを抑制する機能を有するものである。炭化シリコン膜１２の厚みは、少なくとも１原子層分の厚みで形成されていればよく、例えば２ｎｍ以上３０ｎｍ以下の厚みとされている。
マスク材１３は、炭化シリコン膜１２の表面に形成されている。マスク材１３には、炭化シリコン膜１２の表面を露出する複数の開口部１３ｈが形成されている。マスク材１３は、例えば酸化シリコン（ＳｉＯ２）を含んで構成されている。なお、マスク材１３は、窒化シリコンや酸化アルミニウムを含んで構成されていてもよい。
単結晶炭化シリコン膜１４は、開口部１３ｈから露出した炭化シリコン膜１２及びマスク材１３を覆って形成されている。単結晶炭化シリコン膜１４は、立方晶炭化珪素（３Ｃ‐ＳｉＣ）がエピタキシャル成長して形成された半導体膜である。３Ｃ‐ＳｉＣは、バンドギャップ値が２．２ｅＶ以上と広く、熱伝導率や絶縁破壊電界が高いため、パワーデバイス用のワイドバンドギャップ半導体として好適である。このような３Ｃ−ＳｉＣからなる単結晶炭化シリコン膜１４の格子定数は０．４３６ｎｍである。
半導体素子２０は、ボディコンタクト領域２１と、当該ボディコンタクト領域２１と隣接して形成されたソース電極２２と、当該ソース電極２２のボディコンタクト領域２１とは反対側に形成されたドレイン電極２３と、ソース電極２２とドレイン電極２３との間に形成されたゲート電極２４と、単結晶炭化シリコン膜１４とゲート電極２４との間に形成されたゲート絶縁膜２５と、を備えている。
単結晶炭化シリコン膜１４において、ボディコンタクト領域２１の下方には、ボディ領域２１ａが形成されている。単結晶炭化シリコン膜１４には、例えばＰ型不純物が導入されている。ボディ領域２１ａには、例えばＰ型不純物が導入されている。ここで、「ボディコンタクト領域２１」とは、ボディ領域２１ａの電位を固定するための不純物領域である。ボディコンタクト領域２１は、素子特性に殆ど影響を及ぼさない領域である。ボディコンタクト領域２１には、ボディ領域２１ａと同一導電型の不純物（例えばＰ型不純物）が導入されている。
単結晶炭化シリコン膜１４において、ソース電極２２の下方には、ソース領域２２ａが形成されている。ソース領域２２ａには、例えばＮ型不純物が導入されている。
単結晶炭化シリコン膜１４において、ドレイン電極２３の下方には、高濃度ドレイン領域２３ａ及び低濃度ドレイン領域２３ｂが形成されている。高濃度ドレイン領域２３ａ及び低濃度ドレイン領域２３ｂには例えばＮ型不純物が導入されている。低濃度ドレイン領域２３ｂは、高濃度ドレイン領域２３ａに比べて不純物濃度が低く形成された領域である。このように、半導体装置１は、いわゆるＬＤＤ(Lightly Doped Drain)構造を有するものとなっている。
本実施形態において、半導体素子２０は、Ｐ＋型のボディコンタクト領域２１と、Ｐ＋型のボディ領域２１ａと、Ｎ＋型のソース領域２２ａと、Ｎ＋型の高濃度ドレイン領域２３ａと、Ｎ−型の低濃度ドレイン領域２３ｂと、を備えている。
ゲート絶縁膜２５は、平面視において（シリコン基板１１の表面と直交する方向から見て）、ドレイン電極２３及びゲート電極２４のドレイン電極２３の側の部分と重なる部分の厚みが相対的に大きくなっている。ゲート絶縁膜２５は、平面視においてゲート電極２４のドレイン電極２３とは反対側の部分と重なる部分の厚みが相対的に小さくなっている。これにより、半導体素子２０の高耐圧化を図ることができる。
ゲート電極２４は、ゲート絶縁膜２５の上に形成されている。ゲート電極２４は、ゲート絶縁膜２５の段差形状に対応して段差を有した状態で形成されている。
図２は、半導体装置を示す要部断面図である。図２において、符号Ｈはマスク材１３の高さであり、符号Ｗはマスク材１３の開口部１３ｈの幅であり、符号ＡＲは無欠陥領域であり、符号１２Ｓａは積層欠陥（面欠陥）であり、符号１２Ｓｂは会合欠陥（会合部）であり、符号θはシリコン基板１１の表面と面欠陥１２Ｓａとのなす角度である。
ここで、マスク材１３の高さＨとは、シリコン基板１１の表面に直交する方向におけるマスク材１３の長さ（マスク材１３の上面と下面との間の距離）である。開口部１３ｈの幅Ｗとは、シリコン基板１１の表面に平行な方向における開口部１３ｈの長さ（開口部１３ｈを挟んで互いに対向するマスク材１３の側壁の間の距離）である。
図２に示すように、本実施形態の半導体装置１においては、マスク材１３の直上に単結晶炭化シリコン膜１４が会合して形成された会合欠陥１２Ｓｂが存在する。しかし、単結晶炭化シリコン膜１４において会合欠陥１２Ｓｂを除いた領域は、結晶欠陥が存在せず、無欠陥領域ＡＲとなっている。
このような無欠陥領域ＡＲは、マスク材１３の高さＨと開口部１３ｈの幅Ｗとの関係が所定の関係を満たすことにより形成される。本実施形態において、マスク材１３の高さＨは開口部１３ｈの幅Ｗの√２倍以上の高さとなっている。例えば、マスク材１３の高さＨは１．５μｍであり、開口部１３ｈの幅は１μｍである。なお、シリコン基板１１の表面と面欠陥１２Ｓａとのなす角度θは５４．７°である。
本実施形態の半導体装置１はＮチャネル型ＭＯＳＦＥＴである。以下、Ｎチャネル型ＭＯＳＦＥＴの動作原理について、図２を用いて説明する。
例えば、ドレイン電極２３にプラス電圧を加えると、ＰＮ接合（Ｐ型領域とＮ型領域の境目の領域）に逆電圧が加わるため、図２に示すような空乏層２６が形成される。ゲート電極２４にプラス電圧を加えると、ゲート電極２４の直下の空乏層２６に電子が集まり、Ｎ型チャネル領域２７が形成される。これにより、ドレイン領域２３ｂとソース領域２２ａとの間に電流が流れるようになる。
ところで、単結晶炭化シリコン膜の表面に半導体素子を形成する場合、半導体素子のソース領域近傍やドレイン領域近傍に形成される空乏層が会合欠陥を横切ることがある。その結果、リーク電流が増加し、素子特性が損なわれてしまうという問題があった。
そこで、本発明においては、半導体素子２０のボディコンタクト領域２１を平面視において会合欠陥１２Ｓｂと重なる位置に配置している。これにより、半導体素子２０のソース領域２２Ａやドレイン領域２３ａ，２３ｂが平面視で会合欠陥１２Ｓｂとは重ならない位置に配置されるようになっている。
本実施形態において、平面視において会合欠陥１２と重なる位置には、ボディコンタクト領域２１及びボディ領域２１ａのみが形成されている。ソース電極２２、ドレイン電極２３、ゲート電極２４及びゲート絶縁膜２５は、平面視において会合欠陥１２Ｓｂと重ならない位置に形成されている。
図３は、半導体装置を示す要部平面図である。
図３に示すように、マスク材１３は、平面視においてライン状に形成されている。なお、図示はしないが、会合欠陥１２Ｓｂはマスク材１３の延在方向に沿って形成されている。
ボディコンタクト領域２１は、平面視において会合欠陥１２Ｓｂと重なるようにライン状に形成されている。ソース電極２２、ドレイン電極２３及びゲート電極２４は、それぞれボディコンタクト領域２１と平行にライン状に形成されている。本実施形態の半導体装置１は、半導体素子２０の素子構成が高密度である、いわゆるフィンガーゲート構造となっている。
（半導体装置の製造方法）
図４〜図６は、本実施形態の半導体装置の製造方法を示す過程図である。なお、以下の説明においては、シリコン基板１１の温度を単に「基板温度」いう場合がある。
先ず、シリコン基板１１を用意し、洗浄したシリコン基板１１をエピタキシャル成長用のＣＶＤ（Chemical Vapor Depodition）装置のチャンバー（図示略）内に収容する（図４（ａ）参照）。
次に、チャンバー内を真空雰囲気にして、基板温度を概ね６００℃で、モノメチルシランガス（ＳｉＨ３ＣＨ３）を供給圧力１．０×１０−２Ｐａで導入し、そのままシリコン基板１１を、基板温度を概ね１０５０℃まで上昇させ、処理時間１２０分の条件で熱処理する。ここで、概ね６００℃とは、基板温度の設定誤差を含む温度範囲の温度であり、例えば５９０℃以上６１０℃以下の範囲である。また、概ね１０５０℃とは、基板温度の設定誤差を含む温度範囲の温度であり、例えば１０４０℃以上１０６０℃以下の範囲である。
この熱処理により、シリコン基板１１の表面に、膜厚２００ｎｍ程度の炭化シリコン膜１２を形成する（図４（ｂ）参照、第１の工程）。
次に、炭化シリコン膜１２の表面にマスク材１３を形成する（図４（ｃ）参照、第２の工程）。ここでは、高密度プラズマＣＶＤ装置を用いて炭化シリコン膜１２の表面にシリコン酸化膜を１．５μｍ程度堆積させることにより、炭化シリコン膜１２の表面にマスク材１３を形成する。
次に、マスク材１３をパターニングして開口部１３ｈを形成し、炭化シリコン膜１２の表面の一部を露出させる（図４（ｄ）参照、第３の工程）。例えば、マスク材１３の上にレジストを塗布し、フォトリソグラフィ法によりレジストを所望のパターン、例えばラインアンドスペースにパターニングする。このようにパターニングされたレジストをマスクとして、マスク材１３にエッチングを施す。
これにより、マスク材１３は所望のパターン形状にパターニングされることとなり、このマスク材１３の開口部１３ｈでは炭化シリコン膜１２の表面の一部が露出することとなる。なお、開口部１３ｈの幅は１μｍ程度、マスク材１３の幅は５μｍ程度とし、マスク材１３の高さ（Ｈ＝１．５μｍ）が開口部１３ｈの幅（Ｗ＝１μｍ）の√２倍以上の高さとなるようにする。
炭化シリコン膜１２の表面の一部を露出させた後に、チャンバー内に原料ガスとしてモノメチルシランガス（ＳｉＨ３ＣＨ３）のみを導入して、チャンバー内のガス雰囲気の圧力を２．５×１０−３Ｐａに調整し、そのまま基板温度を概ね１０３０℃まで下降させる。
なお、このときの基板温度は、９００℃以上かつ１１００℃以下の範囲内の温度とし、この基板温度を保持する。
ここで、基板温度が９００℃未満であると、原料ガスによるシリコン基板１１の表面の炭化が不十分なものとなり、その結果、炭化シリコン膜１２の表面に結晶性のよい単結晶炭化シリコン膜１４を形成することができないという問題を生じるため好ましくない。一方、基板温度が１１００℃を超えると、ガス雰囲気の圧力が極めて低いこととの関係上、単結晶シリコンが蒸発してしまうという問題を生じるため好ましくない。
また、このときのガス雰囲気の圧力は、５．０×１０−４Ｐａ以上かつ０．５Ｐａ以下の範囲内の圧力とし、この圧力を保持する。
ここで、ガス雰囲気の圧力が５．０×１０−４Ｐａ未満であると、シリコン基板１１の形成材料が蒸発してしまうという問題を生じるため好ましくない。一方、ガス雰囲気の圧力が０．５Ｐａを超えると、マスク材１３の表面に炭化シリコン膜が形成されてしまい、マスク層の表面に残存した炭化シリコン膜を基点として結晶欠陥を含む膜が成長してしまうという問題があり、好ましくない。
また、チャンバー内に導入する原料ガスとしては、ジクロロシランガス（ＳｉＨ２Ｃｌ２）及びエチレンガス（Ｃ２Ｈ２）の混合ガスを用いることもできる。また、この他にも、四塩化珪素、トリクロロシラン（ＳｉＨＣｌ３）、モノシラン（ＳｉＨ４）、ジシラン（Ｓｉ２Ｈ６）、その他の有機シランガスを混合したものを用いることもできる。さらに、原料ガスのキャリアガスとして、アルゴン、水素、これらを混合したものを用いることもできる。
これにより、炭化シリコン膜１２の開口部１３ｈから露出した部分を基点として単結晶炭化シリコンをエピタキシャル成長させ、開口部１３ｈから露出した炭化シリコン膜１２及びマスク材１３を覆う単結晶炭化シリコン膜１４を形成する（図５（ａ）参照、第４の工程）。
マスク材１３の表面は、炭化シリコン膜１２の開口部１３ｈから露出した部分を基点として成長し、開口部１３ｈからマスク材１３の上方に向かう方向に成長した単結晶炭化シリコンによって覆われる。すなわち、マスク材１３の上方においては横方向結晶成長（ＥＬＯ：Epitaxial Lateral Overgrowth）状態となる。
これにより、マスク材１３の表面には、積層欠陥の無い単結晶炭化シリコン膜１４が形成される（図５（ｂ）参照）。なお、マスク材１３の中央付近の直上には単結晶炭化シリコン膜１４が会合して形成された会合欠陥１２Ｓｂが存在する。しかし、単結晶炭化シリコン膜１４において会合欠陥１２Ｓｂを除いた領域は、結晶欠陥が存在せず、無欠陥領域ＡＲとなっている。
以上の工程により、単結晶炭化シリコン膜付き基板１０が得られる。
次に、単結晶炭化シリコン膜付き基板１０上に半導体素子２０を形成する。
具体的には、ボディ領域２１ａを単結晶炭化シリコン膜１４の表面に平面視において会合欠陥１２Ｓｂと重なる位置に形成する（図５（ｃ）参照）。この工程では、例えばレジストマスクＲＭ１に対し、ボディ領域２１ａを形成する領域に開口を形成し、このレジストマスクＲＭ１をマスクにして、所定の導電型の不純物をイオン注入法で単結晶炭化シリコン膜１４に注入する。
次に、ソース領域２２ａをボディ領域２１ａと隣接する位置に形成するとともに、ドレイン領域２３ｂをソース領域２２ａのボディ領域２１ａとは反対側に形成する（図５（ｄ）参照）。この工程では、例えばレジストマスクＲＭ２に対し、ソース領域２２ａを形成する領域に開口を形成するとともにドレイン領域２３ｂを形成する領域に開口を形成し、このレジストマスクＲＭ２をマスクにして、所定の導電型の不純物をイオン注入法で単結晶炭化シリコン膜１４に注入する。
次に、高濃度ドレイン領域２３ａをドレイン領域２３ｂの略中央部に形成する。（図６（ａ）参照）。この工程では、例えばレジストマスクＲＭ３に対し、高濃度ドレイン領域２３ａを形成する領域に開口を形成し、このレジストマスクＲＭ３をマスクにして、所定の導電型の不純物をイオン注入法でドレイン領域２３ｂに注入する。これにより、高濃度ドレイン領域２３ａ及び低濃度ドレイン領域２３ｂを備えるＬＤＤ構造が得られる。
イオン注入を施した全ての領域には、レーザーアニール法で活性化アニールを行う。これにより、単結晶炭化シリコン膜１４の表面に対して瞬間的に１６００℃程度の高温にすることができる。そのため、基板温度を融点以下（例えばシリコン基板の融点１４１６℃）に抑えてイオン注入を施した領域に活性化アニールを施すことができる。
イオン注入を施したソース領域２２ａ及びドレイン領域２３ｂには、レーザーアニール法で活性化アニールを行う。これにより、単結晶炭化シリコン膜１４の表面に対して瞬間的に１６００℃程度の高温にすることができる。そのため、基板温度を融点以下（例えばシリコン基板の融点１４１６℃）に抑えてソース領域２２ａ及びドレイン領域２３ｂに活性化アニールを施すことができる。
次に、ドレイン領域２３ａ，２３ｂ及びチャネル領域となる部分の上にゲート絶縁膜２５を形成する（図６（ｂ）参照）。このとき、ゲート絶縁膜２５を、平面視においてドレイン電極２３と重なる部分の厚みが相対的に大きくなるように形成する。具体的には、ゲート絶縁膜２５をドレイン領域２３ａ，２３ｂ及びチャネル領域となる部分の上に形成した後、フォトリソグラフ法を用いることでマスクを用いて、平面視においてゲート絶縁膜２５のチャネル領域となる部分と重なる領域に対してのみエッチングを施すことにより、平面視においてドレイン電極２３と重なる部分の厚みが相対的に大きくなるように形成することができる。
次に、ゲート絶縁膜２５の上にゲート電極２４を形成する（図６（ｃ）参照）。例えば、ゲート電極２４は、ゲート絶縁膜２５の全面に導電層を形成した後、この導電層をパターニングすることにより形成することができる。
以下、ソース電極２２やドレイン電極２３などを含む通常の配線形成工程を経ることにより、単結晶炭化シリコン膜付き基板１０上に半導体素子２０を形成することができる（図６（ｄ）参照）。
以上の工程により、本実施形態に係る半導体装置１を製造することができる。
本実施形態の半導体装置１によれば、半導体素子２０のボディコンタクト領域２１が平面視で会合欠陥１２Ｓｂと重なる位置に配置されているので、半導体素子２０のソース領域２２ａやドレイン領域２３ａ，２３ｂは平面視で会合欠陥１２Ｓｂとは重ならない位置に配置される。すなわち、ソース領域２２ａやドレイン領域２３ａ，２３ｂなどの素子特性に大きく影響を及ぼす領域が会合欠陥１２Ｓｂと重ならない位置に配置されることとなる。これにより、ソース領域２２ａ近傍やドレイン領域２３ａ，２３ｂ近傍に形成される空乏層２６についても平面視で会合欠陥１２Ｓｂとは重ならない位置に配置される。そのため、空乏層２６が会合欠陥１２Ｓｂを横切ることが回避される。このため、リーク電流の発生が抑制される。よって、素子特性の低下を抑制することが可能となる。
また、この構成によれば、半導体素子２０のソース電極２２、ドレイン電極２３及びゲート電極２４が平面視で会合欠陥１２Ｓｂとは重ならない位置に配置されているので、ソース電極２２、ドレイン電極２３及びゲート電極２４と平面視で重なる領域に形成される空乏層２６についても平面視で会合欠陥１２Ｓｂとは重ならない位置に配置されることとなる。そのため、空乏層２６が会合欠陥１２ＳＢを横切ることが広範囲で回避される。よって、リーク電流を広範囲で抑制することが可能となる。
また、この構成によれば、半導体素子２０のボディコンタクト領域２１、ソース電極２２、ドレイン２３電極及びゲート電極２４が平面視でそれぞれ平行にライン状に形成されているので、高密度な素子構造を実現することができる。これにより、複数の半導体素子２０が並列に配置された構成を採用することができる。この場合、各ゲート電極２４の活性領域の上部分の長さ（以下、フィンガー長という）の合計がチャネル幅となる。よって、単位面積当たりに複数のゲート電極２４が並列に配置されることにより、単位面積当たりのチャネル幅を大きくすることができる。よって、素子特性の低下を抑制するとともに、小さい素子面積で多くの電流を流すことが可能な半導体装置１を実現することができる。
また、この構成によれば、立方晶炭化シリコン膜の表面に半導体素子２０が形成された構成において、素子特性の低下を抑制することが可能な半導体装置１を実現することができる。
［電気光学装置］
次に、上記実施形態の半導体装置を備えた電気光学装置について説明する。
図７は、電気光学装置の一実施形態である液晶表示装置を示す模式図である。図示の液晶表示装置１００は、液晶パネル１１０と、液晶駆動用ＩＣチップである半導体装置１２１とを有する。また、必要に応じて、図示しない偏光板、反射シート、バックライト等の付帯部材が適宜に設けられる。
液晶パネル１１０は、ガラスやプラスチックなどで構成される基板１１１及び１１２を備えている。基板１１１と基板１１２は対向配置され、図示しないシール材などによって相互に貼り合わされている。基板１１１と基板１１２の間には電気光学物質である液晶（不図示）が封入されている。基板１１１の内面上にはＩＴＯ（Indium Tin Oxide）などの透明導電体で構成された電極１１１ａが形成され、基板１１２の内面上には上記電極１１１ａに対向配置される電極１１２ａが形成されている。なお、電極１１１ａおよび電極１１２ａは直交するように配置されている。そして、電極１１１ａおよび電極１１２ａは基板張出部１１１Ｔに引き出され、その端部にはそれぞれ電極端子１１１ｂｘおよび電極端子１１１ｃｘが形成されている。また、基板張出部１１１Ｔの端縁近傍には入力配線１１１ｄが形成され、その内端部にも端子１１１ｄｘが形成されている。
基板張出部１１１Ｔ上には、未硬化状態若しくは半硬化状態の熱硬化性樹脂で構成される封止樹脂１２２を介して、半導体装置１２１が実装される。この半導体装置１２１は、例えば液晶パネル１１０を駆動する液晶駆動用ＩＣチップである。半導体装置１２１の下面には図示しない多数の樹脂バンプ電極が形成されており、これらのバンプは基板張出部１１１Ｔ上の端子１１１ｂｘ，１１１ｃｘ，１１１ｄｘにそれぞれ導電接続される。
また、入力配線１１１ｄの外端部に形成された入力端子１１１ｄｙには、異方性導電膜１２４を介してフレキシブル配線基板１２３が実装される。入力端子１１１ｄｙは、フレキシブル配線基板１２３に設けられた図示しない配線にそれぞれ導電接続される。そして、外部からフレキシブル配線基板１２３を介して制御信号、映像信号、電源電位などが入力端子１１１ｄｙに供給され、半導体装置１２１において液晶駆動用の駆動信号が生成されて、液晶パネル１１０に供給されるようになっている。
以上のように構成された本実施形態の液晶表示装置１００によれば、半導体装置１２１を介して電極１１１ａと電極１１２ａとの間に適宜の電圧が印加されることにより、両電極１１１ａ，１１２ａが対向配置される画素部分の液晶を再配向させて光を変調することができ、これによって液晶パネル１１０内の画素が配列された表示領域に所望の画像を形成することができる。
なお、上記実施形態の半導体装置を備えた電気光学装置としては、上記液晶表示装置に限らず、プラズマディスプレイパネル（ＰＤＰ）にも適用することができる。
また、上記実施形態の半導体装置を備えた装置としては、電気光学装置に限らず、電力変換装置にも適用することができる。具体的には、上記実施形態の半導体装置を備えた電力変換装置としては、ＡＣ−ＤＣコンバーター、ＤＣ−ＤＣコンバーター、パーソナルコンピューターのＡＣアダプターへの適用例が挙げられる。
［電子機器］
図８は、本発明に係る電子機器の一例を示す斜視図である。この図に示す携帯電話１３００は、上述した電気光学装置を小サイズの表示部１３０１として備え、複数の操作ボタン１３０２、受話口１３０３、及び送話口１３０４を備えて構成されている。
上述した電気光学装置は、上記携帯電話に限らず、電子ブック、パーソナルコンピューター、ディジタルスチルカメラ、液晶テレビ、ビューファインダー型あるいはモニタ直視型のビデオテープレコーダー、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサー、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等々の画像表示手段、ヘッドマウントディスプレイ（ＨＭＤ）として好適に用いることができ、いずれの場合にも電気的接続の信頼性に優れた電子機器を提供することができる。
１…単結晶炭化シリコン膜付き基板、１１…シリコン基板、１２…炭化シリコン膜、１２Ｓｂ…会合部、１３…マスク材、１３ｈ…開口部、１４…単結晶炭化シリコン膜、２０…半導体素子、２１…ボディコンタクト領域、２２…ソース電極、２３…ドレイン電極、２４…ゲート電極、１００…液晶表示装置（電気光学装置）、１３００…携帯電話（電子機器）

Claims (7)

  1. シリコン基板と、
    前記シリコン基板の表面に形成された炭化シリコン膜と、
    前記炭化シリコン膜の表面に形成された、開口部を有するマスク材と、
    前記開口部において露出した前記炭化シリコン膜を基点としてエピタキシャル成長された、前記炭化シリコン膜及び前記マスク材を覆う単結晶炭化シリコン膜と、
    前記単結晶炭化シリコン膜の表面に形成された半導体素子と、を含み、
    前記マスク材の上には、前記単結晶炭化シリコン膜が会合して形成された会合部が存在しており、
    前記半導体素子はボディコンタクト領域を有しており、
    前記ボディコンタクト領域は、前記シリコン基板の表面と直交する方向から見て前記会合部と重なる位置に配置されていることを特徴とする半導体装置。
  2. 前記半導体素子は、前記ボディコンタクト領域と隣接して形成されたソース電極と、前記ソース電極の前記ボディコンタクト領域とは反対側に形成されたドレイン電極と、前記ソース電極と前記ドレイン電極との間に形成されたゲート電極と、を含み、
    前記ソース電極、前記ドレイン電極及び前記ゲート電極は、前記シリコン基板の表面と直交する方向から見て前記会合部とは重ならない位置に配置されていることを特徴とする請求項１に記載の半導体装置。
  3. 前記マスク材は、前記シリコン基板の表面と直交する方向から見てライン状に形成されており、
    前記会合部は、前記マスク材の延在方向に沿って形成されており、
    前記ボディコンタクト領域は、前記シリコン基板の表面と直交する方向から見て前記会合部と重なるようにライン状に形成されており、
    前記ソース電極、前記ドレイン電極及び前記ゲート電極は、それぞれ前記ボディコンタクト領域に沿ってライン状に形成されていることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記単結晶炭化シリコン膜は立方晶炭化シリコン膜であることを特徴とする請求項１ないし３のいずれか一項に記載の半導体装置。
  5. 請求項１ないし４のいずれか一項に記載の半導体装置を備えたことを特徴とする電気光学装置。
  6. 請求項１ないし４のいずれか一項に記載の半導体装置を備えたことを特徴とする電力変換装置。
  7. 請求項５に記載の電気光学装置を備えたことを特徴とする電子機器。
JP2011181405A 2011-08-23 2011-08-23 半導体装置、電気光学装置、電力変換装置及び電子機器 Active JP5757195B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011181405A JP5757195B2 (ja) 2011-08-23 2011-08-23 半導体装置、電気光学装置、電力変換装置及び電子機器
US13/563,241 US8735908B2 (en) 2011-08-23 2012-07-31 Semiconductor device, electro-optic device, power conversion device, and electronic apparatus
CN201210288637.6A CN102956682B (zh) 2011-08-23 2012-08-14 半导体装置、电气光学装置、电力转换装置及电子设备
US14/252,341 US20140217424A1 (en) 2011-08-23 2014-04-14 Semiconductor device, electro-optic device, power conversion device, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011181405A JP5757195B2 (ja) 2011-08-23 2011-08-23 半導体装置、電気光学装置、電力変換装置及び電子機器

Publications (2)

Publication Number Publication Date
JP2013045829A JP2013045829A (ja) 2013-03-04
JP5757195B2 true JP5757195B2 (ja) 2015-07-29

Family

ID=47742349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011181405A Active JP5757195B2 (ja) 2011-08-23 2011-08-23 半導体装置、電気光学装置、電力変換装置及び電子機器

Country Status (3)

Country Link
US (2) US8735908B2 (ja)
JP (1) JP5757195B2 (ja)
CN (1) CN102956682B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3087612A4 (en) * 2013-12-23 2017-07-26 Intel Corporation Wide band gap transistors on non-native semiconductor substrates and methods of manufacture thereof
US10032911B2 (en) 2013-12-23 2018-07-24 Intel Corporation Wide band gap transistor on non-native semiconductor substrate
EP3123516B1 (en) 2014-03-26 2020-03-04 Intel Corporation Iii-n transistors with enhanced breakdown voltage
KR102248478B1 (ko) 2014-09-18 2021-05-06 인텔 코포레이션 실리콘 cmos-호환가능 반도체 디바이스들에서의 결함 전파 제어를 위한 경사 측벽 패싯들을 가지는 우르자이트 이종에피택셜 구조체들
CN106796952B (zh) 2014-09-25 2020-11-06 英特尔公司 独立式硅台面上的ⅲ-n族外延器件结构
US9362368B2 (en) * 2014-10-31 2016-06-07 Seiko Epson Corporation Substrate with silicon carbide film, method for producing substrate with silicon carbide film, and semiconductor device
CN105576013B (zh) * 2014-10-31 2020-04-21 精工爱普生株式会社 带碳化硅膜基板及其制造方法、以及半导体装置
EP3221886A4 (en) 2014-11-18 2018-07-11 Intel Corporation Cmos circuits using n-channel and p-channel gallium nitride transistors
EP3235005A4 (en) 2014-12-18 2018-09-12 Intel Corporation N-channel gallium nitride transistors
KR102346591B1 (ko) 2015-05-19 2022-01-04 인텔 코포레이션 융기된 도핑 결정성 구조체들을 가진 반도체 디바이스들
EP3314659A4 (en) 2015-06-26 2019-01-23 INTEL Corporation HETEROSEPITAXIAL STRUCTURES WITH STABLE SUBSTRATE INTERFACE MATERIAL AT HIGH TEMPERATURE
US10658471B2 (en) 2015-12-24 2020-05-19 Intel Corporation Transition metal dichalcogenides (TMDCS) over III-nitride heteroepitaxial layers
US11233053B2 (en) 2017-09-29 2022-01-25 Intel Corporation Group III-nitride (III-N) devices with reduced contact resistance and their methods of fabrication
EP3503163A1 (en) * 2017-12-21 2019-06-26 EpiGan NV A method for forming a silicon carbide film onto a silicon substrate
FR3104322B1 (fr) * 2019-12-05 2023-02-24 Soitec Silicon On Insulator Procédé de formation d'un substrat de manipulation pour une structure composite ciblant des applications rf
EP4297067A1 (en) * 2022-06-21 2023-12-27 Hitachi Energy Ltd Manufacturing method for a power semiconductor device and power semiconductor device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5279701A (en) 1988-05-11 1994-01-18 Sharp Kabushiki Kaisha Method for the growth of silicon carbide single crystals
JP3111662B2 (ja) 1992-07-27 2000-11-27 東レ株式会社 液晶ポリエステル樹脂組成物
JP3880717B2 (ja) 1997-12-19 2007-02-14 Ｈｏｙａ株式会社 炭化珪素の製造方法
JP4479222B2 (ja) * 2002-11-22 2010-06-09 沖電気工業株式会社 化合物半導体層の表面処理方法及び半導体装置の製造方法
JP2005167035A (ja) * 2003-12-03 2005-06-23 Kansai Electric Power Co Inc:The 炭化珪素半導体素子およびその製造方法
JP2005354023A (ja) * 2004-05-14 2005-12-22 Seiko Epson Corp 半導体装置および半導体装置の製造方法
EP2595175B1 (en) * 2005-05-17 2019-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating a lattice-mismatched semiconductor structure with reduced dislocation defect densities
WO2008051503A2 (en) * 2006-10-19 2008-05-02 Amberwave Systems Corporation Light-emitter-based devices with lattice-mismatched semiconductor structures
US9508890B2 (en) * 2007-04-09 2016-11-29 Taiwan Semiconductor Manufacturing Company, Ltd. Photovoltaics on silicon
JP5420265B2 (ja) * 2009-02-16 2014-02-19 ラピスセミコンダクタ株式会社 半導体素子の製造方法
CN101620990A (zh) * 2009-07-17 2010-01-06 西安电子科技大学 一种减少4H-SiC中本征深能级缺陷的方法
JP5002693B2 (ja) * 2010-09-06 2012-08-15 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
US20130049013A1 (en) 2013-02-28
JP2013045829A (ja) 2013-03-04
CN102956682A (zh) 2013-03-06
US8735908B2 (en) 2014-05-27
US20140217424A1 (en) 2014-08-07
CN102956682B (zh) 2016-12-28

Similar Documents

Publication Publication Date Title
JP5757195B2 (ja) 半導体装置、電気光学装置、電力変換装置及び電子機器
JP5808589B2 (ja) 微結晶半導体膜の作製方法、及び半導体装置の作製方法
JP5978342B2 (ja) 表示装置
KR101152949B1 (ko) 액정 표시장치
KR101378806B1 (ko) 표시장치용 ｔｆｔ 배치
US8222640B2 (en) Display device and electronic device having the display device, and method for manufacturing thereof
JP5416460B2 (ja) 薄膜トランジスタおよび薄膜トランジスタの作製方法
KR101675114B1 (ko) 박막 트랜지스터 및 그 제조방법
JP5912569B2 (ja) 微結晶半導体膜の作製方法、及び、半導体装置の作製方法
JP2009158947A (ja) 微結晶半導体膜、当該微結晶半導体膜を有する薄膜トランジスタ、及び光電変換装置の作製方法
KR20090012120A (ko) 액정 표시장치 및 상기 액정 표시장치를 구비하는 전자기기
JP2012049517A (ja) 微結晶半導体膜の作製方法、及び半導体装置の作製方法
JP5775322B2 (ja) 半導体装置及びその作製方法
WO2018150861A1 (ja) 炭化ケイ素積層基板およびその製造方法
JP2011258938A (ja) 微結晶半導体膜の作製方法、及び半導体装置の作製方法
JP2012256865A (ja) 半導体装置の作製方法
KR101266739B1 (ko) 반도체 장치와 그 제조 방법, 및 이 반도체 장치를 이용한 표시 장치
JP5593025B2 (ja) 半導体装置
US8975674B2 (en) Bridge structure
JP2013008956A (ja) 半導体装置およびその作製方法
CN112951843A (zh) 电子装置及其制造方法
JP5601822B2 (ja) 薄膜トランジスタおよびその製造方法
JP2011103370A (ja) 薄膜トランジスタおよびその製造方法
US20120217502A1 (en) Display device and manufacturing method of the same
JP4825181B2 (ja) 薄膜トランジスタの作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140813

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150416

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150520

R150 Certificate of patent or registration of utility model

Ref document number: 5757195

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350