JP2005167035A - 炭化珪素半導体素子およびその製造方法 - Google Patents
炭化珪素半導体素子およびその製造方法 Download PDFInfo
- Publication number
- JP2005167035A JP2005167035A JP2003405259A JP2003405259A JP2005167035A JP 2005167035 A JP2005167035 A JP 2005167035A JP 2003405259 A JP2003405259 A JP 2003405259A JP 2003405259 A JP2003405259 A JP 2003405259A JP 2005167035 A JP2005167035 A JP 2005167035A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon carbide
- conductivity type
- carbon
- growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 126
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 109
- 239000004065 semiconductor Substances 0.000 title claims abstract description 72
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims abstract description 57
- 229910052799 carbon Inorganic materials 0.000 claims abstract description 56
- 239000013078 crystal Substances 0.000 claims abstract description 50
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims description 75
- 238000000034 method Methods 0.000 claims description 24
- 238000005468 ion implantation Methods 0.000 claims description 14
- 150000001875 compounds Chemical class 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 10
- 230000008021 deposition Effects 0.000 claims description 10
- 238000005520 cutting process Methods 0.000 claims description 2
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 abstract description 56
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract description 28
- 239000001294 propane Substances 0.000 abstract description 28
- 229910000077 silane Inorganic materials 0.000 abstract description 28
- 239000007789 gas Substances 0.000 abstract description 23
- 239000002019 doping agent Substances 0.000 abstract description 6
- 230000032683 aging Effects 0.000 abstract 1
- 239000002994 raw material Substances 0.000 abstract 1
- 238000012545 processing Methods 0.000 description 54
- 239000010408 film Substances 0.000 description 46
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 33
- 239000001257 hydrogen Substances 0.000 description 28
- 229910052739 hydrogen Inorganic materials 0.000 description 28
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 25
- 230000000052 comparative effect Effects 0.000 description 23
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 19
- 229910052710 silicon Inorganic materials 0.000 description 19
- 239000010703 silicon Substances 0.000 description 19
- 239000000463 material Substances 0.000 description 15
- 229910052757 nitrogen Inorganic materials 0.000 description 15
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 15
- 230000015556 catabolic process Effects 0.000 description 11
- 238000001020 plasma etching Methods 0.000 description 11
- 238000006731 degradation reaction Methods 0.000 description 9
- 230000006866 deterioration Effects 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 230000006911 nucleation Effects 0.000 description 7
- 238000010899 nucleation Methods 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 239000012159 carrier gas Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000005355 Hall effect Effects 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 230000003321 amplification Effects 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 150000002431 hydrogen Chemical class 0.000 description 3
- 238000000691 measurement method Methods 0.000 description 3
- 239000002052 molecular layer Substances 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000000700 radioactive tracer Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000005424 photoluminescence Methods 0.000 description 2
- 230000002040 relaxant effect Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000009279 wet oxidation reaction Methods 0.000 description 2
- 229910018540 Si C Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000002050 diffraction method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
Abstract
【解決手段】 炭化珪素半導体の結晶の(000−1)カーボン面に対するオフ角θが8度の面を結晶の成長面とし、この成長面にバッファ層、ドリフト層及び他のp型及びn型の半導体層を、時間h当たりの膜厚の増加速度が従来の3倍以上である10μm/hの成膜速度で成膜する。成膜速度を速くするために原料ガスのシラン、プロパン及びドーパントガスの流量を大幅に増やす。
【選択図】 図1
Description
pinダイオードやバイポーラトランジスタ、GTO、GCTなどのバイポーラ半導体素子は、ショットキーダイオードやMOSFETなどのユニポーラ半導体素子に比べてビルトイン電圧が高いが、少数キャリアの注入によるドリフト層の伝導度変調によりオン抵抗が大幅に小さくなる、という特徴がある。したがって、電力用途などの高電圧大電流領域では、損失を小さくするためバイポーラ半導体素子が用いられている。SiCでこれらのバイポーラ半導体素子を構成すると、Siの素子に比べて格段に優れた性能を実現できる。例えば、SiCで構成した10kVの高耐圧pinダイオード素子の場合、順方向電圧がSiのpinダイオードの約1/3であり、オフ時の速度に該当する逆回復時間が約1/20以下と高速である。また、電力損失をSiのpinダイオードの約1/5以下に低減でき省エネルギー化に大きく貢献できる。SiCのpinダイオード以外にもSiCのnpnトランジスタやSiCのSIAFET、SiCのSIJFETなどが開発され同様の電力損失低減効果が報告されている(例えば非特許文献1)。この他、ドリフト層として反対極性のp型半導体層を用いたSiCのGTOなども開発されている(例えば非特許文献2)。
SiCのエピタキシャル成長では、成長速度やエピタキシャル層の純度を制御しやすいCVD法が用いられる。しかし、キャリアガスに水素を使っているため、成長中に成長表面からのカーボン(C)の離脱が起こり、成長速度が抑えられてしまう。そのため、通常の成長速度は5〜10μm/hとなる。
SiCで上記の従来のバイポーラ半導体素子を作製するときは、例えば(0001)シリコン面1からのオフ角θが8度である面1aをもつように形成したn型の4H−SiCを基板に用いる。4H型の「4」は原子積層が4層周期となる結晶構造を表し、「H」は六方晶を表す。この基板の上に化学気相堆積法(CVD法)を用いて、電圧印加時における電界を緩和するためのSiCのドリフト層を、5〜10μm/hの成長速度でエピタキシャル成長させて形成する。
松波弘之編著、「半導体SiC技術と応用」、218−221頁、日刊工業新聞社刊 A.K.Agarwal et.al、Materials Science Forum Volume 389−393、2000年、1349−1352頁
この現象を「順方向電圧劣化」と呼ぶ。新品のバイポーラ半導体素子に順方向に、電流密度100A/cm2で1時間通電したとき、通電開始直後と1時間通電後の電流密度100A/cm2での「順方向電圧差ΔVf」で順方向電圧劣化の度合いを表す。
順方向電圧劣化現象は、基板からドリフト層に伝搬したベーサルプレーン転位と呼ばれる線状の欠陥が原因で起こる。このベーサルプレーン転位を起点として積層欠陥と呼ばれる面状の欠陥がドリフト層中に発生し、ドリフト層が高抵抗層になり、その結果電流が流れにくくなる。
本発明は、順方向電圧劣化を表す順方向電圧差ΔVfが1.0V以下の信頼性の高い半導体装置を提供することを目的としている。
本発明の他の観点のバイポーラ半導体素子は、炭素(カーボン)と珪素の化合物である炭化珪素を基材とする第1の導電型の炭化珪素半導体の結晶の(000−1)カーボン面に対して所定のオフ角を有する面を形成した基板、前記基板の前記所定のオフ角を有する面を結晶の成長面として、前記成長面に第1の導電型の炭化珪素のエピタキシャル成長法により、所定の成膜速度で形成したドリフト層、及び前記ドリフト層の上に形成した、第1又は第2の導電型の炭化珪素の半導体層の少なくとも1つの層を有する。
本発明によれば、成長表面の過飽和度を下げ、ベーサルプレーン転位が基板からエピタキシャル膜へ伝搬するのを抑制することができ、結果として順方向電圧劣化を防ぐことができる。
順方向劣化現象を抑えるには、前記のように基板からドリフト層へのベーサルプレーン転位の伝搬を抑制する必要がある。
SiCでドリフト層を形成する方法として、例えばマテリアルズ サイエンス アンド エンジニアリングR20(1997)第125−166頁[Materials Science and Engineering, R20(1997)125−166]で報告されているように、通常エピタキシャル成長法が用いられている。エピタキシャル成長法の成長モードには大きく分けて、ステップフロー成長と二次元核生成成長の二つのモードがある。
ステップフロー成長は結晶の成長軸に垂直な{0001}面に平行な方向の成長であり、{0001}面に平行な結晶の情報を引き継ぎやすい。二次元核生成成長は{0001}面に垂直な方向の成長であり、{0001}面と垂直な向きの結晶の情報を引き継ぎやすいが、結晶の成長では欠陥の発生源ともなる。
このため、通常のエピタキシャル成長では、良質なエピタキシャル膜を得るために、ある程度ステップフロー成長が進むように成長条件が設定される。
ベーサルプレーン転位は{0001}面に平行に存在する転位であり、転位はステップフロー成長と同じ向きで伝搬する。したがって、ベーサルプレーン転位の伝搬を抑えるためには、二次元核生成が起きない程度にステップフロー成長を抑制する必要がある。
成長がステップフローとなるか二次元核生成となるかは、表面における過飽和度が大きく関係している。過飽和度がある値(臨界過飽和度)を超えると二次元核生成となり、その値以下なら、ステップフロー成長となる。従って、臨界過飽和度が大きいと二次元核生成が起こりにくい。
図6に示すSiCの結晶において、(000−1)カーボン面2は(0001)シリコン面1より表面エネルギーが1桁小さく、臨界過飽和度の値が1桁から2桁小さくなる。その結果、過飽和度が相対的にかなり小さくなる。
(000−1)カーボン面2では、単一のSi−C層を1分子層とする、1分子層の高さのステップ(図示省略)が比較的多いが、(0001)シリコン面1では、2あるいは4分子層の高さのステップが観測される。これは、(000−1)カーボン面2のテラスの幅が、(0001)シリコン面1のテラス幅の半分程度に狭くなることを示しており、このことから(000−1)カーボン面2の臨界過飽和度は(0001)シリコン面1の臨界過飽和度より小さくなる。
しかし、(000−1)カーボン面2の臨界過飽和度は、成長速度に大きく依存し、その依存度は、ステップのテラス幅に対する依存度よりも大きい。従って成長速度を速くする事により、相対的に(000−1)カーボン面2の臨界過飽和度を大きくできる。これにより二次元核生成成長を抑制しかつベーサルプレーン転位の伝搬も抑制できるステップフロー成長を達成できる。
本発明の実施の形態では、SiCバイポーラ半導体素子を構成するn型層及びp型層などの半導体層を、SiC結晶の(000−1)カーボン面2に対して所定のオフ角θを有する面2aに形成する。オフ角θは2度から10度の範囲で、半導体素子の種類に応じて最適な角度を決める。発明者等の実験によると、例えばpinダイオードではオフ角θを約8度にすると良い結果が得られた。またIGBTではオフ角θを3.5度にすると良い結果が得られた。また前記半導体層の成長速度を通常より速くする。成長速度は、薄膜の1時間h当たりの増加量が10μm/h以上になるようにするのが望ましい。成膜条件によっては3μm/h以上の成膜速度でも本発明の効果を得ることができる。成長速度を増加させるためには成膜処理中の材料ガスの供給量を大幅に増やす。
以下、本発明の好適な実施例を図1から図6を参照して説明する。
《第1実施例》
前記本実施例のエピタキシャルpin接合ダイオード70と比較をするための、比較用pin接合ダイオードとして以下のものを作製した。すなわち図7に示す(0001)シリコン面1から8度のオフ角θをもつn型の4H型SiCを用いた基板の面1a(以下、Si面という)上に、膜厚の時間(h)当たりの増加速度が5μm/hの成長速度でn型4H−SiC及びp型4H−SiCを順次エピタキシャル成長させて比較用のpin接合ダイオードを製作する。5μm/hの成膜速度はpinダイオードの製作工程では一般的な速度である。本実施例のpin接合ダイオードと比較用のpin接合ダイオードの接合部のサイズ及び形状は同じである。
基板21のC面にバッファ層22を形成する工程では、シラン(30sccm)、プロパン(12sccm)、窒素(30sccm)及び水素(10slm)を供給する。処理時間は40分である。
ドリフト層23の形成工程では、シラン(30sccm)、プロパン(12sccm)、窒素(0.2sccm)及び水素(10slm)を供給する。処理時間は160分である。
P型接合層24の形成工程では、シラン(30sccm)、プロパン(12sccm)、トリメチルアルミニウム(15sccm)及び水素(10slm)を供給する。処理時間は6分である。
p+型コンタクト層25の形成工程では、シラン(30sccm)、プロパン(12sccm)、トリメチルアルミニウム(30sccm)及び水素(10slm)を供給する。処理時間は2分である。
上記の処理により、本実施例のpin接合ダイオード用のSiCエピタキシャルウェーハができる。
次に比較用のpinダイオードを作製するときの処理条件を説明する。基板のSi面に形成する各層の構成は図1に示す本実施例の構成と実質的に同じであるので、同じ符号を用いて説明する。基板の温度は1550℃に保たれており、処理チャンバー内の圧力は5.6kPaに保たれている。
基板のSi面にバッファ層22を形成する工程では、シラン(10sccm)、プロパン(3sccm)、窒素(10sccm)及び水素(10slm)を供給する。処理時間は120分である。
ドリフト層23を形成する工程では、シラン(10sccm)、プロパン(3sccm)、窒素(0.07sccm)及び水素(10slm)を供給する。処理時間は480分である。
P型接合層24の形成工程では、シラン(10sccm)、プロパン(3sccm)、トリメチルアルミニウム(5sccm)及び水素(10slm)を供給する。処理時間は18分である。
p+型コンタクト層25の形成工程では、シラン(10sccm)、プロパン(3sccm)、トリメチルアルミニウム(10sccm)及び水素(10slm)を供給する。処理時間は6分である。
上記の処理により、比較用のpin接合ダイオード用のSiCエピタキシャルウェーハができる。
本実施例のpin接合ダイオード用のSiCエピタキシャルウェーハと、比較用のpin接合ダイオード用のSiCエピタキシャルウェーハのそれぞれの処理条件を比較すると、本実施のものの処理条件では、材料ガス及びドーパントガスの流量が、従来のものの処理条件におけるそれぞれの流量の3倍以上である。また、処理時間についても本実施例のものの各層の処理時間は、比較用のものの処理時間の3分の1以下である。以上のように、本実施例では処理時間を短くし、成膜速度を高くしている点に特徴がある。
本実施例のSiCエピタキシャルウェーハと、比較用のSiCエピタキシャルウェーハのそれぞれに以下に説明する加工を施すことにより図に示す本実施例のpin接合ダイオード70及び同様の構成を有する比較用pin接合ダイオードが出来上がる。
次に、エッチングにより形成したメサ底部での電界集中を緩和するために、メサ底部に幅250μm、深さ0.7μmのp型JTE(ジャンクション ターミネーション エクステンション)26を設けた。JTE26はAlイオン注入により形成した。Alイオン注入のエネルギーは30〜450keVの間で6段階に変え、トータルドーズ量は1.2×1013cm−2である。JTE26形成時には、JTE26の注入層がボックスプロファイルとなるよう設計した。イオン注入は全て室温で行い、イオン注入のマスクには、グラファイト(厚さ5μm)を用いた。注入イオンの活性化のための熱処理をアルゴンガス雰囲気中で1700℃、3分の条件で行った。アニールの後、温度1200℃、3時間のウェット酸化により保護膜としての熱酸化膜27を形成した。
図2は、本実施例の、面方位が(000−1)カーボン面2から8度のオフ角θをもつn型の4H型SiC基板(C面)21の面2a上に形成したpin接合ダイオード70の室温での順方向の電流電圧特性を示すグラフである。
順方向電流密度100A/cm2での通電開始直後と1時間通電後の順方向電圧差ΔVfは、0.1V以下でほとんど差がなかったので、図2のグラフでは電流電圧特性が1つの曲線で表されている。この結果からわかるように、本実施例のpin接合ダイオード70は1時間の通電後もほとんど劣化していなかった。
以上のように、本実施例のSiCのpin接合ダイオードでは順方向電圧劣化がほとんど生じないので、長時間の使用が可能となり寿命が長くなる。順方向の電圧劣化によるオン抵抗の増加がないので、内部損失も増加することがなく、安定した特性を長時間維持できる信頼性が高いpin接合ダイオードが得られる。
《第2実施例》
また比較用のnpnパイポーラトランジスタの基板として、図7に示す(0001)シリコン面1から8度のオフ角θの面1a(以下、Si面という)をもつn型の4H型SiCを用いた基板上に、各層を時間h当たりの膜厚の増加速度を5μm/hとして同様に成膜した。p層とn層の主たる接合面(図中水平方向に広がる面)は、{0001}面となっている。
ドリフト層53の形成工程では、シラン(30sccm)、プロパン(12sccm)、窒素(0.2sccm)及び水素(10slm)を供給する。処理時間は60分である。
P型接合層54の形成工程では、シラン(30sccm)、プロパン(12sccm)、トリメチルアルミニウム(6sccm)及び水素(10slm)を供給する。処理時間は4分である。
上記の処理により、本実施例のpin接合ダイオード用のSiCエピタキシャルウェーハができる。
基板のSi面にバッファ層52を形成する工程では、シラン(10sccm)、プロパン(3sccm)、窒素(10sccm)及び水素(10slm)を供給する。処理時間は120分である。
P型成長層54の形成工程では、シラン(10sccm)、プロパン(3sccm)、トリメチルアルミニウム(2sccm)及び水素(10slm)を供給する。処理時間は12分である。
n型成長層55の形成工程では、シラン(10sccm)、プロパン(3sccm)、窒素(10sccm)及び水素(10slm)を供給する。処理時間は9分である。
上記の処理により、比較用のSiCエピタキシャルウェーハができる。本実施例のSiCエピタキシャルウエーハと、比較用のSiCエピタキシャルウエーハのそれぞれに以下に説明する加工を施すことにより図5に示す本実施例のnpnバイポーラトランジスタ50及び同様の構成を有する比較用npnバイポーラトランジスタが出来上がる。
次に、ベース領域において素子分離を行うために、反応性イオンエッチング(RIE)によりメサ構造にする。RIEのエッチングガスにはCF4とO2を用い、圧力は0.05Torr、高周波電力260Wの条件で深さ約1μmまでエッチングした。このときのマスク材料として、CVDによって堆積したSiO2膜(厚さ10μm)を用いた。
《第3実施例》
ドリフト層63の形成工程では、シラン(30sccm)、プロパン(12sccm)、トリメチルアルミニウム(0.15sccm)及び水素(10slm)を供給する。処理時間は60分である。
n型成長層64の形成工程では、シラン(30sccm)、プロパン(12sccm)、窒素(9sccm)及び水素(10slm)を供給する。処理時間は8分である。
上記の処理により、本実施例のpin接合ダイオード用のSiCエピタキシャルウェーハができる。
基板のSi面にバッファ層62を形成する工程では、シラン(10sccm)、プロパン(3sccm)、トリメチルアルミニウム(1sccm)及び水素(10slm)を供給する。処理時間は36分である。
n型成長層64の形成工程では、シラン(10sccm)、プロパン(3sccm)、窒素(3sccm)及び水素(10slm)を供給する。処理時間は24分である。
p型成長層65の形成工程では、シラン(10sccm)、プロパン(3sccm)、トリメチルアルミニウム(10sccm)及び水素(10slm)を供給する。処理時間は9分である。
上記の処理により、比較用のpin接合ダイオード用のSiCエピタキシャルウェーハができる。本実施例のSiCエピタキシャルウェーハと、比較用のSiCエピタキシャルウェーハのそれぞれに以下に説明する加工を施すことにより図に示す本実施例のIGBT及び同様の構成を有する比較用のIGBTが出来上がる。
まず、フォトリソグラフ法を用いて、p+成長層65の中央部をRIEでエッチングして孔66aを設け、窒素をイオン注入することにより、コレクタとなるコンタクト領域66を形成する。
基板61のコレクタ領域にNiを蒸着しコレクタ端子69とする。またコンタクト領域66にエミッタ電極69を蒸着する。次に熱処理を行ってそれぞれオーミック接合を形成する。さらに、酸化膜67の上にMo電極を形成しゲート電極68とする。
以上、本発明のバイポーラ半導体素子を3つの実施例に基づき具体的に説明したが、本発明は上記各実施例に限定されるものではなく、SIAFET、SIJFET、サイリスタ、GTO、MCT(Mos Controlled Thyristor)、SiCGT(SiC Commutated Gate Thyristor)、EST(Emitter Switched Thyristor)、BRT(Base Resistance Controlled Thyristor)などの各種の4H−SiCバイポーラ半導体素子にも応用可能である。当然ながら、反対極性の素子(例えばnpnトランジスタに対するpnpトランジスタ)などの各種の4H−SiCバイポーラ素子にも変形応用可能であり、6H−SiCなどの多の結晶構造を用いたSiCバイポーラ素子に適用できるものである。
2 (000−1)カーボン面
20 pn(pin)ダイオード
21 基板
22 n型バッファ層
23 n型ドリフト層
24 p型接合層
25 p+型コンタクト層
26 p型JTE
27 酸化膜
28 オーミック電極
29 オーミック電極
29a Ti層
29b Al層
30 酸化膜
50 npnバイポーラトランジスタ
51 基板
52 n型バッファ層
53 n型ドリフト層
54 p型成長層
55 n型成長層
56 ガードリング
57 ベースのコンタクト領域
58 酸化膜
59a Ni電極
59b Ti/Au電極
60 IGBT
61 n+基板
62 p+バッファ層
63 p−ドリフト層
64 n+成長層
65 p+成長層
66 コンタクト領域
67 酸化膜
68 Mo電極
69 Ni電極
Claims (12)
- 炭素(カーボン)と珪素の化合物である炭化珪素を基材とする第1の導電型の炭化珪素半導体の結晶の(000−1)カーボン面に対して所定のオフ角を有する面を形成した基板、及び
前記基板の前記所定のオフ角を有する面を結晶の成長面として、前記成長面に第1又は第2の導電型の炭化珪素の半導体により、所定の形成速度で形成した少なくとも1つのドリフト層、
を有するバイポーラ半導体素子。 - 炭素(カーボン)と珪素の化合物である炭化珪素を基材とする第1の導電型の炭化珪素半導体の結晶の(000−1)カーボン面に対して所定のオフ角を有する面を形成した基板、
前記基板の前記所定のオフ角を有する面を結晶の成長面として、前記成長面に第1の導電型の炭化珪素のエピタキシャル成長法により、所定の成膜速度で形成したドリフト層、及び
前記ドリフト層の上に形成した、第1又は第2の導電型の炭化珪素の半導体の少なくとも1つの層
を有するバイポーラ半導体素子。 - 炭素(カーボン)と珪素の化合物である炭化珪素を基材とする第1の導電型の炭化珪素半導体の結晶の(000−1)カーボン面に対して所定のオフ角を有する面を形成した、カソードとなる基板、
前記基板の前記所定のオフ角を有する面を結晶の成長面として、前記成長面に第1の導電型の炭化珪素のエピタキシャル成長法により、所定の成膜速度で形成したドリフト層、及び
前記ドリフト層の上に形成した、アノードとなる第2の導電型の炭化珪素の半導体層
を有するバイポーラ半導体素子。 - 炭素(カーボン)と珪素の化合物である炭化珪素を基材とする第1の導電型の炭化珪素半導体の結晶の(000−1)カーボン面に対して所定のオフ角を有する面を形成した、コレクタとなる基板、
前記所定のオフ角を有する面を結晶の成長面として、前記成長面に第1の導電型の炭化珪素のエピタキシャル成長法により、所定の成膜速度で形成したドリフト層、
前記ドリフト層の上に形成した第2の導電型のベース層、及び
前記ベース層の一部分に形成した第1の導電型のエミッタ層
を有するバイポーラ半導体素子。 - 炭素(カーボン)と珪素の化合物である炭化珪素を基材とする第1の導電型の炭化珪素半導体の結晶の(000−1)カーボン面に対して所定のオフ角を有する面を形成した、コレクタとなる基板、
前記所定のオフ角を有する面を結晶の成長面として、前記成長面に炭化珪素のエピタキシャル成長法により、所定の成膜速度で形成した第2の導電型のドリフト層、
前記ドリフト層の上に形成した第1の導電型の成長層、
前記第1の導電型の成長層の上に形成した第2の導電型のエミッタ層、
前記第2の導電型のエミッタ層に形成した貫通孔を経て、前記第1の導電型の成長層にイオン注入をして形成した、コンタクト領域、及び
前記第1の導電型の成長層と前記第2の導電型のエミッタ層に絶縁膜を介して形成したゲート電極
を有するバイポーラ半導体素子。 - 前記オフ角が2度以上10度以下であることを特徴とする請求項1から5のいずれかに記載のバイポーラ半導体素子。
- 前記ドリフト層となる炭化珪素のエピタキシャル成長による膜を、膜厚の時間h当たりの増加速度が10μm/h以上である成膜速度で形成したことを特徴とする請求項2から5のいずれかに記載のバイポーラ半導体素子。
- 前記基板と前記ドリフト層との間にバッファ層を有することを特徴とする請求項1から5のいずれかに記載のバイポーラ半導体素子。
- 炭素(カーボン)と珪素の化合物である炭化珪素を基材とする第1の導電型の炭化珪素半導体の結晶を、前記結晶の(000−1)カーボン面に対して所定の角度を有する面で切断して基板を形成する工程、
前記基板の前記所定の角度を有する面を結晶の成長面として、前記成長面に第1の導電型の炭化珪素のエピタキシャル成長法により、所定の成膜速度でドリフト層を形成する工程、及び
前記ドリフト層の上に、第1又は第2の導電型の炭化珪素の半導体の少なくとも1つの層を形成する工程、
を有するバイポーラ半導体素子の製造方法。 - 前記所定の角度が2度以上10度以下であることを特徴とする請求項9記載のバイポーラ半導体素子の製造方法。
- 前記ドリフト層の成膜工程における膜厚の時間h当たりの増加速度が10μm/h以上であることを特徴とする請求項9記載のバイポーラ半導体素子の製造方法。
- 前記基板と前記ドリフト層との間にバッファ層を形成する工程を更に有する請求項9記載のバイポーラ半導体素子の製造方法。
Priority Applications (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003405259A JP2005167035A (ja) | 2003-12-03 | 2003-12-03 | 炭化珪素半導体素子およびその製造方法 |
US10/581,247 US7768017B2 (en) | 2003-12-03 | 2004-12-01 | Silicon carbide semiconductor device and manufacturing method therefor |
PCT/JP2004/017888 WO2005055323A1 (ja) | 2003-12-03 | 2004-12-01 | 炭化珪素半導体素子およびその製造方法 |
EP04819874.1A EP1693896B8 (en) | 2003-12-03 | 2004-12-01 | Silicon carbide semiconductor device and its manufacturing method |
KR1020067013115A KR20060123409A (ko) | 2003-12-03 | 2004-12-01 | 탄화규소 반도체 소자 및 그 제조 방법 |
CNA2004800402926A CN1902760A (zh) | 2003-12-03 | 2004-12-01 | 碳化硅半导体元件及其制造方法 |
US12/801,679 US7960737B2 (en) | 2003-12-03 | 2010-06-21 | Silicon carbide semiconductor device and manufacturing method therefor |
US12/801,681 US7960738B2 (en) | 2003-12-03 | 2010-06-21 | Silicon carbide semiconductor device and manufacturing method therefor |
US12/801,680 US7960257B2 (en) | 2003-12-03 | 2010-06-21 | Silicon carbide semiconductor device and manufacturing method therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003405259A JP2005167035A (ja) | 2003-12-03 | 2003-12-03 | 炭化珪素半導体素子およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005167035A true JP2005167035A (ja) | 2005-06-23 |
Family
ID=34650207
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003405259A Pending JP2005167035A (ja) | 2003-12-03 | 2003-12-03 | 炭化珪素半導体素子およびその製造方法 |
Country Status (6)
Country | Link |
---|---|
US (4) | US7768017B2 (ja) |
EP (1) | EP1693896B8 (ja) |
JP (1) | JP2005167035A (ja) |
KR (1) | KR20060123409A (ja) |
CN (1) | CN1902760A (ja) |
WO (1) | WO2005055323A1 (ja) |
Cited By (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007027630A (ja) * | 2005-07-21 | 2007-02-01 | Kansai Electric Power Co Inc:The | バイポーラ型半導体装置およびその製造方法 |
JP2007173841A (ja) * | 2005-12-22 | 2007-07-05 | Cree Inc | ベース領域上に炭化ケイ素保護層を有する炭化ケイ素バイポーラ接合トランジスタとその製造方法 |
JP2007234942A (ja) * | 2006-03-02 | 2007-09-13 | Nissan Motor Co Ltd | 半導体装置の製造方法 |
JP2008177274A (ja) * | 2007-01-17 | 2008-07-31 | Kansai Electric Power Co Inc:The | バイポーラ型半導体素子 |
JP2008211178A (ja) * | 2007-02-27 | 2008-09-11 | Cree Inc | 電流抑制層を備える絶縁ゲート・バイポーラ・トランジスタ |
JP2009509334A (ja) * | 2005-09-16 | 2009-03-05 | クリー インコーポレイテッド | バイポーラ接合トランジスタ及びその製造方法 |
JP2009130069A (ja) * | 2007-11-22 | 2009-06-11 | Mitsubishi Electric Corp | 半導体装置 |
JP2010135789A (ja) * | 2008-12-01 | 2010-06-17 | Cree Inc | 低角度オフカット炭化ケイ素結晶上の安定なパワーデバイス |
JP2012190981A (ja) * | 2011-03-10 | 2012-10-04 | Toshiba Corp | 高耐圧半導体整流装置 |
US8330244B2 (en) | 2006-08-01 | 2012-12-11 | Cree, Inc. | Semiconductor devices including Schottky diodes having doped regions arranged as islands and methods of fabricating same |
US8497552B2 (en) | 2008-12-01 | 2013-07-30 | Cree, Inc. | Semiconductor devices with current shifting regions and related methods |
US8541787B2 (en) | 2009-07-15 | 2013-09-24 | Cree, Inc. | High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability |
US8629509B2 (en) | 2009-06-02 | 2014-01-14 | Cree, Inc. | High voltage insulated gate bipolar transistors with minority carrier diverter |
KR20140123065A (ko) | 2012-03-16 | 2014-10-21 | 스미또모 베이크라이트 가부시키가이샤 | 밀봉용 수지 조성물 및 이것을 사용하는 전자 장치 |
KR20140135951A (ko) | 2012-03-16 | 2014-11-27 | 스미또모 베이크라이트 가부시키가이샤 | 밀봉용 수지 조성물 및 이것을 사용한 전자 장치 |
WO2014203781A1 (ja) | 2013-06-21 | 2014-12-24 | 住友ベークライト株式会社 | 半導体封止用樹脂組成物および半導体装置 |
US9874596B2 (en) | 2013-03-19 | 2018-01-23 | Mitsubishi Electric Corporation | Method for manufacturing silicon carbide semiconductor apparatus, and energization test apparatus |
JP2019021800A (ja) * | 2017-07-19 | 2019-02-07 | 住友ベークライト株式会社 | 半導体装置およびその製造方法ならびに封止用樹脂組成物 |
WO2019044029A1 (ja) * | 2017-09-01 | 2019-03-07 | 住友電気工業株式会社 | 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法 |
JP2020004779A (ja) * | 2018-06-25 | 2020-01-09 | 国立研究開発法人産業技術総合研究所 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
WO2022210384A1 (ja) | 2021-03-31 | 2022-10-06 | 住友ベークライト株式会社 | 封止用樹脂組成物およびこれを用いた電子装置 |
Families Citing this family (49)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8604613B2 (en) * | 2003-11-14 | 2013-12-10 | Industrial Technology Research Institute | Electronic assembly having a multilayer adhesive structure |
JP2007220889A (ja) * | 2006-02-16 | 2007-08-30 | Central Res Inst Of Electric Power Ind | ショットキー接合型半導体素子およびその製造方法 |
US9455356B2 (en) * | 2006-02-28 | 2016-09-27 | Cree, Inc. | High power silicon carbide (SiC) PiN diodes having low forward voltage drops |
US8432012B2 (en) | 2006-08-01 | 2013-04-30 | Cree, Inc. | Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same |
WO2008020911A2 (en) | 2006-08-17 | 2008-02-21 | Cree, Inc. | High power insulated gate bipolar transistors |
SE532625C2 (sv) | 2007-04-11 | 2010-03-09 | Transic Ab | Halvledarkomponent i kiselkarbid |
KR100861472B1 (ko) * | 2007-04-12 | 2008-10-07 | 한국전기연구원 | 고전압 반도체 소자 및 그 제조방법 |
US7687825B2 (en) | 2007-09-18 | 2010-03-30 | Cree, Inc. | Insulated gate bipolar conduction transistors (IBCTS) and related methods of fabrication |
WO2009048997A1 (en) * | 2007-10-12 | 2009-04-16 | The Government Of The United States Of America, As Represented By The Secretary Of The Navy | Producing epitaxial layers with low basal plane dislocation concentrations |
EP2244297B1 (en) * | 2008-02-12 | 2015-07-01 | Mitsubishi Electric Corporation | Silicon carbide semiconductor device |
JP4535151B2 (ja) * | 2008-03-19 | 2010-09-01 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
US8232558B2 (en) | 2008-05-21 | 2012-07-31 | Cree, Inc. | Junction barrier Schottky diodes with current surge capability |
US8294507B2 (en) | 2009-05-08 | 2012-10-23 | Cree, Inc. | Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits |
US8193848B2 (en) | 2009-06-02 | 2012-06-05 | Cree, Inc. | Power switching devices having controllable surge current capabilities |
WO2010148266A2 (en) | 2009-06-19 | 2010-12-23 | Semisouth Laboratories, Inc. | Vertical junction field effect transistors and diodes having graded doped regions and methods of making |
US8354690B2 (en) | 2009-08-31 | 2013-01-15 | Cree, Inc. | Solid-state pinch off thyristor circuits |
CN102652361B (zh) * | 2010-01-19 | 2015-05-13 | 住友电气工业株式会社 | 碳化硅半导体器件及其制造方法 |
US9117739B2 (en) | 2010-03-08 | 2015-08-25 | Cree, Inc. | Semiconductor devices with heterojunction barrier regions and methods of fabricating same |
US8415671B2 (en) | 2010-04-16 | 2013-04-09 | Cree, Inc. | Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices |
JP5699628B2 (ja) * | 2010-07-26 | 2015-04-15 | 住友電気工業株式会社 | 半導体装置 |
CN102971853B (zh) * | 2010-08-03 | 2016-06-29 | 住友电气工业株式会社 | 半导体器件及其制造方法 |
JP5730521B2 (ja) * | 2010-09-08 | 2015-06-10 | 株式会社日立ハイテクノロジーズ | 熱処理装置 |
WO2012042856A1 (ja) * | 2010-09-28 | 2012-04-05 | 富士電機株式会社 | 半導体装置の製造方法 |
SE1051137A1 (sv) | 2010-10-29 | 2012-04-30 | Fairchild Semiconductor | Förfarande för tillverkning av en kiselkarbid bipolär transistor och kiselkarbid bipolär transistor därav |
US9029945B2 (en) | 2011-05-06 | 2015-05-12 | Cree, Inc. | Field effect transistor devices with low source resistance |
US9142662B2 (en) | 2011-05-06 | 2015-09-22 | Cree, Inc. | Field effect transistor devices with low source resistance |
US9673283B2 (en) | 2011-05-06 | 2017-06-06 | Cree, Inc. | Power module for supporting high current densities |
JP5757195B2 (ja) * | 2011-08-23 | 2015-07-29 | セイコーエプソン株式会社 | 半導体装置、電気光学装置、電力変換装置及び電子機器 |
US8723218B2 (en) * | 2011-09-08 | 2014-05-13 | The United States Of America, As Represented By The Secretary Of The Navy | Silicon carbide rectifier |
US9640617B2 (en) | 2011-09-11 | 2017-05-02 | Cree, Inc. | High performance power module |
US8680587B2 (en) | 2011-09-11 | 2014-03-25 | Cree, Inc. | Schottky diode |
US8664665B2 (en) | 2011-09-11 | 2014-03-04 | Cree, Inc. | Schottky diode employing recesses for elements of junction barrier array |
US8618582B2 (en) | 2011-09-11 | 2013-12-31 | Cree, Inc. | Edge termination structure employing recesses for edge termination elements |
US9373617B2 (en) | 2011-09-11 | 2016-06-21 | Cree, Inc. | High current, low switching loss SiC power module |
JP5699878B2 (ja) | 2011-09-14 | 2015-04-15 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
JP2013069964A (ja) | 2011-09-26 | 2013-04-18 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置 |
JP5764046B2 (ja) | 2011-11-21 | 2015-08-12 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
US8699251B2 (en) * | 2012-04-24 | 2014-04-15 | Hamilton Sundstrand Corporation | Direct current generating, management and distribution system |
US9515211B2 (en) * | 2013-07-26 | 2016-12-06 | University Of South Carolina | Schottky barrier detection devices having a 4H-SiC n-type epitaxial layer |
JP6178181B2 (ja) * | 2013-09-12 | 2017-08-09 | 株式会社東芝 | 半導体装置及びその製造方法 |
KR20150031122A (ko) * | 2013-09-13 | 2015-03-23 | 현대자동차주식회사 | 반도체 소자의 제조 방법 |
CN104810409A (zh) * | 2014-01-26 | 2015-07-29 | 国家电网公司 | 一种碳化硅二极管及其制造方法 |
CN108140676B (zh) * | 2015-10-30 | 2020-12-18 | 三菱电机株式会社 | 碳化硅半导体器件 |
JP6857488B2 (ja) * | 2016-11-29 | 2021-04-14 | 株式会社日立製作所 | 半導体装置の製造方法 |
KR102238755B1 (ko) * | 2017-07-07 | 2021-04-12 | 한국전자통신연구원 | 전력 반도체 소자의 제조 방법 |
US10276718B2 (en) | 2017-08-31 | 2019-04-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | FinFET having a relaxation prevention anchor |
CN108400164B (zh) * | 2018-04-23 | 2021-01-22 | 广东美的制冷设备有限公司 | 异质结碳化硅的绝缘栅极晶体管及其制作方法 |
JP7293749B2 (ja) * | 2019-03-14 | 2023-06-20 | 富士電機株式会社 | 炭化珪素半導体装置の選別方法 |
JP7187620B1 (ja) * | 2021-07-13 | 2022-12-12 | 昭和電工株式会社 | SiCエピタキシャルウェハ及びSiCエピタキシャルウェハの製造方法 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2877395B2 (ja) | 1989-11-30 | 1999-03-31 | 三洋電機株式会社 | sicを用いたトランジスタ |
JPH07267795A (ja) | 1994-03-25 | 1995-10-17 | Nippon Steel Corp | SiC単結晶の成長方法 |
US5958132A (en) | 1991-04-18 | 1999-09-28 | Nippon Steel Corporation | SiC single crystal and method for growth thereof |
WO1995034915A1 (en) | 1994-06-13 | 1995-12-21 | Abb Research Ltd. | Semiconductor device in silicon carbide |
US6121633A (en) | 1997-06-12 | 2000-09-19 | Cree Research, Inc. | Latch-up free power MOS-bipolar transistor |
JP3500921B2 (ja) * | 1997-08-07 | 2004-02-23 | 株式会社デンソー | 炭化珪素単結晶の製造方法 |
JPH11171772A (ja) | 1997-12-11 | 1999-06-29 | Sankyo Co Ltd | 抗腫瘍薬のリポソーム化製剤 |
JP3915252B2 (ja) | 1998-06-09 | 2007-05-16 | 富士電機デバイステクノロジー株式会社 | 炭化けい素半導体基板の製造方法 |
JP2000323491A (ja) | 1999-05-06 | 2000-11-24 | Nec Corp | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
EP1215730B9 (en) | 1999-09-07 | 2007-08-01 | Sixon Inc. | SiC WAFER, SiC SEMICONDUCTOR DEVICE AND PRODUCTION METHOD OF SiC WAFER |
JP4056226B2 (ja) | 2001-02-23 | 2008-03-05 | 株式会社ルネサステクノロジ | 半導体装置 |
EP1306890A2 (en) * | 2001-10-25 | 2003-05-02 | Matsushita Electric Industrial Co., Ltd. | Semiconductor substrate and device comprising SiC and method for fabricating the same |
US6849874B2 (en) | 2001-10-26 | 2005-02-01 | Cree, Inc. | Minimizing degradation of SiC bipolar semiconductor devices |
US7262434B2 (en) * | 2002-03-28 | 2007-08-28 | Rohm Co., Ltd. | Semiconductor device with a silicon carbide substrate and ohmic metal layer |
JP2003318185A (ja) | 2002-04-19 | 2003-11-07 | Sumitomo Chem Co Ltd | 化合物半導体ウェーハの製造方法及び化合物半導体素子 |
-
2003
- 2003-12-03 JP JP2003405259A patent/JP2005167035A/ja active Pending
-
2004
- 2004-12-01 US US10/581,247 patent/US7768017B2/en not_active Expired - Fee Related
- 2004-12-01 EP EP04819874.1A patent/EP1693896B8/en not_active Expired - Fee Related
- 2004-12-01 KR KR1020067013115A patent/KR20060123409A/ko not_active Application Discontinuation
- 2004-12-01 WO PCT/JP2004/017888 patent/WO2005055323A1/ja active Application Filing
- 2004-12-01 CN CNA2004800402926A patent/CN1902760A/zh active Pending
-
2010
- 2010-06-21 US US12/801,680 patent/US7960257B2/en not_active Expired - Fee Related
- 2010-06-21 US US12/801,681 patent/US7960738B2/en not_active Expired - Fee Related
- 2010-06-21 US US12/801,679 patent/US7960737B2/en not_active Expired - Fee Related
Cited By (34)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007027630A (ja) * | 2005-07-21 | 2007-02-01 | Kansai Electric Power Co Inc:The | バイポーラ型半導体装置およびその製造方法 |
JP2009509334A (ja) * | 2005-09-16 | 2009-03-05 | クリー インコーポレイテッド | バイポーラ接合トランジスタ及びその製造方法 |
JP2007173841A (ja) * | 2005-12-22 | 2007-07-05 | Cree Inc | ベース領域上に炭化ケイ素保護層を有する炭化ケイ素バイポーラ接合トランジスタとその製造方法 |
JP2007234942A (ja) * | 2006-03-02 | 2007-09-13 | Nissan Motor Co Ltd | 半導体装置の製造方法 |
US8330244B2 (en) | 2006-08-01 | 2012-12-11 | Cree, Inc. | Semiconductor devices including Schottky diodes having doped regions arranged as islands and methods of fabricating same |
JP2008177274A (ja) * | 2007-01-17 | 2008-07-31 | Kansai Electric Power Co Inc:The | バイポーラ型半導体素子 |
JP2008211178A (ja) * | 2007-02-27 | 2008-09-11 | Cree Inc | 電流抑制層を備える絶縁ゲート・バイポーラ・トランジスタ |
US8835987B2 (en) | 2007-02-27 | 2014-09-16 | Cree, Inc. | Insulated gate bipolar transistors including current suppressing layers |
US9064840B2 (en) | 2007-02-27 | 2015-06-23 | Cree, Inc. | Insulated gate bipolar transistors including current suppressing layers |
JP2009130069A (ja) * | 2007-11-22 | 2009-06-11 | Mitsubishi Electric Corp | 半導体装置 |
JP2010135789A (ja) * | 2008-12-01 | 2010-06-17 | Cree Inc | 低角度オフカット炭化ケイ素結晶上の安定なパワーデバイス |
US8497552B2 (en) | 2008-12-01 | 2013-07-30 | Cree, Inc. | Semiconductor devices with current shifting regions and related methods |
US8536582B2 (en) | 2008-12-01 | 2013-09-17 | Cree, Inc. | Stable power devices on low-angle off-cut silicon carbide crystals |
US8629509B2 (en) | 2009-06-02 | 2014-01-14 | Cree, Inc. | High voltage insulated gate bipolar transistors with minority carrier diverter |
US8541787B2 (en) | 2009-07-15 | 2013-09-24 | Cree, Inc. | High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability |
US8841741B2 (en) | 2011-03-10 | 2014-09-23 | Kabushiki Kaisha Toshiba | High breakdown voltage semiconductor rectifier |
JP2012190981A (ja) * | 2011-03-10 | 2012-10-04 | Toshiba Corp | 高耐圧半導体整流装置 |
KR20140123065A (ko) | 2012-03-16 | 2014-10-21 | 스미또모 베이크라이트 가부시키가이샤 | 밀봉용 수지 조성물 및 이것을 사용하는 전자 장치 |
KR20140135951A (ko) | 2012-03-16 | 2014-11-27 | 스미또모 베이크라이트 가부시키가이샤 | 밀봉용 수지 조성물 및 이것을 사용한 전자 장치 |
US9136194B2 (en) | 2012-03-16 | 2015-09-15 | Sumitomo Bakelite Co., Ltd. | Resin composition for encapsulation and electronic device using the same |
DE112014001553B4 (de) | 2013-03-19 | 2021-10-21 | Mitsubishi Electric Corporation | Verfahren zum Herstellen von Siliciumcarbidhalbleiterbauteilen, und Bestromungstestvorrichtungen |
US9874596B2 (en) | 2013-03-19 | 2018-01-23 | Mitsubishi Electric Corporation | Method for manufacturing silicon carbide semiconductor apparatus, and energization test apparatus |
KR20160021783A (ko) | 2013-06-21 | 2016-02-26 | 스미토모 베이클리트 컴퍼니 리미티드 | 반도체 봉지용 수지 조성물 및 반도체 장치 |
WO2014203781A1 (ja) | 2013-06-21 | 2014-12-24 | 住友ベークライト株式会社 | 半導体封止用樹脂組成物および半導体装置 |
US10224259B2 (en) | 2013-06-21 | 2019-03-05 | Sumitomo Bakelite Co., Ltd. | Resin composition for sealing semiconductor and semiconductor device |
JP7155502B2 (ja) | 2017-07-19 | 2022-10-19 | 住友ベークライト株式会社 | 半導体装置およびその製造方法ならびに封止用樹脂組成物 |
JP2019021800A (ja) * | 2017-07-19 | 2019-02-07 | 住友ベークライト株式会社 | 半導体装置およびその製造方法ならびに封止用樹脂組成物 |
JPWO2019044029A1 (ja) * | 2017-09-01 | 2020-11-05 | 住友電気工業株式会社 | 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法 |
WO2019044029A1 (ja) * | 2017-09-01 | 2019-03-07 | 住友電気工業株式会社 | 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法 |
JP7415558B2 (ja) | 2017-09-01 | 2024-01-17 | 住友電気工業株式会社 | 炭化珪素エピタキシャル基板および炭化珪素半導体装置の製造方法 |
JP2020004779A (ja) * | 2018-06-25 | 2020-01-09 | 国立研究開発法人産業技術総合研究所 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
JP7181520B2 (ja) | 2018-06-25 | 2022-12-01 | 国立研究開発法人産業技術総合研究所 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
WO2022210384A1 (ja) | 2021-03-31 | 2022-10-06 | 住友ベークライト株式会社 | 封止用樹脂組成物およびこれを用いた電子装置 |
KR20230156149A (ko) | 2021-03-31 | 2023-11-13 | 스미또모 베이크라이트 가부시키가이샤 | 봉지용 수지 조성물 및 이것을 이용한 전자 장치 |
Also Published As
Publication number | Publication date |
---|---|
US20100261333A1 (en) | 2010-10-14 |
US20100258817A1 (en) | 2010-10-14 |
US20100258816A1 (en) | 2010-10-14 |
KR20060123409A (ko) | 2006-12-01 |
US7960737B2 (en) | 2011-06-14 |
EP1693896B1 (en) | 2013-10-02 |
EP1693896B8 (en) | 2013-11-06 |
EP1693896A1 (en) | 2006-08-23 |
US7960738B2 (en) | 2011-06-14 |
US7768017B2 (en) | 2010-08-03 |
CN1902760A (zh) | 2007-01-24 |
WO2005055323A1 (ja) | 2005-06-16 |
US20070090370A1 (en) | 2007-04-26 |
EP1693896A4 (en) | 2009-01-21 |
US7960257B2 (en) | 2011-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005167035A (ja) | 炭化珪素半導体素子およびその製造方法 | |
JP5458509B2 (ja) | 炭化珪素半導体基板 | |
JP4843854B2 (ja) | Mosデバイス | |
JP2012028565A (ja) | バイポーラ半導体素子の製造方法およびバイポーラ半導体素子 | |
KR100853991B1 (ko) | 바이폴라형 반도체 장치 및 그의 제조방법 | |
JP5147244B2 (ja) | バイポーラ型半導体素子 | |
JP2011109018A (ja) | バイポーラ半導体素子 | |
US8324631B2 (en) | Silicon carbide semiconductor device and method for manufacturing the same | |
US20110006310A1 (en) | Semiconductor device and semiconductor device manufacturing method | |
WO2001018872A1 (fr) | TRANCHE DE SiC, DISPOSITIF A SEMI-CONDUCTEUR DE SiC, ET PROCEDE DE PRODUCTION D'UNE TRANCHE DE SiC | |
JP2012033618A (ja) | バイポーラ半導体素子 | |
JP2007165604A (ja) | 炭化珪素バイポーラ型半導体装置 | |
US9590047B2 (en) | SiC bipolar junction transistor with reduced carrier lifetime in collector and a defect termination layer | |
JPH09260650A (ja) | 炭化ケイ素トレンチfetおよびその製造方法 | |
JP4613682B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2012178412A (ja) | バイポーラ半導体素子 | |
JP2015149346A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2011100890A (ja) | SiC結晶成長層の製造方法およびバイポーラ型半導体素子 | |
JP6276560B2 (ja) | バイポーラ半導体装置およびその製造方法 | |
JP2012004318A (ja) | バイポーラ半導体素子 | |
CN210723043U (zh) | 一种浮结型肖特基势垒二极管 | |
JP2009212374A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2012146932A (ja) | バイポーラ半導体素子 | |
JP2006237125A (ja) | バイポーラ型半導体装置の運転方法およびバイポーラ型半導体装置 | |
JP2012230964A (ja) | バイポーラ半導体素子およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050728 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050728 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050728 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050728 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051102 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090602 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090825 |