JP4056226B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4056226B2
JP4056226B2 JP2001047545A JP2001047545A JP4056226B2 JP 4056226 B2 JP4056226 B2 JP 4056226B2 JP 2001047545 A JP2001047545 A JP 2001047545A JP 2001047545 A JP2001047545 A JP 2001047545A JP 4056226 B2 JP4056226 B2 JP 4056226B2
Authority
JP
Japan
Prior art keywords
collector
layer
emitter
electrode
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001047545A
Other languages
English (en)
Other versions
JP2002252344A (ja
Inventor
和浩 望月
徹 岡
功 大部
喜市 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2001047545A priority Critical patent/JP4056226B2/ja
Priority to KR1020010051990A priority patent/KR20020069087A/ko
Priority to US09/939,671 priority patent/US6461927B1/en
Priority to TW090121186A priority patent/TW538542B/zh
Publication of JP2002252344A publication Critical patent/JP2002252344A/ja
Application granted granted Critical
Publication of JP4056226B2 publication Critical patent/JP4056226B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42304—Base electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7327—Inverse vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Waveguide Connection Structure (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、コレクタトップヘテロ接合バイポーラトランジスタを用いた半導体装置、特に電力変換効率の高い電力増幅器に関するものである。
【０００２】
【従来の技術】
近年、移動体通信機の需要の急成長に伴い、通信機に用いる電力増幅器の研究開発が盛んに行われている。例えば、電力増幅器の半導体装置としてヘテロ接合バイポーラトランジスタ（ＨＢＴ：Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）を用いた電力増幅器が特開平１０−１３５７５０号公報に記載されている。
【０００３】
【発明が解決しようとする課題】
電力増幅器の例として、モノリシックマイクロ波集積回路化した２段増幅器の回路図を図２３に示す。図２３において入力には入力インピーダンスを決める回路である入力整合回路が、出力には出力インピーダンスを決める回路である出力整合回路が接続されている。（いずれも、集積回路外に外付け受動素子により形成するため、回路図２３中に図示せず。）図２３のような電力増幅器の電力変換効率を向上させるには、（１）ドライバ段ＨＢＴ、出力段ＨＢＴの電力変換効率を向上させること、および（２）バイアス回路における消費電力を低減させること、が不可欠である。
（１）に対しては、ＨＢＴのニー電圧（動作最大コレクタ電流における最小コレクタ−エミッタ電圧）を低減することが有効である。ＨＢＴのニー電圧はオフセット電圧（コレクタ電流が零となるコレクタ−エミッタ間電圧）とエミッタ抵抗およびコレクタ抵抗から決定される。ＨＢＴのオフセット電圧は、エミッタを表面側に形成したエミッタトップＨＢＴよりも、コレクタを表面側に形成したコレクタトップＨＢＴの方が低いことが知られており、オフセット電圧の低いコレクタトップＨＢＴがエレクトロニクス・レターズ第３６巻第３号第２６４頁から第２６５頁（２０００年）（Ｅｌｅｃｔｒｏｎｉｃｓ Ｌｅｔｔｅｒｓ Ｖｏｌ．３６ Ｎｏ．３ ｐｐ．２６４−２６５ （２０００））に開示されている。
（２）に対しては、適切な電流増幅率を維持することが重要となる。バイアス回路の消費電力は、ドライバ段ＨＢＴおよび出力段ＨＢＴの電流増幅率が高いほど低くなる。ところが、例えば７０ないし１００を越える高い電流増幅率はコレクタ−エミッタ間耐圧の低下につながり、電力増幅器の信頼性低下を招く。よって、ドライバ段ＨＢＴおよび出力段ＨＢＴの電流増幅率としては５０程度が望ましい。
しかし、上記（１）に対して従来のコレクタトップＨＢＴ（図３１）を採用した場合、コレクタサイズが１００ｘ１００μｍ２程度の大面積ＨＢＴでは５０程度の電流増幅率が得られていても、電力増幅器のトランジスタフィンガーとして用いられるコレクタサイズの小さなＨＢＴ、例えばコレクタサイズが２ｘ２０μｍ２のＨＢＴにおいて、電流増幅率が１０を下回ってしまう問題があった（図３２）。このため、コレクタトップＨＢＴの採用により、ドライバ段ＨＢＴおよび出力段ＨＢＴの電力変換効率が向上しても、バイアス回路の消費電力が増加する結果、電力増幅器全体の電力変換効率は向上しない問題があった。
本発明の目的は、コレクタトップＨＢＴにおける電流増幅率のコレクタサイズ依存性を低減することにある。
【０００４】
【課題を解決するための手段】
上記目的は、コレクタトップヘテロ接合バイポーラトランジスタのベース層が高抵抗寄生エミッタ領域の全てを覆わないようにし、ベース電極を高抵抗寄生エミッタ領域上に存在させ、かつベース層の側面と電気的に接続させることにより達成できる。
また、上記目的は、単結晶半導体基板上にｎ型化合物半導体からなるエミッタ層を成長する工程、このエミッタ層上にエミッタ層を形成する化合物半導体よりも禁制帯幅の小さなｐ型化合物半導体からなるベース層を成長する工程、このベース層を所望の形状に加工する工程、およびエミッタ層のうちベース層が被覆しない領域に高抵抗寄生エミッタ領域をイオン打ち込みにより形成する工程を有するコレクタトップヘテロ接合バイポーラトランジスタの製造方法により達成できる。
【０００５】
【発明の実施の形態】
コレクタトップＨＢＴを作製する際に、寄生エミッタ・ベース接合を流れるベース電流を抑制するために、従来、コレクタ電極およびコレクタメサをマスクに外部ベース領域越しに寄生エミッタ領域にヘリウム、ベリリウム、硼素、炭素、窒素、酸素、フッ素、ネオンなどのイオン打ち込みがなされ、寄生エミッタ領域は高抵抗化されてきた。この際、コレクタトップＨＢＴの電流増幅率が１を越えるためには、エミッタ・ベース接合面積がベース・コレクタ接合面積よりも小さくなる必要がある。コレクタ電極に対し、コレクタメサの縮小量は０．３μｍ程度であるのに対し、通常のイオン打ち込み条件で生成される結晶欠陥がコレクタトップＨＢＴ作製工程中に横方向へ拡散する距離は０．３μｍから０．５μｍ程度であって、エミッタ・ベース接合面積がベース・コレクタ接合面積よりも小さいという関係は満たされていた。しかし、上記結晶欠陥の横方向核拡散はエミッタ層中だけではなく、ベース層中でも起きていることにこれまで注意が払われてこなかった。
そこで、はじめに、従来技術によるコレクタトップＨＢＴを作製し、ベース電流のコレクタサイズ依存性を調べてみた。キャリアがエミッタ空乏層内結晶欠陥を介して再結合すれば理想因子ｎ値（電流をＡｅｘｐ（ｑＶ／ｎｋＴ）（Ａ：比例係数、ｑ：素電荷量、Ｖ：電圧、ｋ：ボルツマン定数、Ｔ：絶対温度）と表した時のｎの値）が２となるはずであり、ベース中性領域内での欠陥を介した再結合電流が支配すればｎ＝１となるはずである。実際に図３１に示す従来技術によるコレクタトップＨＢＴを作製し、ベース電流のコレクタ電流依存性を解析した結果、理想因子ｎ値は１．０であった。このことから、図３１に示した従来技術によるコレクタトップＨＢＴ電流増幅率のコレクタサイズ依存性は、主にベース層内結晶欠陥に起因していることが明らかとなった。
【０００６】
本発明は、イオン打ち込みを外部ベース領域を介さずに行い、ベース電極をイオン打ち込みがなされていない低抵抗ベース層と、イオン打ち込みがなされた高抵抗寄生エミッタ領域にまたがって形成することを特徴としている。
【０００７】
実施例１
図１は本発明の第１の実施例である電力増幅器に用いたコレクタトップＨＢＴの縦断面構造図である。半絶縁性ＧａＡｓ基板１上に高ドープｎ型ＧａＡｓサブエミッタ層（Ｓｉ濃度５ｘ１０１８ｃｍ−３、膜厚０．８μｍ）２、ｎ型ＩｎＧａＰエミッタ層（ＩｎＰモル比０．５、Ｓｉ濃度５ｘ１０１７ｃｍ−３、膜厚０．２μｍ）３、アンドープＧａＡｓスペーサ層（膜厚５ｎｍ）４、ｐ型ＧａＡｓベース層（Ｃ濃度３ｘ１０１９ｃｍ−３、膜厚７０ｎｍ）５、アンドープＧａＡｓスペーサ層（膜厚２０ｎｍ）６、ｎ型ＩｎＧａＰエッチストップ層（ＩｎＰモル比０．５、Ｓｉ濃度３ｘ１０１７ｃｍ−３、膜厚５ｎｍ）７、ｎ型ＧａＡｓコレクタ層（Ｓｉ濃度３ｘ１０１６ｃｍ−３、膜厚０．８μｍ）８、ｎ型ＩｎＧａＡｓキャップ層（ＩｎＡｓモル比０．５、Ｓｉ濃度１ｘ１０１９ｃｍ−３、膜厚０．２μｍ）９が存在し、コレクタ電極１０とベース電極１１はＳｉＯ２側壁１５を介して、自己整合的に形成されている。一方、エミッタ電極１２はベースメサに対して、非自己整合的に形成されている。ここで、エミッタ層３およびサブエミッタ層２におけるトランジスタ寄生領域（コレクタ電極１０直下のトランジスタ真性領域以外の領域）には、硼素イオンが打ち込まれた高抵抗ＩｎＧａＰ寄生エミッタ領域１４と高抵抗ＧａＡｓ寄生サブエミッタ領域１３が存在し、寄生エミッタ−ベース接合を流れるベース電流（図１中の電子の流れ１６）を抑制している。なお、打ち込むイオンとしては、硼素以外にヘリウム、ベリリウム、炭素、窒素、酸素、フッ素、ネオンのいずれであっても、同様に高抵抗化領域１３および１４が形成される。本実施例におけるコレクタサイズ２ｘ２０μｍ２のコレクタトップＨＢＴの電流増幅率は５５であった。この値はコレクタサイズ１００ｘ１００μｍ２の電流増幅率と同じであり、従来技術で問題となっていた電流増幅率のコレクタサイズ依存性を抑制できた（図１７）。
続いて、図２から図１０を参照して、図１に示したコレクタトップＨＢＴの製造方法を説明する。はじめに、半絶縁性ＧａＡｓ基板１上に有機金属気相エピタキシー法あるいは分子線エピタキシー法を用いて、高ドープｎ型ＧａＡｓサブエミッタ層２、ｎ型ＩｎＧａＰエミッタ層３、アンドープＧａＡｓスペーサ層４、ｐ型ＧａＡｓベース層５、アンドープＧａＡｓスペーサ層６、ｎ型ＩｎＧａＰエッチストップ層７、ｎ型ＧａＡｓコレクタ層８、ｎ型ＩｎＧａＡｓキャップ層９を順次エピタキシャル成長した。ここで、ｎ型ＩｎＧａＰエッチストップ層７はベースからコレクタへの正孔注入を抑制し、オフセット電圧の低減効果を有するものであるが、コレクタトップＨＢＴの動作上、必須な層ではない。その後、高周波スパッタ法を用いてＷＳｉ（Ｓｉモル比０．３、膜厚０．３μｍ）をウエハ全面に堆積し、ホトリソグラフィーおよびＣＦ４を用いたドライエッチングにより、コレクタ電極１０を形成した。そして、そのコレクタ電極１０をマスクに、ｎ型ＩｎＧａＡｓキャップ層９およびｎ型ＧａＡｓコレクタ層８をＳＦ６およびＳｉＣｌ４を用いたドライエッチングおよびリン酸、過酸化水素、水の混合液を用いたウエットエッチングにより除去した。この際、ｎ型ＩｎＧａＰエッチストップ層７はリン酸、過酸化水素、水の混合液を用いたウエットエッチングではエッチングされず、ｎ型ＩｎＧａＰエッチストップ層７の表面が露出された（図２）。
その後、熱分解化学的気相堆積法を用いて、３９０℃にてＳｉＯ２膜（膜厚４００ｎｍ）を堆積し、Ｃ２Ｆ６およびＣＨＦ３を用いたドライエッチングによりＳｉＯ２側壁１５の加工を行った。引き続き、コレクタ電極１０およびＳｉＯ２側壁１５をマスクに、ｎ型ＩｎＧａＰエッチストップ層７を塩酸水溶液により除去し、アンドープＧａＡｓスペーサ層６およびｐ型ＧａＡｓベース層５をリン酸、過酸化水素、水の混合液を用いたウエットエッチングにより除去し、ｎ型ＩｎＧａＰエミッタ層３表面を露出した（図３）。
そして、全面に硼素イオン５１を加速エネルギー５０ｋｅＶ、入射角０度、ドース量２ｘ１０１２ｃｍ−２の条件で、室温にて打ち込んだ。この際、イオン打ち込みにより形成された結晶欠陥は横方向に拡散し、高抵抗ＩｎＧａＰ寄生エミッタ領域１４および高抵抗ＧａＡｓ寄生サブエミッタ領域１３は横方向に拡がった（図４）。この拡がり幅はその後の製造工程における熱工程でさらに拡がり、素子作製工程完了後、コレクタ電流のコレクタメササイズ依存性から０．３μｍから０．５μｍ程度と見積もられた。
その後、ベース電極Ｐｔ（２０ｎｍ）／Ｔｉ（５０ｎｍ）／Ｐｔ（５０ｎｍ）／Ａｕ（２００ｎｍ）／Ｍｏ（２０ｎｍ）１１を電子ビーム蒸着を用いたリフトオフ法により形成し、コレクタメサに対して０．６μｍの間隔をおいて、コレクタ電極を含むコレクタメサに等しい高さのホトレジストパタン１６をホトリソグラフィーにより作製した（図５）。そして、膜厚２μｍのホトレジスト１７でウエハ全体を平坦化した（図６）。
次にＣＦ４および酸素を用いたドライエッチングにより、ホトレジスト１７、１６をエッチバックし、コレクタ電極１０上に堆積したベース電極１１を露出した（図７）。そして、イオンミリングを用いてベース電極１１のうち不必要なベース電極を除去した後、ＣＦ４、Ｏ２、およびＮ２の混合ガスのプラズマを用いてホトレジストを除去した（図８）。
【０００８】
その後、ホトリソグラフィーおよび塩酸水溶液ならびにリン酸、過酸化水素、水の混合液を用いたウエットエッチングを用いて、高抵抗ＩｎＧａＰ寄生エミッタ領域１４、高抵抗ＧａＡｓ寄生サブエミッタ領域１３を除去し、低抵抗ｎ型ＧａＡｓサブエミッタ層２を露出した（図９）。
続いて、ＡｕＧｅ（膜厚６０ｎｍ）／Ｎｉ（膜厚１０ｎｍ）／Ａｕ（膜厚３００ｎｍ）からなるエミッタ電極１２をリフトオフ法により形成し、窒素雰囲気中４１０℃にて１０分間アロイした（図１０）。そして、ホトリソグラフィーおよびリン酸、過酸化水素、水の混合液を用いたウエットエッチングを用いてｎ型ＧａＡｓサブエミッタ層２を除去することにより、素子間分離を行い、図１に示すコレクタトップＨＢＴを作製し、最後に、コレクタ電極１０、ベース電極１１、およびエミッタ電極１２に対して必要な配線を行った（図示せず）。
本実施例によれば、イオン打ち込みに起因した結晶欠陥の横方向拡散がｎ型ＩｎＧａＰエミッタ層３および高ドープｎ型ＧａＡｓサブエミッタ層２のみで起こり、ｐ型ＧａＡｓベース層５中には横方向拡散しない。よって、従来技術で問題になっていたコレクタトップＨＢＴベース中性領域におけるキャリア再結合に起因した電流増幅率のコレクタサイズ依存性を抑制できる。よって、本実施例による微細コレクタトップＨＢＴを複数、並列接続して構成した電力増幅器において、ベースバイアス回路に流れるベース電流が低減する結果、ベースバイアス回路での消費電力が低減し、電力増幅器の電力変換効率が向上する効果がある。例えば、周波数８８０ＭＨｚから９１５ＭＨｚのＧＭＳＫ（Ｇａｕｓｓｉａｎ Ｆｉｌｔｅｒｅｄ Ｍｉｎｉｍｕｍ Ｓｈｉｆｔ Ｋｅｙｉｎｇ）変調波に対して、電源電圧３．５Ｖ、温度２５℃における出力電力が３５ｄＢｍでの電力付加効率は、従来技術によるコレクタトップＨＢＴを用いた電力増幅器の場合６９％であったのに対し、本発明によるコレクタトップＨＢＴを用いた電力増幅器では７３％と４％高い値が得られた。
なお、本実施例ではエミッタ層にＩｎＧａＰを用いたが、ＡｌＧａＡｓなどＧａＡｓ基板１に格子整合し、ベース層であるＧａＡｓよりも禁制帯幅の大きな材料であれば、本実施例と同様な効果があるのはもちろんである。
【０００９】
実施例２
図１１は本発明の第２の実施例である電力増幅器に用いたコレクタトップＨＢＴの縦断面構造図である。実施例１と同様に、半絶縁性ＧａＡｓ基板１上に高ドープｎ型ＧａＡｓサブエミッタ層（Ｓｉ濃度５ｘ１０１８ｃｍ−３、膜厚０．８μｍ）２、ｎ型ＩｎＧａＰエミッタ層（ＩｎＰモル比０．５、Ｓｉ濃度５ｘ１０１７ｃｍ−３、膜厚０．２μｍ）３、アンドープＧａＡｓスペーサ層（膜厚５ｎｍ）４、ｐ型ＧａＡｓベース層（Ｃ濃度３ｘ１０１９ｃｍ−３、膜厚７０ｎｍ）５、アンドープＧａＡｓスペーサ層（膜厚２０ｎｍ）６、ｎ型ＩｎＧａＰエッチストップ層（ＩｎＰモル比０．５、Ｓｉ濃度３ｘ１０１７ｃｍ−３、膜厚５ｎｍ）７、ｎ型ＧａＡｓコレクタ層（Ｓｉ濃度３ｘ１０１６ｃｍ−３、膜厚０．８μｍ）８、ｎ型ＩｎＧａＡｓキャップ層（ＩｎＡｓモル比０．５、Ｓｉ濃度１ｘ１０１９ｃｍ−３、膜厚０．２μｍ）９が存在するが、実施例１と異なり、ＳｉＯ２側壁は有していない。ベース電極１１はコレクタメサのアンダーカットを利用して、コレクタ電極１０に対して自己整合的に形成されている。実施例１と同様、エミッタ電極１２はベースメサに対して、非自己整合的に形成されており、エミッタ層３およびサブエミッタ層２におけるトランジスタ寄生領域（コレクタ電極１０直下のトランジスタ真性領域以外の領域）には、硼素イオンが打ち込まれた高抵抗ＩｎＧａＰ寄生エミッタ領域１４と高抵抗ＧａＡｓ寄生サブエミッタ領域１３が存在し、寄生エミッタ−ベース接合を流れるベース電流（図１中の電子の流れ１６）を抑制している。なお、打ち込むイオンとしては、硼素以外にヘリウム、ベリリウム、炭素、窒素、酸素、フッ素、ネオンのいずれであっても、同様に高抵抗化領域１３および１４が形成される。なお、ベース電極１１は高抵抗ＩｎＧａＰ寄生エミッタ領域１４だけではなく、ｐ型ＧａＡｓベース層５の上面にも接して形成されている点は実施例１と異なっている。さらに、ベース電極１１がベース層５の上面に接する幅ａは０．３μｍ以下であり、コレクタメサ端からベース層側面までの距離ｂが０．５μｍ以下であるように構成されている。
本実施例におけるコレクタサイズ２ｘ２０μｍ２のコレクタトップＨＢＴの電流増幅率は５５と、実施例１と同様、電流増幅率のコレクタサイズ依存性を抑制できただけではなく、コレクタサイズ２ｘ２０μｍ２のコレクタトップＨＢＴにおけるベース抵抗が実施例１の４０Ωに対し、本実施例では１０Ωと低く抑えられている。なお、ａが０．３μｍを越えても、ＨＢＴのベース層に通常用いられるアクセプタ濃度（１−６）ｘ１０１９ｃｍ−３の範囲においてベース抵抗の低減はなく、ａは０．３μｍ以下の値でよい。また、ｂはイオン打ち込み中に形成された結晶欠陥が、その後の素子製造工程中に横方向拡散する距離により最大値が規定され、ｂが大きすぎるとエミッタ−ベース接合面積がベース−コレクタ接合面積よりも大きくなる結果、電流増幅率が１未満となり、実用に適さない。ＧａＡｓ系化合物半導体製造工程に通常用いられる最大温度は４１０℃程度、その温度での最大保持時間は３０分程度であることを考慮すると、ｂは０．５μｍ以下にする必要がある。
続いて、図１２から図１６を参照して、図１１に示したコレクタトップＨＢＴの製造方法を説明する。コレクタ電極の形成から、硼素イオン等の打ち込みによる高抵抗ＩｎＧａＰ寄生エミッタ領域１４および高抵抗ＧａＡｓ寄生サブエミッタ領域１３の形成までは、実施例１の図２から図４に示した製造工程と同一である。
イオン打ち込み工程後、イオン打ち込みのマスクの一部として使用したＳｉＯ２側壁１５を緩衝フッ酸により除去した（図１２）。そして、ベース電極１１をリフトオフ法により形成した。この際、ベース電極用金属Ｐｔ（２０ｎｍ）／Ｔｉ（５０ｎｍ）／Ｐｔ（５０ｎｍ）／Ａｕ（２００ｎｍ）／Ｍｏ（２０ｎｍ）は指向性電子ビーム蒸着により形成した結果、コレクタ電極（ＷＳｉ膜厚０．３μｍ）１１上に堆積した部分と、ｎ型ＩｎＧａＰエッチストップ層７表面および高抵抗ＩｎＧａＰ寄生エミッタ領域１４の上に堆積した部分とは分離され、コレクタ電極１０とベース電極１１とは自己整合的に形成された（図１３）。そして、窒素雰囲気中４１０℃にて１０分間アロイし、Ｐｔをｎ型ＩｎＧａＰエッチストップ層７およびアンドープＧａＡｓスペーサ層６を通じてシンタさせ、ベース電極がベース層５に直接接触するようにした（図１４）。
その後、ホトリソグラフィーおよび塩酸水溶液ならびにリン酸、過酸化水素、水の混合液を用いたウエットエッチングを用いて、高抵抗ＩｎＧａＰ寄生エミッタ領域１４、高抵抗ＧａＡｓ寄生サブエミッタ領域１３を除去し、低抵抗ｎ型ＧａＡｓサブエミッタ層２を露出した（図１５）。
続いて、ＡｕＧｅ（膜厚６０ｎｍ）／Ｎｉ（膜厚１０ｎｍ）／Ａｕ（膜厚３００ｎｍ）からなるエミッタ電極１２をリフトオフ法により形成し、窒素雰囲気中４１０℃にて１０分間アロイした（図１６）。そして、ホトリソグラフィーおよびリン酸、過酸化水素、水の混合液を用いたウエットエッチングを用いてｎ型ＧａＡｓサブエミッタ層２を除去することにより、素子間分離を行い、図１１に示すコレクタトップＨＢＴを作製し、最後に、コレクタ電極１０、ベース電極１１、およびエミッタ電極１２に対して必要な配線を行った（図示せず）。
本実施例によれば、ベース電極をイオン打ち込みがなされていない低抵抗外部ベース層表面に形成できる結果、ベース抵抗の低いコレクタトップＨＢＴを実現できる。よって、本実施例による微細コレクタトップＨＢＴを複数、並列接続して構成した電力増幅器において、実施例１で述べた特長以外に、電力利得が向上する効果がある。例えば、周波数８８０ＭＨｚから９１５ＭＨｚのＧＭＳＫ変調波に対して、電源電圧３．５Ｖ、温度２５℃における出力電力が３５ｄＢｍでの電力利得は、従来技術によるコレクタトップＨＢＴを用いた電力増幅器の場合１３ｄＢであったのに対し、本発明によるコレクタトップＨＢＴを用いた電力増幅器では１６ｄＢと３ｄＢ高い値が得られた。
【００１０】
実施例３
図１７は本発明の第３の実施例である電力増幅器に用いたコレクタトップＨＢＴフィンガー列の縦断面構造図である。各トランジスタには実施例１に示したコレクタトップＨＢＴを用いた。実施例１では素子間分離にＧａＡｓのウエットエッチングを用いたが、本実施例では試料表面の凹凸を低減するために、硼素等のイオン打ち込みを用いた高抵抗ＧａＡｓ素子間分離領域１８を形成している。配線２０は各コレクタ電極を接続する出力用コレクタ配線である。各コレクタフィンガーの間隔ｃは２μｍ以上１０μｍ以下であって、エミッタ電極２１は半絶縁性ＧａＡｓ基板１に対して、コレクタ電極１０およびベース電極１１とは反対の面に形成されているのが、本実施例の特長である。
図１７の構造は、素子間分離領域１８の形成後、膜厚６００μｍの半絶縁性ＧａＡｓ基板１を機械研磨により８０μｍにまで薄層化し、両面合わせ用コンタクトアライナーを用いて、半絶縁性ＧａＡｓ基板１の表面側パタンに合わせて、トランジスタ直下の半絶縁性ＧａＡｓ基板１裏面放熱孔パタンをホトリソグラフィー、ならびにＳＦ６およびＳｉＣｌ４を用いたドライエッチングおよび硫酸、過酸化水素、水の混合液を用いたウエットエッチングにより形成した。そして、ＡｕＧｅ（膜厚６０ｎｍ）／Ｎｉ（膜厚１０ｎｍ）／Ａｕ（膜厚４μｍ）からなるエミッタ裏面アロイ電極２１を薄層化ＧａＡｓ基板１の裏面全体に形成し、窒素雰囲気中、３５０℃にて30分間アロイした。
本実施例によれば、コレクタトップＨＢＴの動作時の発熱がＧａＡｓ基板１の表面側コレクタ配線金属２０を介してだけではなく、ＧａＡｓ基板１の裏面側エミッタ電極２１を介しても逃がすことができるため、熱暴走を回避してコレクタフィンガー間隔ｃを詰められる結果、従来２０μｍ以上必要だったｃの値を１０μｍ以下にでき、コレクタトップＨＢＴを含む半導体チップの面積を従来技術の半分程度にまで小さくできる。これにより、本実施例では低コストな電力増幅器を実現できる効果がある。
【００１１】
本実施例において、ｃに下限２μｍを設定したのは、隣り合うコレクタメサに付随する幅１μｍ程度のベース電極が接触するのを避けるためである。なお、本実施例では実施例１記載のコレクタトップＨＢＴを用いたが、実施例２記載のコレクタトップＨＢＴを用いても同様に実施でき、同様な効果があるのはもちろんである。
実施例４
図１８は本発明の第４の実施例である電力増幅器に用いたコレクタトップＨＢＴフィンガー列の縦断面構造図である。各トランジスタには実施例３に示したコレクタトップＨＢＴを用いた。実施例３ではトランジスタ直下からの放熱効果に優れるものの、エミッタ裏面アロイ電極を形成後、コレクタトップＨＢＴチップをスクライブにより切り出す際に、図１７のＡ−Ａ早AＢ−Ｂ窒ノ示したような全膜厚の薄い領域において、機械的破損が生じ、コレクタトップＨＢＴチップの製造歩留まりを落とす問題があった。本実施例では複数のコレクタフィンガーが、該コレクタフィンガーとは電気的に絶縁された、矩形または円形のドーナツ型ダミーコレクタ電極の内側の領域に配置されたことを特徴とする。本実施例によれば、ダミーコレクタ電極構造の存在のおかげで、図１７のＡ−Ａ曹竄a−Ｂ窒フような機械的に弱い薄膜領域が存在しないため、製造歩留まりが高く、信頼性に優れた電力増幅器を実現できる効果がある。なお、図１７は実施例１記載のコレクタトップＨＢＴ構造に基づいて図示されているが、実施例２記載のコレクタトップＨＢＴ構造でも同様に実施でき、同様な効果があるのはもちろんである。
図１９には矩形ダミーコレクタ、図２０には円形ダミーコレクタを用いた場合の平面構造図を示した。トランジスタとして動作させるコレクタメサにはコレクタ電極１０とコレクタ配線金属２０とを電気的に接続するためのコレクタコンタクト孔２３が形成されているのに対し、ダミーコレクタ電極２２にはコレクタコンタクト孔は設けられていない。コレクタ配線金属２０とダミーコレクタ電極２２との間で寄生ベース−コレクタ容量の発生があるものの、例えば２ｘ２０μｍ２のコレクタフィンガーでは、ドーナツ型ダミーコレクタ電極当たり６本以上のフィンガーを配置すれば、上記寄生ベース−コレクタ容量はトランジスタの真性ベース−コレクタ容量の１／１０以下と無視できるようになり、本実施例に示すコレクタトップＨＢＴの電力増幅器への適用に関して、実用上の問題はない。ドーナツ型ダミーコレクタ電極の形状に関しては、円形の方が矩形よりも強度的に強い利点がある一方、ドーナツ型ダミーコレクタ電極内のコレクタフィンガー数を増加させるには矩形の方が適している。よって、コレクタトップＨＢＴチップの製造歩留まりを優先させる場合には円形ドーナツ型ダミーコレクタ、コレクタトップＨＢＴチップ面積の縮小を優先させる場合には矩形ドーナツ型ダミーコレクタが選択すればよい。なお、ＧａＡｓ基板１を用いた場合の矩形ドーナツ型ダミーコレクタ電極構造の機械的強度を実験的に検討した結果、ひとつの矩形ドーナツ型ダミーコレクタ電極内に配置可能なコレクタフィンガーの数は、コレクタサイズが２ｘ２０μｍ２の場合において最大１６本であった。それ以上のコレクタフィンガー数を要する半導体装置においては、コレクタフィンガーを配置した矩形ドーナツ型ダミーコレクタ電極構造を複数配置すればよい。その際、機械的強度の観点から、各矩形ドーナツ型ダミーコレクタ電極の間隔はＧａＡｓ基板の最大厚さ（本実施例の場合８０μｍ）程度以上設けるのが望ましい。
実施例５
図２１は本発明の第５の実施例である電力増幅器に用いたコレクタトップＨＢＴフィンガー列の縦断面構造図である。各トランジスタには実施例４に示したコレクタトップＨＢＴ（図１８）を用いた。図１８ではＧａＡｓ基板１に絵形成されている裏面エミッタ電極はＡｕＧｅを含むアロイ電極であり、高ドープｎ型ＧａＡｓサブエミッタ層２との比接触抵抗が（１−３）ｘ１０−６Ωｃｍ２と高かった。この値は実用上、問題になるほど高くはないものの、その値の再現性に乏しい問題があった。本実施例では図２１に示すように、高ドープｎ型ＧａＡｓサブエミッタ層２とＧａＡｓ基板１との間に、高ドープｎ型Ｉｎ０．２Ｇａ０．８Ａｓ０．９８Ｎ０．０２基板裏面エミッタコンタクト層（Ｓｉ濃度２ｘ１０１９ｃｍ−３、膜厚５０ｎｍ）２６を設け、ＧａＡｓ基板１の裏面に形成するエミッタ電極をＴｉ（膜厚５０ｎｍ）／Ｐｔ（膜厚５０ｎｍ）／Ａｕ（膜厚４μｍ）構造のノンアロイ電極２４とした。
図２１では、ＧａＡｓ基板１におけるトランジスタ直下の放熱用孔以外の領域で、高ドープｎ型ＩｎＧａＡｓＮ基板裏面エミッタコンタクト層２６とＧａＡｓ基板１との間に、エッチストップ層としてｎ型ＩｎＧａＰ層（ＩｎＰモル比０．５、Ｓｉ濃度２ｘ１０１８ｃｍ−３、膜厚６０ｎｍ）２５が存在している。これは製造工程における放熱孔形成の容易性ならびに再現性向上を目的としたものであって、本実施例において必須な層ではない。
以下、エッチストップ層２５を有する図２１の構造の製造方法に関して、簡単に説明する。用いるエピタキシャル成長層としては、実施例１から４記載のものに、高ドープｎ型ＩｎＧａＡｓＮ裏面エミッタコンタクト層２６および高ドープｎ型ＩｎＧａＰエッチストップ層２５が、ＧａＡｓ基板１と高ドープｎ型ＧａＡｓサブエミッタ層２の間に挿入されている。コレクタトップＨＢＴの製造方法の中で、トランジスタ直下の放熱孔形成前までは実施例３および４と同様である。ＳＦ６およびＳｉＣｌ４を用いたドライエッチングおよび硫酸、過酸化水素、水の混合液を用いたウエットエッチングによる基板裏面放熱孔形成の際、エッチングは高ドープｎ型ＩｎＧａＰエッチストップ層２５で停止し、放熱用孔内に高ドープｎ型ＩｎＧａＰエッチストップ層２５が露出した。その後、塩酸水溶液を用いて放熱用孔内の高ドープｎ型ＩｎＧａＰエッチストップ層２５を除去し、高ドープｎ型ＩｎＧａＡｓＮ裏面エミッタコンタクト層２６を露出した。そして、基板裏面エミッタノンアロイ電極２４をＧａＡｓ基板１裏面全面に電子ビーム蒸着およびＡｕメッキにより形成した。
本実施例によれば、基板裏面エミッタ電極２４の高ドープｎ型ＩｎＧａＡｓＮ２６に対する比接触抵抗が（０．８−１．２）ｘ１０−７Ωｃｍ２にまで低減し、その値の再現性も格段に向上したことから、エミッタ抵抗が低く、再現性に優れた高効率電力増幅器を実現できる効果がある。
なお、高ドープｎ型ＩｎＧａＡｓＮ層２６の混晶組成はＩＩＩ族元素に占めるＩｎの割合が２０％以上、かつＶ族元素に占めるＮの割合が２％以上であれば、上記の通りでなくてよい。また、図２１は実施例１記載のコレクタトップＨＢＴ構造に基づいて図示されているが、実施例２記載のコレクタトップＨＢＴ構造でも同様に実施でき、同様な効果があるのはもちろんである。
実施例６
本発明の第６の実施例である電力増幅器用モノリシック・マイクロ波集積回路に関して、図２２および２３を用いて説明する。本実施例では、少なくとも図２３に示す２段からなる（３段以上であってもよい）電力増幅器における回路部品全てを半絶縁性ＧａＡｓ基板１上に形成したモノリシック・マイクロ波集積回路を作製した。ここで、トランジスタには実施例１から５記載のコレクタトップＨＢＴを使用している。図２２では図２３に太線で示した部分について、その断面構造を示している。
ドライバ段ＨＢＴと出力段ＨＢＴとの間に挿入する段間整合回路に必要なインダクタンスを、過剰な寄生容量を伴わずに半絶縁性ＧａＡｓ基板１上に形成するためには、少なくともインダクタを形成する該半絶縁性ＧａＡｓ基板１の厚さは８０μｍ以上必要である。本実施例では、図２２に示すように、実施例３から５記載のコレクタトップＨＢＴと同様に、ドライバー段ＨＢＴや出力段ＨＢＴ６１の直下には放熱用孔を設けて熱暴走を回避している。一方、バイアス回路用ＨＢＴ６２のエミッタ電極１２はＧａＡｓ基板１の表面側から取りだし、第１層配線７３を介して抵抗素子６３等に接続されている。ここで、抵抗素子６３の抵抗体にはＷＳｉＮないしＮｉＣｒを用いた。ドライバー段ＨＢＴや出力段ＨＢＴ６１のコレクタ電極は第１層配線７３および第２層配線７４を介して、インダクタンス素子６４、容量素子６５等に接続されている。ここで、容量素子はＭＩＭ（金属／絶縁膜／金属）構造を有し、絶縁膜にはＳｉＯ２とＳｉ３Ｎ４の積層膜、金属膜には第１層配線金属７３および第２層配線金属７４を用いた。ドライバー段ＨＢＴや出力段ＨＢＴ６１以外の、バイアス回路用ＨＢＴ６２、抵抗素子６３、インダクタンス素子６４、容量素子６５等は厚さ８０μｍに薄層化されたＧａＡｓ基板１上に形成されていて、バイアス回路用ＨＢＴ６２を除いた受動素子６３、６４、６５や電極パッド（図示せず）などは硼素等のイオンを打ち込んだ高抵抗領域１８の上に形成されている。
次に、図２３に示すモノリシック・マイクロ波集積回路の作製方法を、図２４から図２８を参照して説明する。コレクタトップＨＢＴの作製方法に関しては実施例１と同様である。ただし、この時点でＧａＡｓ基板１の薄層化は行わない。層間絶縁膜となる塗布絶縁膜７１を窒素雰囲気中３５０℃、３０分にて焼結後、表面全面に抵抗膜であるＷＳｉＮを高周波スパッタにより堆積し、ホトリソグラフィーおよびＣＦ４プラズマを用いたドライエッチングにより、抵抗素子６３用抵抗体７６の加工を行った（図２４）。
その後、プラズマ励起化学的気相堆積法を用いて、２５０℃にてＳｉＯ２膜（膜厚１００ｎｍ、図２３および図２５では層間絶縁膜７１の一部）を堆積した。そして、ホトリソグラフィーおよびＣＨＦ３およびＣ２Ｆ６を用いたドライエッチングにより、コレクタ電極１０、ベース電極１１、エミッタ電極１２と第１層配線金属との電気的接触をとるためのコンタクト孔を形成した（図２５）。
続いて、表面全面に電子ビーム蒸着法を用いて、Ｍｏ（膜厚５０ｎｍ）／Ａｕ（膜厚８００ｎｍ）／Ｍｏ（膜厚５０ｎｍ）を堆積し、ホトリソグラフィーおよびイオンミリングにより、第１層配線７３の加工を行った（図２６）。
その後。表面全面にＳｉＯ２（膜厚２０ｎｍ）／Ｓｉ３Ｎ４（膜厚４０ｎｍ）／ＳｉＯ２（膜厚２０ｎｍ）積層膜をプラズマ励起化学的気相堆積法を用いて２５０℃にて堆積し、ホトリソグラフィーおよびＣＨＦ３およびＣ２Ｆ６を用いたドライエッチングにより、容量素子６５用絶縁膜７４の加工を行った（図２７）。引き続き、表面全面に層間絶縁膜７２を塗布絶縁膜を用いて形成し、ホトリソグラフィーおよびＣＨＦ３およびＣ２Ｆ６を用いたドライエッチングにより、インダクタンス素子６４の一部および容量素子６５との電気的接触をとるためのコンタクト孔を形成した。その後、表面全面に電子ビーム蒸着法を用いて、Ｍｏ（膜厚５０ｎｍ）／Ａｕ（膜厚８００ｎｍ）／Ｍｏ（膜厚５０ｎｍ）を堆積し、ホトリソグラフィーおよびイオンミリングにより、第２層配線７４の加工を行った（図２８）。
そして、試料表面を接着剤を用いてガラス基板に貼りつけ、ＧａＡｓ基板１を８０μｍにまで機械的に薄層化した。その後、両面コンタクトアライナーを用いて、放熱用孔パタンを表面側パタンに合わせて形成し、ＳｉＣｌ４およびＳＦ６の混合ガスプラズマを用いたドライエッチングにより、放熱孔を深さ５０μｍまで形成した。放熱孔の残り３０μｍは硫酸、過酸化水素、水の混合液を用いたウエットエッチングにより除去した。この際、エッチングはエッチストップ層２５で停止し、その後の塩酸水溶液によるエッチストップ層の除去により放熱孔内に裏面エミッタコンタクト層２６を露出させた。最後に、Ｔｉ（膜厚５０ｎｍ）／Ｐｔ（膜厚５０ｎｍ）／Ａｕ（膜厚４μｍ）２４を裏面エミッタノンアロイ電極として、裏面全面に電子ビーム蒸着およびＡｕメッキにより形成し、図２２に示すモノリシック・マイクロ波集積回路を作製した。
本実施例によれば、高電力変換効率、高電力利得、低コスト、高信頼性、高再現性の少なくともいずれか一つの特徴を有する電力増幅器を、モノリシック・マイクロ波集積回路化できる効果がある。
実施例７
図２９は実施例６に示したモノリシック・マイクロ波集積回路を用いて作製した、移動体電力増幅器モジュールである。パッケージには比誘電率が８の低温焼成ガラスセラミックス基板を用いた。サイズは６ｍｍｘ６ｍｍで従来技術で用いられてきた７ｍｍｘ７ｍｍに対して小さくなっている。１０１は金属キャップ、１０２はチップ部品である。１０３は電送線路で、ＡｇとＰｔの積層膜を厚膜スクリーン印刷により形成している。１０５は実施例６に示したモノリシック・マイクロ波集積回路で、その裏面はＡｇペーストによりグランド層１０８に電気的に接続されている。１０５の表面に配置された入出力用電極パッドはワイヤボンディング１０４によりチップ外へ引き出されている。１０６はサーマルビア、１０７および１０９は１０８と同じグランド層である。
本実施例によれば、実施例６で得られた放熱性がよく、チップ面積の小さなモノリシック・マイクロ波集積回路を用いたため、容積の小さな移動体電力増幅器モジュールを作製できる効果がある。また、従来のエミッタトップＨＢＴでは問題だったワイヤボンディングに伴うエミッタインダクタンスの発生がなく、モノリシック・マイクロ波集積回路１０５の裏面は電気的に安定なグランド層１０８に直結されるため、製造ばらつきがなく、高周波特性に優れる移動体電力増幅器モジュールを作製できる効果もある。
実施例８
図３０は実施例８に示した本発明に係る半導体装置を適用した高出力増幅器モジュール（図２９）を、携帯電話に代表される移動体通信機に用いた場合の構成を示すブロック図である。
図３０に示した移動体通信機では、通信相手からの受信電波（ここでは、０．８ＧＨｚ乃至２ＧＨｚを想定）をアンテナ６４０で受ける。アンテナ６４０で受けた電波は、アンテナ共用器６４１を通して電気信号として受信部６００に入る。受信部６００に送られた電気信号は、まず低雑音増幅器６１１にて増幅される。増幅された０．８ＧＨｚ乃至２ＧＨｚの信号は、例えば約５００ｋＨｚの信号に変換される。この周波数変換に際しては、周波数シンセサイザ６３０で発生させた中間周波数が用いられ、受信ミキサ６１２で同期させることにより行われる。中間周波数に変換された信号は中間周波増幅器６１３にて増幅される。
アンテナ６４０にて受信した信号は信号処理（振幅・周波数・位相の少なくともいずれか一つを変化させる処理）がなされているので、復調器６１４にて復調される。復調器６１４から出た信号は制御部６５０に送られる。制御部６５０に送られた信号は、その中で受信信号処理回路から受話器に送られて音声信号となる。
逆に、音声信号を送信する場合には、制御部６５０内の送話器、送信信号処理装置を通して送信部６０１の変調器６２３に信号が送られて変調される。変調された信号は送信ミキサ６２２にて高周波化され、電力増幅器６２１にて増幅された後にアンテナ共用器６４１を通してアンテナ６４０から送信される。本発明に係る電力増幅器モジュールは送信部６０１の電力増幅器６２１に用いる。送信ミキサ６２２における高周波化には、周波数シンセサイザで発生させた０．８ＧＨｚ乃至２ＧＨｚの高周波が用いられる。
上記説明から明らかなように、周波数シンセサイザ６３０は複数の周波数を発生することができる。また、アンテナ共用器は送受信スイッチの役割を果たしていて、受信の際にはアンテナ６４０で受けた電波を電気信号として送り、送信の際には送信部６０１から送られてくる信号をアンテナ６４０に送る働きをする。
本発明によれば、移動体通信機の中で最も消費電力の大きな電力増幅器の電力変換効率が向上する結果、電池の一回の充電で使用できる通話時間を従来技術以上に長くできる効果がある。
実施例９
図３３はエミッタ接地ミリ波帯増幅器の回路図である。エミッタはグランドに直結されているのに対し、ベースおよびコレクタには電送線路が接続されている。図３４は図３３に示した回路構成を有する増幅器の３８ＧＨｚにおける電力利得のコレクタフィンガー数依存性を示す実験結果である。従来技術によるコレクタトップＨＢＴではエミッタインピーダンスの影響で、コレクタフィンガー数の増加とともに電力利得が低下した。それに対し、本発明に係るコレクタトップＨＢＴ、特に実施例３および４に示した裏面エミッタ電極を用いたコレクタトップＨＢＴではエミッタインピーダンスが裏面エミッタ電極の接触抵抗に伴う微小抵抗のみである結果、電力利得はコレクタフィンガー数に依存せず、一定であった。本実施例によれば、必要な出力電力を得るのに要するコレクタフィンガー数が少なくて済むため、ミリ波帯においてチップ面積の小さな、低コスト、高電力利得増幅器を実現できる効果がある。
【００１２】
【発明の効果】
本発明によれば、コレクタトップＨＢＴにおける電流増幅率のコレクタサイズ依存性を低減できる。
【図面の簡単な説明】
【図１】本発明の第１の実施例である半導体装置に用いたコレクタトップＨＢＴの縦断面構造図である。
【図２】本発明の第１の実施例である半導体装置に用いたコレクタトップＨＢＴの製造工程図である。
【図３】本発明の第１の実施例である半導体装置に用いたコレクタトップＨＢＴの製造工程図である。
【図４】本発明の第１の実施例である半導体装置に用いたコレクタトップＨＢＴの製造工程図である。
【図５】本発明の第１の実施例である半導体装置に用いたコレクタトップＨＢＴの製造工程図である。
【図６】本発明の第１の実施例である半導体装置に用いたコレクタトップＨＢＴの製造工程図である。
【図７】本発明の第１の実施例である半導体装置に用いたコレクタトップＨＢＴの製造工程図である。
【図８】本発明の第１の実施例である半導体装置に用いたコレクタトップＨＢＴの製造工程図である。
【図９】本発明の第１の実施例である半導体装置に用いたコレクタトップＨＢＴの製造工程図である。
【図１０】本発明の第１の実施例である半導体装置に用いたコレクタトップＨＢＴの製造工程図である。
【図１１】本発明の第２の実施例である半導体装置に用いたコレクタトップＨＢＴの縦断面構造図である。
【図１２】本発明の第２の実施例である半導体装置に用いたコレクタトップＨＢＴの製造工程図である。
【図１３】本発明の第２の実施例である半導体装置に用いたコレクタトップＨＢＴの製造工程図である。
【図１４】本発明の第２の実施例である半導体装置に用いたコレクタトップＨＢＴの製造工程図である。
【図１５】本発明の第２の実施例である半導体装置に用いたコレクタトップＨＢＴの製造工程図である。
【図１６】本発明の第２の実施例である半導体装置に用いたコレクタトップＨＢＴの製造工程図である。
【図１７】本発明の第３の実施例である半導体装置に用いたコレクタトップＨＢＴの縦断面構造図である。
【図１８】本発明の第４の実施例である半導体装置に用いたコレクタトップＨＢＴの縦断面構造図である。
【図１９】本発明の第４の実施例である半導体装置に用いたコレクタトップＨＢＴの平面構造図である。
【図２０】本発明の第４の実施例である半導体装置に用いたコレクタトップＨＢＴの平面構造図である。
【図２１】本発明の第５の実施例である半導体装置に用いたコレクタトップＨＢＴの縦断面構造図である。
【図２２】本発明の第６の実施例である半導体装置の縦断面構造図である。
【図２３】２段増幅器の回路図である。
【図２４】本発明の第６の実施例である半導体装置の製造工程図である。
【図２５】本発明の第６の実施例である半導体装置の製造工程図である。
【図２６】本発明の第６の実施例である半導体装置の製造工程図である。
【図２７】本発明の第６の実施例である半導体装置の製造工程図である。
【図２８】本発明の第６の実施例である半導体装置の製造工程図である。
【図２９】本発明の第７の実施例である半導体装置の縦断面構造図である。
【図３０】移動体通信機のブロック図である。
【図３１】従来技術による電力増幅器に用いられていたコレクタトップＨＢＴの縦断面構造図である。
【図３２】従来技術および本発明に係る電力増幅器に用いたコレクタトップＨＢＴにおける電流増幅率のコレクタメササイズ依存性の測定結果を示す図である。
【図３３】ミリ波帯エミッタ接地増幅器の回路図である。
【図３４】従来技術および本発明に係るミリ波帯エミッタ接地増幅器における電力利得のコレクタフィンガー数依存性の測定結果を示す図である。
【符号の説明】
１…半導体基板、２…サブエミッタ層、３…エミッタ層、４…スペーサ層、５…ベース層、６…スペーサ層、７…エッチストップ層、８…コレクタ層、９…キャップ層、１０…コレクタ電極、１１…ベース電極、１２…エミッタ電極、１３…高抵抗サブエミッタ領域、１４…高抵抗エミッタ領域、１５…絶縁膜側壁、１６…ホトレジストパタン、１７…平坦化ホトレジスト、１８…素子間分離領域、１９…層間絶縁膜、２０…コレクタ配線金属、２１…エミッタ裏面アロイ電極、２２…ダミーコレクタ電極、２３…コレクタコンタクト孔、２４…エミッタ電極裏面ノンアロイ電極、２５…エッチストップ層、２６…エミッタ裏面コンタクト層、２７…伝導帯不連続により寄生エミッタへ進入できない電子、２８…コレクタへ到達する電子、３６…外部ベースで再結合する電子、５１…打ち込みイオン、６１…ドライバー段ＨＢＴおよび出力段ＨＢＴ、６２…バイアス回路用ＨＢＴ、６３…抵抗素子、６４…インダクタンス素子、６５…容量素子、７１…第１層間絶縁膜、７２…第２層間絶縁膜、７３…第１配線金属、７４…第２配線金属、７５…絶縁膜、７６…抵抗膜、１０１…金属キャップ、１０２…チップ部品、１０３…伝送線路、１０４…ボンディングワイヤ、１０５…モノリシック・マイクロ波集積回路、１０６…サーマルビア、１０７、１０８、１０９…グランド層、１１０…バイアス線路、６００…受信部、６０１…送信部、６１１…低雑音増幅器、６１２…受信ミキサ、６１３…中間周波増幅器、６１４…復調器、６２１…電力増幅器、６２２…送信ミキサ、６２３…変調器、６３０…周波数シンセサイザ、６４０…アンテナ、６４１…アンテナ共用器、６５０…制御部。

Claims (5)

  1. 単結晶半導体基板と、
    該基板上に形成され、ｎ型化合物半導体からなるサブエミッタ層と、
    該サブエミッタ層上に形成され、該サブエミッタ層を形成する化合物半導体よりも禁制帯幅が大きく、ｎ型化合物半導体からなるエミッタ層と、
    該エミッタ層上に形成され、該エミッタ層を形成する化合物半導体よりも禁制帯幅が小さく、ｐ型化合物半導体からなるベース層と、
    該ベース層上に形成され、該ベース層を形成する化合物半導体と同等な禁制帯幅を有するｎ型化合物半導体からなるコレクタ層と、
    該コレクタ層上に形成され、該コレクタ層よりも不純物濃度の高いｎ型化合物半導体からなるキャップ層と、
    該キャップ層、上記ベース層、上記サブエミッタ層にそれぞれ電気的に接続されたコレクタ電極、ベース電極、およびエミッタ電極を有するコレクタトップヘテロ接合バイポーラトランジスタを用いた半導体装置において、
    上記ベース電極が上記ベース層の側面および上記エミッタ層の表面に接して形成されており、上記エミッタ層のうち少なくとも上記ベース電極が接する領域はヘリウム、ベリリウム、硼素、炭素、窒素、酸素、フッ素、ネオンのうち少なくとも一種類の元素を含有することを特徴とする半導体装置。
  2. 上記コレクタのメサ端から、上記ベース層側面までの距離は０．５μｍ以下であり、上記ベース層上に存在する上記ベース電極の上記コレクタメサ端と上記ベース層側面を結ぶ方向の距離は０．３μｍ以下であることを特徴とする請求項１記載の半導体装置。
  3. 上記単結晶半導体基板はＧａＡｓであり、上記サブエミッタ層は上記ＧａＡｓ単結晶半導体基板側からＩｎＧａＡｓＮ層、ＧａＡｓ層が積層されたものであることを特徴とする請求項１又は２に記載の半導体装置。
  4. 上記バイポーラトランジスタはコレクタフィンガーを有し、該コレクタフィンガーの間隔は２μｍ以上１０μｍ以下であり、エミッタ電極は、上記ベース電極が形成された上記バイポーラトランジスタの単結晶半導体基板の面とは反対側の面上に形成されていることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置。
  5. 上記コレクタフィンガーは、該コレクタフィンガーとは電気的に絶縁された、円形または矩形のドーナツ型ダミーコレクタ電極の内側の領域に配置されていることを特徴とする請求項４記載の半導体装置。
JP2001047545A 2001-02-23 2001-02-23 半導体装置 Expired - Fee Related JP4056226B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001047545A JP4056226B2 (ja) 2001-02-23 2001-02-23 半導体装置
KR1020010051990A KR20020069087A (ko) 2001-02-23 2001-08-28 반도체 장치와 그 제조 방법
US09/939,671 US6461927B1 (en) 2001-02-23 2001-08-28 Semiconductor device and method of producing the same
TW090121186A TW538542B (en) 2001-02-23 2001-08-28 Semiconductor device and method of producing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001047545A JP4056226B2 (ja) 2001-02-23 2001-02-23 半導体装置

Publications (2)

Publication Number Publication Date
JP2002252344A JP2002252344A (ja) 2002-09-06
JP4056226B2 true JP4056226B2 (ja) 2008-03-05

Family

ID=18908952

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001047545A Expired - Fee Related JP4056226B2 (ja) 2001-02-23 2001-02-23 半導体装置

Country Status (4)

Country Link
US (1) US6461927B1 (ja)
JP (1) JP4056226B2 (ja)
KR (1) KR20020069087A (ja)
TW (1) TW538542B (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6693033B2 (en) 2000-02-10 2004-02-17 Motorola, Inc. Method of removing an amorphous oxide from a monocrystalline surface
US6638838B1 (en) 2000-10-02 2003-10-28 Motorola, Inc. Semiconductor structure including a partially annealed layer and method of forming the same
US20020096683A1 (en) * 2001-01-19 2002-07-25 Motorola, Inc. Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate
US6673646B2 (en) 2001-02-28 2004-01-06 Motorola, Inc. Growth of compound semiconductor structures on patterned oxide films and process for fabricating same
US6709989B2 (en) 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US6646293B2 (en) 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
US6693298B2 (en) 2001-07-20 2004-02-17 Motorola, Inc. Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same
US6667196B2 (en) 2001-07-25 2003-12-23 Motorola, Inc. Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method
JP2003045882A (ja) * 2001-07-27 2003-02-14 Nec Corp 半導体装置及びその設計方法
US6639249B2 (en) 2001-08-06 2003-10-28 Motorola, Inc. Structure and method for fabrication for a solid-state lighting device
US6673667B2 (en) 2001-08-15 2004-01-06 Motorola, Inc. Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials
KR100440253B1 (ko) * 2002-05-31 2004-07-15 한국전자통신연구원 광수신기 및 그 제조 방법
DE10330359B4 (de) * 2003-07-01 2007-02-08 Forschungsverbund Berlin E.V. Verfahren zur Herstellung von InP-basierten Heterostruktur-Bipolartransistoren auf der Grundlage von III/V-Halbleitern
JP2005150531A (ja) 2003-11-18 2005-06-09 Nec Compound Semiconductor Devices Ltd 半導体装置
JP2005167035A (ja) 2003-12-03 2005-06-23 Kansai Electric Power Co Inc:The 炭化珪素半導体素子およびその製造方法
WO2005062365A1 (en) * 2003-12-04 2005-07-07 Bae Systems Information And Electronic Systems Integration, Inc. Gan-based permeable base transistor and method of fabrication
JP2005175262A (ja) 2003-12-12 2005-06-30 Renesas Technology Corp 半導体装置およびその製造方法
US7286359B2 (en) * 2004-05-11 2007-10-23 The U.S. Government As Represented By The National Security Agency Use of thermally conductive vias to extract heat from microelectronic chips and method of manufacturing
JP4518013B2 (ja) * 2005-12-14 2010-08-04 Ｔｄｋ株式会社 電子部品
JP2010199558A (ja) * 2009-01-27 2010-09-09 Panasonic Corp 半導体装置およびその製造方法
JP2013026540A (ja) * 2011-07-25 2013-02-04 Renesas Electronics Corp 半導体集積回路装置
RU2558376C1 (ru) * 2014-04-16 2015-08-10 Открытое акционерное общество "Швабе-Фотосистемы" СПОСОБ ИЗГОТОВЛЕНИЯ СЛОЕВ р-ТИПА ПРОВОДИМОСТИ НА КРИСТАЛЛАХ InGaAs
US10153361B2 (en) * 2016-11-23 2018-12-11 Globalfoundries Inc. Heterojunction bipolar transistor device integration schemes on a same wafer
CN109817701B (zh) * 2018-12-25 2022-05-10 泉州三安半导体科技有限公司 一种异质结双极晶体管发射极结构和发射极的薄化方法
US11024728B2 (en) * 2019-02-15 2021-06-01 Qualcomm Incorporated Monolithic self-aligned heterojunction bipolar transistor (HBT) and complementary metal-oxide-semiconductor (CMOS)
US11355586B2 (en) * 2020-10-22 2022-06-07 Walter Tony WOHLMUTH Heterojuction bipolar transistor

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2734875B2 (ja) * 1992-04-28 1998-04-02 松下電器産業株式会社 ヘテロ接合バイポーラトランジスタおよびその製造方法
US5631173A (en) * 1993-07-12 1997-05-20 Texas Instruments Incorporated Method for forming collector up heterojunction bipolar transistor having insulative extrinsic emitter
JPH10135750A (ja) 1996-11-01 1998-05-22 Mitsubishi Electric Corp マイクロ波帯アンプ

Also Published As

Publication number Publication date
KR20020069087A (ko) 2002-08-29
US6461927B1 (en) 2002-10-08
US20020117685A1 (en) 2002-08-29
TW538542B (en) 2003-06-21
JP2002252344A (ja) 2002-09-06

Similar Documents

Publication Publication Date Title
JP4056226B2 (ja) 半導体装置
US5298438A (en) Method of reducing extrinsic base-collector capacitance in bipolar transistors
US6528378B2 (en) Semiconductor device
US20070096151A1 (en) Bipolar transistor and method for fabricating the same
JP4216634B2 (ja) 半導体装置
US6943387B2 (en) Semiconductor device, manufacturing thereof and power amplifier module
US6696711B2 (en) Semiconductor device and power amplifier using the same
JP2000260784A (ja) へテロ接合バイポーラトランジスタおよびそれを用いた半導体装置、並びに、へテロ接合バイポーラトランジスタの製造方法
US7666749B2 (en) SiGe semiconductor device and method of manufacturing the same
US6881639B2 (en) Method of manufacturing semiconductor device
KR100434659B1 (ko) 콜렉터-업 ｒｆ 전력 트랜지스터
JP3866936B2 (ja) ヘテロ接合バイポーラトランジスタ
JP2003303827A (ja) 半導体装置及びその製造方法
JP4494739B2 (ja) バイポーラトランジスタ及びその製造方法
KR20040038511A (ko) 자기정렬형 이종접합 쌍극자 트랜지스터 및 그의 제조 방법
KR100400078B1 (ko) 이종접합 쌍극자 트랜지스터의 제조방법
CN214043676U (zh) 一种高线性GaN基毫米波器件
JPH09246280A (ja) ヘテロ接合バイポーラトランジスタ
KR20040057000A (ko) 이종접합 바이폴라 트랜지스터의 제조방법, 그에 의해제조된 이종접합 바이폴라 트랜지스터
EP1238424B1 (en) Method of making a collector-up bipolar transistor
KR20020031722A (ko) 이종접합 바이폴라 트랜지스터의 구조 및 그 제조방법
Yanagihara et al. L-SHAPED BASE ELECTRODE WITH 0.5 μm CONTACT
KR20020041660A (ko) 이종접합 바이폴라 트랜지스터의 구조 및 그 제조방법
JP2004087868A (ja) 半導体装置およびその製造方法
KR20000046478A (ko) 기판 전이 이종접합 바이폴라 트랜지스터 및 그제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040329

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041129

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071211

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101221

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111221

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131221

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees