KR20000046478A - 기판 전이 이종접합 바이폴라 트랜지스터 및 그제조방법 - Google Patents
기판 전이 이종접합 바이폴라 트랜지스터 및 그제조방법 Download PDFInfo
- Publication number
- KR20000046478A KR20000046478A KR1019980063164A KR19980063164A KR20000046478A KR 20000046478 A KR20000046478 A KR 20000046478A KR 1019980063164 A KR1019980063164 A KR 1019980063164A KR 19980063164 A KR19980063164 A KR 19980063164A KR 20000046478 A KR20000046478 A KR 20000046478A
- Authority
- KR
- South Korea
- Prior art keywords
- collector
- base
- emitter
- layer
- metal
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 48
- 238000000034 method Methods 0.000 title claims description 39
- 239000010953 base metal Substances 0.000 claims abstract description 74
- 239000012535 impurity Substances 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims description 91
- 229910052751 metal Inorganic materials 0.000 claims description 91
- 239000000463 material Substances 0.000 claims description 39
- 230000007704 transition Effects 0.000 claims description 26
- 238000005530 etching Methods 0.000 claims description 23
- 238000000059 patterning Methods 0.000 claims description 13
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims description 4
- 238000000576 coating method Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 description 6
- 239000004642 Polyimide Substances 0.000 description 4
- 239000003795 chemical substances by application Substances 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 230000000087 stabilizing effect Effects 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 230000006641 stabilisation Effects 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical class OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000002109 crystal growth method Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 150000003016 phosphoric acids Chemical class 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Bipolar Transistors (AREA)
Abstract
본 발명은 기판 전이 방식의 이종 접합 바이폴라 트랜지스터(Transfered -Substrate Heterojunction Bipolar Transistor) 및 그 제조방법을 기재한다. 본 발명에 따른 기판전이 이종접합 바이폴라 트랜지스터는 콜렉터층 하부의 베이스층이 온도 안정용 저항으로 작용하고 베이스 전극 상부에 형성된 공핍된 콜렉터로 된 ledge층이 우회축전기로 작용하도록 형성함으로써, 추가공정 및 면적증대없이도 온도에 대한 안정성과 고주파에서의 우수한 효율, 이득, 출력 특성을 얻는다.
Description
본 발명은 기판전이방식의 이종접합 바이폴라 트랜지스터(Transferred-Substrate Heterojunction Bipolar Transistor : 이하 TSHBT라 칭함) 및 그제조 방법에 관한 것이다.
이종접합 바이폴라 트랜지스터는 통상의 실리콘 바이폴라 접합 트랜지스터(Bipolar Junction Transistor)와는 달리 에미터 영역에 베이스 영역보다 에너지대역폭이 큰 물질을 사용함으로써 베이스 영역에서 에미터영역으로의 전하캐리어의 주입을 대폭 줄여 전류이득을 크게 향상시킨 소자이다. 따라서 베이스 영역의 불순물 농도를 높일 수 있어 전력이득이 1이되는 주파수인 최대발진 주파수(fmax) 및 얼리(Early) 전압(Va)이 증가한다. 또한, 에미터 영역의 불순물 농도를 낮출 수 있어 에미터 충전시간을 줄여주어 전력이득이 1이 되는 주파수인 전류이득 차단주파수 및 최대발진주파수를 향상시킬 수 있다. 따라서 상기와 같은 장점을 지닌 이종접합 바이폴라 트랜지스터는 최근 마이크로웨이브및 밀리미터 웨이브 대역의 무선통신용소자로 적합하며 이에 대한 많은 연구가 진행되고 있다.
특히 HBT의 최대발진주파수(fmax)는 다음 수식(H.Kroemer, "Heterojunction Bipolar Transistors and Integrayed Circuits,"Proc.IEEE,vol.70,p.13,1982논문 참조)과 같이 표현할 수 있다.
fmax=(ft/(8πRBCBC)0.5
여기서,RB는 베이스저항이고,CBC는 베이스-콜렉터 정정용량(capacitance)이다. 따라서,HBT의 fmax를 높이려면 베이스저항을 감소시키거나 베이스-콜렉터 정전용량(capacitance)을 감소시켜야 한다. 이를 위해 사용되고 있는 방법중의 하나가 에미터의 폭을 줄이는 기술이다. 그러나 기존의 HBT소자는 아무리 에미터 폭을 줄여도 베이스 금속밑에 존재하는 베이스-콜렉터 정전용량을 줄일 수 없기 때문에 fmax를 향상시키는데 한계가 있었다. 이 문제를 해결하기 위해 제안된 것이 바로 기판전이방식의 HBT이다.
기존의 TSHBT의 경우 에미터 금속형성, 에미터 영역식각, 베이스 금속 형성, 베이스 및 콜렉터 영역 식각, 폴리이미드(Polyimide) 코팅 및 평탄화 공정 수행후 바로 접지용 금속층을 형성하였기 때문에 접지용 금속층이 베이스 금속과 베이스 및 콜렉터 패드 금속과 너무 가까워 에미터-베이스 정전용량, 에미터-콜렉터 정전용량, 에미터-베이스 패드 정전용량, 에미터-콜렉터 패드 정전용량등의 기생용량성분들이 크고, 캐리어 기판의 밑면과 접지용 금속층이 연결되어 있지 않아 에미터 인덕턴스도 커서 소자의 고주파 특성을 떨어뜨리는 문제점을 안고 있다.
또한, 기존의 HBT소자에서는 베이스 금속 밑에 콜렉터 영역이 위치하여 베이스층을 사이에 두고 베이스 금속을 에미터 영역쪽에서만 형성할 수 있을 뿐 콜렉터 영역쪽에서는 형성할 수가 없도록 베이스 금속 형성에 제한을 받음으로써 베이스 저항을 감소시킬 수 없었다.
또한,베이스층이 노출되어 에미터에서 콜렉터로 넘어가는 전자들이 재결합되어 전류이득을 감소시키고 신뢰성을 떨어뜨리는 원인이 되었다.
본 발명은 상기와 같은 문제점을 개선하고자 창출된 것으로서, 기존의 TSHBT의 구조를 개선하여 고주파 특성 및 온도특성을 최적으로 향상시킨 기판전이 이종접합 바이폴라 트랜지스터 및 그 제조방법을 제공하는 데 그 목적이 있다.
도 1는 본 발명에 따른 기판전이방식의 이종접합 바이폴라 트랜지스터의 단면도,
도 2a는 이종접합 바이폴라 트랜지스터의 결정층에 제1베이스금속을 형성한 후의 단면도,
도 2b는 도2a의 구조에서 에미터 영역을 일부 식각한 후의 단면도,
도 2c는 도2b의 구조에서 감광제를 도포하여 에미터 영역을 식각한 후의 단면도,
도 2d는 도2c의 구조에서 제2베이스 금속을 자기정렬방식으로 형성한 후의 단면도,
도 2e는 제1절연막을 형성한 후의 단면도,
도 2f는 도2의 구조에서 제2절연막을 형성하고 식각한 후의 단면도,
도 2g는 도2f의 구조에서 접지용 금속층을 형성하고 도전성기판을 접착한 후의 단면도,
도 2h는 도2g의 구조에서 폴리싱하여 콜랙터접촉층을 노출시킨 후의 단면도,
도 2i는 도 2h의 구조에서 콜렉터금속을 패턴닝한 후 이를 마스크로하여 콜렉터접촉재료를 식각한 후의 단면도,
도 2j는 도 2i의 구조에서 콜렉터층을 일부 식각한 후의 단면도,
도 2k는 도 2j의 구조에서 베이스층을 식각한 후의 단면도,
도 2l는 도 2k의 구조에서 제3절연막을 코팅한 후 패턴닝한 후의 단면도,
도 2m는 베이스패드금속과 에미터금속2을 패턴닝한 후의 단면도,
도 2n는 제2베이스금속을 패턴닝한 후의 단면도,
도 2o는 제3베이스금속을 패턴닝한 후의 단면도
그리고 도 3은 기판전이방식의 이종접합 바이폴라 트랜지스터에 있어서 온도안정용 저항 및 우회축전기가 없는 경우, 온도안정용 저항만 있는 경우, 온도안정용 저항 및 우회축전기가 둘다 있는 경우의 전력이득특성을 비교한 시뮬레이션 데이터를 표시한 그래프이다.
〈도면의 주요 부분에 대한 부호의 설명〉
10 ; Photoresist 11 ; 콜렉터ledge층
20 ; 반도체기판 21 ; 도전성기판
30 ; 전도성 접착물 40 ; 접지용금속층
50 ; 제2절연막 60 ; 제1절연막
70 ; 제3절연막 80 ; 에미터금속
90 ; 에미터 금속 91 ; 제1베이스금속
100 ; 에미터 92 ; 제2베이스금속
120 ; 베이스 130; 콜렉터
140 ; 콜렉터접촉재료 150; 콜렉터금속
160 ; 베이스패드금속 170 ; 제3베이스 금속
180 ; BBL(온도안정용 저항)
190 ; BCCL(공핍된 콜렉터 보호막에 의한 우회축전기)
상기와 같은 목적을 달성하기 위하여 본 발명에 따른 기판전이 이종접합 바이폴라 트랜지스터는, 제1도전형 불순물이 도핑된 베이스를 사이에 두고 그 양면에 각각 제2도전형의 불순물이 도핑된 에미터 및 콜렉터가 각각 접합되고, 이 에미터 및 콜렉터는 상기 베이스 보다 좁은 폭으로 서로 대향하도록 접합된 이종접합 바이폴라 트랜지스터에 있어서, 상기 콜렉터의 가장자리의 상기 베이스 상면에 접합된 공핍된 콜렉터 레지층; 및 상기 베이스 상에 접합된 소정의 베이스 금속층;을 구비한 것을 특징으로 한다.
본 발명에 있어서, 상기 콜렉터 레지층은 두께가 100~1000Å로 하고, 상기 콜렉터 레지층의 길이는 상기 베이스의 폭과 컬렉터의 폭에 의해 결정하는 것이 바람직하다.
또한, 상기 에미터 가장자리의 상기 베이스 상면에 두께가 100~400Å인 공핍된 에미터 레지층이 더 접합된 것이 바람직하다.
또한, 본 발명에 있어서,상기 콜렉터 레지층 외곽의 상기 베이스 가장자리 노출면 상과 상기 베이스 외곽부를 관통하도록 접합된 제2베이스 금속층; 상기 제1베이스 금속층 상에 접합된 제3베이스 금속층; 상기 콜렉터의 상기 베이스 대향면에 접합된 콜렉터 접촉층; 상기 콜렉터 접합층 상에 형성된 콜렉터 금속층; 상기 에미터 가장자리의 상기 베이스 접촉면 상에 접합되고 상기 제2불순물로 도핑되어 공핍된 에미터 레지층; 상기 에미터 레지층과 상기 베이스 상면에 상기 제2베이스 금속층과 접촉하도록 형성된 제1베이스 금속층;상기 에미터 금속층의 상기 에미터 접촉층 대향면에 접합된 접지용 금속층; 및 상기 접지용 금속층과 접합된 도전성 기판;을 더 구비하는 것이 바람직하다.
또한, 상기와 같은 목적을 달성하기 위하여 본 발명에 따른 기판전이 이종접합 바이폴라 트랜지스터의 제조 방법은, (가) 반도체 기판 위에 콜렉터 금속층, 콜렉터 물질층, 베이스 물질층, 에미터 물질층 및 에미터 금속층을 순차로 증착하고, 상기 에미터 금속층 및 에미터 물질층을 각각 패터닝하여 에미터 금속 및 에미터를 형성하는 단계; (나) 상기 에미터 금속을 이용한 자기정렬 방식으로 상기 베이스 물질층 위에 제1베이스 금속 재료를 증착하고 패터닝하여 제1베이스 금속을 형성하는 단계; (다) 상기 제1베이스 금속 및 노출된 상기 베이스 물질층 위에 제1절연막을 도포하고 평탄화하여 상기 에미터 금속을 노출시키는 단계; (라) 상기 제1절연막 및 노출된 에미터 금속 위에 제2절연막을 도포하고 패터닝하여 상기 에미터 금속만을 노출시키는 단계; (마)상기 노출된 에미터 금속과 전기적으로 접속되도록 상기 절연막 위에 접지용 금속층 및 도전성 기판을 접착시키는 단계; (바) 상기 반도체 기판을 제거하여 상기 콜렉터 접촉 재료층이 드러나도록 하는 단계; (사) 상기 콜렉터 금속층 및 상기 콜렉터 물질층을 순차로 식각하여 콜렉터 금속 및 콜렉터를 형성하되, 상기 콜렉터 물질층에서 콜렉터 부분 만을 남기고 그 외곽부를 상기 베이스 물질층과의 접합면에 형성된 공핍영역의 두께 만큼 만을 남기고 식각하는 콜렉터 금속 및 콜렉터 형성 단계; (아) 상기 콜렉터 외곽부의 상기 공핍영역 두께 만큼 남겨진 콜렉터 물질층을 상기 콜렉터 가장자리로부터 소정의 폭만 남기고 식각하여 콜렉터 레지층을 형성하는 단계; (자) 상기 베이스 물질층에서 상기 콜렉터 및 에미터와 대응하는 영역을 제외한 부분을 식각하여 베이스를 형성하고, 이 베이스 가장자리부에 관통홀을 형성하는 단계; (차) 상기 제1절연막 상에 상기 베이스, 컬렉터 및 콜렉터 금속층을 덮도록 제3절연막을 코팅한 후, 상기 콜렉터 금속층이 드러나도록 상기 제3절연막을 평탄화시키는 단계; (카) 상기 평탄화된 제3절연막을 식각하여 상기 베이스, 콜렉터, 콜렉터 레지층 및 콜렉터 금속층을 노출시키는 동시에 상기 접지용 금속층이 노출되도록 상기 제3절연막 및 제1절연막에 관통홀을 형성하는 단계; 및 (타) 상기 베이스 관통홀이 매립되도록 상기 베이스 가장자리에 제2베이스 금속을 형성하고, 상기 제2베이스 금속 상에 제3베이스 금속을 형성하며, 상기 에미터 금속, 상기 제2베이스 금속 및 상기 콜렉터 금속과 각각 접속되는 에미터 패드 금속, 베이스 패드 금속 및 콜렉터 패드 금속을 형성하는 단계;를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 (가) 단계에서 에미터를 형성하는 패터닝 공정은, (가-1) 상기 에미터 금속 하부의 상기 에미터 물질층을 제외한 나머지 부분을 상기 베이스와의 접합으로 공핍된 영역 두께 만큼 만을 남기고 식각하는 서브 단계; 및 (가-2) 상기 공핍 영역 두께의 에미터 물질층을 상기 에미터 가장자리로부터 소정 폭 만을 남기고 식각하여 에미터 레지층을 형성하는 서브 단계;를 포함하는 것이 바람직하며, 상기 (가-1) 서브 단계에서 상기 에미터 물질층의 공핍 영역 두께는 100~400Å로 형성되고, 상기 (사) 단계의 콜렉터 형성 공정에서 상기 콜렉터 물질층 공핍 영역의 두께는 100~1000Å으로 형성되는 것이 바람직하다.
이하 도면을 참조하면서 본 발명에 따른 이종접합 바이폴라 트랜지스터 및 그 제조 방법을 상세하게 설명한다.
도 1는 본 발명에 따른 기판전이방식의 이종접합 바이폴라 트랜지스터의 단면도이다. 도시된 바와 같이, 본 발명에 따른 기판전이방식의 이종접합 바이폴라 트랜지스터는, 제1도전형(n형 혹은 p형) 불순물이 도핑된 베이스(120)를 사이에 두고 그 양면에 각각 제2도전형(p형 혹은 n형)의 불순물이 도핑된 에미터(100) 및 콜렉터(130)가 각각 접합되고, 이 에미터(100) 및 콜렉터(130)는 베이스(120) 보다 좁은 폭으로 서로 대향하도록 접합되며, 콜렉터(130)의 가장자리의 베이스(120) 상면에 접합된 공핍된 콜렉터 레지층(11) 및 베이스(120) 상에 접합된 소정의 베이스 금속층(110)을 기본적으로 구비한다. 여기서, 콜렉터 레지층(11)의 두께는 100~1000Å 정도로하며, 콜렉터 레지층(11)의 길이는 베이스(120)의 폭과 컬렉터(130)의 폭에 의해 결정한다. 더욱이, 에미터(100) 가장자리의 베이스(120) 상면에 두께가 100~400Å인 공핍된 에미터 레지층(30)을 더 접합하는 것이 바람직하다.
이 외에도, 콜렉터 레지층 외곽의 베이스 가장자리 노출면 상과 베이스 외곽부를 관통하도록 접합된 제2베이스 금속층을 구비하고, 제1베이스 금속층 상에 접합된 제3베이스 금속층을 구비한다. 그리고, 콜렉터의 베이스 대향면에 접합된 콜렉터 접촉층 및 콜렉터 금속층을 구비하며, 에미터 레지층과 베이스 상면에 제2베이스 금속층과 접촉하도록 형성된 제1베이스 금속층을 구비하며, 에미터 금속층의 에미터 접촉층 대향면에 접지용 금속층을 접합하며, 접지용 금속층과 접합된 도전성 기판을 구비한다.
이상과 같은 구조를 갖는 기판 전이 방식의 이종접합 바이폴라 트랜지스터를 제조하는 방법은 다음과 같다.
먼저, 반절연성 갈륨비소 기판의 상부에 유기금속 화학 기상증착법이나 분자선 결정 성장법등에 의해 제1도전형의 불순물이 도핑된 부콜렉터층(140), 제1도전형의 불순물이 도핑된 콜렉터층(130), 제2도전형의 불순물이 도핑된 베이스층(120), 제1도전형의 불순물이 도핑된 에미터층(100)을 순차적으로 성장시킨다. 상기에서 제1도전형이 N형이면 제2도전형이 P형이고 제1도전형이 P형이면 제2도전형이 N형이 가능하다.
상기와 같이 준비된 에미터층(100)의 상부에는 강하게 도핑된 N+형의 GaAs 또는 InGaAs층으로 에미터 접촉층이 형성되며, 그 이유는 제1베이스금속(90)과의 오믹컨택을 이루기 위해서이고, 도핑하기 위한 N형 불순물로는 실리콘 등이 사용될 것이다. 상기 에미터접촉층의 상부에는 도전성금속으로 이루어진 제1베이스금속(90)이 형성된다.
먼저 감광제(10)를 코팅후 패턴을 형성한다음 전도성금속인 제1베이스금속(90)을 증착한 후 감광제를 제거하는 리프트오프(lift-off)공정으로 패턴닝한다.(도.2a)
이후, 상기의 리프트오프방법에 의해 패턴닝된 제1베이스금속(90)을 마스크로 하여 건식식각 또는 인산계열 또는 황산계열의 식각용액에 의해 에미터층(100)을 일부 식각한다.(도.2b) 식각후 남아있는 에미터층의 두께는 100~400Å가 되도록 한다.
이후, 감광제(10)를 코팅하여 에미터층을 패턴닝한다.(도.2c)
이후, 자기정렬방법에 의하여 제2베이스금속(91)의 패턴을 형성한다. (도.2d)
이후, 폴리이미드와 같은 제1절연막(60)을 도포한 후 평탄화시킨다. (도.2e)
이후, SiNx와 같은 제2절연막(50)을 상기와 같이 평탄화된 기판위에 CVD방법에 의해 증착한후 페턴닝하여 제2베이스금속(90)을 오픈닝한다. (도.2f)
이후,상기와 같은 방법에 의해 패턴닝되어 노출된 제2베이스금속상에 금을 전기도금하여 접지용금속층(40)을 형성한 후 실버페이스트와 같은 전도성접착물(30)을 사용하여 도전성기판(21)상에 접착시킨다.(도.2g)
이후,기판을 뒤집어서 GaAs기판을 폴리싱과 습식식각법에 의해 제거하여 콜렉터접촉 재료층(150)을 노출시킨다.(도.2h)
이후, 리프트오프방법에 의하여 콜렉터금속(150)의 패턴을 형성하고 이패턴을 마스크로 하여 콜렉터접촉 재료층을 식각하여 패턴을 형성한다. (도.2i)
이후, 콜렉터금속(150)을 마스크로 하여 콜렉터층(130)을 식각한다. 이때 식각시간을 정확히 조절하여 공핍된 컬렉터층의 일부가 베이스상에 남아 있도록 한다. 남아있는 두께는 100~1000Å가 되도록 한다. 이렇게 남아있는 공핍된 콜렉터층(130)이 베이스(120)의 보호막으로 작용하게 된다. (도.2j)
이후, 제2베이스금속을 베이스패드금속(160)과 연결시켜주기 위하여 베이스층(120)도 일부 식각하여 관통시킨다. (도.2k)
이후, 폴리이미드와 같은 제3절연막(70)을 도포하여 평탄화한 후 패턴닝한다. (도.2l)
이후, 금속증착을 통하여 베이스패금속(160)과 에미터금속2(80)을 형성한다. 에미터금속2(80)는 측정을 용이하게 하고 접지시키기 위한 것이다. (도.2m)
이후, 금속증착을 통하여 제3베이스금속(110)을 형성한다. (도.2n)
이후, 이후 금속막을 증착하여 제4베이스금속(170)을 형성하여 제3베이스금속(110)과 베이스패드금속(160)을 연결한다.(도.2o)
도3은 상기의 방법에 의해 제작된 소자의 시뮬레이션 특성을 나타내는 실험데이타로서 온도안정용 베이스 저항(180)과 공핍된 콜렉터 보호막에 의한 우회 축전기(190)가 둘다 존재할 때 고주파대역에서 출력이득(power gain)특성이 우수하게 나타남을 보여준다.
이상과 같은 방법으로 제작된 기판 전이 이종접합 바이폴라 트랜지스터의 동작원리는 다음과 같다.
HBT 소자의 고주파 특성을 판단하는 기준인 fmax는 다음 수학식으로 표현될 수 있다.
fmax =(ft/(2πRBCC)0.5)
여기서,ft=(2πτEC)-1, τEC=τE+τB+τSCR+τc
τE = RECc + red(Cc+CE)
τB = WB2/(2DnB)
τSCR=Xc/(2Vs)
τC = RcCc
여기서,τEC 는 에미터-콜렉터 천이시간, τB 는 베이스 천이시간, τSCR 는 베이스-콜렉터간 공핍층 천이시간, τC 는 콜렉터 충전시간이며, RE 는 에미터저항, Cc 는 콜렉터정전용량, red 는 에미터 다이내믹 저항, CE 는 에미터-베이스 정정용량, WB 는 베이스영역의 두께, DnB 는 베이스영역에서의 전자의 확산계수, Xc는 콜렉터 공핍영역의 두께, Vs는 전자의 포화속도, Rc는 콜렉터저항이다.
따라서 fmax를 높이기 위해서는 콜렉터-베이스 정전용량, 베이스 저항을 줄여야 하며,상기 식에는 나타나지 않지만, 에미터 인덕턴스가 크면 fmax가 감소하므로 이 성분도 줄여야 한다. 이러한 점을 고려하여 상기와 같은 구조의 기판전이 이종접합 바이폴라 트랜지스터에서는 기존 구조에서의 폴리이미드층 이외에 두꺼운 절연막을 형성하고 이 절연막에 대해 식각공정을 수행한 후 접지용 금속층을 형성하여 금속층과 베이스 금속, 콜렉터금속, 베이스 및 콜렉터 패드 금속간의 간격을 최대한 띄워 에미터-베이스 정전용량, 에미터-콜렉터 정전용량, 에미터-베이스 패드 정전용량, 에미터-콜렉터 패드 정전용량등의
기생성분들을 쵯화하고, 캐리어 기판에 관통홀을 형성하여 접지용 금속층과 접지를 확고히 연결시킴으로써 에미터 인덕턴스를 최소화시켜 HBT의 주파수 특성을 향상시키며, 특히 캐리어 기판에 Via-hole을 형성하여 접지용 금속층과 배출구 역할을 하여 고출력 소자의온도 문제를 떨어뜨리고 있다.
또한, 본 발명의 기판 전이 이종접합 바이폴라 트랜지스터(TSHBT)의 경우 베이스 금속 밑의 콜렉터 영역은 식각되므로 콜렉터 영역쪽에서의 베이스 금속 형성도 가능하게 하여 베이스 저하을 감소시키다. 그리고 기존의 HBT에서는 베이스-콜렉터 정전용량이 커지는 것을 막기 위해 베이스금속의 폭을 넓게 할 수가 없었으나 TSHBT의 경우 베이스 금속밑의 콜렉터 영역은 식각공정으로 제거되므로 베이스 금속의 폭을 넓혀도 콜렉터-베이스 정전용량이 증가하지 않게 되어 베이스 금속을 넓게 형성하고 이 베이스 영역에 관통홀 시각 고정을 행한 후 제 1베이스 금속과 제3 베이스 금속을 연결하는 공정을 도입하고 있다.
또한, 기존의 자기정렬방식으로 베이스 금속을 형성하는 경우 베이스금속과 에미터 금속이 전기적으로 단락되는 현상을 방지하려면 베이스 금속의 두께를 얇게할 수 밖에 없었고, 이 때문에 베이스 금속 자체의 저항이 높아지는 문제점을 안고 있었으며, 이 문제를 해결하기 위하여 제1베이스 금속 또는 제2베이스 금속 또는 제3베이스 금속을 형성하고 있다.
이상의 설명에서와 같이, 본 발명에 따른 이종접합 바이폴라 트랜지스터 구조를 HBT 소자 제작 공정에 채택할 경우 기존의 TSHBT에 비해 다음과 같은 효과를 얻을 수 있다.
첫째, 공핍된 콜렉터로 된 ledge층이 베이스층의 표면상태(Surface State)를 완벽히 제거하는 보호막 역할을 함으로써 이 표면상태에 의해 에미터에서 콜렉터로 넘어가는 전자가 재결합하는 것을 막아주어 전류이득이 향상되고 소자의 신뢰성이 높아진다.
둘째, 공핍된 콜렉터 영역의 면적을 넓히고 우회축전기로 사용할 경우 직류전류와 교류전류의 통로가 분리되어 공핍된 콜렉터 영역의 밑에 존재하는 베이스층은 온도안정용 베이스 저항으로 작용하고 고주파 신호는 우회축전기를 통해 이 온도안정용 저항보다 훨씬 작은 저항값을 가지게 되므로 온도특성 및 고주파특성이 동시에 우수하게 된다.
Claims (15)
- 제1도전형 불순물이 도핑된 베이스를 사이에 두고 그 양면에 각각 제2도전형의 불순물이 도핑된 에미터 및 콜렉터가 각각 접합되고, 이 에미터 및 콜렉터는 상기 베이스 보다 좁은 폭으로 서로 대향하도록 접합된 이종접합 바이폴라 트랜지스터에 있어서,상기 콜렉터의 가장자리의 상기 베이스 상면에 접합된 공핍된 콜렉터 레지층; 및상기 베이스 상에 접합된 소정의 베이스 금속층;을구비한 것을 특징으로 하는 기판전이 이종 접합 바이폴라 트랜지스터.
- 제1항에 있어서,상기 콜렉터 레지층은 두께가 100~1000Å인 것을 특징으로하는 기판전이형 이종접합 바이폴라 트랜지스터.
- 제1항에 있어서,상기 콜렉터 레지층의 길이는 상기 베이스의 폭과 컬렉터의 폭에 의해 결정되는 것을 특징으로하는 기판전이형 이종접합 바이폴라 트랜지스터.
- 제1항에 있어서,상기 에미터 가장자리의 상기 베이스 상면에 공핍된 에미터 레지층이 더 접합된 것을 특징으로하는 기판전이형 이종접합 바이폴라 트랜지스터.
- 제4항에 있어서,상기 에미터 레지층은 두께가 100~400Å인 것을 특징으로하는 기판전이형 이종접합 바이폴라 트랜지스터.
- 제1항에 있어서,상기 콜렉터 레지층 외곽의 상기 베이스 가장자리 노출면 상과 상기 베이스 외곽부를 관통하도록 접합된 제2베이스 금속층;상기 제1베이스 금속층 상에 접합된 제3베이스 금속층;상기 콜렉터의 상기 베이스 대향면에 접합된 콜렉터 접촉층;상기 콜렉터 접합층 상에 형성된 콜렉터 금속층;상기 에미터 가장자리의 상기 베이스 접촉면 상에 접합되고 상기 제2불순물로 도핑되어 공핍된 에미터 레지층;상기 에미터 레지층과 상기 베이스 상면에 상기 제2베이스 금속층과 접촉하도록 형성된 제1베이스 금속층;상기 에미터 금속층의 상기 에미터 접촉층 대향면에 접합된 접지용 금속층; 및상기 접지용 금속층과 접합된 도전성 기판;을더 구비한 것을 특징으로 하는 기판전이 이종 접합 바이폴라 트랜지스터.
- 제6항에 있어서,상기 콜렉터 레지층은 두께가 100~1000Å인 것을 특징으로하는 기판전이형 이종접합 바이폴라 트랜지스터.
- 제6항에 있어서,상기 콜렉터 레지층의 길이는 상기 베이스의 폭과 컬렉터의 폭에 의해 결정되는 것을 특징으로하는 기판전이형 이종접합 바이폴라 트랜지스터.
- 제6항에 있어서,상기 에미터의 가장자리의 상기 베이스 상면에 공핍된 에미터 레지층이 더 접합된 것을 특징으로하는 기판전이형 이종접합 바이폴라 트랜지스터.
- 제9항에 있어서,상기 에미터 레지층은 두께가 100~400Å인 것을 특징으로하는 기판전이형 이종접합 바이폴라 트랜지스터.
- (가) 반도체 기판 위에 콜렉터 금속층, 콜렉터 물질층, 베이스 물질층, 에미터 물질층 및 에미터 금속층을 순차로 증착하고, 상기 에미터 금속층 및 에미터 물질층을 각각 패터닝하여 에미터 금속 및 에미터를 형성하는 단계;(나) 상기 에미터 금속을 이용한 자기정렬 방식으로 상기 베이스 물질층 위에 제1베이스 금속 재료를 증착하고 패터닝하여 제1베이스 금속을 형성하는 단계;(다) 상기 제1베이스 금속 및 노출된 상기 베이스 물질층 위에 제1절연막을 도포하고 평탄화하여 상기 에미터 금속을 노출시키는 단계;(라) 상기 제1절연막 및 노출된 에미터 금속 위에 제2절연막을 도포하고 패터닝하여 상기 에미터 금속만을 노출시키는 단계;(마)상기 노출된 에미터 금속과 전기적으로 접속되도록 상기 절연막 위에 접지용 금속층 및 도전성 기판을 접착시키는 단계;(바) 상기 반도체 기판을 제거하여 상기 콜렉터 접촉 재료층이 드러나도록 하는 단계;(사) 상기 콜렉터 금속층 및 상기 콜렉터 물질층을 순차로 식각하여 콜렉터 금속 및 콜렉터를 형성하되, 상기 콜렉터 물질층에서 콜렉터 부분 만을 남기고 그 외곽부를 상기 베이스 물질층과의 접합면에 형성된 공핍영역의 두께 만큼 만을 남기고 식각하는 콜렉터 금속 및 콜렉터 형성 단계;(아) 상기 콜렉터 외곽부의 상기 공핍영역 두께 만큼 남겨진 콜렉터 물질층을 상기 콜렉터 가장자리로부터 소정의 폭만 남기고 식각하여 콜렉터 레지층을 형성하는 단계;(자) 상기 베이스 물질층에서 상기 콜렉터 및 에미터와 대응하는 영역을 제외한 부분을 식각하여 베이스를 형성하고, 이 베이스 가장자리부에 관통홀을 형성하는 단계;(차) 상기 제1절연막 상에 상기 베이스, 컬렉터 및 콜렉터 금속층을 덮도록 제3절연막을 코팅한 후, 상기 콜렉터 금속층이 드러나도록 상기 제3절연막을 평탄화시키는 단계;(카) 상기 평탄화된 제3절연막을 식각하여 상기 베이스, 콜렉터, 콜렉터 레지층 및 콜렉터 금속층을 노출시키는 동시에 상기 접지용 금속층이 노출되도록 상기 제3절연막 및 제1절연막에 관통홀을 형성하는 단계; 및(타) 상기 베이스 관통홀이 매립되도록 상기 베이스 가장자리에 제2베이스 금속을 형성하고, 상기 제2베이스 금속 상에 제3베이스 금속을 형성하며, 상기 에미터 금속, 상기 제2베이스 금속 및 상기 콜렉터 금속과 각각 접속되는 에미터 패드 금속, 베이스 패드 금속 및 콜렉터 패드 금속을 형성하는 단계;를포함하는 것을 특징으로 하는 기판전이 이종 접합 바이폴라 트랜지스터의 제조 방법.
- 제11항에 있어서,상기 (가) 단계에서 에미터 금속을 형성하는 패터닝 공정은 리프트-오프 기법으로 이루어지는 것을 특징으로 하는 기판전이 이종 접합 바이폴라 트랜지스터의 제조 방법.
- 제11항에 있어서,상기 (가) 단계에서 에미터를 형성하는 패터닝 공정은,(가-1) 상기 에미터 금속 하부의 상기 에미터 물질층을 제외한 나머지 부분을 상기 베이스와의 접합으로 공핍된 영역 두께 만큼 만을 남기고 식각하는 서브 단계; 및(가-2) 상기 공핍 영역 두께의 에미터 물질층을 상기 에미터 가장자리로부터 소정 폭 만을 남기고 식각하여 에미터 레지층을 형성하는 서브 단계;를포함하는 것을 특징으로 하는 기판전이 이종 접합 바이폴라 트랜지스터의 제조 방법.
- 제13항에 있어서,상기 (가-1) 서브 단계에서 상기 에미터 물질층의 공핍 영역 두께는 100~400Å로 형성되는 것을 특징으로 하는 기판전이 이종접합 바이폴라 트랜지스터의 제조 방법.
- 제11항에 있어서,상기 (사) 단계의 콜렉터 형성 공정에서 상기 콜렉터 물질층 공핍 영역의 두께는 100~1000Å으로 형성되는 것을 특징으로 하는 기판전이 이종접합 바이폴라 트랜지스터의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980063164A KR20000046478A (ko) | 1998-12-31 | 1998-12-31 | 기판 전이 이종접합 바이폴라 트랜지스터 및 그제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980063164A KR20000046478A (ko) | 1998-12-31 | 1998-12-31 | 기판 전이 이종접합 바이폴라 트랜지스터 및 그제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000046478A true KR20000046478A (ko) | 2000-07-25 |
Family
ID=19569770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980063164A KR20000046478A (ko) | 1998-12-31 | 1998-12-31 | 기판 전이 이종접합 바이폴라 트랜지스터 및 그제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000046478A (ko) |
-
1998
- 1998-12-31 KR KR1019980063164A patent/KR20000046478A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4939562A (en) | Heterojunction bipolar transistors and method of manufacture | |
| US5449930A (en) | High power, compound semiconductor device and fabrication process | |
| US5512496A (en) | Method of making collector-up bipolar transistor having improved emitter injection efficiency | |
| JP4056226B2 (ja) | 半導体装置 | |
| JPH09102504A (ja) | 自己整列サブミクロンヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| TW201926712A (zh) | 雙極性電晶體及高頻功率放大模組 | |
| US6696711B2 (en) | Semiconductor device and power amplifier using the same | |
| US20010023947A1 (en) | Ultra high speed heterojunction bipolar transistor having a cantilevered base | |
| JP3507828B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| US20070257332A1 (en) | Bipolar transistor and a method of manufacturing the same | |
| JP3347947B2 (ja) | 半導体装置の製造方法 | |
| JPH05136159A (ja) | ヘテロ接合型バイポーラトランジスタ及びその製造方法 | |
| KR100580115B1 (ko) | 자기 정렬 쌍극자 반도체 소자 및 제작 방법 | |
| JP2002508889A (ja) | バイポーラ・パワー・トランジスタおよび製造方法 | |
| KR20000046478A (ko) | 기판 전이 이종접합 바이폴라 트랜지스터 및 그제조방법 | |
| KR19990033433A (ko) | 이종 접합 쌍극자 소자를 이용한 집적 회로 소자의 제조 방법 | |
| KR100298126B1 (ko) | 이종접합바이폴라트랜지스터의개선된구조및제조방법 | |
| EP0472262B1 (en) | Heterojunction bipolar transistor | |
| JP2003303827A (ja) | 半導体装置及びその製造方法 | |
| KR100641055B1 (ko) | 화합물반도체 바이폴라 트랜지스터 및 그 제조방법 | |
| KR20020031722A (ko) | 이종접합 바이폴라 트랜지스터의 구조 및 그 제조방법 | |
| JPH10144801A (ja) | 半導体装置 | |
| EP1134809A2 (en) | Ultra high speed heterojunction bipolar transistor having a cantilivered base | |
| JP2004111941A (ja) | バイポーラトランジスタ及びその製造方法 | |
| CN116207139A (zh) | 异质结双极晶体管和异质结双极晶体管的形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |