JP2004111941A - バイポーラトランジスタ及びその製造方法 - Google Patents
バイポーラトランジスタ及びその製造方法 Download PDFInfo
- Publication number
- JP2004111941A JP2004111941A JP2003300938A JP2003300938A JP2004111941A JP 2004111941 A JP2004111941 A JP 2004111941A JP 2003300938 A JP2003300938 A JP 2003300938A JP 2003300938 A JP2003300938 A JP 2003300938A JP 2004111941 A JP2004111941 A JP 2004111941A
- Authority
- JP
- Japan
- Prior art keywords
- region
- semiconductor layer
- layer
- base
- bipolar transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
【解決手段】 基板11の上には、コレクタコンタクト層12、コレクタ層13、ベース層14、エミッタ層15及びエミッタコンタクト層16がエピタキシャル成長により順次積層されている。ベース層14の外部ベース領域14bにおいて、エミッタ層15の近傍の領域上には、エミッタ層15と同一の半導体材料からなる容量膜18が設けられている。また、外部ベース領域14bの上と容量膜18の上とにはベース電極19が設けられている。
【選択図】 図1
Description
本発明の第1の実施形態に係るバイポーラトランジスタについて図面を参照しながら説明する。
以下、本発明の第1の実施形態に係るバイポーラトランジスタの製造方法について図面を参照しながら説明する。
以下、本発明の第2の実施形態に係るバイポーラトランジスタについて図面を参照しながら説明する。
以下、本発明の第2の実施形態に係るバイポーラトランジスタの製造方法について図面を参照しながら説明する。
以下、本発明の第3の実施形態に係るバイポーラトランジスタについて図面を参照しながら説明する。
以下、本発明の第3の実施形態に係るバイポーラトランジスタの製造方法について図面を参照しながら説明する。
以下、本発明の第4の実施形態に係るバイポーラトランジスタについて図面を参照しながら説明する。
以下、本発明の第4の実施形態の一変形例に係るバイポーラトランジスタについて図面を参照しながら説明する。
12 コレクタコンタクト層
13 コレクタ層
14 ベース層(第1の半導体層)
14a 真性ベース領域
14b 外部ベース領域
15 エミッタ層(第2の半導体層)
16 エミッタコンタクト層
17 エミッタ電極
18 容量膜
19 ベース電極
20 コレクタ電極
21 基板
22 コレクタコンタクト層
23 コレクタ層形成層
23A コレクタ層
24 ベース層形成層(第1の半導体層)
24A ベース層
25 エミッタ層形成層(第2の半導体層)
25A エミッタ層
25B 容量膜
25C エミッタ層
26 エミッタコンタクト層形成層
26A エミッタコンタクト層
27 エミッタ電極形成層
27A エミッタ電極
28 第1のレジストパターン
29 第2のレジストパターン
29a 第1のマスク部(第1領域)
29b 第2のマスク部(第2領域)
30 第3のレジストパターン
31 金属膜
31A ベース電極
31B ベース電極
31C 上部エミッタ電極
32 コレクタ電極
41 エミッタ層
41a エミッタ領域
41b 表面保護領域(容量膜)
51 第2のレジストパターン
52 第3のレジストパターン
61 高抵抗領域
71 第1のベース電極
72 第2のベース電極
81 エミッタ層
82 第1のベース電極
83 第2のベース電極
Claims (21)
- 真性ベース領域と外部ベース領域とを有する第1の半導体層と、
前記第1の半導体層の上に形成され、前記真性ベース領域上に位置する部分がエミッタ領域又はコレクタ領域となる第2の半導体層と、
前記第1の半導体層における前記外部ベース領域の上に形成された容量膜と、
前記第1の半導体層の上に、一の部分が前記容量膜の上に形成され、他の部分が前記外部ベース領域と接続されたベース電極とを備えていることを特徴とするバイポーラトランジスタ。 - 前記容量膜は前記第2の半導体層と同一の半導体材料からなることを特徴とする請求項1に記載のバイポーラトランジスタ。
- 前記容量膜は、前記第2の半導体層側の端部が前記第2の半導体層の側面と接するように設けられていることを特徴とする請求項1又は2に記載のバイポーラトランジスタ。
- 前記外部ベース領域に、前記真性ベース領域よりも抵抗値が高い高抵抗領域が設けられていることを特徴とする請求項1〜3のうちのいずれか1項に記載のバイポーラトランジスタ。
- 前記容量膜は、前記外部ベース領域における前記真性ベース領域と反対側の端部から間隔を置いた領域の上に設けられ、
前記ベース電極は、前記外部ベース領域と前記容量膜との上に、前記容量膜における前記第2の半導体層と反対側の端部を跨ぐように設けられていることを特徴とする請求項1〜4のうちのいずれか1項に記載のバイポーラトランジスタ。 - 前記ベース電極は、前記容量膜の上に形成された第1のベース電極と、該第1のベース電極と間隔を置いて設けられ且つ前記第1の半導体層の前記外部ベース領域と接続された第2のベース電極とからなることを特徴とする請求項1〜4のうちのいずれか1項に記載のバイポーラトランジスタ。
- 前記第2のベース電極は、その抵抗値が温度の上昇に伴って大きくなる金属材料によって構成されていることを特徴とする請求項6に記載のバイポーラトランジスタ。
- 前記容量膜は、前記外部ベース領域における前記真性ベース領域と反対側の端部から間隔を置いた領域の上に設けられており、
前記第2のベース電極は、前記容量膜の側方における前記真性ベース領域から遠い部分の上に設けられていることを特徴とする請求項6又は7に記載のバイポーラトランジスタ。 - 前記容量膜は、前記第1の半導体層の上に、前記外部ベース領域における前記真性ベース領域と反対側の端部の上をも含むように形成されており、
前記第1のベース電極及び前記第2のベース電極は、前記容量膜の上に、前記第2のベース電極が前記第1のベース電極よりも前記真性ベース領域から遠い部分に位置するように設けられ、
前記第2のベース電極は、前記容量膜を通って前記第1の半導体層と接続されていることを特徴とする請求項6又は7に記載のバイポーラトランジスタ。 - 前記第2の半導体層は、前記第1の半導体層よりもバンドギャップが大きい半導体材料からなることを特徴とする請求項1〜9のうちのいずれか1項に記載のバイポーラトランジスタ。
- 前記第1の半導体層は第1導電型の半導体材料からなり、
前記容量膜は第2導電型の半導体材料からなることを特徴とする請求項1〜10のうちのいずれか1項に記載のバイポーラトランジスタ。 - 基板上に第1の半導体層及び第2の半導体層を順次形成する第1の工程と、
前記第2の半導体層からエミッタ領域又はコレクタ領域となる第1領域と、容量膜となる第2領域とを区画する第2の工程と、
前記第1の半導体層の上に、一部分が第1の半導体層と接続されるように、且つ他の部分が前記第2領域の上を含むようにベース電極を形成する第3の工程とを備えていることを特徴とするバイポーラトランジスタの製造方法。 - 前記第2の工程は、前記第1領域と前記第2領域とを覆うマスクパターンを形成する工程と、前記マスクパターンを用いて前記第1の半導体層が露出するまで前記第2の半導体層をエッチングする工程とを含むことを特徴とする請求項12に記載のバイポーラトランジスタの製造方法。
- 前記第2の工程において、前記第1領域と前記第2領域とが接するように前記マスクパターンを形成することを特徴とする請求項13に記載のバイポーラトランジスタの製造方法。
- 前記第2の工程よりも後に、前記マスクパターンを用いて、前記第1の半導体層の露出面に対するイオン注入を行う工程をさらに備えていることを特徴とする請求項13又は14に記載のバイポーラトランジスタの製造方法。
- 前記第3の工程において、前記第1の半導体層の露出面の上と前記2の半導体層の第2領域の上と含むように前記ベース電極を形成することを特徴とする請求項13に記載のバイポーラトランジスタの製造方法。
- 前記第3の工程は、前記第1の半導体層と接続される第1のベース電極を形成する工程と、前記第2の半導体層の上に第2のベース電極を形成する工程とを含むこと特徴とする請求項12に記載のバイポーラトランジスタの製造方法。
- 前記第2のベース電極を構成する材料に、その抵抗値が温度の上昇に伴って大きくなる金属材料を用いることを特徴とする請求項17に記載のバイポーラトランジスタの製造方法。
- 前記第2の工程は、前記第1領域と前記第2領域とを覆うマスクパターンを形成する工程と、前記マスクパターンを用いて前記第1の半導体層が露出するまで前記第2の半導体層をエッチングする工程とを含み、
前記第3の工程において、前記第2の半導体層の前記第2領域の上に前記第1のベース電極を形成すると共に、前記第1の半導体層の露出面の上に前記第2のベース電極を形成することを特徴とする請求項17又は18に記載のバイポーラトランジスタの製造方法。 - 前記第2の工程において、前記第2領域を前記第1の半導体層の端部までを含むように区画し、
前記第3の工程は、
前記第2領域の上に、第1の金属材料を用いて前記第1のベース電極を形成する工程と、
前記第2領域の上に、前記第1のベース電極よりも前記第1領域から遠い部分に位置するように、第2の金属材料を用いて前記第2のベース電極を形成する工程と、
前記第2の金属材料を選択的に拡散して前記第2のベース電極と前記第1の半導体層とを接続する工程とを含むことを特徴とする請求項17に記載のバイポーラトランジスタの製造方法。 - 前記第1の工程において、前記第2の半導体層を構成する材料に前記第1の半導体層よりもバンドギャップが大きい材料を用いることを特徴とする請求項12〜20のうちのいずれか1項に記載のバイポーラトランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003300938A JP4494739B2 (ja) | 2002-08-29 | 2003-08-26 | バイポーラトランジスタ及びその製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002250885 | 2002-08-29 | ||
JP2003300938A JP4494739B2 (ja) | 2002-08-29 | 2003-08-26 | バイポーラトランジスタ及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004111941A true JP2004111941A (ja) | 2004-04-08 |
JP4494739B2 JP4494739B2 (ja) | 2010-06-30 |
Family
ID=32301284
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003300938A Expired - Lifetime JP4494739B2 (ja) | 2002-08-29 | 2003-08-26 | バイポーラトランジスタ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4494739B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101057114B1 (ko) | 2008-12-05 | 2011-08-16 | 한국전자통신연구원 | 화합물 반도체 바이폴라 트랜지스터 및 그 형성방법 |
WO2012120796A1 (ja) * | 2011-03-08 | 2012-09-13 | パナソニック株式会社 | 半導体装置及びその製造方法 |
US10027291B2 (en) | 2016-03-31 | 2018-07-17 | Murata Manufacturing Co., Ltd. | Power amplification circuit |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10303214A (ja) * | 1997-04-28 | 1998-11-13 | Fujitsu Ltd | ヘテロバイポーラ型半導体装置とその製造方法 |
JPH11274167A (ja) * | 1998-03-20 | 1999-10-08 | Toshiba Corp | ヘテロ接合バイポーラトランジスタ |
JP2000183075A (ja) * | 1998-12-15 | 2000-06-30 | Nec Corp | バイポーラトランジスタ |
-
2003
- 2003-08-26 JP JP2003300938A patent/JP4494739B2/ja not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10303214A (ja) * | 1997-04-28 | 1998-11-13 | Fujitsu Ltd | ヘテロバイポーラ型半導体装置とその製造方法 |
JPH11274167A (ja) * | 1998-03-20 | 1999-10-08 | Toshiba Corp | ヘテロ接合バイポーラトランジスタ |
JP2000183075A (ja) * | 1998-12-15 | 2000-06-30 | Nec Corp | バイポーラトランジスタ |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101057114B1 (ko) | 2008-12-05 | 2011-08-16 | 한국전자통신연구원 | 화합물 반도체 바이폴라 트랜지스터 및 그 형성방법 |
WO2012120796A1 (ja) * | 2011-03-08 | 2012-09-13 | パナソニック株式会社 | 半導体装置及びその製造方法 |
US10027291B2 (en) | 2016-03-31 | 2018-07-17 | Murata Manufacturing Co., Ltd. | Power amplification circuit |
US10326413B2 (en) | 2016-03-31 | 2019-06-18 | Murata Manufacturing Co., Ltd. | Power amplification circuit |
Also Published As
Publication number | Publication date |
---|---|
JP4494739B2 (ja) | 2010-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20070096151A1 (en) | Bipolar transistor and method for fabricating the same | |
JP4524298B2 (ja) | 半導体装置の製造方法 | |
US20060267047A1 (en) | Hetero-junction bipolar transistor and manufacturing method of the same | |
JP4056226B2 (ja) | 半導体装置 | |
TW201926712A (zh) | 雙極性電晶體及高頻功率放大模組 | |
TWI604530B (zh) | Heterojunction Bipolar Transistors and Power Amplifier Modules | |
WO2015005037A1 (ja) | 半導体装置 | |
US20010042867A1 (en) | Monolithic compound semiconductor integrated circuit and method of forming the same | |
US7001820B1 (en) | Heterojunction bipolar transistor and method for fabricating the same | |
JP2001127071A (ja) | 半導体装置及びその製造方法 | |
JP2018101652A (ja) | バイポーラトランジスタ及びその製造方法 | |
JP2007027269A (ja) | バイポーラトランジスタ及び電力増幅器 | |
JP2005259755A (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
US6881639B2 (en) | Method of manufacturing semiconductor device | |
JP4494739B2 (ja) | バイポーラトランジスタ及びその製造方法 | |
US11557664B2 (en) | Heterojunction bipolar transistor including ballast resistor and semiconductor device | |
KR100296705B1 (ko) | 이종 접합 쌍극자 소자를 이용한 집적 회로 소자의 제조 방법 | |
JP2006278544A (ja) | 能動素子およびその製造方法 | |
JP5878739B2 (ja) | バラクタダイオードおよび半導体集積回路 | |
WO2012120796A1 (ja) | 半導体装置及びその製造方法 | |
JP3859149B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
JP2003303827A (ja) | 半導体装置及びその製造方法 | |
JP5543936B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法、及びヘテロ接合バイポーラトランジスタを用いた電力増幅器 | |
JP2007036138A (ja) | バイポーラトランジスタ及び電力増幅器 | |
JP2006278541A (ja) | 化合物半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060324 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080401 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091215 |
|
A521 | Written amendment |
Effective date: 20100202 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20100316 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100408 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20130416 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20140416 |